KR0136944B1 - 카운터를 이용한 자동 필터 튜닝 시스템 - Google Patents

Abstract

이 발명은 카운터를 이용한 자동 필터 튜닝 시스템에 관한 것으로, 종래의 자동 튜닝 시스템의 동작 특성상 제조 공정상의 파라미터의 변동을 주로 직접 반영하는 크리스탈 발진기와 파라미터의 변동을 발진기에 의해 간접적으로 보상되는 저역 통과 여파기가 아무런 동일 칩 내에 같이 있다 하더라도 칩 내에서 위치가 서로 다르기 때문에 공정의 변화에 따라 변화하는 정도가 달라지게 되므로 저역 통과 주파수 특성이 발진기와 정확히 일치해 트래킹되기는 어려우며, 한 번 일치시켰다 하더라도 다른 칩에서는 일치되지 않을 수 있고, 항상 동작 상태로 있기 때문에 발진기와 저역 통과 여파기 사이에 간섭현상에 의한 지터(JITTER)가 발생하고, 칩과 칩간의 내부 저항이나 컨덴서의 분포에 따라 여파기의 중심 주파수가 변하는 것을 해결하기 위해 칩 외부에서 주파수 특성을 조정하기 위한 부가 회로를 추가시키지만 오히려 회로를 복잡하게 하여 부피를 증대시키며, 조집 공정 상에 주파수의 특성을 조정하는 단계가 부가되어 원가상승의 요인이 되는 단점이 생기는 것을 기준 신호가 되는 발진기의 입력 클럭을 분주하여 사용하고, 카운터를 이용해 조정모드에서만 루프를 형성시켜 자동 필터 튜닝이 끝나면 자동으로 제어하여, 발진기와 저역 통과 여파기 사이에 있었던 간섭현상을 제거할 뿐만 아니라, 발진기와 여파기가 분리되어 있어 발진기로 구성되는 자동 필터 튜닝 시스템이 여파기 특성을 정확히 반영하지 못하여 발생하는 오프셋(OFFSET) 등을 해결하고자 하는 자동 필터 튜닝 시스템에 관한 것이다.

Description

카운터를 이용한 자동 필터 튜닝 시스템

제1도는 종래의 자동 필터 튜징 시스템을 도시한 블럭도.

제2도는 이 발명의 실시예에 따른 카운터를 이용한 자동 필터 튜닝 시스템을 도시한 블럭도.

제3도는 이 발명의 실시예에 따른 디지탈 신호를 아날로그 신호로 변환하는 전류조정 회로도.

제4도는 이 발명의 실시예에 따른 대역 통과 여파기를 나타낸 회로도.

제5도는 이 발명의 실시예에 따른 파형 변환기를 나타낸 회로도.

제6도는 이 발명의 실시예에 따른 대역통과 여파기 주파수의 특성도.

제7도는 이 발명의 실시예에 따른 카운터 및 각각의 출력파형을 나타낸 타이밍도이다.

*도면의 주요 부분에 대한 부호의 설명*

1:파형 변환기2:대역 통과 여파기(BAND PASS FILTER)

3:정류기4:비교기

5:전류조정 회로6:엔 비트 카운터(N BIT COUNTER)

7:앤드 게이트(AND)8:주파수 분주기

9:트랜스컨덕턴스애프10:플립플롭

11:발진기12-1:위상검출기(PD1)

12-2:위상검출기(PD2)13:에러앰프

14-1:높은 선택도 저역통과여파기(LPF1)

14-2:낮은 선택도 저역통과여파기(LPF2)

15:버퍼

이 발명은 카운터를 이용한 자동 필터 튜닝 시스템에 관한 것으로 더욱 상세하게 말하자면, 입력되는 클럭을 소정의 비트로 분주하여 카운터를 동작시킨 다음, 그 출력으로 전류 조정 회로를 구동하여 대역 통과 여파기의 중심 주파수를 자동 제어하는 카운터를 이용한 자동 필터 튜닝 시스템에 관한 것이다.

통신기기 또는 오디오 및 비디오 기기에서 요구되는 특성의 여파기를 구현하는 것은 제품의 품질 및 제품의 원가면에서 많은 영향을 미치며, 점차 전자기기가 소형화 또는 경량화되는 추세에 따라 반도체 기술을 응용하여 단일칩 내에 여파기를 구현하기 위한 많은 시도가 있었으나, 반도체의 제조 공정상 필연적으로 발생되는 칩과 칩간의 내부 저항이나 컨덴서의 분포에 따라 여파기의 중심 주파수가 변하게 되었다.

종래의 자동 튜닝 시스템에 사용되어 온 구조를 첨부된 도면을 참조로 하여 설명하면 다음과 같다.

제1도는 종래의 자동 튜닝 시스템을 도시한 블럭도이다.

상기한 제1도에 도시되어 있듯이, 종래의 자동 튜닝 시스템의 구성은, 위상이 영도(0°)로 기준 캐리어 신호 공급을 위한 크리스탈로 이루어진 발진기(11)와; 필터의 표값에 따라 위상을 시프트 하기 위한 선택도에 따라 두 개로 구분되어 하나는 크리스탈 발진기의 출력 위상을 90도 시프트시키는 높은 선택도를 가져 정밀 조정을 위해 쓰이며, 또다른 하나는 크리스탈 발진기(11)의 출력 위상을 90도 시프트시키는 낮은 선택도를 갖는 저역 통과 여파기(14)와; 선택도에 따라 높은 선택도 또는 낮은 선택도의 두 개로 구분되어 위상이 영도(0°)인 기준 캐리어 신호와 위상이 90도인 저역 통과 여파기(14)의 위상차를 검출하여 튜닝 전압(VX)을 발생하는 위상검출기(12)와; 기준전압과 위상검출기 전압 사이를 비교하여 그 차이의 에러전압을 증폭하기 위한 에러앰프(13)로 이루어진다.

상기한 구성에 의한 종래의 자동 튜닝 시스템은 동일칩 상에서 파라미터의 변동에 의해 저역 통과 여파기(14)의 중심주파수가 변동하면 위상이 0도인 기준캐리어 상태에서 위상이 90도로 변화하여 선택도에 따라 발진기(11)에서 두 개로 구분된 저역 통과 여파기로 출력신호를 보낸다.

그러면 저역 통과 여파기(14)는 각각 높은 선택도의 저역 통과 여파기(14-1)와 연결된 위상검출기(12-11)와 낮은 선택도의 저역 통과 여파기(14-2)와 연결된 위상검출기(12-2)로 각각 구분되게 출력신호를 보낸 다음, 구분된 위상검출기(12)를 거친 출력신호는 다시 합하여져서 에러앰프(13)의 입력신호로 되어 저역 통과 여파기(14)로 피드백된다.

그로 인해 튜닝 전압(VX)이 변화하여 저역 통과 여파기(14)의 중심 주파수를 이동시켜서 주파수가 변하는 것을 막아 주었다.

그러나, 제조 공정상의 파라미터의 변동을 주로 직접 반영하는 크리스탈 발진기와 파라미터의 변동을 발진기에 의해 간접적으로 보상되는 저역 통과 여파기가 아무리 동일 칩 내에 같이 있다 하더라도 칩 내에서 위치가 서로 다르기 때문에 공정의 변화에 따라 변화하는 정도가 달라지게 되므로 저역 통과 주파수 특성이 발진기와 정확히 일치해 트래킹되기는 어려우며, 한 번 일치시켰다 하더라도 다른 칩에서는 일치되지 않을 수 있다.

또한, 종래의 자동 튜닝 시스템은 아날로그 클럭신호의 입력이 끊임없이 이어지므로 항상 동작 상태로 있기 때문에 발진기와 저역 통과 여파기 사이에 간섭현상에 의한 지터(JITTER)가 발생하고, 칩과 칩간의 내부 저항이나 컨덴서의 분포에 따라 여파기의 중시 주파수가 변하는 것을 해결하기 위해 칩 외부에서 주파수 특성을 조정하기 위한 부가회로를 추가시키지만 오히려 회로를 복잡하게 하여 부피를 증대시키며, 조립 공정 상에 주파수의 특성을 조정하는 단계가 부가되어 원가상승의 요인이 되는 단점이 생긴다.

그러므로, 이 발명의 목적은 종래의 단점을 해결하기 위한 것으로 기준신호가 되는 발진기의 입력 클럭을 분주하여 사용하고, 카운터를 이용해 조정모드에서만 루프를 형성시켜 자동 필터 튜닝이 끝나면 자동으로 루프의 동작을 멈추게 함으로써, 대역 통과 여파기의 중심주파수를 자동으로 제어하고자 하는데 있다.

상기 목적을 달성하고자 하는 이 발명의 구성은, 소정의 클럭을 받아 준 정현파로 바꾸어 기준신호를 발생시키는 파형변환기와; 전류에 의하여 중심주파수가 가변되는 대역 통과 여파기와; 대역 통과 여파기의 교류 출력신호를 직류신호로 바꾸는 역할을 하는 정류기와; 기준 직류 전압과 정류기 출력 전압의 크기를 비교하는 비교기와; 모드 선택을 위한 논리곱 수단과; 주파수를 정수분의 1로 하는 장치로서 입력 클럭 주파수를 주기별로 나누어 상기한 논리곱 수단으로 보내는 분주기와; 3가지 입력 앤드 게이트의 출력신호를 입력 받아 계속 순차적으로 계수하는 카운터와; 전류량을 조절하는 디지탈-아날로그 변환기의 일종인 전류 조정회로로 이루어진다.

상기 구성에 의한 이 발명의 실시예에 따른 카운터를 이용한 자동 필터 튜닝 시스템의 가장 바람직한 실시예를 첨부된 도면을 참조로 하여 설명하면 다음과 같다.

제2도는 이 발명의 실시예에 따른 카운터를 이용한 자동 필터 튜닝 시스템을 더시한 블럭도이다.

상기한 제2도에 도시되어 있듯이, 카운터를 이용한 자동 필터 튜닝 시스템의 구성은, 도시하지 않은 오퍼레이셔널 컨덕턴스 증폭기로 구성되어 바이어스 전류에 의하여 중심주파수를 용이하게 가변할 수 있는 대역 통과 여파기(2)와; 소정의 입력 클럭을 받아준 정현파로 바꾸어 기준신호를 발생시켜 대역 통과 여파기(2)로 신호를 보내는 파형 변환기(1)와; 주파수를 정수분의 1로 하는 정치로서 입력 클럭 주파수를 주기별로 나누어 앤드 게이트(7)로 보내는 분주기(8)와; 대역 통과 여파기(2)의 신호의 교류의 출력신호를 저역 통과 필터(C1)와 더불어 직류신호로 바꾸어 비교기로 출력하는 정류기(3)와; 기준 직류 전압(VR)과 정류기 출력 전압(VE)의 크기를 비교하는 비교기(4)와; 3가지 입력 앤드 게이트(7)의 출력신호를 입력 받아 모드 선택 단자가 하이레벨이면 엔 비트(N BIT)로 계속 순차적으로 계수하는 카운터(6)와; 모드 선택에 의한 입력신호 및 비교기로 출력된 신호와 분주기로 부터 출력신호 등 3가지 신호로 입력되어 논리 연산 후 카운터(6)로 출력하는 앤드게이트(7)와; 엔 비트의 카운터(6)의 디지탈 출력신호를 입력받아 전류량을 조절하는 디지탈-아날로그 변환기의 일종인 전류 조정회로(5)로 이루어진다.

제3도는 이 발명의 실시예에 따른 디지탈 신호를 아날로그 신호로 변환하는 전류조정 회로도로서, 카운터(6)의 엔 비트(N BIT) 디지탈 출력신호를 입력받아 2^N갯수의 전류량을 조절함으로 인해, 대역 통과 여파기(2)의 전류(I1,I2) 조건을 변화시켜서 대역 통과 여파기(2)의 중심주파수가 일치할 때까지 변화시키고 도면 우측으로 갈 수록 전류가 증가되고 있는 것을 나타낸 것이다.

제4도는 이 발명의 실시예에 따른 대역 통과 여파기를 나타낸 회로도이다.

상기한 제4도에 도시되어 있듯이, 두 개의 트랜스 컨덕턴스 앰프(Gml,Gm2)와 저역통과 필터 및 버퍼(15)로 구성되어 바이어스 전류에 의해 카운터(6)의 비트수 만큼 중심주파수를 용이하게 가변하는 것을 나타낸 것이다.

대역 통과 여파기의 주파수 특성을 나타낸 관계식은 다음과 같다.

Gm1=Gm2 α I1, I2………………………………………(A)

제5도는 이 발명의 실시예에 따른 대역통과 여파기의 주파수의 특성도이다.

상기 제5도에 도시되어 있듯이, 관계식(A)에 따라 특성 주파수에 대한 전압이득을 나타낸 것으로 중심주파수를 기준으로 좌.우 두 단계로 이동하여 2^N의 카운터의 비트수 만큼 중심주파수의 변환이 가능하다는것을 나타내 것이다.

제5도는 이 발명의 실시예에 따른 파형 변환기를 나타낸 회로도이다.

상기한 제5도에 도시되어 있듯이, 입력 클럭신호를 받아 파형 변환기 내부의 4개의 플립플롭(10)에 의해 시간변이를 시킨 다음, 버퍼(15)와 저항 사다리 회로(DAC)에 의해 합하여져서 준 정현파로 바꾸어지는 것을 나타낸 것이다.

제7도는 이 발명의 실시예에 따른 카운터 및 각각의 출력신호의 파형을 나타낸 타이밍도이다.

상기 제7도에 도시되어 있듯이, 카운터의 클럭이 엔 비트의 최소 유효자리 숫자순(LSB)으로 나열하였다.

또한 모드선택 클럭을 하이모드(HIGH MODE)로 표현하고, 기준전압(VR)과 정류기 출력신호를 점선과 실선으로 도시하여 점차적으로 에러를 줄여가는 튜닝동작을 나타내었다.

상기 구성에 의한 이 발명의 실시예에 따른 카운터를 이용한 자동 필터 튜닝 시스템의 동작은 다음과 같다.

먼저 자동 필터 튜닝 시스템에 전원이 인가되면, 파형변환기(1)는 소정의 입력클럭을 받아 준 정현파로 바꾸어 기준신호를 발생시켜 대역 통과 여파기(2)로 신호를 보내고, 도시하지 않은 내부의 컨덕턴스 증폭기(Gm1,Gm2)로 구성된 대역통과 여파기(2)는 바이어스 전류에 의하여 중심주파수를 용이하게 가변하여 처리된 출력신호를 정류기(3)로 보낸다.

정류기(3)는 대역 통과 여파기(2)의 신호의 교류신호를 받아 저역 통과 필터(C1)와 더불어 직류신호로 바꾸어 비교기(4)로 출력하며, 출력신호를 받은 비교기는 기준 직류 전압(VR)과 정류기 출력 전압(VE)의 크기를 비교한다.

비교기(4)에서 출력된 신호 및 모드 선택에 의한 신호 또는 파형 변환기(1)에 의해서 변환된 준 정형파의 주기 보다 훨씬 짧게 하기 위해서 입력 클럭 주파수를 주기별로 나누어 보내는 분주기(8)를 거친 신호등, 3개의 입력신호가 하나의 앤드게이트(7)로 입력되어져 논리 연산 후 그 결과를 카운터(6)로 출력한다.

카운터(6)는 3가지 입력 앤드 게이트(7)의 출력신호를 입력 받아 모드 선택단자가 높은 레벨이면 엔 비트(N BIT)로 계속 순차적으로 카운팅하여 소정의 기준 전압(VR) 보다 정류기(3) 출력전압(VE)이 크게 될 때까지 2^N의 카운팅을 계속 진행한다.

카운터을 계속 진행하다가, 만일 대역 통과 여파기(2)의 중심주파수가 설정된 주파수와 일치하면 정류기 출력은 기준전압(VR) 보다 크게 되어 비교기(7)의 출력을 낮은 레벨로 유지시킨다.

그러면 3가지 입력 앤드 게이트(7)의 출력이 낮은 레벨로 되어서 카운터(6)는 더 이상 카운팅을 못하고 래치된다.

이 때, 카운터는 동일칩 내 각종 여파기의 전류 조정회로로 출력신호를 보내며, 디지탈-아날로그 변환기의 일종인 전류 조정회로(5)는 카운터의 출력신호를 받아 대역 통과 필터(2) 내에서 공정상이 파라미터 변이로 중심에서 벗어나 있는 여파기들의 중심주파수를 자동으로 튜닝하는 카운터를 이용한 자동 필터 튜닝 시스템의 동작이 이루어진다.

본 발명의 효과는, 조정모드에서만 동작함과 동시에 튜닝이 되면 조정모드에서 벗어남으로써, 또한 입력 클럭으로 입력신호를 발생시키므로 인해, 종래의 발진기와 저역 통과 여파기 사이에 있었던 간섭현상을 제거할 뿐만 아니라, 발진기와 여파기가 분리되어 있어 발진기로 구성되는 자동 필터 튜닝 시스템이 여파기 특성을 정확히 반영하지 못하여 발생하는 오프셋(OFFSET) 등을 해결할 수 있다.

Claims (6)

1. 소정의 클럭을 받아 준 정현파로 바꾸어 기준신호를 발생시키는 파형변환기와;

   전류에 의하여 중심주파수가 가변되는 대역 통과 여파기와;

   대역 통과 여파기의 교류 출력신호를 직류신호로 바꾸는 역할을 하는 정류기와;

   기준 직류 전압과 정류기 출력 전압의 크기를 비교하는 비교기와;

   모드 선택을 위한 논리곱 수단과;

   주파수를 정수분의 1로 하는 정치로서 입력 클럭 주파수를 주기별로 나누어 상기한 논리곱 수단으로 보내는 분주기와;

   3가지 입력 앤드 게이트의 출력신호를 입력 받아 계속 순차적으로 계수하는 카운터와;

   전류량을 조절하는 다지탈-아날로그 변환기의 일종인 전류 조정회로로 이루어지는 것을 특징으로 하는 카운터를 이용한 자동 필터 튜닝 시스템.
2. 제1항에 있어서,

   상기한 파형 변환기는 입력 클럭신호를 받아 파형 변환기 내부의 4개의 플립플롭에 의해 시간변이를 시킨 다음, 저항 사다리 회로에 의해 합하여져서 준 정현파로 바꾸어지는 것을 특징으로 하는 카운터를 이용한 자동 필터 튜닝 시스템.
3. 제1항에 있어서,

   상기한 전류 조정회로는 카운터의 N비트(BIT) 디지탈 출력신호를 입력받아 2^N갯수의 전류량을 조절함으로써, 대역 통과 여파기의 전류 조건을 변화시켜서 대역 통과 여파기의 중심주파수가 일치할 때까지 변화시켜 전류 증감의 정도가 카운터 출력의 상태에 대응하는 전류량으로 조정하는 것을 특징으로 하는 카운터를 이용한 자동 필터 튜닝 시스템.
4. 제1항에 있어서, 상기한 대역 통과 여파기는 두 개의 트랜스-컨덕턴스 앰프(TRANCE-CONDUTANCE AMP)로 구성되어 바이어스 전류에 의해 카운터의 비트수 만큼 중심주파수를 용이하게 가변하는 것을 특징으로 하는 카운터를 이용한 자동 필터 튜닝 시스템.
5. 제1항에 있어서,

   상기한 카운터는 모드 선택 단자가 높은 레벨이면 N비트(BIT)로 계속 순차적으로 카운팅하여 소정의 기준 전압(Vr) 보다 정류기 출력전압(Ve)이 크게 될 때까지 2^N의 카운팅을 계속 진행하는 것을 특징으로 하는 카운터를 이용한 자동 필터 튜닝 시스템.
6. 제1항에 있어서,

   상기한 정류기는 저역 통과 필터와 더불어 교류신호를 직류신호로 바꾸어 비교기로 출력하는 것을 특징으로 하는 카운터를 이용한 자동 필터 튜닝 시스템.