KR0135895B1 - 다수개의 아이 디 이 포트를 이용한 인터페이스 장치 - Google Patents
다수개의 아이 디 이 포트를 이용한 인터페이스 장치Info
- Publication number
- KR0135895B1 KR0135895B1 KR1019950006757A KR19950006757A KR0135895B1 KR 0135895 B1 KR0135895 B1 KR 0135895B1 KR 1019950006757 A KR1019950006757 A KR 1019950006757A KR 19950006757 A KR19950006757 A KR 19950006757A KR 0135895 B1 KR0135895 B1 KR 0135895B1
- Authority
- KR
- South Korea
- Prior art keywords
- ide
- input
- data
- signal
- state
- Prior art date
Links
- 238000000034 method Methods 0.000 claims abstract description 8
- 230000005540 biological transmission Effects 0.000 claims abstract description 4
- 239000000872 buffer Substances 0.000 claims description 27
- 102100035248 Alpha-(1,3)-fucosyltransferase 4 Human genes 0.000 claims description 3
- 101001022185 Homo sapiens Alpha-(1,3)-fucosyltransferase 4 Proteins 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 5
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Bus Control (AREA)
- Information Transfer Systems (AREA)
Abstract
액세스 시간이 서로 다른 드라이브 장치를 동시에 사용할 경우 별도의 IDE 포트를 이용하여 액세스 시간에 따라 데이타 신호를 각각 처리할 수 있도록 하는 다수개의 아이 디 이 포트를 이용한 인터페이스 장치를 제공하기 위하여, 액세스 시간이 빠른 드라이브 장치로의 데이타 입/출력 동작을 제어하기 위한 제어신호를 출력하는 제1IDE 제어 수단과, 상기 제1IDE 제어 수단에서 인가되는 제어 신호에 따라 동작 상태가 가변되어, 입/출력되는 데이타 신호의 상태에 따른 해당 데이타 전송 경로와 어드레스 영역이 설정되어 입/출력 데이타를 전송하는 제1IDE 포트 수단과; 액세스 시간이 느린 드라이브 장치로의 데이타 입/출력 동작을 제어하기 위한 제어 신호를 출력하는 제2IDE 제어 수단과; 상기 제2IDE 포트 수단에서 입력되는 제어 신호에 따라 동작 상태가 가변되어, 입/출력되는 데이타 신호의 상태에 따른 해당 데이타 전송 경로와 어드레스 영역이 설정되어 입/출력 데이타를 전송하는 제2IDE 포트 수단으로 이루어져 있다.
Description
제1도는 종래의 아이 디 이 포트를 이용한 인터페이스 장치의 블럭도,
제2도는 이 발명의 실시예에 따른 다수개의 아이 디 이 포트를 이용한 인터페이스 장치의 블럭도,
제3도는 이 발명의 실시예에 따른 제2아이 디 이 포트 제어부의 동작 타이밍도이다.
이 발명은 다수개의 아이 디 이 포트(Intergrated Device Electronics port, 이하 IDE 포트라 칭함)를 이용한 인터페이스 장치에 관한 것으로서, 특히, 액세스 시간(access time)이 상이한 드라이브 장치의 신호를 처리하기 위해 별도의 IDE 포트를 추가하여 각 액세스 시간에 따라 이용되는 IDE 포트를 가변시킬 수 있도록 하는 다수개의 IDE 포트를 이용한 인터페이스 장치에 관한 것이다.
일반적으로 IDE 포트는 디스크 드라이브 인터페이스의 종류로 드라이브 자체에 제어 장치의 전자 회로가 내장되어 있으므로 별도의 인터페이스를 제어하기 위한 제어 장치를 필요로 하지 않는다.
따라서 상기 IDE 포트를 이용하여 디스크 드라이브의 인터페이스 장치로 이용할 경우, 입/출력 포트의 어드레스를 분할하여 이용한다.
그러므로 액세스 시간이 빠른(13ms∼17ms) 하드 디스크 드라이브(Hard disk Drive, HDD)나 액세스 시간이 느리(200ms∼600ms) 시디 롬 드라이브(Compact Disc Read Only Memory drive, CD-ROM drive)에서 해당 데이타 신호를 처리하기 위해, 해당 어드레스 신호에 따라 할당된 해당 어드레스 영역으로 데이타 신호가 입력되어 처리된다.
따라서 액세스 시간이 서로 다른 드라이브 장치가 모두 장착되어 있을 경우엔, IDE 인터페이스 장치는 각 해당 드라이브 장치에서 인가되는 하나의 신호만을 처리하므로, 하드 디스크 드라이브와 시디 롬 드라이브를 번갈아 가며 인가되는 신호를 처리한다.
제1도를 참고로 하여 종래의 IDE 인터페이스 장치의 동작을 설명한다.
제1도에 도시된 것처럼 종래의 IDE 인터페이스 장치의 구성은, 입력되는 어드레스 신호(SA0∼SA9)의 상태에 따라 해당 상태의 제어 신호를 출력하는 IDE 제어부(1)와, 입력되는 데이타 신호를 저장한 후 상기 IDE 제어부(1)에서 출력되는 제어 신호에 따라 각각 동작 인에이블 상태로 가변되어 저장되어 있는 데이타를 출력하는 제1 및 제2데이타 버퍼(2,3)와, 상기 제1 및 제2데이타 버퍼(2,3)에서 출력되는 데이타를 상기 IDE 제어부(1)에서 입력되는 제어 신호에 따라 선택된 어드레스 영역으로 해당 데이타 신호(ID0∼ID6,ID7,ID8∼ID15)를 인터페이스하는 IDE 포트(4)로 이루어져 있다.
따라서 상기와 같이 이루어져 있는 종래의 IDE 인터페이스 장치의 동작은 다음과 같다.
데이타 버스를 통해 하드 디스크 드라이브나 시디 롬 드라이브에서 해당 데이타 신호(SD0∼ㅇㄴ15)가 각 입력될때, IDE 제어부(1)는 어드레스 신호(SA0∼SA9)의 상태에 따라 제1 및 제2데이타 인에이블 신호(LBE, HBE)와 IDE 포트(4)의 분할된 어드레스 영역을 설정하기 위한 제1 및 제2칩 셀렉트 신호(-HCS0,-HCS1)의 상태를 제어한다.
상기와 같이 IDE 제어부(1)의 동작에 의해 제1 또는 제2데이타 버퍼(2,3)가 선택되면, 선택된 제1 또는 제2데이타 버퍼(2,3)를 통해 IDE 포트(3)의 해당 어드레스 영역으로 입력되어 연결되어 있는 장치로 해당 데이타 신호가 출력된다.
상기 IDE 포트(4)는 1F0_1F7의 어드레스 영역과 3F6_3F7의 어드레스 영역을 각각 마스터(master) 영역과 슬레이브(slave)영역으로 구분되어 있으므로, IDE 제어부(1)로 입력되는 어드레스 신호(SA0∼SA9)의 값에 따라 각각 제1 및 제2칩 셀렉트 신호(-HCS0,-HCS1)에 의해 해당 어드레스 영역이 선택된다.
따라서 상기 IDE 포트(4)는 IDE 제어부(1)에서 입력되는 제1 및 제2칩 셀렉트 신호(-HCS0,-HCS1)의 상태에 따라 제1 및 제2데이타 버퍼(2,3)에서 인가되는 데이타는 마스터 영역 또는 슬레이브 영역으로 입력되어 처리된다.
상기와 같이 어드레스 신호(SA0∼SA9)의 상태에 따라 IDE 포트(4)의 해당 어드레스를 통해 데이타 신호가 입력될때, 액세스 시간이 서로 상이한 하드 디스크 드라이브와 시디 롬 드라이브를 동시에 장착하여 이용할 경우, 상기 IDE 인터페이스 장치는 해당 드라이브 장치를 교대로 액세스한다.
따라서 각 하드 디스크 드라이브나 시디 롬 드라이브에서 입력되는 해당 데이타 신호(SD0∼SD15)를 처리하기 위한 각 제어 신호는 동일한 신호선을 통해 IDE 제어부(1)나 IDE 포트(4)로 인가된다.
상기와 같이 액세스 시간이 상이한 드라이브 장치를 동시에 처리할 경우, IDE 인터페이스 장치를 통해 처리되는 데이타 처리 시간 등의 출력 효율(throughput)은 액세스 시간이 느린 데이타를 처리하기 위한 많은 소요시간으로 감소하는 문제가 발생한다.
그러므로 이 발명의 목적은 상기한 종래의 문제점을 해결하기 위한 것으로서, 액세스 시간이 서로 다른 드라이브 장치를 동시에 사용할 경우 별도의 IDE 포트를 이용하여 액세스 시간에 따라 데이타 신호를 각각 처리할 수 있도록 하는 다수개의 아이 디 이 포트를 이용한 인터페이스 장치를 제공하기 위한 것이다.
상기한 목적을 달성하기 위한 이 발명의 구성은,
액세스 시간이 빠른 드라이브 장치로의 데이타 입/출력 동작을 제어하기 위한 제어신호를 출력하는 제1IDE 제어 수단과
상기 제1IDE 제어 수단에서 인가되는 제어 신호에 따라 동작 상태가 가변되어, 입/출력되는 데이타 신호의 상태에 따른 해당 데이타 전송 경로와 어드레스 영역이 설정되어 입/출력 데이타를 전송하는 제1IDE 포트 수단과;
액세스 시간이 느린 드라이브 장치로의 데이타 입/출력 동작을 제어하기 위한 제어 신호를 출력하는 제2IDE 제어 수단과;
상기 제2IDE 포트 수단에서 입력되는 제어 신호에 따라 동작 상태가 가변되어, 입/출력되는 데이타 신호의 상태에 따른 해당 데이타 전송 경로와 어드레스 영역이 설정되어 입/출력 데이타를 전송하는 제2IDE 포트 수단으로 이루어져 있다.
이하, 첨부된 도면을 참고로 하여 이 발명의 실시예를 상세히 설명한다.
제2도는 이 발명의 실시예에 따른 다수개의 아이 디 이 포트를 이용한 인터페이스 장치의 블럭도, 제3도는 이 발명의 실시예에 따른 제2IDE 포트 제어부의 동작 타이밍도이다.
제2도를 참고로 하여 이 발명의 구성을 살펴보면, 입력되는 어드레스 신호(SA0∼SA9)에 따라 해당 어드레스 영역과 데이타 입/출력 상태를 제어하는 IDE 제어부(10)와, 상기 IDE 제어부(10)에서 인가되는 제어 신호에 따라 동작 상태가 가변되어 고속 액세스 시간을 갖는 드라이브 장치에서 인가되는 데이타를 전송하는 제1IDE 포트부(20)와, 데이타 버스를 통해 저속 액세스 시간을 갖는 드라이브 장치에서 입력되는 데이타를 전송하는 제2IDE 포트부(30)와, 상기 제2IDE 포트부(20)의 동작 상태를 제어하기 위한 제2IDE 포트 제어부(40)로 이루어져 있다.
상기 제1IDE 포트부(20)는 IDE 제어부(10)에서 인가되는 제1 및 제2데이타 버퍼 인에이블 신호(LBE,HBE)가 각각 입력되고 데이타 포트를 통해 데이타 신호(SD0∼SD6,SD8∼SD15)가 각각 입력되는 제1 및 제2데이타 버퍼(21,22)와, 상기 제1 및 제2데이타 버퍼(21,22)에서 출력되는 데이타(ID0∼ID6,ID8∼ID15)와, IDE 제어부(10)에서 출력되는 데이타(ID7)와 IDE 제어부(10)에서 출력되는 제1 및 제2칩 셀렉트 신호(-HCS0,-HCS1)가 입력되는 제1IDE 포트(23)로 이루어져 있다.
상기 제2IDE 포트부(30)는 데이타 버스를 통해 데이타 신호(SD0∼SD7,SD8∼SD15)가 각각 입력되는 제3 및 제4데이타 버퍼(31,32)와, 상기 제3 및 제4데이타 버퍼(31,32)에서 출력되는 데이타(CD0∼CD7,CD8∼CD15)가 입력되는 제2IDE 포트(33)로 이루어져 있다.
상기 제2IDE 포트 제어부(40)는 외부에서 인가되는 제어신호에 따라 제3 및 제4데이타 버퍼(31,32)의 제3 및 제4데이타 버퍼 인에이블 신호(-LCDBE,-HLCDBE)와 제2IDE 포트부(33)의 제3 및 제4칩 셀렉트 신호(-CDCS0,-CDCS1)를 발생시키는 팔(PAL,41)과, 상기 팔(41)의 동작 상태를 제어하기 위한 점퍼(42)와, 상기 점퍼(42)에 일측 단자가 연결되어 있고 전원(Vcc)에 타측 단자가 연결되어 있는 저항(R41)으로 이루어져 있다.
상기와 같이 이루어져 있는 이 발명의 동작은 다음과 같다.
먼저, 액세스 시간이 서로 상이한 하드 디스크 드라이브와 시디 롬 드라이브를 모두 장착하여 사용할 경우 사용자는 제2IDE 포트 제어부(40)의 점퍼(42)를 연결시켜 제2IDE 포트부(30)가 동작될 수 있도록 한다.
그러나 하드 디스크 드라이브나 시디 롬 드라이브중 어느 하나만을 이용할 경우, 제2IDE 포트 제어부(40)의 점퍼(42) 상태를 오프시켜, 하나의 IDE 포트부(20)만 동작될 수 있도록 한다.
따라서 액세스 시간이 서로 상이한 하드 디스크 드라이브와 시디 롬 드라이브를 동시에 장착하여 사용할때, 데이타 처리 효율을 향상시키기 위해 제2IDE 포트 제어부(40)의 점퍼(42)를 연결할 경우 팔(4)의 동작을 설명한다.
상기 점퍼(42)가 연결되면, 전원(Vcc)에 의해 고레벨인 H 상태가 입력되던 인에이블 단자(-CDEN)에 저레벨인 L 신호가 입력되어 팔(41)의 상태는 입력신호에 따라 해당 제어 신호를 출력하는 인에이블 상태로 가변된다.
그러므로 상기와 같이 저레벨인 L 상태의 인에이블 신호(-CDEN)가 입력되면, 팔(41)의 입력신호(SA0∼SA9,-I/OCS16,AEN)의 상태에 따라 해당 출력단자(-LCDBE,-HCDBE,-CDCS0-CDCS1)의 신호 상태를 제어한다.
이 발명의 실시예에서 어드레스 디코더로 이용되는 상기 팔(41)의 어드레스 영역 정의와 출력 상태를 설정하기 위한 팔 방정식은 다음과 같다.
상기와 같은 방정식이 팔(41)에 설정되어 있으므로, 팔(41)의 어드레스 단자(SA0∼SA9)로 제3도의 (a)와 같이 (170_177H나 376_377H의 값에 해당하는 어드레스 신호(SA0∼SA9)가 입력된다.
그러므로 제2IDE 포트 제어부(40)의 팔(41)의 인에이블 단자(-CDEN)로 점퍼(42)의 연결 동작에 의해 제3도의 (d)와 같이 저레벨인 L 신호가 입력되면, 팔(41)은 어드레스 인에이블 신호(AEN)와 어드레스 신호(SA0∼SA9)에 따라 가변된다.
따라서 팔(41)의 어드레스 단자로 입력되는 어드레스 신호(SA0∼SA9)의 상태가 170_177H 또는 376_377H에 해당하는 신호가 입력되고, 제3도의 (b)와 같이 입력되는 어드레스 인에이블 신호(AEN)의 상태가 저레벨인 L일때 팔(41)은 제3버퍼 인에이블 신호(-LCDBE)의 상태를 제3도의 (e)처럼 저레벨인 L로 가변시킨다.
그러나 어드레스 단자로 입력되는 어드레스 신호(SA0∼SA9)의 상태가 170H에 해당하는 신호가 입력될 경우엔, 170H의 어드레스 영역에서 처리되는 데이타의 비트수는 18비트가 된다.
따라서 어드레스 신호(SA0∼SA9)의 값이 170H일 경우 16비트의 데이타 신호(SD0∼SD15)를 처리하기 위해, 제3 및 제4데이타 버퍼(31,32)를 모두 선택하기 위해, 팔(41)로 입력되는 입/출력 칩 셀렉트 신호(-I/OCS16)를 제3도의 (c)와 같이 액티브 상태인 저레벨인 L로 가변시킨다.
그러므로 상기 입/출력 칩 셀렉트 신호(-I/OCS16)에 의해 제3버퍼 인에이블 신호(-LCDBE)뿐만 아니라 제4버퍼 인에이블 신호(-HCDBE)의 상태도 제3도의 (f)처럼 저레벨인 L를 출력하여, 제3 및 제4데이타 버퍼(31,32)가 모두 인에이블 상태로 가변될 수 있도록 한다.
그리고 어드레스 단자로 입력되는 어드레스 신호(SA0∼SA9)가 170_177H값이 입력되면, 팔(41)은 제1칩 셀렉터 신호(-COCS0)를 저레벨인 L로 가변시켜 제2IDE 포트(33)의 어드레스 영역중 마스터 영역이 선택될 수 있도록 한다.
그러나 어드레스 단자로 입력되는 어드레스 신호(SA0∼SA9)가 376_377H 값이 입력되면, 팔(41)은 제2칩 셀렉터 신호(-COCS1)를 저레벨인 L로 가변시켜 제2IDE 포트(33)의 어드레스 영역중 슬레이브 영역이 선택될 수 있도록 한다.
그러므로 상기와 같이 팔(41)의 어드레스 단자로 입력되는 어드레스 신호 값이 171_177H일 경우엔, 제3데이타 버퍼(31)가 인에이블되어 제3데이타 버퍼(31)를 통해 제2IDE 포트(33)의 마스터 영역을 통해 신호 처리가 이루어질 수 있도록 한다.
그리고 어드레스 신호 값이 170H일 경우엔, 16비트인 데이타를 처리하기 위해 제3 및 제4데이타 버퍼(31,32)가 모두 인에이블된 후, 제2IDE 포트(33)의 마스터 영역을 통해 신호 처리가 이루어질 수 있도록 한다.
그러나 팔(41)의 어드레스 단자로 입력되는 어드레스 신호값이 376∼377H일 경우에, 제3데이타 버퍼(31)가 선택되고 제2IDE 포트(33)의 슬레이브 영역에서 해당 데이타 신호가 처리될 수 있도록 한다.
상기와 같이 사용자에 의해 점퍼(42)가 온상태로 가변되면, 해당 입력단자로 입력되는 어드레스 신호(SA0∼SA9)의 상태와 제어 신호의 상태에 따라 팔(41)의 출력 상태가 가변되어 제2IDE 포트부(30)의 상태를 제어한다.
따라서 상기와 같이 제2IDE 포트 제어부(40)의 동작에 의해 제2IDE 포트부(30)가 선택되고, IDE 제어부(10)에서 출력되는 제어신호에 따라 제1IDE 포트부(20)의 동작 상태가 결정되면 데이타 버스(SD0∼SD15)를 통해 입력되는 데이타는 제1 및 제2IDE 포트부(20,30)에 의해 데이타 신호가 처리된다.
상기 제1IDE 포트부(20)의 동작은 제2IDE 포트 제어부(40)의 제어 동작과 같이 IDE 제어부(10)로 입력되는 어드레스 신호(SA0∼SA9)에 따라 제1 및 제2버퍼 인에이블 신호(LBE,HBE)와 제1 및 제2칩 셀렉트 신호(-HCS0,-HCS1)를 가변시킨다.
그러므로 데이타 버스를 통해 입력되는 하드 디스크 드라이브에서 출력되는 데이타 신호(SD0∼SD15)가 제1IDE 포트부(20)의 제1 또는 제2데이타 버퍼(21,22)를 거쳐 제1IDE 포트(23)의 해당 어드레스 영역(1F0_1F7,3F6_3F7)에 전송될 수 있도록 한다.
상기와 같이 각 IDE 제어부(10)와 제2IDE 포트 제어부(40)의 동작에 따라 액세스 시간이 상이한 하드 디스크 드라이브나 시디 롬 드라이브에서 입력되는 데이타 신호(SD0∼SD15)는 각 해당 IDE 포트부(20,30)를 통해 출력된다.
따라서 다수개의 드라이브 장치를 이용할 경우 상기와 같은 방법을 통해 IDE 포트를 추가로 장착하여 이용할 수 있다.
그러므로 상기와 같이 액세스 시간이 상이한 다수개의 드라이브 장치를 장착하여 이용할 경우 발생하는 효과는 각 해당 드라이브에 따라 데이타 신호가 출력되는 IDE 포트가 다르므로 액세스 시간이 느린 데이타를 처리할 때 감소되는 데이타 처리 효율의 감소 현상을 방지할 수 있다.
Claims (5)
- 액세스 시간이 빠른 드라이브 장치로의 데이타 입/출력 동작을 제어하기 위한 제어신호를 출력하는 제1IDE 제어 수단과 상기 제1IDE 제어 수단에서 인가되는 제어 신호에 따라 동작 상태가 가변되어, 입/출력되는 데이타 신호의 상태에 따른 해당 데이타 전송 경로와 어드레스 영역이 설정되어 입/출력 데이타를 전송하는 제1IDE 포트 수단과; 액세스 시간이 느린 드라이브 장치로의 데이타 입/출력 동작을 제어하기 위한 제어 신호를 출력하는 제2IDE 제어 수단과; 상기 제2IDE 포트 수단에서 입력되는 제어 신호에 따라 동작 상태가 가변되어, 입/출력되는 데이타 신호의 상태에 따른 해당 데이타 전송 경로와 어드레스 영역이 설정되어 입/출력 데이타를 전송하는 제2IDE 포트 수단으로 이루어져 있는 다수개의 인터페이스 장치.
- 제1항에 있어서, 상기 제IDE 포트 수단은, 제2IDE 포트 제어 수단에서 입력되는 제3 및 제4데이타 버퍼 인에이블 신호(-CDEN0,-CDEN1)의 상태에 따라 각각 선택되어, 입/출력되는 해당 데이타 신호(SD0∼SD7,SD8∼SD15,CD0∼CD7,CD8∼CD15)를 각각 입/출력시키는 제3 및 제4데이타 버퍼(31,32)와, 제2IDE 포트 제어 수단에서 입력되는 제3 및 제4칩 셀렉트 신호(-CDCS0,-CDCS1)의 상태에 따라 해당 어드레스 영역을 선택하고, 상기 제3 및 제4데이타 버퍼(31,32)에서 입/출력되는 데이타(SD0∼SD7,SD8∼SD15,CD0∼CD7,CD8∼CD15)가 입력되는 제2IDE 포트(33)로 이루어져 있는 것을 특징으로 하는 다수개의 아이 디 이 포트를 이용한 인터페이스 장치.
- 제1항에 있어서, 상기 제2IDE 포트 제어 수단은, 인가되는 제어신호에 따라 제3 및 제4데이타 버퍼(31,32)의 제3 및 제4데이타 버퍼 인에이블 신호(-LCDBE,-HLCDBE)와 제2IDE 포트부(33)의 제3 및 제4칩 셀렉터 신호(-CDCS0,-CDCS1)를 발생시키는 팔(41)과; 상기 팔(41)의 인에이블 상태를 제어하기 위해, 사용자의 접속 동작에 따라 상기 팔(41)로 인가되는 신호 상태를 가변시키기 위한 스위칭 수단으로 이루어져 있는 것을 특징으로 하는 다수개의 아이 디 이 포트를 이용한 인터페이스 장치.
- 제3항에 있어서, 상기 스위칭 수단은, 사용자의 접속 동작에 따라 연결 여부가 가변되는 점퍼로 이루어져 있는 것을 특징으로 하는 다수개의 아이 디 이 포트를 이용한 인터페이스 장치.
- 이용되는 드라이브의 장착 수에 따라 다수개의 IDE 포트를 연결하여 이용할 수 있는 것을 특징으로 하는 다수개의 아이 디 이 포트를 이용한 인터페이스 장치.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950006757A KR0135895B1 (ko) | 1995-03-28 | 1995-03-28 | 다수개의 아이 디 이 포트를 이용한 인터페이스 장치 |
US08/622,137 US5771398A (en) | 1995-03-28 | 1996-03-27 | Interface device for having first port control means to control drive having fast access and second port control means for drive with slow access |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950006757A KR0135895B1 (ko) | 1995-03-28 | 1995-03-28 | 다수개의 아이 디 이 포트를 이용한 인터페이스 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR960035226A KR960035226A (ko) | 1996-10-24 |
KR0135895B1 true KR0135895B1 (ko) | 1998-06-15 |
Family
ID=19410743
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950006757A KR0135895B1 (ko) | 1995-03-28 | 1995-03-28 | 다수개의 아이 디 이 포트를 이용한 인터페이스 장치 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5771398A (ko) |
KR (1) | KR0135895B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100361657B1 (ko) * | 1999-12-01 | 2002-11-21 | 삼성전자 주식회사 | 아이디이 타입의 하드 디스크 장치 및 그 제어 방법 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2317788B (en) * | 1996-09-26 | 2001-08-01 | Nokia Mobile Phones Ltd | Communication device |
US6076180A (en) | 1997-06-23 | 2000-06-13 | Micron Electronics, Inc. | Method for testing a controller with random constraints |
US6460099B1 (en) * | 1999-07-14 | 2002-10-01 | Hewlett-Packard Company | Apparatus for expansion of single channel AT Attachment/IDE interface |
US9859874B2 (en) | 2015-10-30 | 2018-01-02 | Sandisk Technologies Llc | Loop delay optimization for multi-voltage self-synchronous systems |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5235689A (en) * | 1990-06-11 | 1993-08-10 | Storage Technology Corporation | Interface circuit for dual port disk drive systems |
EP0484905A3 (en) * | 1990-11-09 | 1994-12-14 | Brier Technology | Interface for disk drives |
US5239445A (en) * | 1990-12-20 | 1993-08-24 | Dell Usa L.P. | Method and apparatus for simultaneous operation of two IDE disk drives |
US5295247A (en) * | 1992-04-17 | 1994-03-15 | Micronics Computers, Inc. | Local IDE (integrated drive electronics) bus architecture |
KR0135848B1 (ko) * | 1993-11-20 | 1998-06-15 | 김광호 | 컴팩트 디스크-롬 드라이브 인터페이스 회로 |
US5581715A (en) * | 1994-06-22 | 1996-12-03 | Oak Technologies, Inc. | IDE/ATA CD drive controller having a digital signal processor interface, dynamic random access memory, data error detection and correction, and a host interface |
-
1995
- 1995-03-28 KR KR1019950006757A patent/KR0135895B1/ko not_active IP Right Cessation
-
1996
- 1996-03-27 US US08/622,137 patent/US5771398A/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100361657B1 (ko) * | 1999-12-01 | 2002-11-21 | 삼성전자 주식회사 | 아이디이 타입의 하드 디스크 장치 및 그 제어 방법 |
Also Published As
Publication number | Publication date |
---|---|
US5771398A (en) | 1998-06-23 |
KR960035226A (ko) | 1996-10-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB2171230A (en) | Using 8-bit and 16-bit modules in a 16-bit microprocessor system | |
US5381529A (en) | Shift register with dual clock inputs for receiving and sending information between I/O channels and host based on external and internal clock inputs respectively | |
US4523277A (en) | Priority interrupt system for microcomputer | |
CN108205393A (zh) | 用于半导体设备中的通信的***和方法 | |
EP0464848B1 (en) | Structure for enabling direct memory-to-memory transfer | |
KR0135895B1 (ko) | 다수개의 아이 디 이 포트를 이용한 인터페이스 장치 | |
KR920002831B1 (ko) | 데이타 전송 제어 시스템 | |
JP2003223412A (ja) | 半導体集積回路 | |
KR100265550B1 (ko) | 버스제어기를갖는데이타프로세서 | |
JPS6242306B2 (ko) | ||
EP0382342B1 (en) | Computer system DMA transfer | |
US5823871A (en) | Interface control device for use with TV game equipment | |
US7093060B2 (en) | Access method and architecture of non-volatile random access memory | |
JP3635810B2 (ja) | シーケンサのi/o切り替え装置 | |
JP4174272B2 (ja) | デバイス制御装置 | |
KR940009745B1 (ko) | 피씨용 미디 인터페이스 회로 | |
KR100584583B1 (ko) | 직렬 버스 제어 장치 및 방법 | |
JP2566139B2 (ja) | バスインタフエ−ス回路 | |
SU1833870A1 (ru) | Пpoгpammиpуemый kohtpoллep | |
JP2001084173A (ja) | メモリ装置 | |
JPH05204830A (ja) | 入出力制御装置 | |
JPH06195295A (ja) | 出力ポート回路 | |
JPH1115730A (ja) | メモリバンク切替装置 | |
JPH0512196A (ja) | バス制御装置 | |
JPS6019257A (ja) | メモリ多重モ−ド制御回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121227 Year of fee payment: 16 |
|
FPAY | Annual fee payment |
Payment date: 20131227 Year of fee payment: 17 |
|
FPAY | Annual fee payment |
Payment date: 20141230 Year of fee payment: 18 |
|
EXPY | Expiration of term |