KR0135501B1 - Line test in an exchanger - Google Patents

Abstract

본 발명은 시간분할스위치와 공간분할 스위치에 의해 통화로계의 경로가 이루어지는 전전자 교환기에서 데이터 링크를 이용한 통화로계 경로 시험 시스템에 관한 것으로, 전전자 교환기의 설치시나 운용중에 고장이 발생한 경우 통화로계의 경로를 다양하게 바꿔가면서 시험함으로써 고장난 곳을 정확히 진단함과 동시에 전전자 교환기의 성능을 분석 및 평가할 수 있도록 한 전전자 교환기의 통화로계 경로시험 시스템 및 방법에 관한 것이다.The present invention relates to a call path test system using a data link in an all-electronic switchboard in which a path of a call path is established by a time division switch and a space division switch. The present invention relates to a monetary system path test system and method for diagnosing and evaluating the performance of an electronic exchanger by accurately diagnosing a failure place by testing various paths of the circuit system.

Description

전전자교환기의 통화로계 경로시험 분석 시스템Monetary path test analysis system of all electronic exchange

제 1 도는 종래 전전자교환기의 통화로계 경로시험 분석시스템 구성도.1 is a schematic diagram of a path analysis system for a monetary system of a conventional electronic switching system.

제 2 도는 본 발명에 의한 통화로계 경로시험분석시스템 구성도.Figure 2 is a schematic diagram of the path analysis system of the monetary system according to the present invention.

＊도면의 주요부분에 대한 부호의 설명＊ Explanation of symbols for main parts of drawing

1 : 통화로계 경로시험 분석 시스템BTC : 비트오류율 시험 제어기1: Monetary path test analysis system BTC: Bit error rate test controller

LIPø∼LIPn : 링크정합프로세서LIPø to LIPn: Link matching processor

본 발명은 시간분할 스위치와 공간분할 스위치에 의해 통화로게의 경로가 이뤄지는 전전자 교환기에서 데이터 링크를 이용한 통화로계 경로시험 시스템에 관한 것으로, 특히 전전자 교환기의 설치시나 또는 운용중에 고장이 발생하였을 때 통화로계의 경로를 다양하게 바꿔가면서 시험함으로서 고장난곳을 정확히 진단함과 동시에 전전자교환기의 성능을 분석 및 평가할 수 있도록 한 전자교환기의 통화로계 경로시험 시스템에 관한 것이다.The present invention relates to a call path path test system using a data link in an all-electronic exchange in which a path of a call route is made by a time division switch and a space division switch. In particular, a failure occurs during installation or operation of the all-electronic exchange. The present invention relates to a path test system for an electronic exchange that enables the user to accurately diagnose a failure point and to analyze and evaluate the performance of all electronic exchanges by testing various paths of the monetary system.

시분할 스위치와 공간분할 스위치로 스위치경로가 이뤄지는 전전자교환기 시스템이 대용량가입자를 위해 모듈화 구조로 구성될 때 그 스위치 사이에 삽입되는 데이터 링크를 이용하여 시스템 내의 모든 통화로계 경로를 시험하는 통화로계 경로시험 시스템이 운용되고 있다.When a switchboard system with switch paths with time-dividing and space-dividing switches is modularized for large subscribers, a call-path system that tests all the call-path paths in the system using data links inserted between the switches. A route test system is in operation.

제 1 도는 종래의 통화로계 경로시험 시스템의 구성도이다. 제 1 도에서 알 수 있는 바와 같이, 통화로계 경로시험 시스템은 시분할을 위한 시간 스위치 프로세서(TSP : Time Switch Process)(TSPø∼TSPn)들이 각기 연결된 시간스위치(TSWø∼TSWn)와 공간 스위치 프로세서(SSP : Space Switch Processor)가 연결된 공간스위치(SSW) 사이에 이들 두스위치를 상호 연결시켜주는 데이터링크(DLø∼DLn)들이 연결되어 구성된다. 시간스위치 프로세서(TSPø∼TSPn)들은 각각 통화로계의 경로시험을 위한 시험데이터를 발생시키고 또는 검출하는 기능을 가지고 있고, 시간스위치(TSWø∼TSWn)는 시간스위치프로세서(TSPø∼TSPn)로부터 발생된 시험데이터를 입,출력 처리하며, 공간 스위치(SSW)는 시간스위치(TSWø)에서 입력되는 시험데이타를 시간스위치(TSW1)쪽으로 공간분할하여 출력하는 기능을 갖고 있으며, 데이터 링크(DLø∼DLn)들은 이들 시간스위치(TSWø∼TSWn)와 공간스위치(SSW)를 상호 연결 시켜주는 기능을 갖고 있다. 통화로계 시험요구가 발생하면 시간스위치 프로세서(TSPø)(TSP1) 및 공간스위치 프로세서(SSP)에 그 메시지가 전달된다.1 is a block diagram of a conventional currency path test system. As can be seen in FIG. 1, a path test system for a call route system includes a time switch process (TSPø to TSPn) and a space switch processor (TSWø to TSPn) for time division, respectively. SSP: Data links DLø to DLn connecting the two switches are connected between the space switches SSW to which the SSP is connected. The time switch processors TSPø to TSPn each have a function of generating or detecting test data for the path test of the telephone line system, and the time switches TSWø to TSWn are generated from the time switch processors TSPø to TSPn. The test data is input and output, and the space switch (SSW) has a function of spatially dividing and outputting the test data input from the time switch (TSWø) to the time switch (TSW1). The data links (DLø to DLn) It has a function of connecting these time switches TSWø to TSWn and the space switch SSW. When a call-path test request occurs, the message is transmitted to the time switch processor TSPø (TSP1) and the space switch processor SSP.

이후 시간 스위치 프로세서(TSPø)는 시험데이터를 송신하기 위하여 1,ø24의 타임 슬롯으로 이뤄지는 한 프레임에서 쓰이고 있지 않는 한타임슬롯(유휴타임슬롯)을 선정하여 시험데이터와 선정된 타임슬롯에 대한 메시지를 시간스위치(TSWø)에 알린다. 시간스위치(TSWø)는 시간스위치 프로세서(TSPø)의 제어하에 시험데이타와 선정된 타임슬롯번호를 입력하여 시험데이타를 특정타임슬롯에 맞춰 데이터 링크(DLø)로 보낸다. 데이터링크(DLø∼DLn)는 시간스위치(TSWø∼TSWn)와 공간스위치(SSWø∼SSWn)를 상호 연결할뿐이며 시험데이타에 어떠한 조작도 가하지 않는다. 그리고 공간스위치(SSW)는 데이터 링크(DLø∼DLn)에서 출력된 시험데이타를 입력받고 공간 스위치 프로세서(SSP)의 제어하에 수신측인 시간 스위치(TSW1)측으로 공간 분할하여 시험데이타를 출력한다. 이때의 시험 데이터는 시간스위치(TSWø)-데이타 링크(DLø)-공간스위치(SSW)-데이타링크(DL1)-시간스위치(TSW1)를 거쳐 시간 스위치 프로세서(TSP1)에 전달된다. 시간 스위치 프로세서(TSP1)는 전달된 시험 데이터를 검출하여 데이터 패턴을 조사함으로써 통화로계 시험을 수행한다.After that, the time switch processor (TSPø) selects a time slot (idle time slot) unless it is used in one frame consisting of 1, ø24 time slots in order to transmit the test data, and sends a message about the test data and the selected time slot. Informs the time switch (TSWø). The time switch TSWø inputs test data and a selected time slot number under the control of the time switch processor TSPø and sends the test data to the data link DLø according to a specific time slot. The data links DLø to DLn only connect the time switches TSWø to TSWn and the space switches SSWø to SSWn, and do not perform any operation on the test data. The space switch SSW receives the test data output from the data links DL? -DLn, and spatially divides the test data to the time switch TSW1, which is the receiving side, under the control of the space switch processor SSP, and outputs the test data. The test data at this time is transmitted to the time switch processor TSP1 via the time switch TSW? -Data link DL? -Space switch SSW-data link DL1-time switch TSW1. The time switch processor TSP1 detects the transmitted test data and examines the data pattern to perform the monetary test.

이와 같이 종래의 전전자 교환기 시스템에서 통화로계 경로시험수단이 항상 일정한 형태로 이뤄져 있어 간혹 시스템에서 일정경로외의 곳에 비정상이 일어났을 경우 어느 부분이 비정상 상태인지를 가려내는 것이 불가능하며, 경로시험수단의 시험횟수가 1회에 국한되므로 장시간 시험하여 얻을 수 있는 전전자 교환기 시스템의 성능평가나 분석을 할 수 없는 문제점이 있었다.As such, in the conventional electronic switch system, the monetary path test means is always made in a certain form, so when an abnormality occurs outside the predetermined path in the system, it is sometimes impossible to determine which part is abnormal. Since the test frequency of is limited to one time, there is a problem in that the performance evaluation or analysis of the all-electronic exchange system obtained by prolonged testing cannot be performed.

본 발명은 전술한 바와 같은 문제점을 감안하여 안출한 것으로, 비정상 부분을 선별함과 동시에 전전자 교환기 시스템의 성능분석 및 평가를 가능하도록한 전전자 교환기의 통화로계 경로시험 시스템 및 방법을 제공하는데 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made in view of the above-described problems, and provides a monetary system path test system and method for selecting an abnormal part and enabling performance analysis and evaluation of an all-electronic exchange system. There is a purpose.

이와 같은 목적을 달성하기 위하여, 본 발명은 시험 경로 정보에 따라 절환제어 신호를 출력하는 공간 스위치 프로세서(SSP), 상기 공간스위치 프로세서(SSP)로부터의 절환제어신호에 따라 절환동작하는 공간스위치(SSW), 시험경로정보에 따라 절환제어신호를 출력하는 다수의 시간스위치 프로세서(TSPø∼TSPn), 상기 공간 스위치(SSW)측과 데이터 링크(DLø∼DLn)를 통해 송수신하는 데이터의 경로를 상기 시간 스위치 프로세서(TSPø∼TSPn)로 부터의 절환제어 신호에 따라 절환하는 다수의 시간스위치(TSWø∼TSWn), 시험경로정보에 따라 상기 데이터 링크(DLø∼DLn)의 루프백을 제어하는 다수의 링크 정합 프로세서(LIPø∼LIPn) 및, 상기 시간스위치(TSWø∼TSWn)중의 하나에 접속되고 경로시험시 출력한 시험 데이터와 상기 데이터 링크(DLø∼DLn)로부터 루프백되어 돌아오는 시험데이타간의 비트 오율을 분석하여 통화로게의 이상 유무를 체크하는 비트오율시험기(BTC)를 구비한 것을 특징으로 하는 전전자 교환기의 통화로계 경로 시험 시스템을 제공한다.In order to achieve the above object, the present invention provides a space switch processor (SSP) for outputting a switching control signal according to the test path information, the space switch (SSW) for switching operation in accordance with the switching control signal from the space switch processor (SSP) ), A plurality of time switch processors TSPø to TSPn outputting a switching control signal according to the test path information, and data paths transmitted and received through the data link DLø to DLn with the spatial switch SSW. A plurality of time switches TSWø to TSWn for switching in accordance with a switching control signal from the processors TSPø to TSPn, and a plurality of link matching processors for controlling loopback of the data links DLø to DLn in accordance with test path information. It is connected to one of LIPø to LIPn and the time switches TSWø to TSWn and looped back from the test data output during the path test and the data links DLø to DLn. Analyzing the bit error rate between data coming test to provide the currency around the electronic switching system routes the test system comprising the bit error rate tester (BTC) that checks the presence of error to the currency.

또한, 본 발명은 시험경로정보에 따라 시험경로를 형성함과 동시에 데이터 링크를 루프시키는 제1단계, 상기 시험경로를 통해 시험 데이터를 출력한 후 상기 루프된 데이터 링크로부터 상기 시험경로를 통해 되돌아오는 시험 데이터를 검출하는 제2단계, 상기 시험경로를 통해 출력한 시험 데이터와 상기 데이터 링크로부터 상기 시험경로를 통해 되돌아 오는 시험데이타 간의 비트 오율을 분석하여 시험경로 이상 유무를 체크하는 제3단계를 포함하는 것을 특징으로 하는 전전자 교환기의 통화로계 경로시험방법을 제공한다.In addition, the present invention is the first step of forming a test path according to the test path information and at the same time looping the data link, after outputting the test data through the test path and returning through the test path from the looped data link A second step of detecting test data, and a third step of analyzing a bit error rate between the test data output through the test path and the test data returned from the data link through the test path and checking whether there is an abnormal test path. It provides a path test method for the monetary path of the electronic exchanger.

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described an embodiment of the present invention;

2 도는 본 발명에 의한 통화로계 경로시험분석시스템(1)의 회로블럭을 나타내었다. 여기서는 시간스위치 프로세서(TSPø∼TSPn)들이 연결되어 있는 시간스위치(TSWø∼TSWn)들과, 공간스위치 프로세서(SSP)가 연결되 있는 공간스위치(SSW) 및, 시간스위치(TSWø∼TSW7)와 공간스위치(SSW) 사이에 연결되 있는 데이터 링크(DLø∼DLn)들을 포함한 통상의 경로시험 시스템에 있어서, 상기 소정 번째 시간 스위치 프로세서(일예로, TSPø)가 연결된 시간스위치(일예로, TSWø ; 제1시간스위치라 한다)에는 무작위적인 데이터와 요구된 시간만큼의 시험데이터를 생성하고 시스템을 통하여 돌아오는 데이터를 받아들여 비트오류율을 측정하는 비트오류율 시험제어기(BTC)가 연결되 있고, 각 데이터 링크(DLø∼DLn)에는 시험데이타를 소정위치에서 루프백 시키는 링크정합프로세서(LIPø∼LIPn)들이 제각기 연결된 구성으로 되 있다.2 shows a circuit block of the monetary path test analysis system 1 according to the present invention. Here, the time switches TSWø to TSWn to which the time switch processors TSPø to TSPn are connected, the space switch SSW to which the space switch processor SSP is connected, and the time switches TSWø to TSW7 and the space switch are connected. In a typical path test system including data links DL? -DLn connected between (SSW), a time switch (eg, TSW ?; first time) to which the predetermined time switch processor (for example, TSP?) Is connected The bit error rate test controller (BTC) which generates random data and test data for the required time and receives the data returned through the system and measures the bit error rate is connected to each data link (DLø). DLn) has a structure in which link matching processors LIPø to LIPn for looping back test data at predetermined positions are respectively connected.

이러한 구성의 본 발명은 그 작용 및 효과가 다음과 같다. 즉, 본 발명에 의한 통화로계 경로시험 분석 시스템(1)은 시스템에서 통화로계 시험요구가 발생하면 비트 오류율 시험 제어기(BTC), 시간 스위치 프로세서(TSPø∼TSPn)들, 링크정합프로세서(LIPø∼LIPn)들, 공간 스위치 프로세서(SSP)에 각기 그 메시지가 전달된다. 이 시험요구에는 진단기능이 포함돼 있어 루프백 되는 곳을 명시하는 정보가 포함돼 있다. 그리고, 시험요구가 발생하면 비트오류율 시험 제어기(BTC)와 루프백되는 곳에 관계된 프로세서가 그 메시지를 받게되며, 이러한 메시지를 받는 순간 통화로계 시험 및 진단기능을 위한 경로가 선정된 프로세서의 제어하에 시스템이 운영되는 것이다. 또, 시험데이타가 쓰일 곳은 1,ø24타임슬롯으로 이뤄지는 한 프레임 안에서 음성용으로 사용되는 타임슬롯중 마지막 타임슬롯을 설정하는 것이 바람직하고 이러한 이유는 이러한 마지막 타임슬롯이 시스템에서 쓰이는 확률이 가장 적은 것이기 때문이다.The present invention of such a configuration is as follows. That is, in the call path test analysis system 1 according to the present invention, when a call path test request occurs in the system, the bit error rate test controller BTC, time switch processors TSPø to TSPn, and link matching processor LIPø LIPn, the message is delivered to the space switch processor (SSP), respectively. This test request includes diagnostics and includes information specifying where to loop back. When a test request occurs, the processor related to the bit error rate test controller (BTC) loops back and receives the message, and upon receiving the message, the system under the control of the processor for which the path for the test and diagnosis function is selected. This will be operating. In addition, it is preferable to set the last time slot among the time slots used for voice in a frame consisting of 1, ø24 time slots where the test data is used. This is because the last time slot is least likely to be used in the system. Because it is.

이러한 본 발명에서 시스템의 시험요구 경로가 제2도의 ⑥으로 설정되었다고 가정하면, 시험요구에 따라 메시지를 받는 것은 비트오류율 시험 제어기(BTC), 시간 스위치 프로세서(TSPø), 공간 스위치 프로세서(SSP), 링크정합프로세서(LIPø,LIPn)가 되는 것이고, 이때의 통화로계 시험 경로는 BTC-TSWø-DLø-SSW - DL1(TSW 쪽에서 루프백)-SSW-DLn-SSW-DLø-TSWø-BTC로 된다. 이때, 루프백을 위하여 데이터 링크(DL1,DLn)는 각각 정합 프로세서(LIP1, LIPn)의 제어를 받아 루프백 경로를 형성하게 되고, 공간스위치(SSW)는 공간스위치프로세서(SSP)의 제어하에 시험데이타의 경로를 형성한다. 데이터링크(DLø)는 프로세서의 제어를 받지 않고 다만 시험데이타를 그대로 입,출력하는 기능만 갖는다. 한편, 상기와 같은 통화로계 경로시험분석시스템(1)에서 사용가능한 시험경로의 형태는 (표·1)에 나타낸 바와 같은 형태로 운용된다.In the present invention, assuming that the test request path of the system is set to ⑥ in FIG. 2, receiving a message according to the test request includes a bit error rate test controller (BTC), a time switch processor (TSPø), a space switch processor (SSP), The link matching processor (LIPø, LIPn) is used, and the call path test path at this time is BTC-TSWø-DLø-SSW-DL1 (loopback on TSW side) -SSW-DLn-SSW-DLø-TSWø-BTC. At this time, for the loopback, the data links DL1 and DLn form the loopback path under the control of the matching processors LIP1 and LIPn, respectively, and the space switch SSW controls the test data under the control of the space switch processor SSP. Form a path. The data link DLø is not controlled by the processor, but has a function of inputting and outputting test data as it is. On the other hand, the test paths usable in the monetary path test analysis system 1 as described above are operated in the form as shown in (Table 1).

여기서는 루프백되는 곳이 ①일 때는 메시지를 받는 프로세서는 TSPø, LIPø이고, 통화로계시험 및 진 단경로는 BTC-TSWø-DLø(TSW쪽에서 루프백)-TSWø-BTC로 이뤄지는 것이고, 루프백 되는 곳이 ②일때는 메시지를 받는 프로세서는 TSPø, LIPø이고, 통화로계시험 및 진단경로는 BTC-TSWø- DLø (SSW쪽에서 루프백)-TSWø-BTC로 되며, 루프백 되는 곳이 ③일때는 메시지를 받는 프로세서는 TSPø,LIP1,SSP이고, 통화로계시험 및 진단경로는 BTC-TSWø-DLø-SSW-DL1(SSW쪽에서 루프백)-SSW-DLø-TSWø-BTC의 경로로 이뤄진다. 마찬가지로 루프백되는 곳이 4,5 및 6일때는 (표·1)에 나타낸 바와 같이 시험경로가 형성된다.In this case, when loopback is ①, the processor that receives the message is TSPø, LIPø, and the call path test and diagnosis path is BTC-TSWø-DLø (loopback at TSW) -TSWø-BTC, and loopback is ② If the processor receives TSPø and LIPø, the test path and test path of the channel will be BTC-TSWø- DLø (loopback on SSW) -TSWø-BTC, and if the loopback is ③, the processor receiving the message is TSPø. , LIP1, SSP, and the path test and diagnostic path is made by the path of BTC-TSWø-DLø-SSW-DL1 (loopback on SSW) -SSW-DLø-TSWø-BTC. Similarly, when the loopback is 4, 5 and 6, the test path is formed as shown in (Table 1).

본 발명의 시스템에선 제2도와 같이 루프백되는 곳을 변경해가면서 시험할 경우 통화로계의 모든경로시험이 가능하며, 실제적으로 전전자 교환기 시스템의 설치나 운용중에 고장이 발생할 경우 그 고장난 곳을 정확하게 신속히 찾아낼 수 있고 상기 경로를 전전자 교환기 시스템내의 모든 스위치 네트워크를 거치게 하면 시스템의 분석과 성능측정도 용이하게 할 수 있다.In the system of the present invention, if the test is performed while changing the loopback as shown in FIG. 2, all the path tests of the monetary system are possible, and in case of failure during the installation or operation of the electronic switching system, the failure place is quickly and accurately. It can be found and routed through all the switch networks in the electronic switching system to facilitate the analysis and performance measurement of the system.

이상 설명한 바와 같이, 본 발명은 전전자 교환기 시스템에서 통화로계경로를 시험하는 경우 독립된 비트오류율 시험 제어기와 데이터 링크들측의 링크정합 프로세서들에 의해 다양하게 시험경로를 설정하므로 시스템 분석 및 성능평가를 가능케하여 시스템의 고장개소를 정확히 찾아낼 수 있을 뿐만 아니라 전전자 교환기 시스템의 성능평가도 용이하게 할 수 있게 된다.As described above, the present invention is a system analysis and performance evaluation because the test path is variously set by the independent bit error rate test controller and the link matching processors on the data links when testing the call path in the electronic switching system. This enables not only to pinpoint the point of failure of the system but also to facilitate the performance evaluation of the electronic switching system.

Claims (2)

시험 경로 정보에 따라 절환제어 신호를 출력하는 공간 스위치 프로세서(SSP), 상기 공간스위치 프로세서(SSP)로부터의 절환제어신호에 따라 절환동작하는 공간스위치(SSW), 시험경로정보에 따라 절환제어신호를 출력하는 다수의 시간스위치 프로세서(TSPø∼TSPn), 상기 공간 스위치(ssw)측과 데이터 링크DLø∼DLn)를 통해 송수신하는 데이터의 경로를 상기 시간 스위치 프로세서(TSPø∼TSPn)로 부터의 절환제어 신호에 따라 절환하는 다수의 시간스위치(TSWø∼TSWn), 시험경로정보에 따라 상기 데이터 링크(DLø∼DLn)의 루프백을 제어하는 다수의 링크정합프로세서(LIPø∼LIPn) 및, 상기 시간스위치(TSWø∼TSWn)중의 하나에 접속되고 경로시험시 출력한 시험 데이터와 상기 데이터 링크(DLø∼DLn)로부터 루프백되어 돌아오는 시험데이타간의 비트 오율을 분석하여 통화로계의 이상 유무를 체크하는 비트오율시험기(BTC)를 구비한 것을 특징으로 하는 전전자 교환기의 통화로계 경로 시험 시스템.A space switch processor (SSP) for outputting a switch control signal according to the test path information, a space switch (SSW) for switching according to the switch control signal from the space switch processor (SSP), and a switch control signal according to the test path information A switching control signal from the time switch processors TSPø to TSPn for outputting a plurality of time switch processors TSPø to TSPn and data paths transmitted and received via the spatial switch ssw side and the data links DLø to DLn. Time switches TSWø to TSWn to be switched according to the plurality of times, a plurality of link matching processors LIPø to LIPn for controlling loopback of the data links DLø to DLn according to the test path information, and the time switches TSWø to Analyzing the bit error rate between the test data connected to one of TSWn and the test data output during the path test and the test data looped back from the data link (DLø to DLn) A call to the entire electronic switching system path to the test system, characterized in that with a bit error rate tester (BTC) that checks the presence of error in the system. 시험경로정보에 따라 시험경로를 형성함과 동시에 데이터 링크를 루프시키는 제1단계, 상기 시험경로를 통해 시험 데이터를 출력한 후 상기 루프된 데이터 링크로부터 상기 시험경로를 통해 되돌아오는 시험 데이터를 검출하는 제2단계, 상기 시험경로를 통해 출력한 시험 데이터와 상기 데이터 링크로부터 상기 시험경로를 통해 되돌아 오는 시험데이타 간의 비트오율을 분석하여 시험경로 이상 유무를 체크하는 제3단계를 포함하는 것을 특징으로 하는 전전자 교환기의 통화로계 경로시험방법.Forming a test path according to test path information and simultaneously looping the data link; outputting test data through the test path, and detecting test data returned from the looped data link through the test path And a third step of analyzing a bit error rate between the test data output through the test path and the test data returned through the test path from the data link to check whether there is an abnormal test path. Monetary path test method of electronic exchange.