KR0134339B1 - 디 디(dd) 알고리즘 제어방법 - Google Patents

디 디(dd) 알고리즘 제어방법

Info

Publication number
KR0134339B1
KR0134339B1 KR1019930009869A KR930009869A KR0134339B1 KR 0134339 B1 KR0134339 B1 KR 0134339B1 KR 1019930009869 A KR1019930009869 A KR 1019930009869A KR 930009869 A KR930009869 A KR 930009869A KR 0134339 B1 KR0134339 B1 KR 0134339B1
Authority
KR
South Korea
Prior art keywords
data
sign
quadrant
error estimation
dimensional plane
Prior art date
Application number
KR1019930009869A
Other languages
English (en)
Other versions
KR950002285A (ko
Inventor
최양석
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019930009869A priority Critical patent/KR0134339B1/ko
Priority to JP12124194A priority patent/JP3159868B2/ja
Priority to US08/253,140 priority patent/US5537439A/en
Priority to CN94108859A priority patent/CN1076559C/zh
Priority to GB9411053A priority patent/GB2278762B/en
Publication of KR950002285A publication Critical patent/KR950002285A/ko
Application granted granted Critical
Publication of KR0134339B1 publication Critical patent/KR0134339B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03038—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a non-recursive structure
    • H04L25/0305—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a non-recursive structure using blind adaptation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Error Detection And Correction (AREA)

Abstract

본 발명은 디지탈통신의 수신측에 사용되는 블라인드 이퀄라이징시스템에서 이퀄라이징되는 데이터의 수렴상태에 따라 DD알고리즘을 적응적으로 온 또는 오프시키기 위한 방법에 관한 것이다. 본 발명에서는 I-Q 평면의 각 사분면을 2개의 결정영역으로 구분하고, 각 영역에 대해 실제에러추정데이타의 부호를 산출한다. 수신된 심볼데이타의 결정에러가 산출되면, 결정에러의 부호화 실제에러추정데이타의 부호가 일치하는 지를 판단한다. DD알고리즘은 그 부호가 일치하는 심볼데이타에 대하여 실행되어 등화계수가 갱신된다. 본 발명은 심볼데이타가 배열된 I-Q 평면을 구분하는 결정영역의 수를 보다 감소시킴으로써, 수렴속도를 보다 빠르게 하고 심볼에러의 비를 보다 억제시킨다.

Description

디 디(DD) 알고리즘 제어방법
제 1도는 일반적인 디지탈통신의 수신측의 일부를 나타내는 블럭도,
제 2도는 결정에러를 설명하기 위한 개념도,
제 3도는 종래의 결정영역 구분방식을 나타내는 개념도,
제 4도 내지 제 7도는 본 발명에 의한 결정영역 구분방식의 실시예를 나타내는 개념도,
제 8도는 SGA와 MSGA의 성능을 비교하는 그래프.
*도면의 주요부분에 대한 부호의 설명*
11 : 블라인드 등화기,12 : 위상에러보상부,
13 : 고다드알고리즘실행부,14 : SGA실행부
본 발명은 디지탈 통신 모뎀의 수신측에 사용되는 블라인드 등화 시스템(Blind Equalizing System)에 관한 것으로, 특히 결정지향(Decision Directed; 이하, DD라고 함)알고리즘의 온 또는 오프를 적응적으로 제어하기 위한 방법에 관한 것이다.
디지탈통신에서, 송신측은 송신신호의 일정구간마다에 소정의 훈련신호(Training Sequence)를 삽입하여 전송하고, 수신측은 이 훈련신호를 검출하여 채널특성을 파악하고 파악된 채널특성에 의해 결정되는 등화계수에 따라 그 이후로 수신되는 신호에 대한 등화를 수행한다. 그러나, 송신측에서 훈련신호를 전송정보와 함께 전송할 수 없는 경우가 있는데, 이 경우 수신측에서는 수신된 신호의 패턴 및 상태 등을 알수 없게 된다. 따라서, 이 경우에는 수신된 신호만으로 등화기의 계수들을 갱신(Updating)할 수 있는 브라인드 등화기법을 사용한다. 블라인드 등화 알고리즘에는 고다드(Godard)알고리즘, 실행 및 정지알고리즘(Stop and Go Algorithm;이하, SGA라고 함) 및 DD알고리즘 등이 있다. 고다드알고리즘은 채널왜곡에 대한 보상을 위상에러에 상관없이 양호하게 수행하지만, 수렴속도가 느리며 수렴 후 데이터심볼들의 배열(Constellation)에 분산(Dispersion)이 발생되는 문제점이 있다. 따라서, 미세한 튜닝(Tuning)을 수행하기 위해서는 고다드알고리즘에서 DD알고리즘으로의 전환이 필요하다. 한편, DD알고리즘은 채널왜곡이 어느정도 제거된 신호에 대해서만 수렴이 가능하므로, 먼저 고다드알고리즘을 수행하지 않은 상태로 DD알고리즘을 이용하여 등화를 수행하는 경우, 등화계수의 수렴을 기대할 수 없다. 따라서, 보다 효과적인 등화의 수행을 위해서는, 고다드알고리즘에서 DD알고리즘으로의 전환이 시기 적절하게 이루어져야 한다. 그리고, SGA가 DD 알고리즘의 온/오프제어에 이용되면, 고다드알고리즘과 DD알고리즘만을 사용하는 경우보다 나은 성능의 등화기를 얻을 수 있다. 먼저, 제 1도 및 제 2도를 참조하여 SGA를 사용하여 DD알고리즘을 온/오프제어하는 종래의 블라인드 등화시스템을 설명한다.
제 1도는 일반적인 디지탈통신의 수신측의 일부를 나타내는 블록도이다. 제 1도의 장치와 같은 일반적인 블라인드 등화 시스템에서, SGA실행부(14)가 다음의 식(1) 및 (2)에 의해 갱신되는 등화계수(Cn)를 블라인드 등화기(11)로 공급한다.
식(1)은 등화계수(Cn)의 실수부(Real Part)를 나타내고, 식(2)는 허수부(Imaginary Part)를 나타낸다. 여기서, Cn은 등화기의 계수벡터, Yn은 등화기 입력벡터,은 에러벡터이고, α는 SGA의 스텝사이즈이다. 에러 벡터(e)는 다음 식(3)과 같이 표시된다.
여기서, Zn은 블라인드 등화기(11)의 출력데이타이고,은 결정수단(Decision Device)(15)에서 최종적으로 출력되는 결정포인트(Decision Point)의 데이터이다.
제 2도는 에러백터()의 개념을 설명하기 위한 도면이다. 제 2도의 점선들은 직각진폭변조(Quadrature Amplitude Modulation;QAM)되어 전송된 신호를 결정하기 위한 결정경계를 나타낸다. SGA실행부(14)는 DD알고리즘을 이용하여 등화된 데이터(Zn)에 가장 가까이 위치한 결정포인트의 데이터()를 전송된 신호로 결정하고, 이 결정포인트의 데이터()와 등화데이타(Zn)와의 차이인 에러벡터()에 따라 블라인드 등화기(11)의 등화계 수계수들을 업데이트시킨다.
DD알고리즘이 수렴하지 않는 가장 큰 이유는 상술한 에러벡터()에 해당하는 결정에러(Decision Error) 때문이다. 만일, 전송경로가 다중경로가 아니고 전송신호에 위상에러가 없이 약간의 노이즈만 존재한다면, 상술한 에러벡터()는 전송신호에 발생되는 실제에러와 거의 일치하므로 DD알고리즘은 양호하게 수렴할 수 있다. 그러나, 실제의 신호전송채널이 다중경로이고, 수신된 신호가 노이즈 및 비선형필터링 등에 의해 잘못 복원되면, 등화된 신호가 배열(constellation)상에서 결정경계(Decision Boundary)를 벗어나 전혀 다른 곳에 위치하게 되므로, 상술한 에러벡터()가 실제의 에러와 다르게 된다. 32QAM의 경우를 예를 들면, DD알고리즘에서는 등회된 데이타를 가장 가까운 32개의 포인트들중 하나로 맵핑하기 때문에 그만큼 결정에러의 확률이 높게 된다. 그 결과, DD알고리즘은 등화계수를 최적치로 수렴시킬 수 없게 된다.
그러므로, SGA실행부(14)는 DD알고리즘에 의해 매 수신데이타마다 발생되는 식(3)의 에러벡터()를 그대로 사용하지 않고, 다음 식(4) 및 식(5)를 사용하여 DD알고리즘을 제어한다.
식(4)의는 사토에러(Sato-like error)라고도 불리우는 실제에러추정데이타이고, 등화기(11)의 출력 데이터(Zn)로부터 그 데이터의 부호(sgn Zn)에 소정 계수(βn)를 곱한 값을 감산한 결과이다. SGA실행부(14)는 위의 식(5)에서 에러벡터()의 부호와 실제에러추정데이타()의 부호가 일치하는 경우에 DD알고리즘을 수행하고, 그 부호가 일치하지 않는 경우에는 DD알고리즘을 수행하지 않는다. 실제에러추정데이타()의 부호의 분포상태는 제 3도에 도시된 바와 같다.
제 3도는 종래의 결정영역 구분방식을 나타내는 개념도이다. 제 3도에서 가로축은 I(In-phase)축이고, 세로축은 Q(Quadrature)축이다. 제 3도에서, 실선은 각 결정영역들을 구분하기 위한 결정경계들을 나타낸다. 각 결정영역에서의 실제에러추정데이타()의 부호쌍들 (+,+), (+,-), ···각각 (실수부의 부호, 허수부의 부호)로 이루어진다. 여기서, 결정경계의 크기는 위의 식(4)에서 보인 소정 계수(βn)에 의해 조정되는데, 이 계수(βn)의 값은 등화 시스템의 특성에 따라 실험적으로 얻어진다. 결정경계를 이용하여 I축 및 Q축 각각을 4개의 영역으로 구분하면, 결정에러의 확률이 감소된다. 하지만, I 및 Q축으로 형성되는 2차원 평면을 고려하면, 심볼 배열(constellation)은 4개의 영역으로 구분된 I축 및 Q축에 의해 제 3도에 도시된 바와 같이 16개의 결정영역으로 구분된다. 따라서, 본 발명의 목적은 이와 같이 16개의 결정영역을 이용하는 종래의 SGA를 개선하여, 결정영역의 수를 더욱 감소시킴으로써 결정에러의 확률을 보다 더 감소시킬 수 있는 디 디(DD) 알고리즘 제어방법을 제공함에 있다.
이와 같은 목적은 디지탈통신 수신기의 블라인드등화시스템에서 DD알고리즘(Decision Directed Algorithm)의 온 또는 오프를 적응적으로 제어하기 위한 방법에 있어서, 실수축 및 허수축으로 형성되는 2차원평면의 각 사분면을 각각 2개의 결정여역으로 구분하는 단계; 등화기의 출력데이타가 상기 결정영역들 중 어느 영역에 있
는지를 판단하는 단계; 상기 판단결과에 따라 실제에러추정데이타()의 부호를 산출하는 단계; 상기 등화기 출력데이타(Zn)와 최종결정된 데이터()로부터 다음의 관계식들을 이용하여 결정에러(Decision Error)데이타()를 산출하는 단계;
상기 산출된 결정에러데이타()와 실제에러추정데이타()의 각각의 실수부(R)의 부호와 허수부(I)의 부호를 서로 비교하는 단계; 및 상기 비교 단계의 결과에 따라 실수부(R) 및 허수부(I) 각각에 대하여 다음의 관계식으로 표현되는 알고리즘을 수행하는 단계;
여기서,
α는 스텝사이즈이고, Yn는 등화할려는 데이터;를 포함하는 것을 특징으로 하는 DD알고리즘 제어방법에 의하여 달성된다. 이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명한다. 본 발명에서는 전송된 신호의 결정에 이용되는 결정영역을 각 사분면에 대해 2개 영역으로만 구분한다.
제 4도는 I-Q축의 2차원평면상에서 32QAM에 대한 결정영역들을 보여준다. 본 발명에서는 결정영역을, 제 4도에 도시된 바와 같이, I축 및 Q축으로 표시되는 2차원평면상에서 8개의 영역으로 구분된다. 결정영역의 수가 16개에서 8개로 감소되면, 결정에러의 확률 역시 감소하게 된다. 그리고, I-Q축을 갖는 2차원 평면에서 수신되는 데이터의 배열(Constellation)이 서로 대칭이므로, 결정영역의 구분도 서로 대칭이 되어야 한다. 따라서, 본 발명에서는 각 사분면의 결정영역들을 2가지 부포패턴을 사용하여 구분한다. 예를 들어 제 1 사분면의 경우, 결정영역내에서 DD알고리즘이 수행되려면, 상술한 에러벡터()의 부호가 (-,-)이어야 하고, 결정영역밖에서 DD알고리즘이 수행되려면, 에러벡터()의 부호가 (+,+)이어야 한다. 부호패턴을 이용한 결정영역들의 구분은 제 4도, 및 다음에서 언급될 제 5도 내지 제 7도에서 보여진다.
제 4도 내지 제 7도는 본 발명에 따른 결정영역 구분방식의 일 실시예를 보여준다. 제 4도 내지 제 7도에서는 사토에러부호의 분포상태 및 대칭적으로 구분된 결정영역에 대한 서로다른 예들이 도시되어 있다. 제 4도 네지 제 7도 각각은 본 발명에 따라 부여된 실제에러추정에이타 ()의 부호쌍(실수부의 부호, 허수부의 부호)을 보여준다. 2차원평면의 각 사분면의 두 결정영역들중 원점에 가까운 결정영역을 내부결정영역이라하고, 내부결정영역의 바깥에 위치한 결정영역을 외부결정영역이라 하면 각 사분면들에 대한 부호쌍은 다음과 같다. 제 1사분면에 대하여, 내부결정영역의 부호쌍은 (-,-), 외부결정영역의 부호쌍은 (+,+)이다. 제 2 사분면의 경우, 내부결정영역의 부호쌍은 (+,-), 외부결정영역의 부호쌍은 (-,+)이다. 제 3사분면의 경우, 내부결정영역의 부호쌍은 (+,+), 외부결정영역의 부호쌍은 (-,-)이다. 제 4사분면의 경우, 내부결정영역의 부호쌍은 (-,+), 외부결정영역의 부호쌍은 (+,-)이다.
제 5도 내지 제 7도의 예들에서, 각각의 결정영역은 시스템특성에 따라 실험적으로 정해지는데, 제 5도의 예의 겨우 결정경계의 반경(√R)은 다음 식(6)에 의해 결정된다.
여기서, R은 고다드알고리즘에서 사용되는 추정값이다. SGA실행부(14)가 제 5도에 도시된 결정영역들을 이용하여 결정포인트의 데이터(an)를 결정하는 경우를 설명하면 다음과 같다.
먼저, 고다드알고리즘실행부(13)가 등화할려는 신호(Yn)를 인가받아 등화게수를 수렴시키면, 그 이후로는 SGA실행부(14)가 등화할려는 신호(Yn)와 블라인드등화기(11)의 출력신호(Zn) 및 결정수단(15)의 출력신호()를 인가받아 등화게수를 계속적으로 갱신한다. 즉, SGA실행부(14)는 신호들(Yn, Zn,)을 인가받아 제 5도에 도시된 부호를 사용하여()의 부호를 구하고 식(1) 내지 식(3) 및 식(5)를 사용하여 등화계수를 계속적으로 갱신한다. SGA실행부(14)는 매 수신데이타 마다 발생되는 에러벡터()와 제 5도에 의해 발생되는 실제에러추정데이타()의 부호를 비교한다. SGA실행부(14)는 에러벡터()의 부호와 실제에러추정데이타()의 부호가 일치하는 지를 판단한다. 그리고, SGA실행부(14)는 에러백터()의 크기와 위의 식(6)에 표시되는 결정경계의 반경()을 비교한다. 에러벡터()의 크기와 결정경계값을 이용한 해당 결정영역의 결정은 해당기술분야의 통상의 기술자에게는 잘 알려진 바와 같다. SGA실행부(14)는 에러벡터()의 부호와 실제에러추정데이타()의 부호가 일치하면 DD알고리즘을 수행하고, 그 부호가 일치하지 않으면 DD알고리즘을 수행하지 않는다.
제 8도는 종래의 SGA와 본 발명에 의한 변형된(Modified) SGA(MSGA)의 성능을 비교하는 그래프를 보여준다. 그래프상으로 표시된 바와 같이, 종래의 SGA보다 변형된 SGA에서 수렴속도가 빠르고, 심볼에러비가 더 작음을 알 수 있다.

Claims (3)

  1. 디지탈통신 수신기의 블라인드등화시스템에서 DD알고리즘(Decision Directed Algorithm)의 온 또는 오프를 적응적으로 제어하기 위한 방법에 있어서, 실수축 및 허수축으로 형성되는 2차원 평면의 각 사분면을 각각 2개의 결정영역으로 구분하는 단계; 등화기의 출력데이타가 상기 결정영역들 중 어느 영역에 있는지를 판단하는 단계; 상기 판단결과에 따라 실제에러추정데이타()의 부호를 산출하는 단계; 상기 등화기 출력데이타(Zn)와 최종결정된 데이터()로부터 다음의 관계식들을 이용하여 결정에러(Decision Error)데이타 ()를 산출하는 단계;
    상기 산출된 결정에러데이터()와 실제에러추정데이타()의 각각의 실수부(R)의 부호와 허수부(I)의 부호를 서로 비교하는 단계; 및 상기 비교단계의 결과에 따라 다음의 관계식으로 표현되는 알고리즘을 실수부(R) 및 허수부(I) 각각에 대하여 수행하는 단계;
    여기서,
    α는 스텝사이즈, Yn는 등화할려는 데이타;를 포함하는 것을 특징으로 하는 DD알고리즘 제어방법.
  2. 제 1항에 있어서, 상기 결정영역구분단계는 다음의 관계식에 따라 계산되는 결정데이타(R)의 제곱근(√R)을 결정영역을 설정하는 경계값으로 설정하는 것을 특징으로 하는 DD알고리즘 제어방법.
  3. 제 1항에 있어서, 상기 결정영역구분단계는 상기 2차원평면의 제 1 사분면의 내부결정영역에 대하여 상기 실제에러추정데이타의 실수부 및 허수부의 부호를 각각 (-,-)로 설정하는 단계; 상기 2차원평면의 제 1사분면의 외부결정영역에 대하여 상기 실제에러추정데이타의 실수부 및 허수부의 부호를 각각 (+,+)로 설정하는 단계; 상기 2차원평면의 제 2사분면의 내부결정영역에 대하여 상기 실제에러추정데이타의 실수부 및 허수부의 부호를 각각 (+,-)로 설정하는 단계; 상기 2차원평면의 제 2사분면의 외부결정영역에 대하여 상기 실제에러추정데이타의 실수부 및 허수부의 부호를 각각 (-,+)로 설정하는 단계; 상기 2차원평면의 제 3사분면의 내부결정영역에 대하여 상기 실제에러추정데이타의 실수부 및 허수부의 부호를 각각 (+,+)로 설정하는 단계; 상기 2차원평면의 제 3사분면의 외부결정영역에 대하여 상기 실제에러추정데이타의 실수부 및 허수부의 부호를 각각 (-,-)로 설정하는 단계; 상기 2차원평면의 제 4사분면의 내부결정영역에 대하여 상기 실제에러추정데이타의 실수부 및 허수부의 부호를 각각 (-,+)로 설정하는 단계; 및 상기 2차원평면의 제 4사분면의 외부결정영역에 대하여 상기 실제에러추정데이타의 실수부 및 허수부의 부호를 각각 (+,-)로 설정하는 단계를 포함하는 것을 특징으로 하는 DD알고리즘 제어방법.
KR1019930009869A 1993-06-02 1993-06-02 디 디(dd) 알고리즘 제어방법 KR0134339B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019930009869A KR0134339B1 (ko) 1993-06-02 1993-06-02 디 디(dd) 알고리즘 제어방법
JP12124194A JP3159868B2 (ja) 1993-06-02 1994-06-02 ブラインド等化システム及びその決定志向アルゴリズムの制御方法
US08/253,140 US5537439A (en) 1993-06-02 1994-06-02 Decision directed algorithm control method
CN94108859A CN1076559C (zh) 1993-06-02 1994-06-02 决定指向算法控制方法
GB9411053A GB2278762B (en) 1993-06-02 1994-06-02 Decision directed algorithm control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930009869A KR0134339B1 (ko) 1993-06-02 1993-06-02 디 디(dd) 알고리즘 제어방법

Publications (2)

Publication Number Publication Date
KR950002285A KR950002285A (ko) 1995-01-04
KR0134339B1 true KR0134339B1 (ko) 1998-04-27

Family

ID=19356648

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930009869A KR0134339B1 (ko) 1993-06-02 1993-06-02 디 디(dd) 알고리즘 제어방법

Country Status (5)

Country Link
US (1) US5537439A (ko)
JP (1) JP3159868B2 (ko)
KR (1) KR0134339B1 (ko)
CN (1) CN1076559C (ko)
GB (1) GB2278762B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100866868B1 (ko) * 2002-02-27 2008-11-04 주식회사 엘지이아이 채널 등화 방법

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3102221B2 (ja) * 1993-09-10 2000-10-23 三菱電機株式会社 適応等化器および適応ダイバーシチ等化器
US5710793A (en) * 1995-12-21 1998-01-20 National Semiconductor Corporation Error signal quantization method and hardware for mixed blind and decision directed equalization
US5793807A (en) * 1996-05-07 1998-08-11 Lucent Technologies Inc. Multimodulus blind eqalization using piecewise linear contours
FI104772B (fi) * 1998-03-23 2000-03-31 Nokia Networks Oy Itseoptimoiva kanavakorjaus- ja ilmaisumenetelmä ja itseoptimoiva kanavakorjain/ilmaisin
US6049574A (en) * 1998-04-17 2000-04-11 Trustees Of Tufts College Blind adaptive equalization using cost function that measures dissimilarity between the probability distributions of source and equalized signals
US7197090B1 (en) * 1999-01-29 2007-03-27 Northrop Grumman Corporation Adaptive decision regions and metrics
KR100565037B1 (ko) * 1999-03-27 2006-03-30 삼성전자주식회사 블라인드 채널 등화장치
US20010055348A1 (en) * 2000-03-31 2001-12-27 Anderson Christopher L. Sequential quadrant demodulation of digitally modulated radio signals
US7894513B2 (en) * 2002-03-19 2011-02-22 Thomson Licensing Slicing algorithm for multi-level modulation equalizing schemes
KR100518029B1 (ko) * 2002-06-11 2005-10-04 한국전자통신연구원 블라인드 판정궤환등화 장치 및 그 방법
US7352832B1 (en) * 2003-02-24 2008-04-01 Cisco Technology, Inc. Method and implementation for adaptive symbol decision mapping
ES2221568B2 (es) * 2003-05-26 2005-07-16 Diseño De Sistemas En Silicio, S.A. Procedimiento de reduccion de la varianza de la estimacion de la relacion señal a ruido de una señal con modulacion diferencial en fase y coherente en amplitud.
US7599449B2 (en) * 2006-04-10 2009-10-06 Montage Technology Group, Ltd Hybrid modulus blind equalization for quadrature amplitude modulation (QAM) receivers
WO2008037369A1 (en) * 2006-09-29 2008-04-03 University College Dublin, National University Of Ireland, Dublin Spatial sampling grid recovery
CN108051836B (zh) * 2017-11-02 2022-06-10 中兴通讯股份有限公司 一种定位方法、装置、服务器及***

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1188626B (it) * 1986-03-25 1988-01-20 Gte Telecom Spa Metodo e dispositivo di equalizzazione adattiva cieca
US5263033A (en) * 1990-06-22 1993-11-16 At&T Bell Laboratories Joint data and channel estimation using fast blind trellis search
CA2073944C (en) * 1991-07-26 2000-09-19 Woo H. Paik Carrier phase recovery for an adaptive equalizer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100866868B1 (ko) * 2002-02-27 2008-11-04 주식회사 엘지이아이 채널 등화 방법

Also Published As

Publication number Publication date
KR950002285A (ko) 1995-01-04
CN1076559C (zh) 2001-12-19
JP3159868B2 (ja) 2001-04-23
GB2278762B (en) 1997-11-05
US5537439A (en) 1996-07-16
GB9411053D0 (en) 1994-07-20
GB2278762A (en) 1994-12-07
CN1106971A (zh) 1995-08-16
JPH0795137A (ja) 1995-04-07

Similar Documents

Publication Publication Date Title
KR0134339B1 (ko) 디 디(dd) 알고리즘 제어방법
WO2018042838A1 (ja) 光伝送歪補償装置、光伝送歪補償方法及び通信装置
EP0841786A2 (en) Technique for improving the blind convergence of an adaptive equalizer using a transition algorithm
US6490318B1 (en) Phase-compensating constant modulus algorithm
US5233635A (en) Receiving method and receiver for discrete signals
CN112468419B (zh) 一种自适应的双模式盲均衡方法及***
EP0845891A2 (en) A windowing technique for blind equalisation
US6088389A (en) System and method for training a plurality of equalizers and a modem employing the system or method
EP0952712A2 (en) Blind equalization algorithm with joint use of the constant modulus algorithm and the multimodulus algorithm
EP0831622A2 (en) Constrained Hilbert cost function for blind equalisation
KR19980063934A (ko) 수신기에서의 블라인드 등화 방법 및 장치
US20060280265A1 (en) Wireless communication method and apparatus for performing post-detection constellation correction
KR920007473B1 (ko) 판정 유도 제어 장치 및 그 조정 방법
EP0806854A2 (en) Method and apparatus for blind equalization
JP4315549B2 (ja) 信号キャリア回復処理方法
EP1063822A2 (en) Blind equalization algorithm with joint use of the constant R and the sliced symbols
CN108521385B (zh) 一种使用交叉混合状态的相干光通信均衡方法
Abrar et al. Soft constraint satisfaction multimodulus blind equalization algorithms
KR960012496B1 (ko) 등화 알고리즘을 선택적으로 사용할 수 있는 등화기
Tseng et al. A stop-and-go dual-mode algorithm for blind equalization
EP0969635B1 (en) Blind equalisation in receivers with both CAP and QAM modes
US20070030925A1 (en) Method and system for determining a Log-Likelihood Ratio (LLR) corresponding to each bit of a symbol
Dziwoki Some remarks on the reduced constellation decision-directed blind phase correction
JP7425165B1 (ja) 適応等化回路、適応等化方法及び受信装置
Lauinger et al. Improving the Bootstrap of Blind Equalizers with Variational Autoencoders

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061129

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee