KR0132023B1 - Voltage generator using pump circuit - Google Patents
Voltage generator using pump circuitInfo
- Publication number
- KR0132023B1 KR0132023B1 KR1019930031167A KR930031167A KR0132023B1 KR 0132023 B1 KR0132023 B1 KR 0132023B1 KR 1019930031167 A KR1019930031167 A KR 1019930031167A KR 930031167 A KR930031167 A KR 930031167A KR 0132023 B1 KR0132023 B1 KR 0132023B1
- Authority
- KR
- South Korea
- Prior art keywords
- frequency
- transistor
- oscillator
- inverting
- vss
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
- H03K3/0315—Ring oscillators
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Dc-Dc Converters (AREA)
- Dram (AREA)
Abstract
Description
제 1 도는 전압 발생기의 블럭도.1 is a block diagram of a voltage generator.
제 2 도는 종래의 오실레이터에 대한 회로도.2 is a circuit diagram of a conventional oscillator.
제 3 도는 n-MOS 트랜지스터를 사용한 종래의 Vbb 발생용 펌프의 회로도.3 is a circuit diagram of a conventional Vbb generation pump using an n-MOS transistor.
제 4 도는 P-MOS 트랜지스터를 사용한 종래의 Vbb 발생용 펌프의 회로도4 is a circuit diagram of a conventional Vbb generation pump using a P-MOS transistor.
제 5 도는 제 3도및 제 4 도의 동작 설명을 위한 타이밍도.5 is a timing diagram for explaining the operation of FIG. 3 and FIG.
제 6 도는 종래의 Vpp 발생용 펌프의 회로도.6 is a circuit diagram of a conventional pump for generating Vpp.
제 7 도는 제 6 도의 동작 설명을 위한 타이밍도.7 is a timing diagram for explaining the operation of FIG.
제 8 도는 본 발명에 사용되는 오실레이터에 대한 회로도8 is a circuit diagram of an oscillator used in the present invention.
제 9 도는 제 8 도의 오실레이터를 이용한 Vbb 발생용 펌프의 회로도9 is a circuit diagram of a pump for generating Vbb using the oscillator of FIG.
제 10 도는 제 9 도의 설명을 위한 타이밍도.10 is a timing diagram for explaining the ninth figure.
제 11 도는 제 8 도의 오실레이터를 이용한 Vpp 발생용 펌프의 회로도.11 is a circuit diagram of a pump for generating Vpp using the oscillator of FIG.
제 12 도는 제 11 도의 동작 설명을 위한 타이밍도.12 is a timing diagram for explaining the operation of FIG.
제 13 도는 본 발명에 사용되는 또다른 오실레이터에 대한 회로도.13 is a circuit diagram of another oscillator used in the present invention.
제 14 도는 제 13 도의 오실레이터를 이용한 Vbb 발생용 펌프의 회로도.14 is a circuit diagram of a Vbb generation pump using the oscillator of FIG.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
G: 반전게이트, n 및 p: 트랜지스터,G: inversion gate, n and p: transistor,
C: 프리차지 캐패시터C: precharge capacitor
본 발명은 다단 펌프 회로를 이용한 전방 발생기에 관한 것으로, 특히 2개 이상의 오실헤이터 신호에 의해 전압을 발생 시키는 펌프회로를 다수개 결합시키고, 오실레이터에서 출력되며 서로 다른 위상을 갖는 다수의 오실레이터 출력신호에 의해 다수의 펌프 회로가 서로 다른 주기를 가지고 펌핑 동작 도로록하여 래치-업(Latch-up) 및 파워 라인(Power Line)의 노이즈를 감소시킬 수 있는 다단 펌프 회로를 이용한 전압 발생기에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a front generator using a multi-stage pump circuit. In particular, a plurality of oscillator output signals coupled to a plurality of pump circuits for generating voltage by at least two oscillator signals and output from the oscillator and having different phases are provided. The present invention relates to a voltage generator using a multi-stage pump circuit that can reduce the latch-up and power line noise by causing a plurality of pump circuits to pump at different periods.
일반적으로 반도체 소자에 사용되는 전압 발생기에는 접지전압이하의 전압을 발생시키는 Vbb 발생기와 전원전압 이상의 전압을 발생시키는 Vpp 발생기가 있느데 이들은 제 1 도에 도시된 바와 같이 전압레벨 감지회로(1), 오실레이터(2), 및 펌프 회로(3)로 구성된다.In general, voltage generators used in semiconductor devices include a Vbb generator for generating a voltage below ground voltage and a Vpp generator for generating a voltage above a power supply voltage. As shown in FIG. (2) and the pump circuit 3.
오실레이터(1), 에서는 연속적인 주기를 갖는 오실레이터 신호를 펌프회로(2)에 공급하고, 펌프회로(2)는 입력되는 오실레이터 신호에 따라 설정된 전압레벨가지 펌핑 동작을 계속하는데, 설정된전압 레벨까지 도달하면 이를 상기 전압 레벨 감지회로(1)가 감지하여 상기 오실레이터(2)의 동작을 멈추게 하고 역으로 설정된 전압레벨 이하에서는 다시 오실레이터(2)의 동작을 재개시켜 설정된 전압을 생성한다.In the oscillator 1, an oscillator signal having a continuous period is supplied to the pump circuit 2, and the pump circuit 2 continues pumping operation with the set voltage level according to the input oscillator signal, and reaches the set voltage level. When the voltage level detection circuit 1 detects this, the operation of the oscillator 2 is stopped and the operation of the oscillator 2 is restarted again to generate the set voltage when the voltage level is lower than the reverse level.
제 2 도는 종래의 오실레이터에 대한 회로도로서, 반전게이트(G1 내지 G5)를 경유하는 지연시간 만큼의 특정주기(T)를 갖는 주파수(fa)와 반대 위상을 갖는 주파수(fb)가 반전게이트(inv1 및 inv2)를 거쳐 각각 발생된다.2 is a circuit diagram of a conventional oscillator, in which a frequency fb having a phase opposite to a frequency fa having a specific period T by a delay time passing through the inverting gates G1 to G5 is inverted. And inv2).
제 3 도는 n-MOS 트랜지스터를 사용한 종래의 Vbb 발생용 펌프의 회로도로서, 제 5 도를 참조하여 설명하면 다음 같다.3 is a circuit diagram of a conventional Vbb generation pump using an n-MOS transistor, which will be described below with reference to FIG.
상기 오실레이터(제 2 도)로부터 주파수(fa 및 fb)가 주파수 입력단자(fa 및 fb)에 각각 입력되면 제 5 도에서와 같이 주파수(fa)가 VSS 에서 VCC로 변하고, 주파수(fb)가 VCC 에서 VSS 로 변하는 시점에서, 노드(S1)는 -V1에서 VSS 로 변하므로 트랜지스터(n2)는 턴온되고, 트랜지스터(P2)는 턴오프 되므로 노드(S2)의 프리차지 캐패시터(C2)에서 전자가 노드(Vbb) 즉, 기판(Substrate)으로 공급되며, 노드(S2)는 VSS 에서 -V1으로 변하므로 트랜지스터(P1)튼 턴온되고, 트랜지스터(n1)는 턴온프 되므로 개패시터(C1)는 트랜지스터(P1)를 통하여 접지전위(Vss)로 프리차지 되어 다음 펌핑(Pumping)동작에 대비한다.When the frequencies fa and fb are respectively input to the frequency input terminals fa and fb from the oscillator (Fig. 2), the frequency fa changes from VSS to VCC as shown in Fig. 5, and the frequency fb is VCC. At the time point at which VSS changes from VS, the node S1 changes from -V1 to VSS, so that the transistor n2 is turned on and the transistor P2 is turned off, so that electrons are stored in the precharge capacitor C2 of the node S2. (Vbb), that is, supplied to the substrate (Substrate), the node (S2) is changed from VSS to -V1 transistor P1 is turned on, transistor n1 is turned on, so the capacitor (C1) is transistor P1. Precharge to ground potential (Vss) through) to prepare for the next pumping operation.
또한, 주파수(fa)가 VCC 에서 VSS 로 변하고, 주파수(fb)가 VSS 에서 VCC 로변하는 경우 노드(S2)는 -V1에서 VSS로 변하므로 트랜지스터(n1)는 턴온되고, 트랜지스터(P1)는 턴오프 되므로 노드(S1)의 프리차지 캐패시터(C1)에서 전자가 기판으로 공급되며, 노드(S1) Vss 에서 -V1으로 변하므로 트랜지스터(P2)는 턴온되고, 트랜지스터(n2)는 턴오프 되므로 프리차지 캐패시터(C2)는 트랜지스터(P2)를 통하여 접지전위(VSS)로 프리차지 된다.In addition, when the frequency fa changes from VCC to VSS and the frequency fb changes from VSS to VCC, the node S2 changes from -V1 to VSS, so the transistor n1 is turned on and the transistor P1 is turned on. Since it is turned off, electrons are supplied to the substrate from the precharge capacitor C1 of the node S1, and the transistor P2 is turned on and the transistor n2 is turned off because the transistor S2 turns from -V1 to the node S1. Capacitor C2 is precharged to ground potential VSS through transistor P2.
상기와 같은 두경우의 동작은 주파수(fa 및 fb)에 따라 이루더져 Vbb 발생용 펌프에서 저전위 전원(Vbb)이 생성된다.The above two operations are performed according to the frequencies fa and fb to generate the low potential power Vbb in the pump for generating Vbb.
제 4 도는 P-MOS 트랜지스터를 사용한 종래의 Vbb 발생용 펌프의 회로도로서, 제 5 도를 참조하여 설명하면 다음과 같다.4 is a circuit diagram of a conventional Vbb generation pump using a P-MOS transistor, which will be described below with reference to FIG.
상기 오실레이터(제 2 도)로부터 주파수(fa 및 fb)가 주파수 입력단자(fa 및 fb)에 각각 입력되면 제 5 도에서와 같이 주파수(fa)가 VSS에서 VCC로 변하고, 주파수(fb)가 VCC에서 VSS로 변하는 시점에서, 노드(S2)는 VSS에서 -V1으로 변하므로 트랜지스터(P1 및 P4)는 턴온되고, 트랜지스터(P2 및 P3)는 턴오프 되므로 노드(S2)의 프리차지 캐패시터(C2)에서 전자가 노드(Vbb)즉, 기판으로 공급되며, 노드(S1)는 -V1에서 VSS로 변하므로 프리차지 캐패시터(C1)는 트랜지스터(P1)을 통하여 접지전위(V)로 프리차지 된다.When the frequencies fa and fb are input from the oscillator (Fig. 2) to the frequency input terminals fa and fb, respectively, the frequency fa changes from VSS to VCC as shown in Fig. 5, and the frequency fb is VCC. At the time point at which VSS changes from VSS, since the node S2 changes from VSS to -V1, the transistors P1 and P4 are turned on and the transistors P2 and P3 are turned off, so the precharge capacitor C2 of the node S2 is turned off. The electrons are supplied to the node Vbb, that is, the substrate, and the node S1 changes from -V1 to VSS, and thus the precharge capacitor C1 is precharged to the ground potential V through the transistor P1.
이때 P-MOS 트랜지스터(P3 및 P4)는 다이오드로 동작되기 때문에 트랜지스터의 문턱전압(VT)만큼 전압강하가 발생되므로 낮은 전압에 있어서의 펌핑(Pumping)동작에서는 P-MOS 트랜지스터의 사용은 효율을 낮게 한다.At this time, since the P-MOS transistors P3 and P4 operate as diodes, a voltage drop occurs as much as the threshold voltage VT of the transistor. Therefore, in the pumping operation at a low voltage, the use of the P-MOS transistors has low efficiency. do.
따라서 전원전압이 낮추어지고 있는 현 추세에서는 제 3 도에 도시된 n-MOS형의 펌핑 회로가 더 유리하다.Therefore, in the current trend of lowering the power supply voltage, an n-MOS pumping circuit shown in FIG. 3 is more advantageous.
그러나 전자를 기판으로 공급하는 방식의 경우 하나의 트랜지스터와 하나의 트랜지스터와 하나의 캐패시터로 구성되는 메모리셀에 있어서 기판에 주입된 전자가 메모리 셀의 저장노드(Storage node)로 유입되면 데이타의 상태가 바뀌거나 파괴될 수 있으므로 n-MOS형의 펌핑회로도 신뢰성이 없게 된다.However, in the case of supplying electrons to a substrate, in a memory cell composed of one transistor, one transistor, and one capacitor, when the electrons injected into the substrate flow into the storage node of the memory cell, the state of data is changed. N-MOS pumping circuits are not reliable because they can be changed or destroyed.
제 6 도는 종래의 VPP발생용 펌프의 회로도로서, 제 7 도를 참조하여 설명하면 다음과 같다.FIG. 6 is a circuit diagram of a conventional VPP generating pump. Referring to FIG.
상기 오실레이터(제 2 도)로부터 주파수(fa 및 fb)가 주파수 입력단자(fa 및 fb)에 각각 입력되면 제 7 도에서와 같이 주파수(fa)가 VSS에서 VCC로 변하고, 주파수(f)가 VCC에서 VSS로 변하는 시점에서, 노드(S2)는 +V1에서 VCC로 변하여 트랜지스터(P1)를 턴온시키므로 프리차지 캐패시터(C1)의 전하가 트랜지스터(P1)를 통하여 노드(VPP)즉, 고전위 단자로 출력되고, 노드(S1)는 VCC에서 +V1으로 변하여 트랜지스터(P2)를 턴오프 시키므로 프리차지 캐패시터(C2)에는 트랜지스터(n2)를 통하여 전원전위(VCC)가 프리차지 된다.When the frequencies fa and fb are respectively input from the oscillator (Fig. 2) to the frequency input terminals fa and fb, the frequency fa changes from VSS to VCC as shown in Fig. 7, and the frequency f is VCC. At the point of transition from Vs to Vss, the node S2 changes from + V1 to VCC to turn on the transistor P1 so that the charge of the precharge capacitor C1 passes through the transistor P1 to the node VPP, i. The node S1 changes from VCC to + V1 to turn off the transistor P2, and thus the precharge capacitor C2 is precharged through the transistor n2.
또한 주파수(fa)가 VCC 에서 VSS로 변하고, 주파수(fb)가 VSS에서 VCC로 변하는 경우 노드(S1)는 +V1에서 VCC로 변하여 트랜지스터(P2)를 턴온시키므로 프리차지 캐패시터(C2)의 전하가 트랜지스터(P2)를 통하여 고전위 단자로 출력되고, 노드(S2)는 VCC에서 +V1로 변하여 트랜지스터(P1)를 턴오프 시키므로 프리차지 캐패시터(C1)에는 트랜지스터(n1)를 통하여 전원전위(VCC)가 프리차지 된다. 상기와 같은 두경우의 동작은 주파수(fa 및 fb)에 따라 이루어져 VPP 발생용 펌프에서 고전위 전원(VPP)이 생성된다. 그런데 펌핑 동작시 노드(S1 및 S2)는 VPP 이상의 전압이 되어야 하므로 노드(S1 및 S2)의 P-활성(active) 영역과 N-웰 (Well) 영역사이에 형성되어지는 P-N 접합(Junction)이 턴온에서 래치-업(Latch-up)현상이 발생될 수 있으며, 상기 제 2 도에 도시된 오실레이터의 반전게이트(inv1 및 inv2)는 큰용량의 프리차지 캐패시터(C1 및 C2)를 구동시키기 위하여 용량(size)이 커야하므로 펌핑 동작시 파워 라인(power line)에는 노이즈 (noise)가 발생되고, 기판으로 전류를 흐르게 한다.In addition, when the frequency fa changes from VCC to VSS and the frequency fb changes from VSS to VCC, the node S1 changes from + V1 to VCC to turn on the transistor P2, so that the charge of the precharge capacitor C2 It is output to the high potential terminal through the transistor P2, and the node S2 changes from VCC to + V1 to turn off the transistor P1, so that the precharge capacitor C1 has a power supply potential VCC through the transistor n1. Is precharged. The above two operations are performed according to the frequencies fa and fb to generate a high potential power VPP in the pump for generating VPP. However, in the pumping operation, since the nodes S1 and S2 must be voltages of VPP or higher, a PN junction formed between the P-active region and the N-well region of the nodes S1 and S2 is formed. Latch-up may occur at turn-on, and the inverting gates inv1 and inv2 of the oscillator shown in FIG. 2 may have capacitances for driving the large-capacity precharge capacitors C1 and C2. Since the size must be large, noise is generated in the power line during the pumping operation, and current flows to the substrate.
따라서 본 발명은 2개 이상의 오실레이터 신호에 의해 전압을 발생시키는 펌프회로를 다수개 결합시키고, 오실레이터에서 출력되며 서로다른 위상을 갖는 다수의 오실레이터 출력신호에 의해 다수의 펌프회로가 서로다른 주기를 가지고 펌핑동작 되도록 하여 상기한 단점을 해소할 수 있는 다단펌프회로를 이용한 전압 발생기를 제공하는데 그 목적이 있다.Therefore, in the present invention, a plurality of pump circuits generating voltage by two or more oscillator signals are coupled, and a plurality of pump circuits are pumped with different periods by a plurality of oscillator output signals output from the oscillator and having different phases. It is an object of the present invention to provide a voltage generator using a multi-stage pump circuit that can be operated to solve the above disadvantages.
상기한 목적을 달성하기 위한 본 발명은 펌프회로를 이용한 전압 발생기에 있어서, 다수의 펌프회로를 병렬접속하고 서로다른 주기를 갖는 다수의 링오실레이터 출력 신호에 따라 펌핑동작되도록 구성되는 것을 특징으로 한다.The present invention for achieving the above object is a voltage generator using a pump circuit, characterized in that configured to be pumped in accordance with a plurality of ring oscillator output signals having a parallel connection and a plurality of pump circuits in parallel.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다. 제 8도는 본 발명에 사용되는 오실레이터에 대한 회로도로서, 반전 게이트(G6 내지 G10)를 경유하는 지연시간 만큼의 주기(T)를 갖는 주파수(fa)와 반대위상을 갖는 주파수(fb), 그리고 상기 반전게이트(G6 및 G7)를 경유하느 지연시간 (예를들어 1/2T)만큼의 주기(1/2T)를 갖는 주파수(fa)가 반전게이트(inv1 내지 inv2)를 거쳐 각각 발생된다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention. 8 is a circuit diagram of an oscillator used in the present invention, which is a frequency fb having a phase opposite to that of a frequency fa having a period T equal to a delay time via the inverting gates G6 to G10, and A frequency fa having a period 1 / 2T for a delay time (for example, 1 / 2T) via the inversion gates G6 and G7 is generated via the inversion gates inv1 to inv2, respectively.
제9도는 제8도의 오실레이터를 이용한 Vbb 발생용 펌프의 회로 도로서, 제10도를 참조하여 설명하며 다음과 같다.FIG. 9 is a circuit diagram of a pump for generating Vbb using the oscillator of FIG. 8, which will be described with reference to FIG.
상기 오실레이터(제8도)로 부터 주파수(fa, fb, fc, 및 fd)가 주파수입력단자(fa, fb, fc, 및 fd)에 각각 입력되면, 제10도에서와 같이 주파수(fa)가 Vss에서 Vcc로 변하고, 주파수(fb)가 VCC에서 VSS로 변하며, 주파수(fc)는 VSS 상태이고 주파수(fd)는 VCC 상태인 시점에서, 노드(S11)는 -V1에서 VSS로 변하여 트랜지스터(n21)를 턴온시키므로 프리차지캐패시터(C21)의 전자가 트랜지스터(n21)를 통하여 노드(Vbb)즉, 저전위 단자로 공급되고, 노드(S21)는 VSS에서 -V1으로 변하여 트랜지스터(P11)를 턴온시키므로 프리차지 캐패시터(C11)에는 트랜지스터(P11)를 통하여 접지전위(VSS)가 프리차지 된다. 또한 노드(S12)는 -V1 상태로 트랜지스터(P22)가 턴온상태이므로 프리차지 캐패시터(C22)에는 트랜지스터(P22)를 통하여 접지전위(VSS)의 프리차지가 진행중이며, 노드(S22) VSS 상태로 트랜지스터(n12)가 턴온상태이므로 프리차지 캐패시터(C12)의 전자는 트랜지스터(n12)를 통하여 노드(Vbb)로의 공급이 진행중인 상태가 된다.When the frequencies fa, fb, fc, and fd are respectively input from the oscillator (Fig. 8) to the frequency input terminals fa, fb, fc, and fd, the frequency fa is as shown in Fig. 10. At the time when Vss changes from Vcc, frequency fb changes from VCC to VSS, frequency fc is in VSS state and frequency fd is in VCC state, node S11 changes from -V1 to VSS to transistor n21. Since the electrons of the precharge capacitor C21 are supplied to the node Vbb, that is, the low potential terminal through the transistor n21, the node S21 changes from VSS to -V1 to turn on the transistor P11. The ground potential VSS is precharged in the precharge capacitor C11 through the transistor P11. In addition, since the transistor P22 is turned on with the node S12 in the -V1 state, the precharge capacitor C22 is in the precharge of the ground potential VSS through the transistor P22, and the node S22 is in the VSS state. Since the transistor n12 is turned on, the electrons of the precharge capacitor C12 are in a state where supply to the node Vbb is in progress through the transistor n12.
한편 주파수(fa)가 VCC 에서 VSS로 변하고, 주파수(fb)가 VSS에서 VCC로 변하며, 주파수(fc)는 VCC상태이고 주파수(fd)는 VSS 상태인 시점에서, 노드(S11)는 VSS에서 -V1로 변하여 트랜지스터(P21)를 턴온시키므로 프리차지 캐패시터(C21)에는 트랜지스터(P21)를 통하여 접지전위가 프리차지되고, 노드(S21)는 -V1에서 VSS로 변하여 트랜지스터(n11)를 턴온시키므로 프리차지 캐패시터(C11)의 전자가 트랜지스터(n11)를 통하여 노드(Vbb)로 공급된다. 또한 노드(S12)는 VSS 상태로 트랜지스터(n22)가 턴온상태이므로 프리차지 캐패시터(C22)의 전자는 트랜지스터(n22)를 통하여 노드(Vbb)로의 공급이 진행중이며, 노드(S22)는 -V1 상태로 트랜지스터(P12)가 턴온상태이므로 프리차지 캐패시터(C12)에는 트랜지스터(P12)를 통하여 접지전위(VSS)의 프리차지가 진행중인 상태가 된다. 상기의 프리차지 캐패시터(C11, C12, C21 및 C22)를 상기 제 3 도의 프리차지 캐패시터(C1 및 C2)와 비교하면 C11+C12=C1, C21+C22=C2와 같으며, 이경우 C11=C12=1/2C1, C21=C22=1/2C2가 되는 것이 이상적이다. 따라서 많은량의 전자를 한꺼번에 기판으로 주입하지 않고 적은양의 전자를 2번으로 나누어 기판에 공급하므로써 전자가 확산되어가는 거리가 줄어들게 된다.On the other hand, at a time when the frequency fa changes from VCC to VSS, the frequency fb changes from VSS to VCC, the frequency fc is in the VCC state and the frequency fd is in the VSS state, the node S11 is-in VSS. Since the transistor P21 is turned on by turning to V1, the ground potential is precharged through the transistor P21 in the precharge capacitor C21, and the node S21 changes from -V1 to VSS to turn on the transistor n11 to precharge. Electrons of the capacitor C11 are supplied to the node Vbb through the transistor n11. In addition, since the node S12 is in the VSS state and the transistor n22 is turned on, the electrons of the precharge capacitor C22 are being supplied to the node Vbb through the transistor n22, and the node S22 is in the -V1 state. Since the low transistor P12 is turned on, the precharge capacitor C12 is in a state where precharge of the ground potential VSS is in progress through the transistor P12. Comparing the precharge capacitors C11, C12, C21 and C22 with the precharge capacitors C1 and C2 of FIG. 3, C11 + C12 = C1, C21 + C22 = C2, in which case C11 = C12 = Ideally, 1 / 2C1, C21 = C22 = 1 / 2C2. Therefore, the distance from which electrons are diffused is reduced by supplying a small amount of electrons into the substrate twice without supplying a large amount of electrons to the substrate at once.
제11도는 제8도의 오실레이터를 이용한 VPP 발생용 펌프의 회로도로서, 제12도를 참조하여 설명하면 다음과 같다.FIG. 11 is a circuit diagram of a pump for generating VPP using the oscillator of FIG. 8 and described with reference to FIG.
상기 오실레이터(제8도)로 부터 주파수(fa, fb, fc 및 fd)가 주파수 입력단자(fa, fb, fc 및 fd)에 각각 입력되는데, 이때 주파수(fa 및 fb)가 주기(T)를 가질경우 주파수(fc 및 fd)는 예를들어 1/2T의 주기를 가지며, 동작설명은 주파수(fa 및 fb)가 입력되는 경우와 주파수(fc 및 fd)가 입력되는 경우가 각각 상기 제6도 및 제7도의 내용과 동일하므로 생략하기로 한다. 또한 프리차지 캐패시터(C11, C12, C21, C22, C31, C32, C41 및 C42)를 제6도의 프리차지 캐패시터(C1 내지 C4)와 비교하면 C11+C12=C1, C21+C22=C2, C31+C32=C3 및 C41+C42=C4와 같으며, 이경우 트랜지스터(n11, n12, p11, p12, n21, n22, p21 및 p22)의 용량(size)도 P11+P12=P1, P21+P22=P2가 된다. 즉, 노드(S11, S12, S21 및 S22)의 전압은 상기 제6도의 노드(S1 및 S2)의 전압과 동일하나 공급되는 전하는 반정도밖에 안된다.The frequencies fa, fb, fc and fd are inputted from the oscillator (Fig. 8) to the frequency input terminals fa, fb, fc and fd, respectively, where the frequencies fa and fb determine the period T. For example, the frequencies fc and fd have a period of, for example, 1 / 2T, and the operation description is that the frequencies fa and fb are input and the frequencies fc and fd are input, respectively. And the same as the contents of Figure 7 will be omitted. In addition, when the precharge capacitors C11, C12, C21, C22, C31, C32, C41 and C42 are compared with the precharge capacitors C1 to C4 of FIG. 6, C11 + C12 = C1, C21 + C22 = C2, C31 + C32 = C3 and C41 + C42 = C4, in which case the size of transistors (n11, n12, p11, p12, n21, n22, p21 and p22) also equals P11 + P12 = P1, P21 + P22 = P2. do. That is, the voltages of the nodes S11, S12, S21 and S22 are the same as the voltages of the nodes S1 and S2 in FIG. 6, but only about half of the electric charge is supplied.
제13도는 본 발명에 사용되는 또다른 오실레이터에 대한 회로도로서, 반전게이트(G11 내지 G15)를 경유하는 지연시간 만큼의 주기(T)를 갖는 주파수(fd)와 반대위상을 갖는 주파수(fc), 그리고 상기 반전게이트(G11 내지 G15)및 반전게이트(G16 및 G17)를 경유하는 지연시간(예를들어 2/3T) 만큼의 주기(2/3T)를 갖는 주파수(fa)와 반대 위상을 갖는 주파수(fb)가 반전게이트(inv1 내지 inv4)를 거쳐 각각 발생된다.FIG. 13 is a circuit diagram of another oscillator used in the present invention, in which frequency fc having a phase opposite to frequency fd having a period T equal to a delay time via inverting gates G11 to G15, And a frequency having a phase opposite to a frequency fa having a period (2 / 3T) for a delay time (for example, 2 / 3T) passing through the inversion gates G11 to G15 and the inversion gates G16 and G17. (fb) is generated through the inversion gates inv1 to inv4, respectively.
제14도는 제13도의 오실레이터를 이용한 Vbb 발생용 펌프의 회로도로서, 제13도를 참조하여 설명하면 다음과 같다.FIG. 14 is a circuit diagram of a pump for generating Vbb using the oscillator of FIG. 13, which will be described below with reference to FIG.
상기 오실레이터(제13도)로부터 주파수(fa, fb, fc 및 fd)가 주파수 입력단자(fa, fb, fc 및 fd)에 각각 입력되는데, 이때 주파수( fc 및 fd)가 주기(T)를 가질경우 주파수(fa 및 fb)는 예를들어 2/3T 주기를 가지며 동작의 설명은 상기 제9도 및 제10도의 내용과 동일하므로 생략하기로 한다.The frequencies fa, fb, fc and fd are input to the frequency input terminals fa, fb, fc and fd, respectively, from the oscillator (Fig. 13), where the frequencies fc and fd have a period T. In this case, the frequencies fa and fb have a 2 / 3T period, for example, and descriptions of the operations are the same as those of FIGS. 9 and 10, and thus the description thereof will be omitted.
상술한 바와같이 일정주기(T)의 주파수를 생성하는 오실레이터에 의해 동작되는 펌핑회로는 큰용량의 프리차지 캐패시터를 갖지만, 상기 제8도 및 제13도의 오실레이터와 같이 일정주기(T)와 (1/N T)를 갖으며 위상이 서로 다른 다수의 주파수를 생성하여 N개의 펌핑회로에 입력하면 펌핑회로내 트랜지스터 및 프리차지 캐패시터의 용량(size)도 1/N로 작아지므로서 래치-업(Latch-up)및 전자의 주입으로 인한 메모리 셀 데이타의 파괴등의 문제점을 해결할 수 있을뿐만 아니라, 큰 프리차지 캐패시터를 동작시키는 반전게이트(inv1 및 inv2)의 용량(size)도 적어지고 각기 다른 주기에 의해 동작되므로서 전원(VCC 및 VSS)의 안정화 및 기판으로 흐르는 전류가 없게된다.As described above, the pumping circuit operated by the oscillator generating the frequency of the constant period T has a large capacity of the precharge capacitor, but the constant periods T and (1) like the oscillators of FIGS. / NT) with different phases and input to N pumping circuits, the size of transistors and precharge capacitors in the pumping circuit is also reduced to 1 / N and latch-up. In addition to solving problems such as up and destruction of memory cell data due to the injection of electrons, the size of the inverting gates inv1 and inv2 for operating a large precharge capacitor is also reduced, and the cycles are different. In operation, the power supply VCC and VSS are stabilized and there is no current flowing to the substrate.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930031167A KR0132023B1 (en) | 1993-12-30 | 1993-12-30 | Voltage generator using pump circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930031167A KR0132023B1 (en) | 1993-12-30 | 1993-12-30 | Voltage generator using pump circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950021496A KR950021496A (en) | 1995-07-26 |
| KR0132023B1 true KR0132023B1 (en) | 1998-04-14 |
Family
ID=19374179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930031167A KR0132023B1 (en) | 1993-12-30 | 1993-12-30 | Voltage generator using pump circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0132023B1 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014011322A1 (en) * | 2012-07-09 | 2014-01-16 | Io Semiconductor, Inc. | Charge pump regulator circuit |
| US9081399B2 (en) | 2012-07-09 | 2015-07-14 | Silanna Semiconductor U.S.A., Inc. | Charge pump regulator circuit with variable amplitude control |
| US11557965B2 (en) | 2021-02-18 | 2023-01-17 | SK Hynix Inc. | Charge pump circuit, operating method thereof and semiconductor device including charge pump circuit |
-
1993
- 1993-12-30 KR KR1019930031167A patent/KR0132023B1/en not_active IP Right Cessation
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014011322A1 (en) * | 2012-07-09 | 2014-01-16 | Io Semiconductor, Inc. | Charge pump regulator circuit |
| US9041370B2 (en) | 2012-07-09 | 2015-05-26 | Silanna Semiconductor U.S.A., Inc. | Charge pump regulator circuit with a variable drive voltage ring oscillator |
| US9081399B2 (en) | 2012-07-09 | 2015-07-14 | Silanna Semiconductor U.S.A., Inc. | Charge pump regulator circuit with variable amplitude control |
| US9385595B2 (en) | 2012-07-09 | 2016-07-05 | Qualcomm Switch Corp. | Charge pump regulator circuit |
| US11557965B2 (en) | 2021-02-18 | 2023-01-17 | SK Hynix Inc. | Charge pump circuit, operating method thereof and semiconductor device including charge pump circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| KR950021496A (en) | 1995-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7098725B2 (en) | Multi stage voltage pump circuit | |
| US6580654B2 (en) | Boosted voltage supply | |
| US5343088A (en) | Charge pump circuit for a substrate voltage generator of a semiconductor memory device | |
| US5208557A (en) | Multiple frequency ring oscillator | |
| US6876247B2 (en) | High voltage generator without latch-up phenomenon | |
| US6724242B2 (en) | Pump circuits and methods for integrated circuits including first and second oscillators and first and second pumps | |
| US7304528B2 (en) | Charge pump with speed control | |
| KR100478866B1 (en) | Low power oscillator | |
| US7349268B2 (en) | Voltage generation circuit and semiconductor memory device including the same | |
| KR0132023B1 (en) | Voltage generator using pump circuit | |
| US5721509A (en) | Charge pump having reduced threshold voltage losses | |
| KR970063246A (en) | Semiconductor memory device in which the magnitude of the substrate voltage can be set in accordance with the mode | |
| KR20060135366A (en) | High voltage generating circuit and semiconductor memory device comprising the same | |
| JPH1069796A (en) | Semiconductor integrated circuit provided with high speed test function | |
| US6011426A (en) | Substrate voltage generation circuit for semiconductor device | |
| KR100415101B1 (en) | Step-up Voltage Generator for Semiconductor Memory | |
| KR100349349B1 (en) | Charge pump circuit | |
| KR940006072Y1 (en) | Back bias voltage generation circuit | |
| KR100238867B1 (en) | Boosting circuits of semiconductor meory device | |
| KR100452636B1 (en) | Clock generator for semiconductor memory device, which improves pumping efficiency by increasing switching width of clock | |
| KR0154743B1 (en) | The charge pump circuit for memory | |
| KR0172341B1 (en) | Back bia generator of semiconductor memory equipment | |
| KR100314733B1 (en) | Pulse generation circuit | |
| KR20010065790A (en) | Voltage up generator of DRAM using charge transfer switch | |
| JPH0276253A (en) | Substrate bias generating circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20091126 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |