KR0130544B1 - 반도체 소자의 캐패시터 제조방법 - Google Patents
반도체 소자의 캐패시터 제조방법Info
- Publication number
- KR0130544B1 KR0130544B1 KR1019930029815A KR930029815A KR0130544B1 KR 0130544 B1 KR0130544 B1 KR 0130544B1 KR 1019930029815 A KR1019930029815 A KR 1019930029815A KR 930029815 A KR930029815 A KR 930029815A KR 0130544 B1 KR0130544 B1 KR 0130544B1
- Authority
- KR
- South Korea
- Prior art keywords
- polysilicon
- film
- forming
- capacitor
- doped
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 239000004065 semiconductor Substances 0.000 title claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 42
- 229920005591 polysilicon Polymers 0.000 claims abstract description 42
- 238000003860 storage Methods 0.000 claims abstract description 14
- 238000005530 etching Methods 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims abstract 3
- 238000001312 dry etching Methods 0.000 claims abstract 2
- 229920002120 photoresistant polymer Polymers 0.000 claims description 11
- 239000012535 impurity Substances 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 125000006850 spacer group Chemical group 0.000 claims description 3
- 239000000758 substrate Substances 0.000 claims description 3
- 238000000206 photolithography Methods 0.000 claims description 2
- 239000000463 material Substances 0.000 claims 1
- 238000001039 wet etching Methods 0.000 claims 1
- 238000000151 deposition Methods 0.000 abstract 1
- 238000009825 accumulation Methods 0.000 description 2
- 235000014653 Carica parviflora Nutrition 0.000 description 1
- 241000243321 Cnidaria Species 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 반도체 소자의 캐패시터 제조방법에 관한 것으로, 캐패시터의 전하저장전극의 하부에도 유전체막 및 플레이트 전극을 형성하므로써 증대된 축적용량을 갖는 초고집적 스택형 캐패시터를 제조하는 방법에 관해 기술된다
Description
제1a도 내지 제1f도는 본 발명에 의한 스택형 캐패시터를 제조하는 단계를 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 실리콘 기판 2 : 필드 산호막
3 : 게이트 산화막 4 : 게이트 전극
5 : 절연막 6 : 불순물 영역
7 : 스페이서 산화막 8 : 질화막
9 : 제1폴리실리콘 10 : 제1감광막
11 : 제1유전체막 12 : 제2폴리실리콘
13 : 제2 감광막 14 : 제3폴리실리콘
15 : CVD산화막 16 : 제4폴리실리콘
17 : 제3감광막 18 : 제2유전체막
19 : 제5폴리실리콘 20 : 제4감광막
21 : 제6폴리실리콘 30 : 콘택홀
본 발명은 반도체 소자의 캐패시터 제조방법에 관한 것으로, 특히 캐패시터의 전하저장전극의 하부에도 유전체막 및 플레이트 전극을 형성하므로써 증대된 축적용량을 갖는 초고집적 스택형 캐패시터를 제조하는 방법에 관한 것이다. 종래의 스택형 캐패시터는 전하저장전극의 상부 및 측면에만 유전체막을 형성한 다음, 그 상부에 플레이트 전극을 형성하는데, 이러한 구조는 제한된 단위 셀 영역내에서 원하는 축적용량을 얻기 위하여 높이를 높여야 하고 후속공정의 배선형성시 단차에 따른 문제가 유발된다. 따라서, 본 발명은 상기한 문제점을 해결하면서 증대된 축적용량을 갖는 초고집적 스택 캐패시터를 제조하는 방법을 제공함에 그 목적이 있다. 이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다. 제1a도 내지 제1f도는 본 발명에 의한 스택형 캐패시터를 제조하는 단계를 도시한 단면도로서, 제1a도는 실리콘 기판(1)상에 필드 산화막(2), 게이트 산화막(3), 게이트 전극(4), 절연막(5), 불순물 영역(6) 및 스페이서 산화막(7)을 순차적으로 형성하여 소정의 트랜지스터를 구성한 다음, 전체구조 상부에 질화막(8) 및 도핑된 제1 폴리실리콘(9)을 연속적으로 형성한 상태를 도시한 것이다. 제1b 도는 소정의 패턴을 갖는 제1 감광막(10)을 형성한 후에 일정한 에치 바이어스(Etch Bias)가 생기도록 제1 폴리실리콘막(9)을 건식식각한 상태를 도시한 것이다. 제1c 도는 상기 제1 감광막(10)을 제거한 후, 전체구조 상부에 제 1유전체막(11) 및 제2 폴리실리콘막(12)을 소정의 두께로 형성한 다음, 전하저장전극용 콘택마스크를 사용해 패턴화된 제 2감광막(13) 형성하여 콘택홀(30)을 형성한 상태를 도시한 것이다. 제1d도는 상기 패턴화된 제2감광막(13)을 제거한 후, 도핑된 제3 폴리실리콘(14) 및 평탄화된 CVD산화막(15)을 형성한 다음 소정의 사진식각후에 상기 제3폴리실리콘(14)이 약50∼500Å정도 남도록하고, 전체구조 상부에 도핑된 제4폴리실리콘(16)을 형성한 후 상기 제4폴리실리콘(16) 상부에 소정 패턴을 갖는 제3 감광막(17)을 형성한상태를 도시한 것이다. 제1e도는 상기 제 3 감광막(17)을 이용하여 노출된 제4 폴리실리콘(16)을 식각하고, 노출된 CVD 산화막(15)을 습식식각으로 제거한 다음, 전체구조 상부에 제2 유전체막(18) 및 제5 폴리실리콘(19)을 소정두께로 형성한 후 소정패턴을 갖는 제4감광막(20)을 형성하여 이를 이용한 이방성 식각으로 제1폴리실리콘(9)을 노출한 상태를 도시한 것이다. 제1f도는 상기 제4 감광막(20)을 제거한 후, 도핑된 제6 폴리실리콘(21)을 형성하여 소정의 캐패시터를 구성한 상태를 도시한 것이다. 본 발명에 의하면, 제3 및 4 폴리실리콘(14, 16)은 전하저장전극용이며, 제1 및 6 폴리실리콘(9, 21)은 플레이트 전극용이다. 그리고 제2 및 5 폴리실리콘(12,19)은 불순물이 도핑된 또는 도핑되지 않은 것으로 그 두께는 100∼500Å이며, 이는 하부층인 유전체막(11, 18)의 식각보호층으로 작용한다.
전하저장전극용으로서의 제3 및 4 폴리실리콘(14, 16)으로 스택형 구조를 형성하며, 제1 및 2 유전체막(11, 18)과 플레이트 전극용으로서의 제1 및 6폴리실리콘(9, 21)으로 상기 전하저장전극 상하부에 유전체막과 플레이트 전극을 형성하여 증대된 축적용량을 확보한다.
상술한 바와같이 캐패시터의 전자저장전극의 하부에도 유전체막 및 플레이트 전극을 형성하므로써, 캐패시터의 축적용량을 증대시켜 소자의 특성 및 단차축소로 신뢰성을 향상시킬 수 있다.
Claims (2)
- 반도체 소자의 캐패시터 제조방법에 있어서, 실리콘 기판상에 필드 산화막, 게이트 산화막, 게이트 전극, 절연막, 불순물 영역 및 스페이서 산화막을 순차적으로 형성하여 소정의 트랜지스터를 구성한 다음, 전체구조 상부에 질화막 및 도핑된 제1 폴리실리콘을 형성하는 단계와, 상기 단계로부터 소정의 패턴을 갖는 제1 감광막을 형성한 후에 일정한 에치 바이어스가 생기도록 제1 폴리실리콘막을 건식식각하는 단계와, 상기 단계로부터 제1감광막을 제거한 후, 전체구조 상부에 제1 유전체막 및 제2 폴리실리콘막을 소정의 두께로 형성한 다음, 전하저장전극용 콘택마스크를 사용해 패턴화된 제2 감광막 형성하여 콘택홀을 형성하는 단계와, 상기 단계로부터 패턴화된 제2감광막을 제거한 후, 도핑된 제3 폴리실리콘 및 평탄화된 CVD산화막을 형성한 다음 소정의 사진식각후에 상기 제3 폴리실리콘이 50∼500Å 정도 남도록 하고 전체구조 상부에 도핑된 제4폴리실리콘을 형성한 후 상기 제 4폴리실리콘 상부에 소정의 패턴을 갖는 제3감광막을 형성하는 단계와, 상기 단계로부터 제3감광막을 이용하여 노출된 제4폴리실리콘을 식각하고, 노출된 CVD 산화막을 습식식각으로 제거한 다음, 전체구조 상부에 제2 유전체막 및 제5폴리실리콘을 소정두께로 형성한 후 소정패턴을 갖는 제4감광막을 형성하여 이를 이용한 이방성 식각으로 제1폴리실리콘을 노출시키는 단계와, 상기단계로부터 제4감광막을 제거한 후 도핑된 제6폴리실리콘을 형성하는 단계로 이루어져, 상기 제3 및 4 폴리실리콘을 캐패시터의 전하저장전극으로, 상기 제1 및 2유전체막을 캐패시터의 유전체막으로, 상기 제1 및 6 폴리실리콘을 캐패시터의 플레이트전극으로 구성하여 캐패시터의 축적용량을 증대시키는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
- 제1항에 있어서, 상기 제2 및 5 폴리실리콘을 하부층인 유전체막의 식각보호층으로 100∼500Å두께로 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930029815A KR0130544B1 (ko) | 1993-12-27 | 1993-12-27 | 반도체 소자의 캐패시터 제조방법 |
| US08/364,302 US5492849A (en) | 1993-12-27 | 1994-12-27 | Method of forming a capacitor in a semiconductor device |
| JP6325102A JP2751016B2 (ja) | 1993-12-27 | 1994-12-27 | 半導体素子のキャパシタ製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930029815A KR0130544B1 (ko) | 1993-12-27 | 1993-12-27 | 반도체 소자의 캐패시터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950021628A KR950021628A (ko) | 1995-07-26 |
| KR0130544B1 true KR0130544B1 (ko) | 1998-04-08 |
Family
ID=19372819
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930029815A KR0130544B1 (ko) | 1993-12-27 | 1993-12-27 | 반도체 소자의 캐패시터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0130544B1 (ko) |
-
1993
- 1993-12-27 KR KR1019930029815A patent/KR0130544B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR950021628A (ko) | 1995-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5284787A (en) | Method of making a semiconductor memory device having improved electrical characteristics | |
| KR940009616B1 (ko) | 홀 캐패시터 셀 및 그 제조방법 | |
| KR0151196B1 (ko) | 반도체 메모리장치의 제조방법 | |
| JPH07153850A (ja) | 半導体素子のスタックキャパシタ形成方法 | |
| US5492849A (en) | Method of forming a capacitor in a semiconductor device | |
| KR0130544B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR0130543B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR950010115B1 (ko) | 캐패시터 제조방법 및 구조 | |
| KR0130545B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR0170570B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| US5242852A (en) | Method for manufacturing a semiconductor memory device | |
| KR0164152B1 (ko) | 반도체소자의 캐패시터의 제조방법 | |
| KR0143347B1 (ko) | 반도체기억장치 제조방법 | |
| KR0166030B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR0146245B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100252541B1 (ko) | 디램셀의스택캐패시터제조방법 | |
| KR100248806B1 (ko) | 반도체 메모리장치 및 그 제조방법 | |
| KR960013644B1 (ko) | 캐패시터 제조방법 | |
| KR0132747B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR960005570B1 (ko) | 반도체 메모리 장치의 제조 방법 | |
| KR0124576B1 (ko) | 반도체 메모리장치의 커패시터 및 이의 제조방법 | |
| KR960016246B1 (ko) | 적층 캐패시터 제조방법 | |
| KR940009617B1 (ko) | 반도체 메모리 소자의 캐패시터 제조방법 | |
| KR930008884B1 (ko) | 스택커패시터 셀 제조방법 | |
| KR100252542B1 (ko) | 디램셀저장전극제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20091028 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |