KR0126631B1 - 정전기 보호회로 - Google Patents
정전기 보호회로Info
- Publication number
- KR0126631B1 KR0126631B1 KR1019940016284A KR19940016284A KR0126631B1 KR 0126631 B1 KR0126631 B1 KR 0126631B1 KR 1019940016284 A KR1019940016284 A KR 1019940016284A KR 19940016284 A KR19940016284 A KR 19940016284A KR 0126631 B1 KR0126631 B1 KR 0126631B1
- Authority
- KR
- South Korea
- Prior art keywords
- mosfet
- vss
- pad
- resistor
- terminal
- Prior art date
Links
- 230000005611 electricity Effects 0.000 claims abstract description 9
- 230000003068 static effect Effects 0.000 claims abstract description 9
- 230000015556 catabolic process Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000005259 measurement Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 집적회로의 정전기 보호회로에 관한 것으로, 외부의 정전기에 의한 집적회로를 보호하기 위하여 베이스 각각 저항의 양단에 직렬접속되는 패드와 내부회로를 구비하고, 상기 저항의 양단자에는 모스펫 T1과 모스펫 T2를 VSS에 병렬접속하고, 패드와 저항이 직렬접속된 노드에 베이스 오픈 바이폴라 트랜지스터 T3의 일측 단자를 연결하고, 다른측 단자는 VCC에 연결시킨 정전기 보호회로이다.
Description
제1도는 종래의 정전기 보호회로도.
제2도는 본 발명에 의한 정전기 보호회로도.
*도면의 주요부분에 대한 부호의 설명*
10 : 패드20 : 내부회로
본 발명은 집적회로의 정전기 보호회로에 관한 것으로, 특히 외부의 정전기에 의한 집적회로를 보호하기 위하여 종래의 정전기 보호회로에 베이스 오픈 바이폴라 트랜지스터를 패드와 VCC 사이에 구비하는 정전기 보호회로에 관한 것이다.
반도체소자에서 정전기에 의해 집적회로가 파괴되는 것을 방지하기 위하여 입출력 보호회로에서 VCC 및 VSS에 대하여 방전능력을 강화시켜 주어야 한다.
따라서, 정전기가 발생할 모든 가능성에 대하여 소자를 보호해 줄 수 있는 가장 효과적인 보호회로 설계가 요구된다.
제1도는 종래의 기술에 의해 제조된 정전기 보호회로를 도시한 회로도로서, 패드(10)와 내부회로(20) 사이에 저항 R을 직렬접속하고, 상기 저항의 양단자에 모스펫 T1과 모스펫 T2의 일측 단자를 접속하고, 다른측 단자는 VSS로 접속시킨다. 한편, 상기 모스펫 T1의 게이트는 상기 저항과 접속된 단자에 연결하고, 상기 모스펫 T2의 게이트는 VSS와 접속된 단자에 연결한다.
상기 회로의 동작을 살펴보면 패드로 플러스 정전압이 인가되면 모스펫 T1이 온동작하여 VSS로 패스되고, 패드로 마이너스 정전압이 인가되면 모스펫 T2이 온동작하여 VSS로 패스된다.
한편, 정전기(ESD) 내압측정조건은 VCC는 접지하고, VSS는 오픈시킨 상태에서 패드에 고전압(예를들어 2000V)을 인가하는 VCC 기준과 VCC는 오픈시키고 VSS는 접지시킨 상태에서 패드에 고전압을 인가하는 VSS 기준이 있다.
그러나, 상기 VSS 기준에서는 모스펫 T1과 저항과 모스펫 T2를 통하여 전류가 패스됨으로 아무런 문제가 없으나 VCC 기준시에 패드에 인가되는 고전압이 빠져나갈 경로가 없으므로 내부회로에 영향을 미치게 된다.
따라서, 본 발명은 상기한 문제점을 해결하기 위하여 패드와 VCC 사이에 베이스 오픈형 바이폴라 트랜지스터 T3를 구비하는 정전기 보호회로를 제공하는데 그 목적이 있다.
본 발명에 의한 정전기 보호회로는 각각 저항의 양단에 직렬접속되는 패드와 내부회로가 구비되고, 상기 저항의 양단자에는 모스펫 T1과 모스펫 T2이 VSS에 병렬접속되고, 상기 모스펫 T1의 게이트는 상기 저항과 접속된 단자에 연결되고, 상기 모스펫 T2의 게이트는 VSS에 연결되고, 패드와 저항이 직렬접속된 노드에 베이스 오픈 바이폴라 트랜지스터 T3의 일측 단자를 연결하고, 다른측 단자는 VCC에 연결되는 것을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명을 상세히 설명하기로 한다.
제2도는 본 발명에 의해 레이저 다이오드를 제조한 도면으로서, 종래와 같이 패드(10)와 저항 R과 내부회로(20)를 직렬접속하고, 상기 저항의 양단자에 모스펫 T1과 모스펫 T2의 일측 단자를 접속하고, 모스펫 T1과 모스펫 T2의 다른측 단자는 VSS로 접속시키되, 상기 모스펫 T1의 게이트는 상기 저항과 접속된 단자에 연결하고, 상기 모스펫 T2의 게이트는 VSS와 접속된 단자에 연결한다. 그리고, 상기 패드(10)에 베이스 오픈 바이폴라 트랜지스터 T3의 일측 단자를 연결하고, 다른측 단자는 VCC에 연결한 것이다.
상기 회로의 일반적인 동작을 살펴보면 패드(10)로 플러스 정전압이 인가되면 모스펫 T1이 온동작하여 VSS로 패스되고, 패드(10)로 마이너스 정전압이 인가되면 모스펫 T2이 온동작하여 VSS로 패스된다.
그리고, 정전기 내압측정을 하는 동안의 동작을 살펴보면 다음과 같다.
VSS는 접지시킨 상태에서 패드에 고전압을 인가하는 VSS 기준으로 정전기 내압을 측정할때 패드에 인가되는 고전압이 모스펫 T1과 저항과 모스펫 T2를 통하여 전류가 패스된다.
VCC는 접지하고, VSS는 오픈시킨 상태에서 패드에 고전압(예를들어 2000V)을 인가하는 VCC 기준으로 정전기 내압을 측정할때 즉, 측정하고자하는 패드에 양과 음의 고전압이 인가될때 모스펫 T1과 모스펫 T2는 오픈되어 있으므로 전류가 패스되지 않고, 베이스 오픈 바이폴라 트랜지스터로 빠져나가게 된다.
상기한 본 발명에 의하면, VCC 기준시 정전기(ESD) 내압 측정결과 내부회로의 파괴전압이 2000V 이상으로 향상된다.
Claims (2)
- 정전기 보호회로에 있어서, 각각 저항의 양단에 직렬접속되는 패드와 내부회로가 구비되고, 상기 저항의 양단자에는 모스펫 T1과 모스펫 T2이 VSS에 병렬접속되고, 상기 모스펫 T1의 게이트는 상기 저항과 접속된 단자에 연결되고, 상기 모스펫 T2의 게이트는 VSS에 연결되고, 패드와 저항이 직렬접속된 노드에 베이스 오픈 바이폴라 트랜지스터 T3의 일측 단자를 연결하고, 다른측 단자는 VCC에 연결되는 것을 특징으로 하는 정전기 보호회로.
- 제1항에 있어서, 상기 모스펫 T1의 게이트는 상기 저항과 접속된 단자에 연결되고, 상기 모스펫 T2의 게이트는 VSS에 연결되는 것을 특징으로 하는 정전기 보호회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940016284A KR0126631B1 (ko) | 1994-07-07 | 1994-07-07 | 정전기 보호회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940016284A KR0126631B1 (ko) | 1994-07-07 | 1994-07-07 | 정전기 보호회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960006733A KR960006733A (ko) | 1996-02-23 |
| KR0126631B1 true KR0126631B1 (ko) | 1997-12-29 |
Family
ID=19387479
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940016284A KR0126631B1 (ko) | 1994-07-07 | 1994-07-07 | 정전기 보호회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0126631B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100234689B1 (ko) * | 1996-07-23 | 1999-12-15 | 김영환 | 고속 디램용 정전기 방전회로 |
| KR102134349B1 (ko) | 2018-11-06 | 2020-07-16 | 나라환경주식회사 | 친환경 식생 호안 블록 |
-
1994
- 1994-07-07 KR KR1019940016284A patent/KR0126631B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960006733A (ko) | 1996-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100297014B1 (ko) | Npn 바이폴라 트랜지스터를 사용하는 정전방전(esd)보호 | |
| KR960005986A (ko) | 반도체 집적회로장치 | |
| KR970705861A (ko) | 정전기 보호 회로(electrostatic protection circuit) | |
| DE68924014D1 (de) | ESD-Schutzschaltkreis für bipolare Prozesse. | |
| KR980006248A (ko) | 고전압 보호회로를 갖는 집적회로 | |
| KR0164496B1 (ko) | 정전기보호소자 | |
| KR970055319A (ko) | 정전기보호소자 | |
| JP4723505B2 (ja) | アクティブ保護回路装置 | |
| JPH0255525A (ja) | 過電圧保護回路 | |
| KR950007572B1 (ko) | Esd 보호장치 | |
| KR950012707A (ko) | 반도체 장치 | |
| KR960030398A (ko) | Esd 보호 회로를 갖는 반도체장치 | |
| ITMI951600A1 (it) | Circuito integrato con un gate di ossido e con un dispositivo di protezione al suo ingresso per la limitazione della tensione d'ingresso, in particolare di sovratensioni elettrostatiche | |
| KR0126631B1 (ko) | 정전기 보호회로 | |
| KR970072377A (ko) | 보호 회로 | |
| KR920005357B1 (ko) | 입력보호회로 | |
| KR20100138999A (ko) | 비-복사 전류를 제한하기 위한 방법 및 회로 | |
| JPH06237124A (ja) | 差動増幅器の入力保護回路 | |
| KR100608437B1 (ko) | 다이오드를 이용한 정전 방전 보호회로 | |
| KR100327439B1 (ko) | 정전기 보호회로 | |
| KR0164801B1 (ko) | 반도체 메모리 장치의 퓨즈소거 유무를 확인하기 위한 회로 | |
| US5565692A (en) | Insulated gate transistor electrostatic charge protection | |
| KR100232186B1 (ko) | 이에스디 보호 회로 | |
| US6420762B1 (en) | Integrated electrostatic protective resistor for metal oxide semiconductor field effect transistors (MOSFETs) | |
| JP2871329B2 (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100920 Year of fee payment: 14 |
|
| LAPS | Lapse due to unpaid annual fee |