KR0123240B1 - 레티클 제조 방법 - Google Patents
레티클 제조 방법Info
- Publication number
- KR0123240B1 KR0123240B1 KR1019940013031A KR19940013031A KR0123240B1 KR 0123240 B1 KR0123240 B1 KR 0123240B1 KR 1019940013031 A KR1019940013031 A KR 1019940013031A KR 19940013031 A KR19940013031 A KR 19940013031A KR 0123240 B1 KR0123240 B1 KR 0123240B1
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- reticle
- stress
- thin film
- dislocation
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 14
- 239000010409 thin film Substances 0.000 claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 claims description 14
- 238000000206 photolithography Methods 0.000 claims description 5
- 238000001259 photo etching Methods 0.000 abstract 1
- 239000000758 substrate Substances 0.000 description 7
- 239000010408 film Substances 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
본 발명은 웨이퍼 상에 패턴을 형성하는 사진식각공정에 사용되는 레티클 제조 방법에 있어서, 후속 공정으로 상기 패턴 상에 형성되는 박막의 스트레스에 의한 패턴의 디스로케이션을 파악하여 패턴이 디스로케이션을 일으키는 방향과 반대 방향으로 소정 거리만큼 미리 이동시켜 레티클 상의 패턴을 형성하는 것을 특징으로 하는 레티클 제조 방법에 관한 것으로, 사진식각공정에 의해 형성된 패턴의 오 정렬을 방지하여 반도체 제조 공정의 신뢰도 및 수율을 향상시키는 효과가 있다.
Description
제1도는 종래의 레티클 제조 방법에 따른 문제점을 설명하기 위한 예시도.
제2a도 및 제2b도는 본 발명의 일실시예에 따른 레티클 제조 방법을 설명하기 위한 예시도.
* 도면의 주요부분에 대한 부호의 설명
1 : 기판 2 : 산화막
3 : 박막
10, 20, 30, 10', 20', 30' : 웨이퍼 상의 패턴
40, 50, 60, 40', 50', 60' : 레티클 상의 패턴
본 발명은 반도체 제조 공정에 사용되는 레티클(reticle) 제조 방법에 관한 것이다.
사진식각공정은 설계회로를 웨이퍼 상에 형성하는 기술로서, 웨이퍼 상에 감광막을 도포하고, 패턴이 형성되어 있는 마스크를 투과한 빛으로 노과한 후 현상하여 감광막 패턴인 마스크 패턴을 형성하는 것으로, 레티클은 노광시 사용되는 마스크를 일컷는다. 그리고 이 마스크 패턴을 식각장벽으로 하부의 증착막을 식각한 후 마스크 패턴을 제거하면 원하는 설계회로를 웨이퍼 상에 형성할 수 있다.
종래의 레티클 제작방법은 기준되는 레티클과의 허용 레지스트레이션 에러(registration error) 범위와 패턴 선폭의 허용 오차 범위등을 고려하여 제작하고 있을 뿐, 공정이 진행됨에 따른 웨이퍼 기판의 여러가지 스트레스(stress)에 의한 웨이퍼 상의 기존의 패턴 변형들이 고려되지 않은 상태에서 제작되기 때문에, 이렇게 제작된 레티클을 사용하여 공정을 진행할 때 기판에 형성된 기존 패턴이 그 위에 형성되는 박막에 의해 발생되는 압력 스트레스에 의한 디스로케이션(dislocation)등 많은 미스 얼라인이 발생하게 된다.
제1도는 상기 설명과 같은 종래의 레티클 제조 방법에 따른 문제점을 설명하기 위한 예시도로서, 도면에서 A 및 B는 기판(1)상에 산화막(2) 패턴을 형성한 상태의 웨이퍼 단면도 및 평면도이고, C 및 D는 상기 산화막 패턴(2)이 형성된 기판(1)상에 소정의 박막(3)을 형성하였을시 상기 박막(3) 스트레스로 인하여 기존에 형성되어 있던 산화막(2)이 디스로케이션을 일으킨 상태(도면의 a,b,c)의 단면도 및 평면도이다.
상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은 공정이 진행됨에 따른 웨이퍼 기판의 여러가지 스트레스(stress)에 의한 웨이퍼 상의 기존의 패턴이 변형되는 것을 고려하여 레티클을 제조하므로써 패턴의 오정렬 및 다른 층의 패턴간 오버랩 마진을 확보하는 레티클 제조 방법을 제공함을 그 목적으로 한다.
상기 목적을 달성하기 위하여 본 발명은 웨이퍼 상에 패턴을 형성하는 사진식각공정에 사용되는 레티클 제조 방법에 있어서, 후속 공정으로 상기 패턴 상에 형성되는 박막의 스트레스에 의한 패턴의 디스로케이션을 파악하여 패턴이 디스로케이션을 일으키는 방향과 반대 방향으로 소정 거리만큼 미리 이동시켜 레티클 상의 패턴을 형성하는 것을 특징으로 한다.
이하, 첨부된 도면 제2a도 및 제2b도를 참조하여 본 발명을 상세히 설명한다.
본 발명에 따른 레티클 제조 방법은 레티클이 사용되어 형성되는 소정 패턴의 상부에 증착되는 각 박막 종류별로 어느 정도의 스트레스를 갖는지 미리 파악한 후, 기판이 압력 스트레스를 받는 경우는 기존 패턴이 필드를 기준할때 좌측의 패턴은 왼쪽으로, 우측의 패턴은 오른쪽으로 이동하게 되므로, 이러한 박막에 의한 디스로케이션 정도를 파악하여 기존 패턴을 형성해주기 위한 레티클 제작시 레티클 상의 패턴은 필드의 좌측은 오른쪽으로, 필드의 우측은 왼쪽으로 패턴을 옮겨 제작한다.
또한, 박막에 의한 스트레스가 응력 스트레스인 경우는 압력 스트레스와의 반대 방향으로 레티클의 패턴을 옮겨 형성한다.
제2a도 및 제2b도는 본 발명의 일실시예에 따른 레티클 제조 방법을 설명하기 위한 예시도로서, 제2a도는 원하는 위치의 패턴상태(10,20,30)가 디스로케이션을 고려하지 않고 제작된 종래의 레티클에 의해 형성된 후 후속 공정인 박막 증착후 이 박막의 스트레스에 의해서 각각 좌측으로 a, 좌측으로 b, 우측으로 c만큼 디스로케이션 일으킨 상태(10',20',30')이다.
이때, 본 발명에서는 이러한 디스로케이션 상태 및 정도를 미리 파악하고, 제2b도에 도시된 바와 같이 종래의 레티클 패턴(40,50,60)에서 각각 우측으로 na, 우측으로 nb, 좌측으로 nc 만큼 이동시켜 레티클 패턴(40',50',60')을 제작한 후 (일반적으로 노광기는 축소 노광기를 사용하기 때문에 레티클 상에서의 패턴 크기 및 사진식각공정 후의 웨이퍼 상에서의 패턴 크기는 일정한 비율을 가지므로, 이 비율을 생각하여 좌측 또는 우측으로 이동한 값에 일정한 값(n)을 곱해준다), 상기 레티클을 사용하여 패턴을 형성하고 박막을 증착하였을 시 원하고자 하는 위치에 패턴이 정렬된다.
즉, 디스로케이션 정도를 미리 레티클 상에서 보상해주었기 때문에 원하는 위치에 패턴 정렬이 가능하다.
이상, 상기 설명과 같이 이루어지는 본 발명은 사진식각공정에 의해 형성된 패턴의 오 정렬을 방지하여 반도체 제조 공정의 신뢰도 및 수율을 향상시키는 효과가 있다.
Claims (1)
- 웨이퍼 상에 패턴을 형성하는 사진식각공정에 사용되는 레티클 제조 방법에 있어서, 후속 공정으로 상기 패턴 상에 형성되는 박막의 스트레스에 의한 패턴의 디스로케이션을 파악하여 패턴이 디스로케이션을 일으키는 방향과 반대 방향으로 소정 거리만큼 미리 이동시켜 레티클 상의 패턴을 형성하는 것을 특징으로 하는 레티클 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940013031A KR0123240B1 (ko) | 1994-06-09 | 1994-06-09 | 레티클 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940013031A KR0123240B1 (ko) | 1994-06-09 | 1994-06-09 | 레티클 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960002632A KR960002632A (ko) | 1996-01-26 |
| KR0123240B1 true KR0123240B1 (ko) | 1997-11-26 |
Family
ID=19385037
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940013031A KR0123240B1 (ko) | 1994-06-09 | 1994-06-09 | 레티클 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0123240B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100480357B1 (ko) * | 2002-07-10 | 2005-03-30 | 아이티엠 주식회사 | 동기화된 이온 빔 소스와 듀얼 마그네트론 스퍼터를가지는 박막 형성 장치 |
-
1994
- 1994-06-09 KR KR1019940013031A patent/KR0123240B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960002632A (ko) | 1996-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5302477A (en) | Inverted phase-shifted reticle | |
| KR960014963B1 (ko) | 반도체 장치의 제조 방법 | |
| KR950000507B1 (ko) | 반도체장치의 제조방법 | |
| CN116504757B (zh) | 光刻对准标记结构和半导体结构 | |
| US20030164353A1 (en) | Method for manufacturing semiconductor device | |
| KR19980018002A (ko) | 반도체 장치 및 그 제조 방법 | |
| KR0123240B1 (ko) | 레티클 제조 방법 | |
| KR970007822B1 (ko) | 반도체 장치의 제조 방법 | |
| JPS5968928A (ja) | 半導体装置の製造方法 | |
| KR0156316B1 (ko) | 반도체장치의 패턴 형성방법 | |
| US6333129B2 (en) | Method of fabricating phase shift mask | |
| CN111273524B (zh) | 一种实现精准套刻的工艺方法 | |
| JPS62155532A (ja) | 半導体ウエ−ハの位置合せマ−クの形成方法 | |
| KR0160963B1 (ko) | 노광용 마스크의 제조방법 | |
| US6316340B1 (en) | Photolithographic process for preventing corner rounding | |
| KR19980054338A (ko) | 정렬도 측정용 오버레이 패턴 형성방법 | |
| KR100299520B1 (ko) | 반도체 소자의 레티클 및 이를 이용한 마스크 공정 | |
| KR960014961B1 (ko) | 반도체 장치의 제조 방법 | |
| KR100437621B1 (ko) | 반도체소자의제조방법 | |
| KR100480811B1 (ko) | 노광 마스크 및 그를 이용한 노광 방법 | |
| KR100197981B1 (ko) | 반도체소자의 마스크 정렬 측정방법 | |
| KR960014962B1 (ko) | 위상반전마스크의 제조방법 | |
| KR960014964B1 (ko) | 반도체 장치의 제조 방법 | |
| KR19980082607A (ko) | 반도체 소자의 제조방법 | |
| KR100270476B1 (ko) | 반도체 소자 제조용 얼라인 키 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090828 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |