KR0120771Y1 - 인버터 암의 쇼트 방지장치 - Google Patents

인버터 암의 쇼트 방지장치

Info

Publication number
KR0120771Y1
KR0120771Y1 KR2019940039180U KR19940039180U KR0120771Y1 KR 0120771 Y1 KR0120771 Y1 KR 0120771Y1 KR 2019940039180 U KR2019940039180 U KR 2019940039180U KR 19940039180 U KR19940039180 U KR 19940039180U KR 0120771 Y1 KR0120771 Y1 KR 0120771Y1
Authority
KR
South Korea
Prior art keywords
gate
gto thyristor
gto1
gto2
turned
Prior art date
Application number
KR2019940039180U
Other languages
English (en)
Other versions
KR960025830U (ko
Inventor
박현주
최종묵
Original Assignee
석진철
대우중공업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 석진철, 대우중공업주식회사 filed Critical 석진철
Priority to KR2019940039180U priority Critical patent/KR0120771Y1/ko
Publication of KR960025830U publication Critical patent/KR960025830U/ko
Application granted granted Critical
Publication of KR0120771Y1 publication Critical patent/KR0120771Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/38—Means for preventing simultaneous conduction of switches

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Power Conversion In General (AREA)
  • Inverter Devices (AREA)

Abstract

본 고안은 인버터 암의 쇼트 방지장치에 관한 것으로, 제 1GTO-싸이리스터(GTO1)의 게이트단과 캐소드단 사이에 역방향의 제너다이오드(ZD1)와 순방향의 포트커플러(PC1)가 직렬로 연결되고, 상기 제 2GTO-싸이리스터(GTO2)의 게이트단과 캐소드단 사이에는 역방향의 제너다이오드(ZD1)와 순방향의 포트커플러(PC1)가 직렬로 연결되어, 상기 포터커플러(PC1,PC2)의 출력신호는 상기 제 2GTO-싸이리스터(GTO2)를 제어하는 제 2 게이트 드라이브 유니트(10)와 상기 제 1GTO-싸이리스터(GTO1)를 제어하는 제 1 게이트 드라이브 유니트(10)로 입력되는 한편, 상기 각 드라이브 유니트(10, 20)는 상기 포토 커플러(PC2, PC1)의 출력신호와 제어 유니트에서 출력된 게이트 제어신호(A, B)를 논리곱(AND)한 다음 논리곱된 신호에 따라 각 GTO-싸이리스터(GTO1, GTO2)를 제어하도록 되어, 제어 유니트로부터 서로 온되는 구간이 겹치는 게이트 제어신호가 게이트 드라이브 유니트(10, 20)에 입력되더라도 상기 게이트 드라이버 유니트(10, 20)에 의해 제어되는 GTO-싸이리스터(GTO1, GTO2)가 동시에 온되는 방지할 수 있는 것이다.

Description

인버터 암의 쇼트 방지장치(An apparatus for preventing arm from short-circuiting in inverter)
제 1도는 본 고안에 따른 인버터 암의 쇼트 방지장치의 회로도.
제 2도는 종래의 인버터 암의 회로도.
제 3도는 제 2도의 게이트 드라이버 유니트 입력신호의 파형도이다.
*도면의 주요부분에 대한 부호의 설명
10:제 1게이트 드라이브 유니트 20:제 2게이트 드라이브 유니트
GOT1, GTO2:GTO-싸이리스터 PC1, PC2:포토 커플러
본 고안은 복수개의 GTO-싸이리스터가 직렬 연결되어 이루어진 인버터 암의 쇼트 방지장치에 관한 것으로, 특히 인버터의 제어소자인 GTO-싸이리스터(Gate Turn Off - Thyristor)가 동시에 온되는 것을 방지하도록 제어하는 게이트 구동 기술에 관한 것이다.
일반적으로, 인버터는 제어소자로 GTO-싸이리스터를 사용하며, 인버터 제어회로의 제어 유니트에 의해 GTO-싸이리스터의 온, 오프를 제어하기 위해 게이트 제어신호를 출력하고, 게이트 드라이브 유니트는 상기 게이트 제어신호에 따라 GTO-싸이리스터를 제어하여 직류전원으로 변환하는 것이다.
그리고, 2개의 GTO-싸이리스터가 서로 직렬로 연결되어 형성된 것을 인버터암(arm)이라 하며, 인버터에는 다수개의 암(통상, 3개)이 구비된다.
제 2도는 종래의 인버터 암의 회로도로서, 제어 유니트(도시하지 않음)로부터 광 Fiber를 통해 입력된 게이트 제어신호(Gate 신호A)에 따라 제 1GTO-싸이리스터(GTO1)의 게이트를 제어하는 제 1게이트 드라이버 유니트(10)와, 제어 유니트(도시하지 않음)로부터 광 Fiber를 통해 입력된 게이트 제어신호(Gate 신호B)에 따라 제 2GTO-싸이리스터(GTO2)를 제어하는 제 2게이트 드라이버 유니트(20)를 포함하여 구성된다.
상기와 같이 구성된 종래의 인버터 장치는, 제 1GTO-싸이리스터(GTO1)와 제 2GTO-싸이리스터(GTO2)가 출돌하면 -즉, 2개의 GTO-싸이리스터가 동시에 온되면 -쇼트(short)가 발생되므로, 이를 방지하기 위해 제어 유니트부터 입력된 각 게이트 제어신호(A,B)의 온되는 구간이 겹치지 않도록 해야 한다. 이와 같이 두 개의 GTO가 동시에 온되지 않도록 스위칭 중간에 두 GTO를 동시에 오프시키는 타이밍을 '데드타임(dead time)'이라 한다.
즉, 제 3도에 도시된 바와 같이, 2개의 GTO-싸이리스터(GTO1, GTO2)가 동시에 온되는 상황을 방지하기 위해 제 1GTO를 제어하기 위한 게이트 제어신호(Gate 신호A)와 제2 GTO를 제어하기 위한 게이트 제어신호(Gate 제어신호B)는 반드시 데드타임(Dead Time)을 가지고 있어야 한다. 각 게이트 드라이버 유니트(10, 20)는 상기의 게이트 제어신호(Gate 신호A, Gate 신호B)를 입력받아 각 GTO-싸이리스터(GTO1, GTO2)를 턴-온 또는 턴-오프시킨다.
그러나 이러한 종래의 인버터 장치는, 제어 유니트에서 비정상적인 동작을 일으켜 제어신호(Gate 신호A, Gate 신호B) 사이에 서로 온되는 구간이 겹치는 경우가 발생되면 그 순간에 제 1GTO-싸이리스터(GTO1)와 제 2GTO-싸이리스터(GTO2)가 쇼트되어 소자가 손상되는 문제점이 있었다.
이에 본 고안은 상기와 같은 종래의 문제점을 해소하기 위한 것으로, 제어 유니트로부터 서로 온되는 구간이 겹치는 게이트 제어신호가 게이트 드라이브 유니트에 입력되더라도 상기 게이트 드라이버 유니트에 의해 제어되는 GTO-싸이리스터가 동시에 온되는 것을 방지하도록 제어하는 인버터 암의 쇼트 방지장치를 제공하는데 그 목적이 있다.
이러한 목적을 달성하기 위한 본 고안에 따른 인버터 암의 쇼트 방지장치는, 제 1GTO-싸이리스터(GTO1)와 제 2GTO-싸이리스터(GTO2)로 구성된 인버터 암에 있어서,
상기 제 1GTO-싸이리스터의 게이트단과 캐소드단 사이에 역방향의 제너다이오드와 순방향의 포토커플러가 직렬로 연결되고, 상기 제 2GTO-싸이리스터의 게이트단과 캐소드단 사이에는 역방향의 제너다이오드와 순방향의 포토커플러가 직렬로 연결되어, 상기 각 포토커플러의 출력신호는 상호 교차되어 상기 제 1GTO-싸이리스터를 제어하는 제 1게이트 드라이브 유니트와 상기 제 2GTO-싸이리스터를 제어하는 제 2게이트 드라이브 유니트로 각각 입력되는 한편, 상기 각 게이트 드라이브 유니트는 상기 포토커플러의 출력신호와 제어 유니트에서 출력된 게이트 제어신호를 논리곱(AND)한 다음 논리곱된 신호에 따라 각 GTO-싸이리스터를 제어하도록 된 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 고안을 상세히 설명한다.
제 1도는 본 고안에 따른 인버터 암의 쇼트 방지장치의 회로도이다. 제 1도를 참조하면, 제 1GTO-싸이리스터(GTO1)와 제 2GTO-싸이리스터(GTO2)가 직렬로 연결되어 인버터 암을 형성하고 있고, 제 1GTO-싸이리스터(GTO1)의 게이트에는 제1게이트 드라이브 유니트(10)가 연결되어 있으며, 제 2GTO-싸이리스터(GTO2)의 게이트에는 제2 게이트 드라이브 유니트(20)가 연결되어 있다.
그리고 제 1GTO-싸이리스터(GTO1)의 게이트단과 캐소드단 사이에 역방향의 제너다이오드(ZD1)와 순방향의 제1 포토커플러(PC1)의 다이오드측이 직렬로 연결되어 있고, 제 2GTO-싸이리스터(GTO2)의 게이트단과 캐소드단 사이에는 역방향의 제너다이오드(ZD2)와 순방향의 제2 포토커플러(PC2)의 다이오드측이 직렬로 연결되어 있다. 제1 포토커플러(PC1)의 트랜지스터측은 제2 게이트 드라이브 유니트(20)에 연결되어 있고, 제2 포토커플러(PC2)의 트랜지스터측은 제1 게이트 드라이브 유니트(10)에 연결되어 있다.
따라서 제1 포토커플러(PC1)의 다이오드측이 온/오프되면 제2 게이트 드라이브 유니트(20)의 제1 포토커플러(PC1) 트랜지스터측도 온/오프되고, 제2 포토커플러(PC2)의 다이오드측이 온/오프되면 제1 게이트 드라이브 유니트(10)의 제2 포토커플러(PC2) 트랜지스터측도 온/오프된다. 즉 제1 포토커플러(PC1)는 제 1GTO-싸이리스터(GTO1)의 게이트신호를 제2 게이트 드라이브 유니트(20)에 전달하고, 제2 포토카플러(PC2)는 제 2GTO-싸이리스터(GTO2)의 게이트신호를 제1 게이트 드라이브 유니트(10)에 전달한다.
상기 각 게이트 드라이브 유니트(10, 20)는 상기 포토커플러(PC2, PC1)의 출력신호와 제어 유니트(도시하지 않음)에서 출력된 게이트 제어신호(Gate 신호A, Gate 신호B)를 논리곱(AND)한 다음 논리곱된 신호에 따라 각 GTO-싸이리스터(GTO1, GTO2)를 제어하도록 되어 있다.
이어서, 상기와 같이 구성되는 본 고안에 따른 작용 및 효과를 상세히 설명하면 다음과 같다.
각 GTO-싸이리스터의 게이트에 인가되는 전압이 하이레벨이면 해당 GTO-싸이리스터가 턴온됨과 아울러 해당 GTO-싸이리스터의 게이트와 캐소드 사이에 있는 포토커플러의 다이오드가 발광하게 되고, 이에 따라 다른 GTO-싸이리스터의 게이트를 구동하기 위한 게이트 드라이브 유니트에 있는 동일 포토커플러의 트랜지스터측을 턴온시키게 된다.
제 1GTO-싸이리스터(GTO1)가 턴-온 상태이면, 포토커플러(PC1) 역시 턴-온되고 상기 포토커플러(PC1)의 출력신호는 제 2 게이트 드라이브 유니트(20)에 피드백되어 앤드게이트(U2)에 로우레벨로서 입력되고, 앤드게이트(U2)는 상기 포토커플러(PC1)의 출력신호 및 제어 유니트에서 출력된 게이트 제어신호(B)를 논리곱(AND)하여 최종 게이트 제어신호를 출력하고, 제 2 게이트 드라이브 유니트(20)는 상기 최종 게이트 제어신호에 따라 제 2GTO-싸이리스터(GTO2)를 제어하는 것이다.
즉, 제 1GTO-싸이리스터(GTO1)가 턴-온 상태이면, 제1 포토커플러(PC1)는 로우레벨의 출력신호를 출력하고, 따라서 제어 유니트로부터 하이레벨의 게이트 제어신호(B)가 출력되더라도 최종 게이트 제어신호는 로우상태가 되어 제 2GTO-싸이리스터(GTO2)는 턴-온되지 않는 것이다.
한편, 상기 제 1GTO-싸이리스터(GTO1)와 마찬가지로 제 2GTO-싸이리스터(GTO2)가 턴-온 상태이면, 제2 포토커플러(PC2) 역시 턴-온 되고 상기 제2 포토커플러(PC2)의 출력신호는 제 1 게이트 드라이브 유니트(10)에 피드백되어 로우레벨로서 앤드게이트(U1)에 입력되고, 앤드레이트(U1)는 상기 포토커플러(PC2)의 출력신호 및 제어 유니트에서 출력된 게이트 제어신호(A)를 논리곱(AND)하여 최종 게이트 제어신호를 출력하고, 제 1 게이트 드라이브 유니트(10)는 상기 최종 게이트 제어신호에 따라 제 1GTO-싸이리스터(GTO1)를 제어한 것이다.
즉, 제 2GTO-싸이리스터(GTO2)가 턴-온 상태이면, 포토커플러(PC2)는 로우레벨의 출력신호를 출력하고, 따라서 제어 유니트로부터 하이레벨의 게이트 제어신호(A)가 출력되더라도 최종 게이트 제어신호는 로우상태가 되어 제 1GTO-싸이리스터(GTO1)는 턴-온되지 않는 것이다.
이와 같이 제1 포토커플러(PC1)는 제 1GTO-싸이리스터(GTO1)가 턴온된 경우 제 2GTO-싸이리스터(GTO2)를 턴오프시키도록 제어신호가 발생되게 하고, 제2 포토커플러(PC2)는 제 2GTO-싸이리스터(GTO2)가 턴온된 경우 제 1GTO-싸이리스터(GTO1)를 턴오프시키도록 제어신호가 발생되게 하므로써 제 1GTO-싸이리스터(GTO1)와 제 2GTO-싸이리스터(GTO2)가 동시에 온되지 않도록 한다.
이상에서 살펴본 바와 같이 본 고안에 따르면, 제어 유니트로부터 서로 온되는 구간이 겹치는 게이트 제어신호가 게이트 드라이브 유니트에 입력되더라도 상기 게이트 드라이버 유니트에 의해 제어되는 GTO-싸이리스터가 동시에 온되는 것을 방지할 수 있는 효과가 있다.

Claims (1)

  1. 제 1GTO-싸이리스터(GTO1)와 제 2GTO-싸이리스터(GTO2)가 직렬로 연결되고, 제1 게이트제어신호에 의해 상기 제 1GTO-싸이리스터(GTO1)의 게이트를 구동하며, 제2 게이트제어신호에 의해 상기 제 2GTO-싸이리스터(GTO2)의 게이트를 구동하도록 된 인버터 암에 있어서, 상기 제 1GTO-싸이리스터(GTO1)의 게이트와 캐소드 사이에 연결되어 상기 제 1GTO-싸이리스터(GTO1)를 턴온시키기 위한 게이트신호가 인가되면 턴온되는 제1 포토커플러(PC1); 상기 제 2GTO-싸이리스터(GTO2)의 게이트와 캐소드 사이에 연결되어 상기 제 2GTO-싸이리스터(GTO2)를 턴온시키기 위한 게이트신호가 인가되면 턴온되는 제2 포토커플러(PC2); 상기 제1 게이트제어신호에 따라 상기 제 1GTO-싸이리스터(GTO1)를 구동하며, 상기 제2 포토커플러(PC2)가 턴온되면 상기 제1 게이트제어신호에 관계없이 상기 제 1GTO-싸이리스터(GTO1)를 턴오프시키도록 구동하는 제1 게이트 구동수단(10); 및 상기 제2 게이트제어신호에 따라 상기 제 2GTO-싸이리스터(GTO1)를 구동하되, 상기 제1 포토커플러(PC1)가 턴온되면 상기 제2 게이트제어신호에 관계없이 상기 제 2GTO-싸이리스터(GTO2)를 턴오프시키도록 구동하는 제2 게이트 구동수단을 구비하는 것을 특징으로 하는 인버터 암의 쇼트 방지장치.
KR2019940039180U 1994-12-30 1994-12-30 인버터 암의 쇼트 방지장치 KR0120771Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019940039180U KR0120771Y1 (ko) 1994-12-30 1994-12-30 인버터 암의 쇼트 방지장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019940039180U KR0120771Y1 (ko) 1994-12-30 1994-12-30 인버터 암의 쇼트 방지장치

Publications (2)

Publication Number Publication Date
KR960025830U KR960025830U (ko) 1996-07-22
KR0120771Y1 true KR0120771Y1 (ko) 1998-08-17

Family

ID=19405309

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019940039180U KR0120771Y1 (ko) 1994-12-30 1994-12-30 인버터 암의 쇼트 방지장치

Country Status (1)

Country Link
KR (1) KR0120771Y1 (ko)

Also Published As

Publication number Publication date
KR960025830U (ko) 1996-07-22

Similar Documents

Publication Publication Date Title
EP0243061B1 (en) Off-line switcher with battery reserve
EP0215897B1 (en) Inverter shoot-through protection circuit
KR920022640A (ko) 인버터 장치와 교류 전동기 구동 시스템
KR0120771Y1 (ko) 인버터 암의 쇼트 방지장치
US5331128A (en) Apparatus for driving microwave oven using both A.C. and D.C. current
TW334635B (en) Skew logic circuit device
JPS62141960A (ja) 故障検出装置
US5517402A (en) Inverter circuit with an improved inverter driving circuit
JP3212793B2 (ja) サイリスタ変換装置
WO2024071276A1 (ja) 保護回路および保護方法
KR102485197B1 (ko) 고전류 출력 제어회로
KR940003305B1 (ko) 조명 제어 회로
JP2666939B2 (ja) 半導体スイツチング素子の駆動回路
JP3185486B2 (ja) 共通制御装置の制御電源供給方法
SU786002A1 (ru) Оптоэлектронный переключатель
KR970002429Y1 (ko) 인버터의 파워모들파괴방지회로
KR200178121Y1 (ko) 모터구동 제어회로
KR100437029B1 (ko) 3상 유도전동기 구동시스템
JP3028018B2 (ja) Ｇｔｏサイリスタインバータのパルス駆動装置
KR19980061163A (ko) 차량의 부하구동회로
JPH09321594A (ja) 半導体素子駆動回路
JP3015496B2 (ja) パルス発生装置
KR930009221A (ko) 모터 구동 시스템의 전류제어 회로
KR960009371A (ko) 모터 구동용 에이치 브리지 구동 회로
SU1394355A1 (ru) Формирователь пр моугольных импульсов

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20090312

Year of fee payment: 12

EXPY Expiration of term