KR0118257Y1

KR0118257Y1 - 2차측 전원 오픈장치

Info

Publication number: KR0118257Y1
Application number: KR2019910017919U
Authority: KR
Inventors: 김용규
Original assignee: 이헌조; 엘지전자 주식회사
Priority date: 1991-10-25
Filing date: 1991-10-25
Publication date: 1998-06-01
Also published as: KR930009901U

Abstract

내용없음.

Description

2차측 전원 오픈장치

제 1도는 종래의 장치의 회로도,

제 2도는 본 고안에 따른 장치의 회로도,

제 3도는 신호흐름 계통도,

제 4 도의 (a) 내지 (c)는 각부분의 신호 파형도이다.

* 도면의 주요부분에 대한 부호의 설명 *

2 : 선형필터3 : 브릿지 다이오드4, 4' : 스내버단자

6 : 필터7 : 증폭기5 : PWM구동부

8 : 마이컴 전원부10 : FET 온, 오프 스위칭부

T : 트랜스D₂: 다이오드Q, Q₂: 트랜지스터

Q₃: FET

본 고안은 2차측 전원 오픈장치에 관한 것으로, 특히 트랜스의 1차측에 연결되어 있는 전계효과 트랜지스터(이하, FET라 한다.)의 소오스, 또는 게이트에 접속되어 있는 트랜지스터를 온,오프제어 시킴으로써 1차측의 전압이 2차측에 유기되지 못하도록 하여 불필요한 전력 소모를 방지토록한 것이다.

종래의 2차측 오픈장치는 제 1도에 도시되어 있다.

제 1도를 보면, 전원코드(1) 및 선형 필터(2)를 통해 AC전압 85~264V(40~60㎐)은 브릿지 다이오드(3)에 공급되어 DC전압으로 된다.

이때, 선형필터(2)는 AC전압의 노이즈 및 전원 자체의 노이즈를 제거하도록 되어 있다.

그리고, 전원코드(1)로 인가되는 AC전압은 사이파이므로 브릿지 다이오드(3)를 통과한 신호는 전파정류파형이 된다.

DC전압은 스내버단자(4)를 통해 트랜스(T)의 1차측에 인가됨과 동시에 저항(R_S)를 거쳐 PWM구동부(5)에 인가된다.

FET(Q₃)는 PWM구동부(5)에서 출력되는 신호에 의해 구동되는데, 즉 FET(Q₃)의 게이트 단자에 구형파 신호를 가해주면 FET(Q₃)을 통해 흐르기 때문에 트랜스(T)의 2차측에 전류가 유기된다.

2차측에 유기된 전원은 다시 다이오드(D1), 스내버단자(4') 및 필터(6)를 거쳐 DC전원으로 부하에 공급되는 한편, DC전원은 증폭기(7)를 통해 PWM구동부(5)에 공급된다.

이는 출력측 DC전원을 부하변동에 관계없이 공급하기 위해 피이드 백시켜 부하변동에 대처하는 FET(Q₃)의 ON/OFF비를 결정하기 위한 것이다.

그리고, FET(Q₃)는 포화영역에서 동작하는 것을 이용하였기 때문에 FET(Q₃)가 OFF된 순간에는 트랜스(T)의 2차측에 전압이 유기되지 않는다.

또한, 2차측에 증폭기(7)를 연결한 것은 출력부하 변동주파수에 응하여 그의 이득 및 위상마진을 FET(Q₃)의 지연만큼 보상하기 위한 것이다.

그러나 상기한 종래 기술에서는 전원을 사용하지 않아도 전원코드(1)를 전원 플러그에 꽂으면 트랜스(T)에 미소 전류가 흘러 불필요한 전력 낭비의 요인이 되었다.

따라서, 본 고안은 종래 기술의 문제점을 해결하기 위하여 안출한 것으로서, FET를 제어하여 트랜스의 1차측에 전류의 흐름을 개방시켜 2차측에 전류가 유도되지 않도록하여 불필요한 전력의 낭비를 방지할 수 있는 2차측 전원 오픈 장치를 제공하는 것을 그 목적으로 한다.

이하, 첨부된 도면에 의거하여 본 고안의 동작을 설명하면 다음과 같다.

본 고안에 따른 2차측 전원 오프 장치는 제 2도에 도시한 바와 같이 전원코드(1)로 인가되는 AC전원의 노이즈 및 전원 자체의 노이즈를 제거하는 선형 필터(2)와, 상기 전원코드(1)로 인가되는 AC전원을 전파 정류하는 브릿지 다이오드(3)와, 상기 브릿지 다이오드(3)를 거친 DC전압의 서지 전압을 흡수하는 스내버 단자(4)와, 상기 스내버 단자(4)를 통한 DC전압이 1차측에 가해져 2차측에 소정 전압이 유기되는 트랜스(T)와, 상기 트랜스(T) 2차측에서 다이오드(D1)를 거친 DC전압의 서지 전압을 흡수하는 스내버단자(4')와, PWM 구동부(5)의 출력신호에 의해 구동되어 트랜스(T)의 1차측에 유기되는 전압을 단속하는 FET(Q₃)와, 마이컴으로 부터의 논리 로우, 하이신호에 따라 스위칭 온,오프되어 상기 FET(Q₃)의 동작을 온,오프 제어하는 FET 온, 오프 스위칭부(10)를 포함한 구성으로 되어져 있다.

또한 상기 FET 온, 오프 스위칭부(10)는 마이컴으로 부터의 논리신호에 의하여 ON/OFF동작을 행하는 제 1트랜지스터(Q₁)와, 그 베이스가 제 1트랜지스터(Q₁)의 콜렉터에 접속되고 에미터는 PWM구동부(5)에 연결되며, 콜렉터는 FET(Q₃)이 게이트 단자에 연결되어 제 1트랜지스터(Q₁)의 출력신호에 응하여 ON/OFF스위칭 동작을 하는 제 2트랜지스터(Q₂)로 이루어져 있다.

제 2도에 도시한 본 고안에 따른 장치의 동작은 제 1도에서 서술한 종래의 장치의 동작과 같으나, FET(Q₃)의 게이트 단자에 입력되는 구형파를 단속시켜 트랜스(T)의 2차측에 전원이 유기되는 것을 차단하는 것이 다르다.

브릿지 다이오드(도시하지 않음)로 부터오는 DC전압은 저항(R_S)을 거쳐 PWM구동부(5)에 인가되면, 이에따라 PWM구동부(5)는 구형파를 출력하여 제 2트랜지스터(Q₂)에 공급한다.

이때, 제 2트랜지스터(Q₂)는 제 1트랜지스터(Q₁)으로 부터 신호를 받아야 동작을 하게된다.

따라서, 브릿지 다이오드의 DC전압이 트랜스(T)의 1차측에 공급되어도 전류의 흐름이 개방되어 2차측에 전류가 유도되지 않는다.

한편, 마이컴(도시하지 않음)으로 부터 로우, 하이 논리신호를 공급받으면 제 1트랜지스터(Q₁)는 도통되어 그의 콜렉터-에미터간이 단락상태가 된다.

그리하여 제 1트랜지스터(Q₁)의 출력신호가 제 2트랜지스터(Q₂)의 베이스에 인가되므로 제 2트랜지스터(Q₂)가 턴-온되어 PWM구동부(5)로 부터의 구형파를 통과시키게 된다.

따라서, 제 2트랜지스터(Q₂)를 통과한 구형파가 FET(Q₃)의 게이트 단자에 인가되고 이에따라 FET(Q₃)가 도통상태로 되기 때문에 트랜스(T)의 1차측의 전류가 FET(Q₃)를 통해 흐르게 되므로 1차측의 전원이 2차측에 유도된다.

또한, 상기 마이컴의 전원은 PWM구동부(5)에 연결되어 있는 마이컴 전원부(8)에서 항상 공급해주며, 이 전원도 절약하기 위해서는 스위치(SW)를 오프시켜 차단할 수가 있다.

제 3도는 신호흐름 계통도이고, 제 4도는 신호파형도로서 (a)는 트랜스(T) 1차측전압, (b)는 트랜스(T) 1차측전류, (c)는 트랜스(T) 2차측 전류 파형이다.

상술한 바와 같이, 본 고안은 트랜스의 1차측의 전원 흐름 통로를 제어하여 불필요한 전원의 낭비를 방지할 수 있는 것으로 가연제품 일체 및 SMPS전원 부분중 1차측이 2차측을 스위칭 오픈할 수 있는 모든 부분에 적용할 수 있는 것이다.

Claims

1차측 전력을 2차측으로 전달하는 트랜스(T)와,

상기 트랜스(T)의 1차측 전류를 단속하는 FET(Q₃)와,

마이컴으로부터 전달된 2차측 전위정보에 따라 상기 FET(Q₃)의 단속시간을 조절하는 펄스폭변조신호를 출력하는 PWM구동부(5)와,

상기 FET(Q₃)와 상기 PWM구동부(5) 사이에 설치되어, 마이컴으로부터의 전원 온/오프제어신호에 의해 상기 PWM구동부(5)의 FET(Q₃)제어신호를 온 또는 오프시키는 FET 온, 오프스위칭부(10)를 포함하여 구성된 것을 특징으로 하는 2차측 전원오프장치.

제 1항에 있어서,

FET 온,오프 스위칭부(10)는 마이컴으로부터의 신호에 의하여 온,오프 동작을 행하는 제 1트랜지스터(Q₁)와,

상기 제 1트랜지스터(Q₁)의 콜렉터에 그 베이스가 접속되고 에미터는 상기 PWM구동부(5)에 접속되며 콜렉터는 FET(Q₃)의 게이트에 접속되어 상기 제 1트랜지스터(Q₁)의 출력신호에 따라 ON/OFF동작을 하는 제 2트랜지스터(Q₂)를 구비하여 구성된 2차측 전원오프장치.