JPWO2022138355A5 - - Google Patents

Download PDF

Info

Publication number
JPWO2022138355A5
JPWO2022138355A5 JP2022572212A JP2022572212A JPWO2022138355A5 JP WO2022138355 A5 JPWO2022138355 A5 JP WO2022138355A5 JP 2022572212 A JP2022572212 A JP 2022572212A JP 2022572212 A JP2022572212 A JP 2022572212A JP WO2022138355 A5 JPWO2022138355 A5 JP WO2022138355A5
Authority
JP
Japan
Prior art keywords
conductor layer
layer
insulator
conductor
insulator layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022572212A
Other languages
English (en)
Other versions
JPWO2022138355A1 (ja
Filing date
Publication date
Application filed filed Critical
Priority claimed from PCT/JP2021/046177 external-priority patent/WO2022138355A1/ja
Publication of JPWO2022138355A1 publication Critical patent/JPWO2022138355A1/ja
Publication of JPWO2022138355A5 publication Critical patent/JPWO2022138355A5/ja
Pending legal-status Critical Current

Links

Images

Description

本発明の一形態に係る多層基板は、
複数の絶縁体層が上下方向に積層された構造を有している積層体と、
前記絶縁体層の上主面又は下主面に設けられており、かつ、第1信号が伝送される第1導体層と、
前記第1導体層が設けられている前記絶縁体層の前記上主面又は前記下主面と同じ前記絶縁体層の同一主面に設けられており、かつ、前記第1信号より高い周波数を有する第2信号が伝送される第2導体層と、
前記積層体に設けられており、かつ、前記上下方向に見て、前記第2導体層と重なるように、前記第1導体層及び前記第2導体層より上に設けられている、グランド導体層である上導体層と、
を備えており、
前記第2導体層の前記上下方向の厚みは、前記第1導体層の前記上下方向の厚みより小さ
前記上導体層と前記第1導体層との間隔より、前記上導体層と前記第2導体層との間隔の方が大きい
本発明の一形態に係る多層基板の製造方法は、
複数の絶縁体層が上下方向に積層された構造を有している積層体と、
前記絶縁体層の上主面又は下主面に設けられており、かつ、第1信号が伝送される第1導体層と、
前記第1導体層が設けられている前記絶縁体層の前記上主面又は前記下主面と同じ前記絶縁体層の同一主面に設けられており、かつ、前記第1信号より高い周波数を有する第2信号が伝送される第2導体層と、
前記積層体に設けられており、かつ、前記上下方向に見て、前記第2導体層と重なるように、前記第1導体層及び前記第2導体層より上に設けられている、グランド導体層である上導体層と、
を備えており、
前記第2導体層の前記上下方向の厚みは、前記第1導体層の前記上下方向の厚みより小さく、
前記上導体層と前記第1導体層との間隔より、前記上導体層と前記第2導体層との間隔の方が大きく、
前記複数の絶縁体層は、第1絶縁体層及び第2絶縁体層を含んでおり、
前記第1絶縁体層及び前記第2絶縁体層は、前記上導体層より下、かつ、前記第1導体層及び前記第2導体層より上において、互いに隣接するように上から下へとこの順に並ぶように積層されており、
前記複数の絶縁体層は、第3絶縁体層を更に含んでおり、
前記第1導体層及び前記第2導体層は、前記第3絶縁体層に設けられており、
前記第3絶縁体層の材料は、前記第1絶縁体層の材料と同じであり、
前記第2絶縁体層は、前記第1絶縁体層と前記第3絶縁体層とを接合する接着層である、多層基板の製造方法であり、
前記複数の絶縁体層の材料は熱可塑性樹脂を含んでいて、
前記上下方向の厚みの異なる前記第1導体層及び前記第2導体層が前記上主面又は前記下主面のいずれか一方に設けられた前記第3絶縁体層を準備する準備工程と、
前記第3絶縁体層を含む前記複数の絶縁体層を前記上下方向に積層した後に、前記複数の絶縁体層に加熱処理及び加圧処理を施す圧着工程と、
を備える。
また、本発明の一形態に係る多層基板の製造方法は、
複数の絶縁体層が上下方向に積層された構造を有している積層体と、
前記絶縁体層の上主面又は下主面に設けられており、かつ、第1信号が伝送される第1導体層と、
前記第1導体層が設けられている前記絶縁体層の前記上主面又は前記下主面と同じ前記絶縁体層の同一主面に設けられており、かつ、前記第1信号より高い周波数を有する第2信号が伝送される第2導体層と、
前記積層体に設けられており、かつ、前記上下方向に見て、前記第2導体層と重なるように、前記第1導体層及び前記第2導体層より上に設けられている、グランド導体層である上導体層と、
を備えており、
前記第2導体層の前記上下方向の厚みは、前記第1導体層の前記上下方向の厚みより小さく、
前記上導体層と前記第1導体層との間隔より、前記上導体層と前記第2導体層との間隔の方が大きく、
前記複数の絶縁体層は、第1絶縁体層及び第2絶縁体層を含んでおり、
前記第1絶縁体層及び前記第2絶縁体層は、前記上導体層より下、かつ、前記第1導体層及び前記第2導体層より上において、互いに隣接するように上から下へとこの順に並ぶように積層されており、
前記複数の絶縁体層は、第3絶縁体層を更に含んでおり、
前記第1導体層及び前記第2導体層は、前記第3絶縁体層に設けられており、
前記第3絶縁体層の材料は、前記第1絶縁体層の材料と同じであり、
前記第2絶縁体層は、前記第1絶縁体層と前記第3絶縁体層とを接合する接着層である、多層基板の製造方法であり、
前記上下方向の厚みの異なる前記第1導体層及び前記第2導体層が前記上主面又は前記下主面のいずれか一方に設けられた前記第3絶縁体層を準備する準備工程と、
前記第1絶縁体層、導体層が設けられていない接着層である前記第2絶縁体層、及び、前記第3絶縁体層を上から下へとこの順に並べて積層した後に、前記第1絶縁体層、前記第2絶縁体層及び前記第3絶縁体層に加熱処理及び加圧処理を施す圧着工程と、
を備える。
図1は、多層基板10の分解斜視図である。 図2は、図1のA-Aにおける多層基板10の断面図である。 図3は、多層基板10を備える電子機器1の左面図である。 図4は、多層基板10の製造時における断面図である。 図5は、多層基板10の製造時における断面図である。 図6は、多層基板10の製造時における断面図である。 図7は、多層基板10の製造時における断面図である。 図8は、多層基板10の製造時における断面図である。 は、多層基板10aの断面図である。 10は、多層基板10bの断面図である。 図11は、多層基板10cの断面図である。 図12は、多層基板10cの製造時における断面図である。 図13は、多層基板10cの製造時における断面図である。 図14は、多層基板10dの断面図である。 図15は、多層基板10eの断面図である。
(実施形態)
[多層基板10の構造]
以下に、本発明の実施形態に係る多層基板10の構造について図面を参照しながら説明する。図1は、多層基板10の分解斜視図である。なお、図1では、複数の層間接続導体の内の代表的な層間接続導体v3~v6にのみ参照符号を付した。図2は、図1のA-Aにおける多層基板10の断面図である。
第1導体層22aは、積層体12(本体)に設けられている。第1導体層22aは、複数の絶縁体層の内の絶縁体層16に設けられている。第1導体層22aは、絶縁体層16bの上主面又は下主面に設けられている。本実施形態では、第1導体層22aは、絶縁体層16bの上主面に設けられている。第1導体層22aは、線形状を有している。第1導体層22aは、前後方向に延びている。第1導体層22aには、第1信号が伝送される。第1信号は、例えば、0MHz~数十MHzの周波数を有する信号である。第1信号は、例えば、電源として機能する直流信号である。また、第1信号は、例えば、13.56MHzの周波数を有する高周波信号である。
ここで、図2に示すように、第2導体層22bの上下方向の厚みTbは、第1導体層22aの上下方向の厚みTaより小さい。厚みTaは、例えば、17μm以上35μm以下である。厚みTbは、例えば、6μm以上12μm以下である。また、第2導体層22bの上下方向の厚みTbは、上導体層24の上下方向の厚みTc及び下導体層26の上下方向の厚みTdと略等しい。すなわち、第1導体層22aの上下方向の厚みTaは、上導体層24の上下方向の厚みTc及び下導体層26の上下方向の厚みTdより大きい。第1導体層22a及び第2導体層22bが以上の構造を有することにより、第1導体層22aと上導体層24との上下方向における距離Daは、第2導体層22bと上導体層24との上下方向における距離Dbより小さい
層間接続導体v5は、信号端子28cと第2導体層22bとを電気的に接続している。具体的には、層間接続導体v5は、絶縁体層16aを上下方向に貫通している。層間接続導体v5の上端は、信号端子28cに接続されている。層間接続導体v5の下端は、第2導体層22bの前端部に接続されている。これにより、信号端子28cは、第2導体層22bと電気的に接続されている。第2信号は、信号端子28を介して、第2導体層22bに入出力する。
なお、信号端子28b,28d及び層間接続導体v4,v6は、信号端子28a,28及び層間接続導体v3,v5と前後対称な構造を有する。従って、信号端子28b,28d及び層間接続導体v4,v6の説明を省略する。
次に、図に示すように、層間接続導体v1~v6を形成する。層間接続導体v1~v6は、絶縁体層16a~16cに貫通孔を形成し、貫通孔にメッキ処理を施すことにより作製される。
最後に、絶縁体層16aの上主面及び絶縁体層16の下主面のそれぞれに保護層20a及び20bを印刷により形成する。以上の工程を経て、多層基板10が完成する。
しかしながら、多層基板10では、第2導体層22bには、第1信号より高い周波数を有する第2信号が伝送される。このような第2導体層22bでは、第2導体層22bの伝送損失を低減するために、第2導体層22bに生じる特性インピーダンスを所定の特性インピーダンス(例えば、50Ω)に近づける必要がある。そのため、第2導体層22bに生じる特性インピーダンスが所定の特性インピーダンスに近づくように、第2導体層22bの左右方向の線幅及び第2導体層22bと上導体層24との上下方向における距離Dが設計される。ここで、前記のように第1導体層22aの上下方向の厚みTa及び第2導体層22bの上下方向の厚みTbを大きくすると、第2導体層22bと上導体層24との上下方向における距離Dが設計値より小さくなってしまう。その結果、第2導体層22bと上導体層24との間に発生する容量値が設計値より大きくなり、第2導体層22bに生じる特性インピーダンスが所定の特性インピーダンスから変動する。よって、第2導体層22bに生じる伝送損失を低減することが難しい。
次に、第1導体層22(導体箔の一部)にエッチング処理を施すことにより、第2導体層22bの上下方向の厚みTbを第1導体層22aの上下方向の厚みTaより小さくする(エッチング工程)。より詳細には、第1導体層22aにマスク(図示せず)を形成する。そして、第2導体層22bにのみエッチング処理を施す。なお、第1変形例に係る多層基板10の製造方法のその他の工程は、実施形態に係る多層基板10の製造方法と同じであるので説明を省略する。第1変形例に係る多層基板10の製造方法によっても、多層基板10を得ることができる。
また、多層基板10aにおいても、第1導体層22aと上導体層24との上下方向における距離Daは、第2導体層22bと上導体層24との上下方向における距離Dbより小さい
積層体12は、絶縁体層16a(第1絶縁体層)、絶縁体層16b(第3絶縁体層)及び絶縁体層18(第2絶縁体層)を含んでいる。絶縁体層16a(第1絶縁体層)及び絶縁体層18(第2絶縁体層)は、上導体層24より下、かつ、第1導体層22a及び第2導体層22bより上において、互いに隣接するように上から下へとこの順に並ぶように積層されている。絶縁体層16bは、絶縁体層18の下に設けられている。絶縁体層16aと絶縁体層18との境界は、上導体層24の下主面と第1導体層22aの下主面及び第2導体層22bの下主面との中間に位置する。絶縁体層16b(第3絶縁体層)の材料は、絶縁体層16a(第1絶縁体層)の材料と同じである。「絶縁体層16bの材料が絶縁体層16aの材料と同じである。」とは、製造ばらつきによる誤差を許容する意味である。絶縁体層18の材料は、絶縁体層16a,16bの材料と異なる。絶縁体層18(第2絶縁体層)は、絶縁体層16a(第1絶縁体層)と絶縁体層16b(第3絶縁体層)とを接合する接着層である。また、絶縁体層18(第2絶縁体層)の誘電率は、絶縁体層16a(第1絶縁体層)の誘電率より低い。更に、絶縁体層18(第2絶縁体層)の誘電正接は、絶縁体層16a(第1絶縁体層)の誘電正接より低い。これらの条件を満足する絶縁体層18の材料は、例えば、フッ素系樹脂である。ただし、絶縁体層18の材料は、エポキシ樹脂や、アクリル樹脂等であってもよい。
第1導体層22a及び第2導体層22bは、絶縁体層16b(第3絶縁体層)に設けられている。本変形例では、第1導体層22a及び第2導体層22bは、絶縁体層16b(第3絶縁体層)の上主面に設けられている。上導体層24は、絶縁体層16a(第1絶縁体層)に設けられている。本変形例では、上導体層24は、絶縁体層16a(第1絶縁体層)の上主面に設けられている。下導体層26は、絶縁体層16b(第3絶縁体層)の下主面に設けられている。多層基板10cのその他の構造は、多層基板10と同じであるので説明を省略する。
まず、上下方向の厚みの異なる第1導体層22a及び第2導体層22bが上主面又は下主面のいずれか一方に設けられた絶縁体層16b(第3絶縁体層)を準備する(準備工程)。本変形例では、上下方向の厚みの異なる第1導体層22a及び第2導体層22bが上主面に設けられた絶縁体層16b(第3絶縁体層)を準備する。より詳細には、図12に示すように、絶縁体層16bに導体箔を形成する(導体箔準備工程)。本変形例では、絶縁体層16bの上主面及び下主面のそれぞれに銅箔122,126を張り付ける。
次に、絶縁体層16a(第1絶縁体層)、導体層が設けられていない接着層である絶縁体層18(第2絶縁体層)、及び、絶縁体層16b(第3絶縁体層)を上から下へとこの順に並べて積層する。具体的には、絶縁体層16bの上主面に接着層である絶縁体層18を形成する(接着層形成工程)。接着層形成工程では、例えば、液体状の樹脂を絶縁体層16bの上主面に塗布する。更に、絶縁体層18の上に絶縁体層16aを配置する(配置工程)。その後、絶縁体層16a(第1絶縁体層)、絶縁体層16b(第3絶縁体層)及び絶縁体層18(接着層)に加熱処理及び加圧処理を施す(圧着工程)。これにより、絶縁体層18が接着層と機能して、絶縁体層16aと絶縁体層16bとが接合される。なお、絶縁体層16aの上に更に絶縁体層を積層する場合には、接着層形成工程、配置工程及び圧着工程を繰り返す。
次に、図11に示すように、層間接続導体v1~v6を形成する。層間接続導体v1~v6は、絶縁体層16a,18,16bcに貫通孔を形成し、貫通孔にメッキ処理を施すことにより作製される。
なお、実施形態に係る多層基板10の製造方法及び第5変形例に係る多層基板10の製造方法において、メッキ工程の後にパターニング工程を行ってもよい。

Claims (20)

  1. 複数の絶縁体層が上下方向に積層された構造を有している積層体と、
    前記絶縁体層の上主面又は下主面に設けられており、かつ、第1信号が伝送される第1導体層と、
    前記第1導体層が設けられている前記絶縁体層の前記上主面又は前記下主面と同じ前記絶縁体層の同一主面に設けられており、かつ、前記第1信号より高い周波数を有する第2信号が伝送される第2導体層と、
    前記積層体に設けられており、かつ、前記上下方向に見て、前記第2導体層と重なるように、前記第1導体層及び前記第2導体層より上に設けられている、グランド導体層である上導体層と、
    を備えており、
    前記第2導体層の前記上下方向の厚みは、前記第1導体層の前記上下方向の厚みより小さ
    前記上導体層と前記第1導体層との間隔より、前記上導体層と前記第2導体層との間隔の方が大きい、
    多層基板。
  2. 前記複数の絶縁体層の一部である絶縁体層は前記第1導体層及び前記第2導体層より下方向にもあり、
    前記第1導体層及び前記第2導体層より下方向に、グランド導体層である下導体層が設けられており、
    前記上下方向から見て、前記第2導体層は前記上導体層及び前記下導体層と重なる、
    請求項1に記載の多層基板。
  3. 前記複数の絶縁体層の一部である絶縁体層は前記第1導体層及び前記第2導体層より下方向にもあり、
    前記第1導体層及び前記第2導体層は、前記複数の絶縁体層のうち2つの絶縁体層に共に接する、
    請求項1又は請求項2に記載の多層基板。
  4. 前記積層体に設けられており、かつ、前記上下方向に見て、前記第2導体層と重なるように、前記第1導体層及び前記第2導体層より下に設けられている下導体層を、
    更に備えている、
    請求項に記載の多層基板。
  5. 前記複数の絶縁体層は、第1絶縁体層及び第2絶縁体層を含んでおり、
    前記第1絶縁体層及び前記第2絶縁体層は、前記上導体層より下、かつ、前記第1導体層及び前記第2導体層より上において、互いに隣接するように上から下へとこの順に並ぶように積層されており、
    前記第2絶縁体層の誘電率は、前記第1絶縁体層の誘電率より低い、
    請求項1ないし請求項4のいずれかに記載の多層基板。
  6. 前記複数の絶縁体層は、第1絶縁体層及び第2絶縁体層を含んでおり、
    前記第1絶縁体層及び前記第2絶縁体層は、前記上導体層より下、かつ、前記第1導体層及び前記第2導体層より上において、互いに隣接するように上から下へとこの順に並ぶように積層されており、
    前記第2絶縁体層の誘電正接は、前記第1絶縁体層の誘電正接より低い、
    請求項1ないし請求項4のいずれかに記載の多層基板。
  7. 前記複数の絶縁体層は、第3絶縁体層を更に含んでおり、
    前記第1導体層及び前記第2導体層は、前記第3絶縁体層に設けられており、
    前記第3絶縁体層の材料は、前記第1絶縁体層の材料と同じであり、
    前記第2絶縁体層は、前記第1絶縁体層と前記第3絶縁体層とを接合する接着層である、
    請求項又は請求項のいずれかに記載の多層基板。
  8. 前記上導体層は、前記第1絶縁体層に設けられている、
    請求項に記載の多層基板。
  9. 前記第1導体層と前記第2導体層との間に設けられているグランド導体層を、
    更に備えている、
    請求項1ないし請求項のいずれかに記載の多層基板。
  10. 前記第1信号は、電源として機能する直流信号である、
    請求項1ないし請求項のいずれかに記載の多層基板。
  11. 前記第2導体層と前記上導体層との前記上下方向における距離は、前記第1導体層と前記上導体層との前記上下方向における距離より大きい、
    請求項1ないし請求項10のいずれかに記載の多層基板。
  12. 前記上導体層は、前記上下方向に見て、前記第1導体層と重なっている、
    請求項1ないし請求項11のいずれかに記載の多層基板。
  13. 前記上導体層は、グランド導体層である、
    請求項1ないし請求項12のいずれかに記載の多層基板。
  14. 絶縁材料を材料とする本体と、
    前記本体に設けられており、かつ、第1信号が伝送される第1導体層と、
    前記本体に設けられており、前記第1信号より高い周波数を有する第2信号が伝送される第2導体層と、
    前記本体に設けられており、かつ、上下方向に見て、前記第2導体層と重なるように、前記第1導体層及び前記第2導体層より上に設けられている上導体層と、
    を備えており、
    前記第1信号が伝送される伝送方向に直交する直交方向に見て、前記第2導体層は、前記第1導体層に重なっており、
    前記第2導体層の前記上下方向の厚みは、前記第1導体層の前記上下方向の厚みより小さい、
    多層基板。
  15. 複数の絶縁体層が上下方向に積層された構造を有している積層体と、
    前記絶縁体層の上主面又は下主面に設けられており、かつ、第1信号が伝送される第1導体層と、
    前記第1導体層が設けられている前記絶縁体層の前記上主面又は前記下主面と同じ前記絶縁体層の同一主面に設けられており、かつ、前記第1信号より高い周波数を有する第2信号が伝送される第2導体層と、
    前記積層体に設けられており、かつ、前記上下方向に見て、前記第2導体層と重なるように、前記第1導体層及び前記第2導体層より上に設けられている、グランド導体層である上導体層と、
    を備えており、
    前記第2導体層の前記上下方向の厚みは、前記第1導体層の前記上下方向の厚みより小さく、
    前記上導体層と前記第1導体層との間隔より、前記上導体層と前記第2導体層との間隔の方が大きく、
    前記複数の絶縁体層は、第1絶縁体層及び第2絶縁体層を含んでおり、
    前記第1絶縁体層及び前記第2絶縁体層は、前記上導体層より下、かつ、前記第1導体層及び前記第2導体層より上において、互いに隣接するように上から下へとこの順に並ぶように積層されており、
    前記複数の絶縁体層は、第3絶縁体層を更に含んでおり、
    前記第1導体層及び前記第2導体層は、前記第3絶縁体層に設けられており、
    前記第3絶縁体層の材料は、前記第1絶縁体層の材料と同じであり、
    前記第2絶縁体層は、前記第1絶縁体層と前記第3絶縁体層とを接合する接着層である、多層基板の製造方法であり、
    前記複数の絶縁体層の材料は熱可塑性樹脂を含んでいて、
    前記上下方向の厚みの異なる前記第1導体層及び前記第2導体層が前記上主面又は前記下主面のいずれか一方に設けられた前記第3絶縁体層を準備する準備工程と、
    前記第3絶縁体層を含む前記複数の絶縁体層を前記上下方向に積層した後に、前記複数の絶縁体層に加熱処理及び加圧処理を施す圧着工程と、
    を備える、
    多層基板の製造方法。
  16. 複数の絶縁体層が上下方向に積層された構造を有している積層体と、
    前記絶縁体層の上主面又は下主面に設けられており、かつ、第1信号が伝送される第1導体層と、
    前記第1導体層が設けられている前記絶縁体層の前記上主面又は前記下主面と同じ前記絶縁体層の同一主面に設けられており、かつ、前記第1信号より高い周波数を有する第2信号が伝送される第2導体層と、
    前記積層体に設けられており、かつ、前記上下方向に見て、前記第2導体層と重なるように、前記第1導体層及び前記第2導体層より上に設けられている、グランド導体層である上導体層と、
    を備えており、
    前記第2導体層の前記上下方向の厚みは、前記第1導体層の前記上下方向の厚みより小さく、
    前記上導体層と前記第1導体層との間隔より、前記上導体層と前記第2導体層との間隔の方が大きく、
    前記複数の絶縁体層は、第1絶縁体層及び第2絶縁体層を含んでおり、
    前記第1絶縁体層及び前記第2絶縁体層は、前記上導体層より下、かつ、前記第1導体層及び前記第2導体層より上において、互いに隣接するように上から下へとこの順に並ぶように積層されており、
    前記複数の絶縁体層は、第3絶縁体層を更に含んでおり、
    前記第1導体層及び前記第2導体層は、前記第3絶縁体層に設けられており、
    前記第3絶縁体層の材料は、前記第1絶縁体層の材料と同じであり、
    前記第2絶縁体層は、前記第1絶縁体層と前記第3絶縁体層とを接合する接着層である、多層基板の製造方法であり、
    前記上下方向の厚みの異なる前記第1導体層及び前記第2導体層が前記上主面又は前記下主面のいずれか一方に設けられた前記第3絶縁体層を準備する準備工程と、
    前記第1絶縁体層、導体層が設けられていない接着層である前記第2絶縁体層、及び、前記第3絶縁体層を上から下へとこの順に並べて積層した後に、前記第1絶縁体層、前記第2絶縁体層及び前記第3絶縁体層に加熱処理及び加圧処理を施す圧着工程と、
    を備えている、
    多層基板の製造方法。
  17. 前記準備工程は、
    導体箔を前記第3絶縁体層に形成する導体箔形成工程と、
    前記導体箔の一部にメッキ処理を施すことにより、前記第1導体層の前記上下方向の厚みを前記第2導体層の前記上下方向の厚みより大きくするメッキ工程と、
    を含んでいる、
    請求項15又は請求項16に記載の多層基板の製造方法。
  18. 前記準備工程は、
    導体箔を前記第3絶縁体層に形成する導体箔形成工程と、
    前記導体箔の一部にエッチング処理を施すことにより、前記第2導体層の上下方向の厚みを前記第1導体層の上下方向の厚みより小さくするエッチング工程と、
    を含んでいる、
    請求項15又は請求項16に記載の多層基板の製造方法。
  19. 前記準備工程では、前記上下方向の厚みの異なる前記第1導体層及び前記第2導体層を前記第3絶縁体層の前記上主面又は前記下主面のいずれかに貼り付ける、
    請求項15又は請求項16のいずれかに記載の多層基板の製造方法。
  20. 前記多層基板は、
    前記積層体に設けられており、かつ、前記上下方向に見て、前記第2導体層と重なるように、前記第1導体層及び前記第2導体層より上に設けられている前記上導体層と、
    を備えており、
    前記第2導体層の前記上下方向の厚みは、前記第1導体層の前記上下方向の厚みより小さい、
    請求項15ないし請求項19のいずれかに記載の多層基板の製造方法。
JP2022572212A 2020-12-24 2021-12-15 Pending JPWO2022138355A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020214600 2020-12-24
PCT/JP2021/046177 WO2022138355A1 (ja) 2020-12-24 2021-12-15 多層基板及び多層基板の製造方法

Publications (2)

Publication Number Publication Date
JPWO2022138355A1 JPWO2022138355A1 (ja) 2022-06-30
JPWO2022138355A5 true JPWO2022138355A5 (ja) 2023-08-22

Family

ID=82159094

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022572212A Pending JPWO2022138355A1 (ja) 2020-12-24 2021-12-15

Country Status (4)

Country Link
US (1) US20230318160A1 (ja)
JP (1) JPWO2022138355A1 (ja)
CN (1) CN219626872U (ja)
WO (1) WO2022138355A1 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02109390A (ja) * 1988-10-18 1990-04-23 Furukawa Electric Co Ltd:The 高密度フレキシブルプリント回路基板
JPH09199816A (ja) * 1996-01-16 1997-07-31 Sumitomo Wiring Syst Ltd フレキシブルプリント基板およびその製造方法
JP2003133660A (ja) * 2001-10-19 2003-05-09 G Tekku:Kk 電源用と信号用回路が複合されたフレキシブルプリント配線板
US10471682B2 (en) * 2014-09-24 2019-11-12 Toagosei Co., Ltd. Adhesive composition and laminate with adhesive layer using same

Similar Documents

Publication Publication Date Title
US9960512B2 (en) Flexible circuit board and device
US9668353B2 (en) Electronic component with built-in capacitor
JP6183553B2 (ja) 伝送線路部材
US9673501B2 (en) Laminated flat cable and method for producing same
US10219367B2 (en) Multilayer resin substrate, and method of manufacturing multilayer resin substrate
US9059493B2 (en) High-frequency signal line and electronic device
CN210576370U (zh) 耦合器
WO2013114975A1 (ja) 高周波信号伝送線路及び電子機器
JPWO2019082714A1 (ja) 多層基板、インターポーザおよび電子機器
JP6344476B2 (ja) 多層回路基板
US9318786B2 (en) High-frequency signal line and electronic device
JPWO2022138355A5 (ja)
JP6555417B2 (ja) 多層基板及び多層基板の製造方法
JP2015149337A (ja) 多層基板およびその製造方法
JP6870751B2 (ja) インターポーザおよび電子機器
JP2017123421A (ja) 配線基板及び電子機器
WO2022138355A1 (ja) 多層基板及び多層基板の製造方法
CN219718562U (zh) 多层基板以及电子设备
JP6197954B2 (ja) 部品内蔵基板および部品内蔵基板の製造方法
JP7480861B2 (ja) 積層基板および積層基板の製造方法
CN217405406U (zh) 多层基板
CN221354668U (zh) 多层基板
WO2022270294A1 (ja) 多層基板、多層基板モジュール及び電子機器
WO2019240000A1 (ja) 電気素子の製造方法、電気素子、および電気素子の実装構造
WO2014103510A1 (ja) 多層基板及びその製造方法