JPWO2020250405A1 - 部品内蔵基板、及び部品内蔵基板の製造方法 - Google Patents

部品内蔵基板、及び部品内蔵基板の製造方法 Download PDF

Info

Publication number
JPWO2020250405A1
JPWO2020250405A1 JP2019569846A JP2019569846A JPWO2020250405A1 JP WO2020250405 A1 JPWO2020250405 A1 JP WO2020250405A1 JP 2019569846 A JP2019569846 A JP 2019569846A JP 2019569846 A JP2019569846 A JP 2019569846A JP WO2020250405 A1 JPWO2020250405 A1 JP WO2020250405A1
Authority
JP
Japan
Prior art keywords
component
metal piece
electronic component
embedded substrate
electrode terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019569846A
Other languages
English (en)
Other versions
JP6716045B1 (ja
Inventor
松本　徹
徹 松本
正勝 石原
正勝 石原
保明 関
保明 関
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meiko Co Ltd
Original Assignee
Meiko Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meiko Co Ltd filed Critical Meiko Co Ltd
Application granted granted Critical
Publication of JP6716045B1 publication Critical patent/JP6716045B1/ja
Publication of JPWO2020250405A1 publication Critical patent/JPWO2020250405A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

部品内蔵基板１は、貫通孔１５が形成された第１部分基板１０と、貫通孔１５に固定された金属片１６と、金属片１６と接する第１電極端子２２が第１面２１に設けられ、第１面２１と反対側の第２面２３に第２電極端子２４が設けられた電子部品２０と、電子部品２０を埋設する第２絶縁層４１を含む第２部分基板４０と、を備える。

Description

本発明は、部品内蔵基板、及び部品内蔵基板の製造方法に関する。
発熱部品が実装されるプリント配線基板は、例えば特許文献１及び２の従来技術として開示されているように、基板に放熱機構が備えられるのが一般的である。より具体的には、これらの従来技術は、基板を貫通するように設けられた伝熱部材を挟むように、基板の両面に発熱部品とヒートシンクとをそれぞれ設けて構成されている。これにより、基板の一方の面に実装された発熱部品が発する熱は、伝熱部材を介して基板の他方の面に配置されたヒートシンクに伝えられて放熱されることになる。このとき、発熱部品とヒートシンクとの間で放熱経路を形成する伝熱部材は、例えば銅の塊からなる金属片として形成されることにより、複数のサーマルビアが形成される場合と比較して放熱経路の断面積を確保しやすく、発熱部品の発熱量が比較的大きい場合にも効率的に放熱することができる。
ここで、特許文献１の従来技術に係る電子部品は、基板との接触面とは反対側の面に電極端子を備え、基板表面に形成された導電パターンに対して当該電極端子がボンディングワイヤで接続されている。また、特許文献２の従来技術に係る電子部品は、基板との接触面側に形成された電極端子が、基板表面に形成された導電パターンに対して半田により接続されている。すなわち、基板表面に実装される電子部品は、電極端子がいずれの面に形成されていても、上記のような伝熱部材を介する放熱機構を導入することができる。
ところで、上記のような発熱部品のうち、インバータやコンバータなどの電子部品は、近年のスイッチング速度の向上に伴い薄型化が進行している。このため、当該電子部品をプリント配線基板に内蔵することができれば、従来の部品内蔵基板と同様に、実装面積を節約して基板を小型化することができる他、配線長を短縮することにより配線抵抗やリアクタンス成分の影響を軽減して電気性能を向上させることができる。
特許第３９２２６４２号公報 特許第５５４６７７８号公報
しかしながら、従来の部品内蔵基板においては、電子部品の電極端子と基板に形成された導電パターンとが導通ビアにより接続されるのが一般的であり、電極端子が両面に形成された電子部品を基板に内蔵する場合には、電子部品の両面に導通ビアを形成しなければならず、金属片を使用して効率的に放熱する放熱機構を導入することができなかった。また、基板の表面と内蔵部品とを接続する複数のサーマルビアを密集させて形成したとしても、やはり放熱経路の断面積の限界により効率的な放熱が制限されてしまうことになる。
本発明は、このような状況に鑑みてなされたものであり、その目的とするところは、両面に電極端子が形成された電子部品を内蔵する場合であっても、放熱特性を向上させることができる部品内蔵基板、及び部品内蔵基板の製造方法を提供することにある。
＜本発明の第１の態様＞
本発明の第１の態様は、貫通孔が形成された第１部分基板と、前記貫通孔に固定された金属片と、前記金属片と接する第１電極端子が第１面に設けられ、前記第１面と反対側の第２面に第２電極端子が設けられた電子部品と、前記電子部品を埋設する絶縁層を含む第２部分基板と、を備える部品内蔵基板である。
部品内蔵基板は、第１電極端子及び第２電極端子が両面に設けられた電子部品を内蔵している。ここで、電子部品は、第１面に形成された第１電極端子が金属片に接することにより当該金属片を介して回路に実装されると共に、金属片との境界面を部品内蔵基板の内部に有しながら基板表面への放熱経路が確保されることになる。
このとき、当該放熱経路は、複数のサーマルビアを密集して形成する従来の放熱機構と比較して断面積を大きく設定することができ、効率的な放熱が可能になる。従って、本発明の第１の態様に係る部品内蔵基板によれば、両面に電極端子が形成された電子部品を内蔵する場合であっても、放熱特性を向上させることができる。
＜本発明の第２の態様＞
本発明の第２の態様は、上記した本発明の第１の態様において、前記金属片は、前記貫通孔の内側面との互いの応力により前記貫通孔に固定されている、部品内蔵基板である。
本発明の第２の態様に係る部品内蔵基板によれば、第１部分基板の貫通孔に対する金属片の固定において、接着剤や半田等の材料を別途設ける必要がないため、当該材料の使用に伴うコスト上昇と導電性及び熱伝導性の低下とを防止することができる。特に、貫通孔に対して金属片を半田で固定するときには、半田の溶融開始温度等を適切に設定しない限り、先の工程及び後の工程において部品内蔵基板の他の部分に使用される半田が例えばリフロー処理の加熱により溶融し、半田による接続部分の導電性を低下させてしまう虞が生じる。これに対し、本発明の第２の態様に係る部品内蔵基板によれば、半田の溶融開始温度等を設定せずとも、貫通孔に金属片を固定することができる。
＜本発明の第３の態様＞
本発明の第３の態様は、上記した本発明の第１又は２の態様において、前記金属片は、前記電子部品における前記第１面の全体が接する形状である、部品内蔵基板である。
本発明の第３の態様に係る部品内蔵基板によれば、電子部品における第１面の全体が金属片を介した放熱経路として構成することができるため、発熱量が比較的多い電子部品に対しても効率的に放熱することができる。また、本発明の第３の態様に係る部品内蔵基板によれば、薄型化されることにより部品内蔵基板の反りに対して脆弱な電子部品を内蔵する場合であっても、金属片により電子部品が保護される他、部品内蔵基板の反りが抑制されるため導通ビアが剥離する虞を低減することができる。
＜本発明の第４の態様＞
本発明の第４の態様は、上記した本発明の第１乃至３のいずれかの態様において、前記電子部品の前記第１電極端子と前記金属片との接触面に導電性ペーストが塗布されている、部品内蔵基板である。
本発明の第４の態様に係る部品内蔵基板によれば、導電性ペーストにより第１電極端子と金属片との電気的及び熱的な接続状態を良好に保つことができる。
＜本発明の第５の態様＞
本発明の第５の態様は、上記した本発明の第１乃至４のいずれかの態様において、前記絶縁層を貫通して前記電子部品の前記第２電極端子に接続される導通ビアを含み、前記導通ビアに接するように表面実装部品が配設されている、部品内蔵基板である。
本発明の第５の態様に係る部品内蔵基板によれば、電子部品の第２電極端子と表面実装部品とが導通ビアを介して直接接続されている。このため、両者の間の配線長が導通ビアの高さだけに抑えられるため、配線抵抗やリアクタンス成分の影響を軽減して電気特性を向上させることができる。
＜本発明の第６の態様＞
本発明の第６の態様は、第１面に第１電極端子が設けられ、前記第１面と反対側の第２面に第２電極端子が設けられた電子部品を内蔵する部品内蔵基板の製造方法であって、第１部分基板に貫通孔を形成する貫通孔形成工程と、金属片を前記貫通孔に固定する金属片固定工程と、前記金属片と前記第１電極端子とが接するように前記電子部品を設置する部品設置工程と、前記電子部品を絶縁層で埋設する第２部分基板を形成する部品埋設工程と、を含む、部品内蔵基板の製造方法である。
本発明の第６の態様に係る部品内蔵基板の製造方法によれば、第１部分基板の貫通孔に金属片を固定し、当該金属片と第１電極端子とが接するように電子部品を設置した上で、第２部分基板の絶縁層で電子部品を埋設している。そして、部品内蔵基板に内蔵された電子部品は、第１面に形成された第１電極端子が金属片に接することにより当該金属片を介して回路に実装されると共に、金属片との境界面を部品内蔵基板の内部に有しながら基板表面への放熱経路が確保されることになる。
このとき、当該放熱経路は、複数のサーマルビアを密集して形成する従来の放熱機構と比較して断面積を大きく設定することができ、効率的な放熱が可能になる。従って、本発明の第６の態様によれば、両面に電極端子が形成された電子部品を内蔵する場合であっても、放熱特性を向上させることができる部品内蔵基板を製造することができる。
＜本発明の第７の態様＞
本発明の第７の態様は、上記した本発明の第６の態様において、前記金属片固定工程においては、前記貫通孔の内側面と前記金属片との互いの応力により前記金属片を前記貫通孔に固定する、部品内蔵基板の製造方法である。
本発明の第７の態様に係る部品内蔵基板の製造方法によれば、第１部分基板の貫通孔に対する金属片の固定において、接着剤や半田等の材料を別途設ける必要がないため、当該材料の使用に伴うコスト上昇と導電性及び熱伝導性の低下とを防止することができる。特に、貫通孔に対して金属片を半田で固定するときには、半田の溶融開始温度等を適切に設定しない限り、先の工程及び後の工程において部品内蔵基板の他の部分に使用される半田が例えばリフロー処理の加熱により溶融し、半田による接続部分の導電性を低下させてしまう虞が生じる。これに対し、本発明の第７の態様によれば、半田の溶融開始温度等を設定せずとも、貫通孔に金属片を固定することができる部品内蔵基板を製造することができる。
＜本発明の第８の態様＞
本発明の第８の態様は、上記した本発明の第６又は７の態様において、前記金属片固定工程においては、前記電子部品における前記第１面の全体が前記金属片に接するように前記金属片の形状が設定される、部品内蔵基板の製造方法である。
本発明の第８の態様によれば、電子部品における第１面の全体が金属片を介した放熱経路として構成することができるため、発熱量が比較的多い電子部品に対しても効率的に放熱することができる部品内蔵基板を製造することができる。また、本発明の第８の態様によれば、薄型化されることにより部品内蔵基板の反りに対して脆弱な電子部品を内蔵する場合であっても、金属片により電子部品が保護される他、部品内蔵基板の反りが抑制されるため導通ビアが抜ける虞を低減することができる部品内蔵基板を製造することができる。
＜本発明の第９の態様＞
本発明の第９の態様は、上記した本発明の第６乃至８のいずれかの態様において、前記部品設置工程においては、前記電子部品の前記第１電極端子と前記金属片との接触面に導電性ペーストを塗布する、部品内蔵基板の製造方法である。
本発明の第９の態様によれば、導電性ペーストにより第１電極端子と金属片との電気的及び熱的な接続状態を良好に保つことができる部品内蔵基板を製造することができる。
＜本発明の第１０の態様＞
本発明の第１０の態様は、上記した本発明の第６乃至９のいずれかの態様において、前記絶縁層を貫通して前記電子部品の前記第２電極端子に接続される導通ビアを形成し、前記導通ビアに接するように表面実装部品を配設する表面実装工程を含む、部品内蔵基板の製造方法である。
本発明の第１０の態様によれば、電子部品の第２電極端子と表面実装部品とが導通ビアを介して直接接続されているため、両者の間の配線長が導通ビアの高さだけに抑えられ、配線抵抗やリアクタンス成分の影響を軽減して電気特性を向上させることができる部品内蔵基板を製造することができる。
本発明によれば、両面に電極端子が形成された電子部品を内蔵する場合であっても、放熱特性を向上させることができる部品内蔵基板、及び部品内蔵基板の製造方法を提供することができる。
本発明の第１実施形態に係る貫通孔形成工程を表す断面図である。 本発明の第１実施形態に係る金属片固定工程を表す断面図である。 本発明の第１実施形態に係る部品設置工程を表す断面図である。 本発明の第１実施形態に係る部品埋設工程を表す断面図である。 本発明の第１実施形態に係るビア形成工程を表す断面図である。 本発明の第１実施形態に係るパターニング工程を表す断面図である。 本発明の第１実施形態に係る表面実装工程を表す断面図である。 本発明の第２実施形態に係る部品内蔵基板の断面図である。 本発明の第３実施形態に係る部品内蔵基板の断面図である。 本発明の第４実施形態に係る部品設置工程を表す断面図である。 本発明の第４実施形態に係る部品内蔵基板の断面図である。
以下、図面を参照し、本発明の実施の形態について詳細に説明する。尚、本発明は以下に説明する内容に限定されるものではなく、その要旨を変更しない範囲において任意に変更して実施することが可能である。また、実施の形態の説明に用いる図面は、いずれも構成部材を模式的に示すものであって、理解を深めるべく部分的な強調、拡大、縮小、または省略などを行っており、構成部材の縮尺や形状等を正確に表すものとはなっていない場合がある。
＜第１実施形態＞
以下において、図１乃至７を参照しつつ、本発明の第１実施形態に係る部品内蔵基板１の製造方法及び製造される部品内蔵基板１について詳細に説明する。完成形としての部品内蔵基板１は、図７において後述するように、両面に電極が形成された発熱部品としての電子部品２０を内蔵しつつ、電子部品２０を効率的に放熱させる放熱機構が設けられると共に、当該電極と導通する表面実装部品６０〜６２が実装されている。部品内蔵基板１は、例えば、携帯電話、ノートパソコン、デジタルカメラ等の電子機器や、各種の車載機器における制御装置など、様々な用途に利用することができる。
本発明の第１実施形態に係る部品内蔵基板１の製造方法は、貫通孔形成工程、金属片固定工程、部品設置工程、部品埋設工程、ビア形成工程、パターニング工程、及び表面実装工程を含む。
図１は、本発明の第１実施形態に係る貫通孔形成工程を表す断面図である。まず、貫通孔形成工程では、部品内蔵基板１を製造するためのベースとなる第１部分基板１０を準備し、第１部分基板１０に貫通孔１５を形成する。ここで、本実施形態における第１部分基板１０は、第１導電層１１、第１内層パターン１２、第２内層パターン１３、及び第１絶縁層１４を含む。
より具体的には、第１部分基板１０は、一方の面に第１導電層１１が設けられると共に、他方の面に第１内層パターン１２が設けられ、これらの間に複数の第２内層パターン１３が形成されている。第１導電層１１、第１内層パターン１２、及び第２内層パターン１３は、パターニング処理が施されることにより回路パターンとなる金属層であり、第１絶縁層１４により互いに絶縁されている。ただし、それぞれの金属層は、全体として回路が構成されるよう、図示しないビア等で部分的に接続されている。また、第１絶縁層１４は、絶縁性を有する樹脂材料からなり、剛性を有するコア基材を含んでもよく、製造工程における加熱時に流動性を有するプリプレグを含んでもよい。
そして、第１部分基板１０は、貫通孔形成工程において、後の工程で設置される電子部品２０に対応する位置、大きさ、形状の貫通孔１５が形成される。本実施形態においては、円柱形状を有する貫通孔１５が形成されるものとして説明する。電子部品２０と貫通孔１５との関係については詳細を後述する。
尚、第１内層パターン１２及び第２内層パターン１３は、本発明において必須の構成部材ではない。また、第２内層パターン１３の数についても部品内蔵基板１の仕様に応じて適宜変更することができる。そして、第１内層パターン１２及び第２内層パターン１３が形成される場合には、第１部分基板１０が準備される段階でパターニング処理が施されている。更に、本実施形態においては、第１部分基板１０の貫通孔１５は、その内側面に銅によるめっき処理が施されているが、当該めっき処理についても必須ではない。
図２は、本発明の第１実施形態に係る金属片固定工程を表す断面図である。金属片１６は、導電性及び熱伝導性を有する金属からなり、例えば銅の塊である。すなわち、金属片１６は、所謂銅インレイ、銅コイン、又は銅ピンと呼ばれる伝熱部材である。
金属片固定工程においては、第１部分基板１０に形成された上記の貫通孔１５を埋めるように金属片１６が固定される。
ここで、金属片１６は、第１部分基板１０の貫通孔１５に対して、例えば圧入法やカシメ法により固定することができる。より具体的には、圧入法は、貫通孔１５の内径よりも僅かに大きく第１部分基板１０の厚みと同じ高さを有する金属片１６を、例えばプレス機で貫通孔１５に押し込むことにより、貫通孔１５を金属片１６で埋めるように固定する方法である。また、カシメ法は、貫通孔１５の内径よりも僅かに小さく第１部分基板１０の厚みよりも高さが有る金属片１６を貫通孔１５に配置し、例えばプレス機で金属片１６を押圧して変形させることにより、貫通孔１５を金属片１６で埋めるように固定する方法である。
そして、本実施形態における金属片固定工程においては、圧入法やカシメ法のいずれの方法であっても、金属片１６を貫通孔１５の内側面との互いの応力により貫通孔１５に固定するため、接着剤や半田等の材料を別途設ける必要がない。
続いて、部品内蔵基板１に内蔵される電子部品２０を上記の第１部分基板１０に設置する部品設置工程について説明する。図３は、本発明の第１実施形態に係る部品設置工程を表す断面図である。
ここで、本実施形態に係る電子部品２０は、部品内蔵基板１の厚みよりも薄い板状であり、例えばインバータやコンバータ等に使用される所謂パワーＭＯＳＦＥＴである。パワーＭＯＳＦＥＴは、通常のＭＯＳＦＥＴと比較して、スイッチング速度や変換効率が良好である反面、大電流を扱う部品であるため動作に伴う発熱への対処が課題となる。
また、本実施形態に係る電子部品２０は、第１面２１において第１電極端子２２が設けられ、第１面２１と反対側の第２面２３において２つの第２電極端子２４が設けられている。より詳しくは、第１電極端子２２は、パワーＭＯＳＦＥＴのドレイン端子として電子部品２０の第１面２１の全体を構成している。また、２つの第２電極端子２４は、それぞれパワーＭＯＳＦＥＴのソース端子及びゲート端子として電子部品２０の第２面２３の一部を構成している。尚、電子部品２０の各電極端子は、電子部品２０の種類に応じて数量や配置、形状が異なってもよい。
そして、部品設置工程においては、電子部品２０は、第１部分基板１０の他方の面、すなわち第１内層パターン１２が形成された面において、金属片１６と第１電極端子２２とが接するように金属片１６に設置される。
また、電子部品２０の第１電極端子２２と金属片１６との接触面に、例えば導電性接着剤や半田等のペースト状材料からなる導電性ペースト３０を塗布するのが好適である。これにより、電子部品２０と金属片１６との間に部分的に僅かな隙間が存在する場合であっても、導電性ペースト３０で当該隙間を埋めることができ、第１電極端子２２と金属片１６との電気的な接続状態を良好に保つことができるほか、電子部品２０が発する熱を金属片１６へ効率的に伝えることができる。
このとき、導電性ペースト３０は、電子部品２０と金属片１６とを乖離させる１つの層を形成するのではなく、あくまでも電子部品２０と金属片１６との間に局所的に生じ得る僅かな隙間を埋めるものである。このため、導電性ペースト３０は、電子部品２０と金属片１６との間において最大でも数１０μｍ以下の幅に抑えられる。このため、導電性ペースト３０が例えば銅（熱伝導率：約４００Ｗ／ｍ・Ｋ）よりも熱伝導率が低い半田（主成分であるＳｎの熱伝導率：約５０Ｗ／ｍ・Ｋ）からなる場合であっても、電子部品２０から金属片１６への熱伝導が抑制される影響を最小限に留めることができる。
また、金属片１６は、電子部品２０の放熱経路を構成することから、当該放熱経路の断面積が大きいことが好ましい。本実施形態における金属片１６は、電子部品２０における第１面２１の全体が接するように、その大きさを含めた形状が設定されている。より具体的には、円柱形状を有する本実施形態の金属片１６は、第１部分基板１０の貫通孔１５と共に、電子部品２０よりも水平方向の寸法が大きくなるよう形成されている。つまり、貫通孔１５及び金属片１６は、部品内蔵基板１を平面視した場合に、金属片１６の輪郭が電子部品２０の輪郭を囲むように、その位置、大きさ、形状が設定されている。
電子部品２０が第１部分基板１０に設置されると、次に、電子部品２０を埋設するように第２部分基板４０を形成する部品埋設工程が行われる。図４は、本発明の第１実施形態に係る部品埋設工程を表す断面図である。
より具体的には、部品埋設工程においては、電子部品２０を第２絶縁層４１で埋設しつつ第２絶縁層４１の表面に第２導電層４２を設けて第２部分基板４０を形成する。このとき、第２絶縁層４１は、熱可塑性樹脂又は熱硬化性樹脂を用いた積層成型で構成することができる。また、第２絶縁層４１は、補強材としてのガラスクロスを含むプリプレグであってもよく、又はガラスクロスを含まない樹脂シートであってもよく、更には電子部品２０を避ける位置に図示しない回路パターンを別途含んでもよい。
第２絶縁層４１が形成されると、電子部品２０の第２電極端子２４に導通ビア５０を形成するビア形成工程が行われる。図５は、本発明の第１実施形態に係るビア形成工程を表す断面図である。
ビア形成工程においては、第２部分基板４０の第２導電層４２から電子部品２０の第２電極端子２４に向けて、両者を導通する導通ビア５０が形成される。例えば、第２電極端子２４の直上における第２導電層４２の位置から第２電極端子２４へレーザ加工により穴を開け、当該穴に銅めっきを充填することにより、第２導電層４２と第２電極端子２４とを導通させる導通ビア５０を形成することができる。
導通ビア５０が形成されると、第１部分基板１０の第１導電層１１、及び第２部分基板４０の第２導電層４２をパターニングするパターニング工程が行われる。図６は、本発明の第１実施形態に係るパターニング工程を表す断面図である。
パターニング工程においては、部品内蔵基板１の両面における外層回路を形成するため、第１導電層１１及び第２導電層４２において回路が形成されない部分の金属層がエッチング処理により取り除かれる。ここで、パターニング後の第１導電層１１及び第２導電層４２の絶縁すべき部分においては、ソルダーレジストにより被覆されてもよい。
そして、パターニング工程を経た第１導電層１１及び第２導電層４２に対して、表面実装部品６０〜６２及びヒートシンク７０を実装する表面実装工程が行われる。図７は、本発明の第１実施形態に係る表面実装工程を表す断面図である。
表面実装工程においては、部品内蔵基板１の外層回路に設けられる複数の部品が第１導電層１１及び第２導電層４２のそれぞれに実装される。本実施形態においては、電子部品２０の第１電極端子２２、及び２つの第２電極端子２４がそれぞれ導通される部品を表面実装部品６０〜６２として示している。
ここで、表面実装部品６０〜６２は、その種類に応じて様々な形状を取り得るが、本実施形態においては、いずれも部品本体の両端部を電極が覆う形状を有するものとして例示している。そして、図７に示す部品内蔵基板１においては、表面実装部品６０及び６１は、それぞれの電極を導通ビア５０に接するように配設され、例えば半田を用いた公知のリフロー工程により実装される。さらに、図７に示す部品内蔵基板１においては、表面実装部品６２は、金属片１６と導通する第１導電層１１の回路上に、同じく半田を用いた公知のリフロー工程により実装される。
また、部品内蔵基板１の第１導電層１１が形成された面においては、金属片１６を覆うようにヒートシンク７０が設けられる。ヒートシンク７０は、第１導電層１１における金属片１６の表面を含む位置において熱伝導性を有する接着剤により取り付けることができる。このとき、金属片１６とヒートシンク７０と間を絶縁する必要がある場合には、絶縁性を有する接着剤が採用される。そして、上記の一連の製造工程により、図７に示す部品内蔵基板１が完成する。
以上のように、本発明に係る部品内蔵基板１は、内蔵される電子部品２０の両面にそれぞれ設けられた第１電極端子２２及び第２電極端子２４のそれぞれが、部品内蔵基板１の外層パターンとしての第１導電層１１及び第２導電層４２に対して導通されることで導電路が確保されることになる。このとき、電子部品２０は、両面のそれぞれに導電路が形成されているにも拘らず、第１面２１から金属片１６を介して第１導電層１１に至る放熱経路も併せて形成されていることになるため、金属片１６の断面積に応じた効率的な放熱が可能になる。従って、本発明に係る部品内蔵基板１によれば、両面に電極端子が形成された電子部品２０を内蔵する場合であっても、放熱特性を向上させることができる。
ここで、金属片固定工程において、仮に第１部分基板１０の貫通孔１５に対して金属片１６を半田で固定するときには、半田の溶融開始温度等を適切に設定しない限り、先の工程及び後の工程において部品内蔵基板１の他の部分に使用される半田が例えばリフロー処理の加熱により溶融し、半田による接続部分の導電性を低下させてしまう虞が生じる。これに対し、本発明に係る部品内蔵基板１によれば、例えばプレス機により金属片と貫通孔とが互いの応力により固定されている。このため、部品内蔵基板１は、接着剤や半田等の材料を別途設ける必要がなく、当該材料の使用に伴うコスト上昇と導電性及び熱伝導性の低下とを防止することができる他、半田の溶融開始温度等を設定せずとも貫通孔１５に金属片１６を固定することができる。
また、本発明に係る部品内蔵基板１は、電子部品２０における第１面２１の全体が金属片１６に接するように、金属片１６の形状が設定されている。このため、電子部品２０における第１面２１の全体が金属片１６を介した放熱経路として構成され、発熱量が比較的多い電子部品２０に対しても効率的に放熱することができる。また、本発明に係る部品内蔵基板１によれば、薄型化されることにより部品内蔵基板１の反りに対して脆弱な電子部品２０を内蔵する場合であっても、金属片１６により曲がり応力に対して補強され、電子部品２０のクラックなどを防止できる他、部品内蔵基板の反りが抑制されるため導通ビアが剥離する虞を低減することができる。
更に、本発明に係る部品内蔵基板１は、電子部品２０の第１電極端子２２と金属片１６との接触面に導電性ペースト３０が塗布されることにより、第１電極端子２２と金属片１６との電気的及び熱的な接続状態を良好に保つことができる。
そして、本発明に係る部品内蔵基板１は、電子部品２０の第２電極端子２４と導通する表面実装部品６０、６１が導通ビア５０に接するように配設されているため、両者の間の配線長が導通ビア５０の高さだけに抑えられ、配線抵抗やリアクタンス成分の影響を軽減して電気性能を向上させることができる。
＜第２実施形態＞
次に、本発明の第２実施形態について説明する。第２実施形態に係る部品内蔵基板２は、上記した第１実施形態の部品内蔵基板１における第１導電層１１の構成が第１実施形態と異なる。以下、第１実施形態と異なる部分について説明することとし、第１実施形態と共通する構成要素については、同じ符号を付して詳細な説明を省略する。
図８は、本発明の第２実施形態に係る部品内蔵基板２の断面図である。第２実施形態に係る部品内蔵基板２は、第１実施形態において説明したパターニング工程（図６）より前に、第１導電層１１の表面に対して銅によるメッキ加工を施すことにより、第１導電層１１の厚みを増加させている。
これにより、部品内蔵基板２は、図８において破線楕円ＤＥで示すように、金属片１６とヒートシンク７０と間に第１導電層１１の一部が形成され、金属片１６と第１導電層１１との電気伝導性が向上する。これにより、電子部品２０から金属片１６及び第１導電層１１を介して表面実装部品６２へ至る導電路は、電子部品２０が比較的大きな電流を扱う部品であったとしても、導電性が良好で充分な断面積を確保することができる。
＜第３実施形態＞
次に、本発明の第３実施形態について説明する。第３実施形態に係る部品内蔵基板３は、上記した第１実施形態の部品内蔵基板１における第２部分基板４０と表面実装部品６０、６１との間に第３部分基板８０が形成されている点で第１実施形態と異なる。以下、第１実施形態と異なる部分について説明することとし、第１実施形態と共通する構成要素については、同じ符号を付して詳細な説明を省略する。
図９は、本発明の第３実施形態に係る部品内蔵基板３の断面図である。第３実施形態に係る部品内蔵基板３は、第１実施形態において説明したパターニング工程（図６）と表面実装工程（図７）との間のタイミングにおいて、第３部分基板８０が追加される。
第３部分基板８０は、第２部分基板４０の第２導電層４２に対して第３絶縁層８１、及び第３導電層８２を積層することで、第２部分基板４０と同様の材料及び工程により形成することができる。そして、第３導電層８２を部品内蔵基板３の外層回路として、表面実装部品６０及び６１を実装する。
このとき、図９に示すように、表面実装部品６０と電子部品２０とを導通させる２つの導通ビア５０のように、互いの位置をずらして配置することができるため、表面実装部品６０の配置を含む回路構成の自由度を向上させることができる。また、表面実装部品６１と電子部品２０とを導通させる２つの導通ビア５０のように、互いの位置を合わせて直線上に配置することにより、第３部分基板８０の追加で導電層を増加させながらも、表面実装部品６１と電子部品２０との配線長の増加を最小限に抑制することができる。
＜第４実施形態＞
次に、本発明の第４実施形態について説明する。第４実施形態に係る部品内蔵基板４は、上記した第１実施形態の部品内蔵基板１における電子部品２０及び金属片１６の形状が第１実施形態と異なる。以下、第１実施形態と異なる部分について説明することとし、第１実施形態と共通する構成要素については、同じ符号を付して詳細な説明を省略する。
図１０は、本発明の第４実施形態に係る部品設置工程を表す断面図である。第４実施形態に係る部品内蔵基板４の電子部品２０´は、第１面２１の表面から突出するように第１電極端子２２´が設けられ、第２面２３の表面から突出するように２つの第２電極端子２４´が設けられている。
第４実施形態に係る金属片１６´は、電子部品２０´が設置される表面において、第１電極端子２２´に嵌合する凹部１６ａが形成されている。凹部１６ａは、上記した金属片固定工程において形成される。すなわち、金属片１６´は、例えば圧入法が採用される場合には予め凹部１６ａが形成された金属片１６´を第１部分基板１０の貫通孔１５に押し込むことにより形成され、カシメ法が採用される場合には電子部品２０´の第１面２１と略同一形状のプレス治具により押圧されて形成される。
ここで、電子部品２０´を金属片１６´に設置する際には、上記した第１実施形態における部品設置工程と同様に、両者の接触面に導電性ペースト３０を塗布してもよい。
図１１は、本発明の第４実施形態に係る部品内蔵基板４の断面図である。図１１に示されるように、電子部品２０´の第１電極端子２２´が第１面２１から突出する形状であったとしても、金属片１６´に凹部１６ａを設けることにより、電子部品２０´の第１面２１の全体が第１電極端子２２´を含めて金属片１６´に接することになる。従って、部品内蔵基板４によれば、電子部品２０´と金属片１６´との導電性及び熱伝導性を良好に保つことができる。
１ 部品内蔵基板
１０ 第１部分基板
１１ 第１導電層
１５ 貫通孔
１６ 金属片
２０ 電子部品
２１ 第１面
２２ 第１電極端子
２３ 第２面
２４ 第２電極端子
４０ 第２部分基板
４１ 第２絶縁層
４２ 第２導電層
５０ 導通ビア

Claims (10)

  1. 貫通孔が形成された第１部分基板と、
    前記貫通孔に固定された金属片と、
    前記金属片と接する第１電極端子が第１面に設けられ、前記第１面と反対側の第２面に第２電極端子が設けられた電子部品と、
    前記電子部品を埋設する絶縁層を含む第２部分基板と、を備える部品内蔵基板。
  2. 前記金属片は、前記貫通孔の内側面との互いの応力により前記貫通孔に固定されている、請求項１に記載の部品内蔵基板。
  3. 前記金属片は、前記電子部品における前記第１面の全体が接する形状である、請求項１又は２に記載の部品内蔵基板。
  4. 前記電子部品の前記第１電極端子と前記金属片との接触面に導電性ペーストが塗布されている、請求項１乃至３のいずれかに記載の部品内蔵基板。
  5. 前記絶縁層を貫通して前記電子部品の前記第２電極端子に接続される導通ビアを含み、 前記導通ビアに接するように表面実装部品が配設されている、請求項１乃至４のいずれかに記載の部品内蔵基板。
  6. 第１面に第１電極端子が設けられ、前記第１面と反対側の第２面に第２電極端子が設けられた電子部品を内蔵する部品内蔵基板の製造方法であって、
    第１部分基板に貫通孔を形成する貫通孔形成工程と、
    金属片を前記貫通孔に固定する金属片固定工程と、
    前記金属片と前記第１電極端子とが接するように前記電子部品を設置する部品設置工程と、
    前記電子部品を絶縁層で埋設する第２部分基板を形成する部品埋設工程と、を含む、部品内蔵基板の製造方法。
  7. 前記金属片固定工程においては、前記貫通孔の内側面と前記金属片との互いの応力により前記金属片を前記貫通孔に固定する、請求項６に記載の部品内蔵基板の製造方法。
  8. 前記金属片固定工程においては、前記電子部品における前記第１面の全体が前記金属片に接するように前記金属片の形状が設定される、請求項６又は７に記載の部品内蔵基板の製造方法。
  9. 前記部品設置工程においては、前記電子部品の前記第１電極端子と前記金属片との接触面に導電性ペーストを塗布する、請求項６乃至８のいずれかに記載の部品内蔵基板の製造方法。
  10. 前記絶縁層を貫通して前記電子部品の前記第２電極端子に接続される導通ビアを形成し、前記導通ビアに接するように表面実装部品を配設する表面実装工程を含む、請求項６乃至９のいずれかに記載の部品内蔵基板の製造方法。
JP2019569846A 2019-06-14 2019-06-14 部品内蔵基板、及び部品内蔵基板の製造方法 Active JP6716045B1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/023596 WO2020250405A1 (ja) 2019-06-14 2019-06-14 部品内蔵基板、及び部品内蔵基板の製造方法

Publications (2)

Publication Number Publication Date
JP6716045B1 JP6716045B1 (ja) 2020-07-01
JPWO2020250405A1 true JPWO2020250405A1 (ja) 2021-09-13

Family

ID=71131661

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019569846A Active JP6716045B1 (ja) 2019-06-14 2019-06-14 部品内蔵基板、及び部品内蔵基板の製造方法

Country Status (3)

Country Link
JP (1) JP6716045B1 (ja)
CN (1) CN114008769A (ja)
WO (1) WO2020250405A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022009300A1 (ja) * 2020-07-07 2022-01-13 株式会社メイコー 絶縁性放熱ブロック付き基板及びその製造方法
JP7161629B1 (ja) * 2021-03-05 2022-10-26 株式会社メイコー 部品内蔵基板、及びその製造方法
WO2023179842A1 (en) * 2022-03-21 2023-09-28 Hitachi Energy Switzerland Ag Power submodule, power module and method for producing a power module

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003060523A (ja) * 2001-08-09 2003-02-28 Tdk Corp 無線通信モジュール
JP4973761B2 (ja) * 2009-05-25 2012-07-11 株式会社デンソー 半導体装置
US9673162B2 (en) * 2012-09-13 2017-06-06 Nxp Usa, Inc. High power semiconductor package subsystems
EP2836056A4 (en) * 2013-06-12 2015-12-16 Meiko Electronics Co Ltd METHOD FOR PRODUCING A HEAT-DISABLE PLATE
WO2017086095A1 (ja) * 2015-11-17 2017-05-26 株式会社村田製作所 多層基板及び電子機器
IT201700000518A1 (it) * 2017-01-03 2018-07-03 St Microelectronics Srl Dispositivo a semiconduttore, circuito e procedimento corrispondenti

Also Published As

Publication number Publication date
WO2020250405A1 (ja) 2020-12-17
CN114008769A (zh) 2022-02-01
JP6716045B1 (ja) 2020-07-01

Similar Documents

Publication Publication Date Title
US20130027896A1 (en) Electronic component embedded printed circuit board and method of manufacturing the same
JP4344753B2 (ja) 回路基板への電子部品実装方法
WO2020250405A1 (ja) 部品内蔵基板、及び部品内蔵基板の製造方法
JP2008103615A (ja) 電子部品搭載多層配線基板及びその製造方法
JP2004179309A (ja) プリント回路基板の放熱構造とその製造方法
JP2014165486A (ja) パワーデバイスモジュールとその製造方法
WO2010103695A1 (ja) 部品内蔵モジュールの製造方法及び部品内蔵モジュール
US9345125B2 (en) Wiring substrate
CN111132476A (zh) 双面线路散热基板的制备方法
JP5397012B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2004055967A (ja) 電子部品内蔵基板の製造方法
US9924590B2 (en) Printed board and electronic apparatus
JP5369875B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2007305636A (ja) 部品実装モジュール
US20120122278A1 (en) Method Of Manufacturing Semiconductor Package Board
JP2012209590A (ja) 電子部品搭載多層配線基板及びその製造方法
JP7161629B1 (ja) 部品内蔵基板、及びその製造方法
JP7018967B2 (ja) 放熱基板、及びその製造方法
JP5601413B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2011166029A (ja) 配線基板、それを用いた電子装置、及び配線基板の製造方法
JP6839099B2 (ja) 部品内蔵基板及び部品内蔵基板の製造方法
JP2011091116A (ja) 電子部品搭載用基板の製造方法及び電子部品搭載用基板
CN113170569B (zh) 具有散热结构的电路板及其制作方法
JP2005051012A (ja) 高放熱型プラスチックパッケージ及びその製造方法
JP4364231B2 (ja) 高放熱型プラスチックパッケージ

Legal Events

Date Code Title Description
A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A527

Effective date: 20191216

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191216

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20191216

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20200205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200603

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200609

R150 Certificate of patent or registration of utility model

Ref document number: 6716045

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250