JPWO2019171795A1 - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
JPWO2019171795A1
JPWO2019171795A1 JP2020504837A JP2020504837A JPWO2019171795A1 JP WO2019171795 A1 JPWO2019171795 A1 JP WO2019171795A1 JP 2020504837 A JP2020504837 A JP 2020504837A JP 2020504837 A JP2020504837 A JP 2020504837A JP WO2019171795 A1 JPWO2019171795 A1 JP WO2019171795A1
Authority
JP
Japan
Prior art keywords
semiconductor chip
electrode pad
insulating member
terminal
main
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020504837A
Other languages
English (en)
Inventor
研一 澤田
研一 澤田
次郎 新開
次郎 新開
田中　聡
聡 田中
弘貴 大森
弘貴 大森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of JPWO2019171795A1 publication Critical patent/JPWO2019171795A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a permanent auxiliary member being left in the finished device, e.g. aids for protecting the bonding area during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8012—Aligning
    • H01L2224/80136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/80138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8012—Aligning
    • H01L2224/80136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/80138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/80139—Guiding structures on the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

半導体モジュールは、回路基板と、第１の面に第１の電極パッドを有し、第１の面とは反対側の第２の面で回路基板に接合され、第１の面及び第２の面と交わる側面を有する半導体チップと、第１の電極パッドに電気的に接続された外部端子と、外部端子を固定する絶縁部材と、を有し、絶縁部材が複数の部位で半導体チップの側面に接触することによって、第１の面に平行な面内での半導体チップの絶縁部材に対する相対的な平行移動及び回転移動が制限され、外部端子は絶縁部材を貫通している。

Description

本開示は、半導体モジュールに関する。
本出願は、２０１８年３月８日出願の日本出願第２０１８−０４２０５０号に基づく優先権を主張し、前記日本出願に記載された全ての記載内容を援用するものである。
大電流を流すことのできる半導体チップを有する半導体モジュールは、電気自動車等の他、電力用途等に用いられている。半導体モジュールでは、半導体チップの電極パッドには、棒状の外部端子が接続されることがある。
特開２０１７−９２１８５号公報
本実施形態の一観点によれば、半導体モジュールは、回路基板と、第１の面に第１の電極パッドを有し、第１の面とは反対側の第２の面で回路基板に接合され、前記第１の面及び前記第２の面に交わる側面を有する半導体チップと、第１の電極パッドに電気的に接続された外部端子と、外部端子を固定する絶縁部材と、を有する。絶縁部材が複数の部位で半導体チップの側面に接触することによって、第１の面に平行な面内での半導体チップの絶縁部材に対する相対的な平行移動及び回転移動が制限されている。外部端子は絶縁部材を貫通している。
図１は、第１の実施形態に係る半導体モジュールを示す分解斜視図である。 図２は、第１の実施形態に係る半導体モジュールを示す断面図である。 図３Ａは、第１の実施形態における半導体チップ、絶縁部材及び外部端子を示す斜視図である。 図３Ｂは、第１の実施形態における半導体チップ、絶縁部材及び外部端子を示す分解斜視図である。 図４Ａは、第１の実施形態に係る半導体モジュールを製造する方法を示す断面図（その１）である。 図４Ｂは、第１の実施形態に係る半導体モジュールを製造する方法を示す断面図（その２）である。 図４Ｃは、第１の実施形態に係る半導体モジュールを製造する方法を示す断面図（その３）である。 図４Ｄは、第１の実施形態に係る半導体モジュールを製造する方法を示す断面図（その４）である。 図５Ａは、第２の実施形態に係る半導体モジュールにおける主端子及び制御端子と主電極パッド及び制御電極パッドとの関係を示す斜視図である。 図５Ｂは、第２の実施形態に係る半導体モジュールにおける主端子及び制御端子と主電極パッド及び制御電極パッドとの関係を示す上面図である。 図６Ａは、第３の実施形態に係る半導体モジュールにおける主端子及び制御端子と主電極パッド及び制御電極パッドとの関係を示す斜視図である。 図６Ｂは、第３の実施形態に係る半導体モジュールにおける主端子及び制御端子と主電極パッド及び制御電極パッドとの関係を示す上面図である。 図７は、第４の実施形態に係る半導体モジュールにおける半導体チップ、絶縁部材及び外部端子を示す斜視図である。 図８は、第５の実施形態に係る半導体モジュールにおける半導体チップ、絶縁部材及び外部端子を示す斜視図である。 図９は、第６の実施形態に係る半導体モジュールにおける半導体チップ、絶縁部材、外部端子及び支持部材を示す斜視図である。
近年、半導体チップの改良により、大電流を流すことができる半導体チップの更なる微細化が可能となっている。しかしながら、半導体チップの微細化に伴って外部端子をも微細化すると、外部端子を流れる電流が制限されてしまう。また、大きな電流を流せるサイズの外部端子を用いながら半導体チップを微細化すると、外部端子と電極パッドとの間のわずかな位置ずれで接合不良及び短絡等の不具合が生じてしまう。
そこで、本開示は、外部端子と電極パッドとの間の位置ずれを生じにくくすることができる半導体モジュールを提供することを目的とする。
本開示によれば、外部端子と電極パッドとの間の位置ずれを生じにくくすることができる。
実施するための形態について、以下に説明する。
［本開示の実施形態の説明］
最初に本開示の実施態様を列記して説明する。以下の説明では、同一または対応する要素には同一の符号を付し、それらについて同じ説明は繰り返さない。
〔１〕 本開示の一態様に係る半導体モジュールは、回路基板と、第１の面に第１の電極パッドを有し、前記第１の面とは反対側の第２の面で前記回路基板に接合され、前記第１の面及び前記第２の面に交わる側面を有する半導体チップと、前記第１の電極パッドに電気的に接続された外部端子と、前記外部端子を固定する絶縁部材と、を有し、前記絶縁部材が複数の部位で前記半導体チップの前記側面に接触することによって、前記第１の面に平行な面内での前記半導体チップの前記絶縁部材に対する相対的な平行移動及び回転移動が制限され、前記外部端子は前記絶縁部材を貫通している。
大電流を流すことができる半導体チップの更なる微細化が可能となっているが、半導体チップの微細化に伴って外部端子をも微細化すると、外部端子を流れる電流が制限されてしまう。従って、大きな電流を流せるサイズの外部端子を用いながら半導体チップを微細化することが望まれるが、この場合には、外部端子と電極パッドとの間のわずかな位置ずれで接合不良及び短絡等の不具合が生じるおそれがある。発明者は、鋭意検討を行った結果、外部端子と電極パッドとの間の位置ずれが生じにくく、大電流を流すことが可能な構造の半導体モジュールに想到するに至った。本開示は、このように発明者により想到されたものに基づくものである。
〔２〕 前記半導体チップの前記第１の面が前記絶縁部材により覆われ、前記外部端子は前記第１の面に垂直な方向に前記絶縁部材を貫通する。外部端子と第１の電極パッドとの接続を安定にしやすい。
〔３〕 前記外部端子の前記第１の電極パッドに接触する面が、前記第１の電極パッドの前記外部端子に接触する面の形状と相似の形状を有する。外部端子の電流が流れる方向に対する断面積を大きくし、より大きな電流を流すことが可能となる。
〔４〕 前記絶縁部材は、前記半導体チップの全周にわたって前記側面に接触している。全周にわたって側面を絶縁部材により保護することができる。
〔５〕 前記半導体チップの平面形状は四角形であり、前記絶縁部材は、前記四角形の各辺に対応する前記側面に少なくとも１か所ずつ接触している。位置合わせの優れた安定性を得ることができる。
〔６〕 前記回路基板は前記半導体チップ側の面に回路パターンを有し、前記半導体チップは前記第２の面に第２の電極パッドを有し、前記第２の電極パッドが前記回路パターンに電気的に接続されている。いわゆる縦型の半導体チップを備えた半導体モジュールに適用することができる。
〔７〕 前記半導体チップは、ＳｉＣを含む材料により形成されている。ＳｉＣを用いた半導体チップは微細化に好適である。
〔８〕 本開示の他の一態様に係る半導体モジュールは、回路基板と、第１の面に主電極パッド及び制御電極パッドを有し、前記第１の面とは反対側の第２の面で前記回路基板に接合され、前記第１の面及び前記第２の面に交わる側面を有する半導体チップと、前記主電極パッドに電気的に接続された主端子と、前記制御電極パッドに電気的に接続された制御端子と、前記主端子及び前記制御端子を固定する絶縁部材と、を有し、前記半導体チップの前記第１の面が前記絶縁部材により覆われ、前記絶縁部材が前記半導体チップの側面に全周にわたって接触することによって、前記第１の面に平行な面内での前記半導体チップの前記絶縁部材に対する相対的な平行移動及び回転移動が制限され、前記主端子及び前記制御端子は、前記第１の面に垂直な方向に前記絶縁部材を貫通している。
［本開示の実施形態の詳細］
以下、本開示の実施形態について詳細に説明するが、本実施形態はこれらに限定されるものではない。
〔第１の実施形態〕
まず、第１の実施形態について説明する。図１は、第１の実施形態に係る半導体モジュールを示す分解斜視図である。図２は、第１の実施形態に係る半導体モジュールを示す断面図である。
図１及び図２に示すように、第１の実施形態に係る半導体モジュール１００は、半導体チップ１１０、回路基板１２０、絶縁部材１３０及び外部端子１４０を含む。
半導体チップ１１０は、例えば、Ｓｉ又はＳｉＣにより形成されており、一方の面となる第１の面１１０ａには、主電極パッド１１１及び制御電極パッド１１２が設けられており、他方の面となる第２の面１１０ｂには、主電極パッド１１３が設けられている。尚、小型化や効率の観点からは、半導体チップ１１０は、ＳｉＣにより形成されているものが好ましい。主電極パッド１１１、制御電極パッド１１２及び主電極パッド１１３は、例えば、アルミニウム（Ａｌ）等により形成されている。半導体チップ１１０は、例えば、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）であり、主電極パッド１１１はソース電極パッド、制御電極パッド１１２はゲート電極パッド、主電極パッド１１３はドレイン電極パッドである。半導体チップ１１０が、ＩＧＢＴ（Insulated Gate Bipolar Transistor）であってもよい。半導体チップ１１０がＩＧＢＴの場合、主電極パッド１１１はエミッタ電極パッド、制御電極パッド１１２はゲート電極パッド、主電極パッド１１３はコレクタ電極パッドである。半導体チップ１１０の形状は特に限定されず、例えば、半導体チップ１１０は３ｍｍ×３ｍｍ、５ｍｍ×５ｍｍ又は１０ｍｍ×１０ｍｍの正方形の平面形状を有し、半導体チップ１１０の厚さは１００μｍ〜５００μｍである。
回路基板１２０は、絶縁体により形成された絶縁体基板１２１と、一方の面となる第１の面１２０ａに形成された配線層となる金属層１２２と、他方の面となる第２の面１２０ｂに形成された放熱層となる金属層１２３とを有している。金属層１２２は回路パターンを有しており、金属層１２２にはハンダ等の接合材１２４により半導体チップ１１０の主電極パッド１１３が電気的に接続されている。
例えば、絶縁体基板１２１は、セラミックス等の絶縁体材料により形成されており、金属層１２２及び１２３は、Ｃｕ（銅）等により形成されている。
図３Ａは、第１の実施形態における半導体チップ、絶縁部材及び外部端子を示す斜視図であり、図３Ｂは、第１の実施形態における半導体チップ、絶縁部材及び外部端子を示す分解斜視図である。図３Ａ及び図３Ｂでは、図１及び図２とは上下を反転させている。絶縁部材１３０は、平板状の基部１３５、基部１３５上に設けられ開口部１３６を備えたガイド部１３７、及び開口部１３６内で基部１３５上に設けられた四つのストッパ１３８を有する。開口部１３６はその平面形状が半導体チップ１１０の平面形状に一致するように形成されている。例えば、半導体チップ１１０の平面形状は矩形であり、開口部１３６はその四つの側面が半導体チップ１１０の四つの側面１１０ｃに接触する矩形の平面形状を有する。すなわち、絶縁部材１３０は半導体チップ１１０の側面１１０ｃに全周にわたって接触し、第１の面１１０ａに平行な面内での半導体チップ１１０の絶縁部材１３０に対する相対的な平行移動及び回転移動が制限されている。ストッパ１３８は、それぞれ開口部１３６の４隅に配置されている。基部１３５には、主電極パッド１１１に対向する主端子貫通孔１３１及び制御電極パッド１１２に対向する制御端子貫通孔１３２が形成されている。
外部端子１４０は、例えば円柱状の主端子１４１及び制御端子１４２を含む。主端子１４１は主端子貫通孔１３１を貫通して絶縁部材１３０に固定され、不図示のハンダ等により主電極パッド１１１に電気的に接続されている。制御端子１４２は制御端子貫通孔１３２を貫通して絶縁部材１３０に固定され、不図示のハンダ等により制御電極パッド１１２に電気的に接続されている。
ストッパ１３８は、例えば、半導体チップ１１０の高さとの和が開口部１３６の深さ以上となる高さを有する。従って、半導体チップ１１０の第２の面１１０ｂはガイド部１３７の回路基板１２０側の端面１３０ａと面一であるか、又は端面１３０ａよりも回路基板１２０側にある。半導体チップ１１０が基部１３５から突出する高さは、例えば、半導体チップ１１０の厚さの１／２以下である。半導体チップ１１０が基部１３５から突出している場合、端面１３０ａと回路基板１２０との間には隙間１２６が存在する。
例えば、絶縁部材１３０は、アルミナ等のセラミック又はポリフェニレンサルファイド（ＰＰＳ）等の有機樹脂により形成され、外部端子１４０は、Ｃｕ（銅）等により形成されている。
（半導体モジュールの製造方法）
次に、半導体モジュール１００を製造する方法について説明する。図４Ａ〜図４Ｄは、半導体モジュール１００を製造する方法を示す断面図である。
先ず、半導体チップ１１０、回路基板１２０、絶縁部材１３０及び外部端子１４０を準備する。そして、図４Ａに示すように、主端子１４１を主端子貫通孔１３１に嵌め込み、制御端子１４２を制御端子貫通孔１３２に嵌め込む。このとき、主端子１４１及び制御端子１４２が開口部１３６の底面から開口部１３６内に突出する高さと主電極パッド１１１又は制御電極パッド１１２の高さとの和が、ストッパ１３８の高さよりも大きくなるようにする。絶縁部材１３０及び外部端子１４０を個別に準備するのではなく、一体的に形成してもよい。次いで、半導体チップ１１０を、主電極パッド１１１が主端子貫通孔１３１及び主端子１４１に対向し、制御電極パッド１１２が制御端子貫通孔１３２及び制御端子１４２に対向するように、基部１３５の上方に位置させる。また、主端子１４１又は主電極パッド１１１に不図示のハンダ等を設け、制御端子１４２又は制御電極パッド１１２に不図示のハンダ等を設ける。ハンダの材料としては、例えばＳｎＳｂ又はＳｎＣｕ等のＳｎ合金が挙げられる。この状態は図３Ｂに示す状態に相当する。
次いで、図４Ｂに示すように、半導体チップ１１０を開口部１３６に嵌め込む。この結果、不図示のハンダ等を介して主端子１４１が主電極パッド１１１に接し、不図示のハンダ等を介して制御端子１４２が制御電極パッド１１２に接する。
次いで、図４Ｃに示すように、半導体チップ１１０の第１の面１１０ａの４隅がそれぞれストッパ１３８に接するまで、半導体チップ１１０を開口部１３６内に押し込む。この結果、主電極パッド１１１及び制御電極パッド１１２が押しつぶされながら、主端子１４１が主電極パッド１１１により強固に接触し、制御端子１４２が制御電極パッド１１２により強固に接触する。この状態は図３Ａに示す状態に相当する。
次いで、図４Ｄに示すように、半導体チップ１１０及び外部端子１４０が嵌め込まれた絶縁部材１３０を上下反転させ、回路基板１２０の金属層１２２上に接合材１２４を設け、接合材１２４上に半導体チップ１１０を載置する。接合材１２４の材料としては、例えばＳｎＳｂ又はＳｎＣｕ等のＳｎ合金が挙げられる。そして、熱処理を行うことで、金属層１２２と主電極パッド１１３とを接合し、主端子１４１を主電極パッド１１１に接合し、制御端子１４２を制御電極パッド１１２に接合する。熱処理の温度は、例えば２３０℃〜２５０℃である。２８０℃程度の温度で短時間の熱処理を行ってもよい。
このようにして第１の実施形態に係る半導体モジュール１００を製造することができる。
このような第１の実施形態では、半導体チップ１１０は、主端子１４１及び制御端子１４２が固定された絶縁部材１３０のガイド部１３７に案内され、主電極パッド１１１が主端子１４１に接触し、制御電極パッド１１２が制御端子１４２に接触する。従って、主端子１４１を高精度で主電極パッド１１１に位置合わせすることができ、制御端子１４２を高精度で制御電極パッド１１２に位置合わせすることができる。特に、半導体チップ１１０の平面形状が四角形であり、絶縁部材１３０が各側面１１０ｃに接触しているため、位置合わせの優れた安定性が得られる。
また、絶縁部材１３０が半導体チップ１１０の側面１１０ｃに接しているため、特に高電圧が発生しやすい側面１１０ｃを絶縁保護することができる。樹脂を用いた封止では、樹脂中に気泡又は鬆が発生し得るため、絶縁部材１３０を用いることで、より信頼性の高い絶縁保護が可能である。更に、半導体チップ１１０を開口部１３６内に嵌め込む際に、半導体チップ１１０の側面１１０ｃ又はガイド部１３７の内側面にシリコーンゴム等の流動性がある絶縁材料を塗布しておくことで、側面１１０ｃを更に強固に保護することが可能になる。なお、端面１３０ａと回路基板１２０との間に隙間１２６が存在していても、この隙間１２６は小さく、また、封止樹脂等の絶縁材料を用いて埋め込むことも可能である。
また、回路パターンを備えた金属層１２２に主電極パッド１１３が電気的に接続されるため、本実施形態は、いわゆる縦型構造の半導体チップ１１０を備えた半導体モジュール１００に好適である。
また、半導体チップ１１０の第２の面１１０ｂがガイド部１３７の端面１３０ａと面一であるか、又は端面１３０ａよりも回路基板１２０側にあるため、接合材１２４を金属層１２２及び主電極パッド１１３に確実に接触させることができる。すなわち、接合に関し優れた信頼性を得ることができる。
〔第２の実施形態〕
次に、第２の実施形態について説明する。第２の実施形態は、主端子及び制御端子の構成の点で第１の実施形態と相違する。図５Ａ及び図５Ｂは、それぞれ、第２の実施形態に係る半導体モジュールにおける主端子及び制御端子と主電極パッド及び制御電極パッドとの関係を示す斜視図、上面図である。
第２の実施形態に係る半導体モジュールは、図５Ａ及び図５Ｂに示すように、外部端子１４０に代えて外部端子２４０を有し、外部端子２４０は角柱状の主端子２４１及び制御端子２４２を有する。主端子２４１は主電極パッド１１１の平面形状と相似の平面形状を有し、主端子２４１の主電極パッド１１１と接する面の面積は、主電極パッド１１１の主端子２４１と接する面の面積より小さい。制御端子２４２は制御電極パッド１１２の平面形状と相似の平面形状を有し、制御端子２４２の制御電極パッド１１２と接する面の面積は、制御電極パッド１１２の制御端子２４２と接する面の面積より小さい。他の構成は第１の実施形態と同様である。
電流が流れる方向に対する主端子２４１の断面積は主端子１４１よりも大きくすることができ、電流が流れる方向に対する制御端子２４２の断面積は制御端子１４２よりも大きくすることができる。従って、第２の実施形態によれば、第１の実施形態よりも大きな電流を流すことが可能となる。また、主端子２４１及び制御端子２４２の断面積を大きくしたとしても、主端子２４１を主電極パッド１１１に高精度で位置合わせすることができ、制御端子２４２を制御電極パッド１１２に高精度で位置合わせすることができる。
〔第３の実施形態〕
次に、第３の実施形態について説明する。第３の実施形態は、主電極パッド及び主端子の構成の点で第１の実施形態と相違する。図６Ａ及び図６Ｂは、それぞれ、第３の実施形態に係る半導体モジュールにおける主端子及び制御端子と主電極パッド及び制御電極パッドとの関係を示す斜視図、上面図である。
第２の実施形態に係る半導体モジュールは、図６Ａ及び図６Ｂに示すように、主電極パッド１１１に代えて主電極パッド３１１を有し、外部端子１４０に代えて外部端子３４０を有し、外部端子３４０は主端子３４１及び制御端子２４２を有する。主電極パッド１１１の平面形状が矩形であるのに対し、主電極パッド３１１は主電極パッド１１１と同じ部分に加え、制御電極パッド１１２の両脇まで延出する部分を有する。主端子３４１は主電極パッド３１１の平面形状と相似の平面形状を有し、主端子３４１の主電極パッド３１１と接する面の面積は、主電極パッド３１１の主端子３４１と接する面の面積より小さい。他の構成は第２の実施形態と同様である。
電流が流れる方向に対する主端子３４１の断面積は主端子２４１よりも大きくすることができる。従って、第３の実施形態によれば、第２の実施形態よりも大きな電流を流すことが可能となる。また、主端子３４１の断面積を大きくしたとしても、主端子３４１を主電極パッド３１１に高精度で位置合わせすることができる。
なお、第２、第３の実施形態における「相似」とは、厳密な意味での相似を意味するものではなく、社会通念上、相似とみなすことができる程度に類似していればよく、厳密に相似でなくても、大電流を流すことができるという効果が得られる。例えば、辺の長さの比に若干の相違があってもよい。
〔第４の実施形態〕
次に、第４の実施形態について説明する。第４の実施形態は、絶縁部材の構成の点で第１の実施形態と相違する。図７は、第４の実施形態に係る半導体モジュールにおける半導体チップ、絶縁部材及び外部端子を示す斜視図である。
図７に示すように、第４の実施形態に係る半導体モジュールは、絶縁部材１３０に代えて絶縁部材４３０を有する。絶縁部材１３０が半導体チップ１１０の全周を側方から覆うガイド部１３７を有するのに対し、絶縁部材４３０は、それぞれが半導体チップ１１０の四つの角部を側方から覆うガイド部４３７を有している。隣り合うガイド部４３７の間で、半導体チップ１１０の側面１１０ｃの一部が絶縁部材４３０から露出している。他の構成は第１の実施形態と同様である。
このような第４の実施形態では、半導体チップ１１０は、主端子１４１及び制御端子１４２が固定された絶縁部材４３０のガイド部４３７に案内され、主電極パッド１１１が主端子１４１に接触し、制御電極パッド１１２が制御端子１４２に接触する。従って、第１の実施形態と同様に、主端子１４１を高精度で主電極パッド１１１に位置合わせすることができ、制御端子１４２を高精度で制御電極パッド１１２に位置合わせすることができる。
また、絶縁部材４３０が半導体チップ１１０の側面１１０ｃに接しているため、特に高電圧が発生しやすい側面１１０ｃを絶縁保護することができる。側面１１０ｃの一部が絶縁部材４３０から露出しているが、その部分については樹脂封止により絶縁保護することができる。
〔第５の実施形態〕
次に、第５の実施形態について説明する。第５の実施形態は、絶縁部材の構成の点で第１の実施形態と相違する。図８は、第５の実施形態に係る半導体モジュールにおける半導体チップ、絶縁部材及び外部端子を示す斜視図である。
図８に示すように、第５の実施形態に係る半導体モジュールは、絶縁部材１３０に代えて絶縁部材５３０を有する。絶縁部材１３０が半導体チップ１１０の全周を側方から覆うガイド部１３７を有するのに対し、絶縁部材５３０は、それぞれが半導体チップ１１０の四つの側面１１０ｃの中央部を側方から覆うガイド部５３７を有している。隣り合うガイド部５３７の間で、半導体チップ１１０の角部を含む側面１１０ｃの一部が絶縁部材５３０から露出している。また、ストッパ１３８に代えて、ストッパ５３８が各ガイド部３３７の内側に設けられている。ストッパ５３８は、例えば、ストッパ１３８と同様に、半導体チップ１１０の高さとの和が開口部１３６の深さ以上となる高さを有する。他の構成は第１の実施形態と同様である。
このような第５の実施形態では、半導体チップ１１０は、主端子１４１及び制御端子１４２が固定された絶縁部材５３０のガイド部５３７に案内され、主電極パッド１１１が主端子１４１に接触し、制御電極パッド１１２が制御端子１４２に接触する。従って、第１の実施形態と同様に、主端子１４１を高精度で主電極パッド１１１に位置合わせすることができ、制御端子１４２を高精度で制御電極パッド１１２に位置合わせすることができる。
また、絶縁部材５３０が半導体チップ１１０の側面１１０ｃに接しているため、特に高電圧が発生しやすい側面１１０ｃを絶縁保護することができる。側面１１０ｃの一部が絶縁部材５３０から露出しているが、その部分については樹脂封止により絶縁保護することができる。
〔第６の実施形態〕
次に、第６の実施形態について説明する。第６の実施形態は、支持部材が加わった点で第１の実施形態と相違する。図９は、第６の実施形態に係る半導体モジュールにおける半導体チップ、絶縁部材、外部端子及び支持部材を示す斜視図である。
第６の実施形態に係る半導体モジュールは、図９に示すように、絶縁部材１３０の回路基板１２０とは反対側に設けられ、絶縁部材１３０を支持する支持部材６００を有する。支持部材６００は、例えば、絶縁部材１３０のハンドリングの際に把持される。また、絶縁部材１３０と比較して広い支持部材６００を用いることで、一つの支持部材６００によって複数の絶縁部材１３０を支持し、複数の半導体チップ１１０への外部端子１４０の位置合わせを同時に高精度で行うこともできる。
例えば、支持部材６００には、絶縁部材１３０と同じ材料を用いることができる。すなわち、支持部材６００は、例えば、アルミナ等のセラミック又はＰＰＳ等の有機樹脂により形成される。
第１〜第６の実施形態のいずれにおいても、開口部１３６内に樹脂等の絶縁材料を充填してもよい。
以上、実施形態について詳述したが、特定の実施形態に限定されるものではなく、請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。
１００：半導体モジュール
１１０ 半導体チップ
１１０ａ 第１の面
１１０ｂ 第２の面
１１０ｃ 側面
１１１ 主電極パッド
１１２ 制御電極パッド
１１３ 主電極パッド
１２０ 回路基板
１２０ａ 第１の面
１２０ｂ 第２の面
１２１ 絶縁体基板
１２２ 金属層
１２３ 金属層
１２４ 接合材
１２６ 隙間
１３０ 絶縁部材
１３０ａ 端面
１３１ 主端子貫通孔
１３２ 制御端子貫通孔
１３５ 基部
１３６ 開口部
１３７ ガイド部
１３８ ストッパ
１４０ 外部端子
１４１ 主端子
１４２ 制御端子
２４０ 外部端子
２４１ 主端子
２４２ 制御端子
３１１ 主電極パッド
３４１ 主端子
４３０ 絶縁部材
４３７ ガイド部
５３０ 絶縁部材
５３７ ガイド部
５３８ ストッパ
６００ 支持部材

Claims (8)

  1. 回路基板と、
    第１の面に第１の電極パッドを有し、前記第１の面とは反対側の第２の面で前記回路基板に接合され、前記第１の面及び前記第２の面に交わる側面を有する半導体チップと、
    前記第１の電極パッドに電気的に接続された外部端子と、
    前記外部端子を固定する絶縁部材と、
    を有し、
    前記絶縁部材が複数の部位で前記半導体チップの前記側面に接触することによって、前記第１の面に平行な面内での前記半導体チップの前記絶縁部材に対する相対的な平行移動及び回転移動が制限され、
    前記外部端子は前記絶縁部材を貫通している半導体モジュール。
  2. 前記半導体チップの前記第１の面が前記絶縁部材により覆われ、
    前記外部端子は前記第１の面に垂直な方向に前記絶縁部材を貫通する請求項１に記載の半導体モジュール。
  3. 前記外部端子の前記第１の電極パッドに接触する面が、前記第１の電極パッドの前記外部端子に接触する面の形状と相似の形状を有する請求項１又は請求項２に記載の半導体モジュール。
  4. 前記絶縁部材は、前記半導体チップの全周にわたって前記側面に接触している請求項１〜請求項３のいずれか１項に記載の半導体モジュール。
  5. 前記半導体チップの平面形状は四角形であり、
    前記絶縁部材は、前記四角形の各辺に対応する前記側面に少なくとも１か所ずつ接触している請求項１〜請求項３のいずれか１項に記載の半導体モジュール。
  6. 前記回路基板は前記半導体チップ側の面に回路パターンを有し、
    前記半導体チップは前記第２の面に第２の電極パッドを有し、
    前記第２の電極パッドが前記回路パターンに電気的に接続されている請求項１〜請求項５のいずれか１項に記載の半導体モジュール。
  7. 前記半導体チップは、ＳｉＣを含む材料により形成されている請求項１〜請求項６のいずれか１項に記載の半導体モジュール。
  8. 回路基板と、
    第１の面に主電極パッド及び制御電極パッドを有し、前記第１の面とは反対側の第２の面で前記回路基板に接合され、前記第１の面及び前記第２の面に交わる側面を有する半導体チップと、
    前記主電極パッドに電気的に接続された主端子と、
    前記制御電極パッドに電気的に接続された制御端子と、
    前記主端子及び前記制御端子を固定する絶縁部材と、
    を有し、
    前記半導体チップの前記第１の面が前記絶縁部材により覆われ、
    前記絶縁部材が前記半導体チップの側面に全周にわたって接触することによって、前記第１の面に平行な面内での前記半導体チップの前記絶縁部材に対する相対的な平行移動及び回転移動が制限され、
    前記主端子及び前記制御端子は、前記第１の面に垂直な方向に前記絶縁部材を貫通している半導体モジュール。
JP2020504837A 2018-03-08 2019-01-22 半導体モジュール Pending JPWO2019171795A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018042050 2018-03-08
JP2018042050 2018-03-08
PCT/JP2019/001793 WO2019171795A1 (ja) 2018-03-08 2019-01-22 半導体モジュール

Publications (1)

Publication Number Publication Date
JPWO2019171795A1 true JPWO2019171795A1 (ja) 2021-03-04

Family

ID=67846997

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020504837A Pending JPWO2019171795A1 (ja) 2018-03-08 2019-01-22 半導体モジュール

Country Status (3)

Country Link
US (1) US11417591B2 (ja)
JP (1) JPWO2019171795A1 (ja)
WO (1) WO2019171795A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112022002169T5 (de) * 2021-05-14 2024-02-29 Rohm Co., Ltd. Halbleiterbauelement

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015016017A1 (ja) * 2013-07-31 2015-02-05 富士電機株式会社 半導体装置
JP2018019110A (ja) * 2017-11-02 2018-02-01 ローム株式会社 半導体装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2624294B1 (en) 2011-10-12 2017-12-06 NGK Insulators, Ltd. Circuit board for large-capacity module peripheral circuit and large-capacity module containing peripheral circuit using said circuit board
JP6634778B2 (ja) 2015-11-06 2020-01-22 富士電機株式会社 半導体装置及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015016017A1 (ja) * 2013-07-31 2015-02-05 富士電機株式会社 半導体装置
JP2018019110A (ja) * 2017-11-02 2018-02-01 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
US11417591B2 (en) 2022-08-16
US20210013130A1 (en) 2021-01-14
WO2019171795A1 (ja) 2019-09-12

Similar Documents

Publication Publication Date Title
US10903130B2 (en) Semiconductor apparatus and manufacturing method of semiconductor apparatus
US7816784B2 (en) Power quad flat no-lead semiconductor die packages with isolated heat sink for high-voltage, high-power applications, systems using the same, and methods of making the same
US9966344B2 (en) Semiconductor device with separated main terminals
US10727209B2 (en) Semiconductor device and semiconductor element with improved yield
US10468315B2 (en) Power module
US10242961B2 (en) Semiconductor device
JP2007335858A (ja) 互いに電気絶縁された端子要素を備えたパワー半導体モジュール
US20110272797A1 (en) Semiconductor light emitting device and power semiconductor device
US9433075B2 (en) Electric power semiconductor device
US10959333B2 (en) Semiconductor device
US8786064B2 (en) Semiconductor package and method for manufacturing the same and semiconductor package module having the same
JP7158392B2 (ja) パワー半導体モジュール
JP7006812B2 (ja) 半導体装置
US20220399241A1 (en) Semiconductor device
WO2020208867A1 (ja) 半導体装置
CN106252332B (zh) 热敏电阻搭载装置及热敏电阻部件
US20220115307A1 (en) Semiconductor device
US9209099B1 (en) Power semiconductor module
JPWO2019171795A1 (ja) 半導体モジュール
JP2014053441A (ja) 半導体装置
CN112530915A (zh) 半导体装置
JP2017054855A (ja) 半導体装置、及び半導体パッケージ
KR101897639B1 (ko) 파워 모듈
WO2020090411A1 (ja) 半導体装置
US10910292B2 (en) Electronic device and connection body

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220705

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230104