JPWO2018088219A1 - 基板モジュール - Google Patents
基板モジュール Download PDFInfo
- Publication number
- JPWO2018088219A1 JPWO2018088219A1 JP2018550131A JP2018550131A JPWO2018088219A1 JP WO2018088219 A1 JPWO2018088219 A1 JP WO2018088219A1 JP 2018550131 A JP2018550131 A JP 2018550131A JP 2018550131 A JP2018550131 A JP 2018550131A JP WO2018088219 A1 JPWO2018088219 A1 JP WO2018088219A1
- Authority
- JP
- Japan
- Prior art keywords
- ferrite substrate
- conductor
- main surface
- nonmagnetic layer
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004020 conductor Substances 0.000 claims abstract description 292
- 239000000758 substrate Substances 0.000 claims abstract description 201
- 229910000859 α-Fe Inorganic materials 0.000 claims abstract description 200
- 239000000463 material Substances 0.000 claims description 27
- 239000000654 additive Substances 0.000 claims description 20
- 230000000996 additive effect Effects 0.000 claims description 20
- 238000002844 melting Methods 0.000 claims description 9
- 230000008018 melting Effects 0.000 claims description 9
- 239000010410 layer Substances 0.000 description 136
- 238000007789 sealing Methods 0.000 description 20
- 239000011229 interlayer Substances 0.000 description 16
- 238000004519 manufacturing process Methods 0.000 description 16
- 239000011347 resin Substances 0.000 description 16
- 229920005989 resin Polymers 0.000 description 16
- 239000003990 capacitor Substances 0.000 description 10
- 239000000696 magnetic material Substances 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- HEZMWWAKWCSUCB-PHDIDXHHSA-N (3R,4R)-3,4-dihydroxycyclohexa-1,5-diene-1-carboxylic acid Chemical compound O[C@@H]1C=CC(C(O)=O)=C[C@H]1O HEZMWWAKWCSUCB-PHDIDXHHSA-N 0.000 description 4
- 241001125929 Trisopterus luscus Species 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 238000005452 bending Methods 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/29—Terminals; Tapping arrangements for signal inductances
- H01F27/292—Surface mounted devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/29—Terminals; Tapping arrangements for signal inductances
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F2017/0066—Printed inductances with a magnetic layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Coils Or Transformers For Communication (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
20:フェライト基板
20M:マザー積層体
21、21M、22、22M:磁性体層
23、23M、24、24M、25、25M:非磁性体層
30、30M:封止樹脂
51、52:実装型電子部品
60:外面導体
91:制御IC
92:入力コンデンサ
93:インダクタ
94:出力コンデンサ
201:第1側面
202:第2側面
203:第1主面
204:第2主面
210:凹部
210G:溝
211、211A:第1凹部
212:第2凹部
213:第3凹部
214:第4凹部
221、222、223、224:内壁面
260:凹部
401:コイル
411、412:端子導体
420、421、422、450、451、452:配線導体
431、432:層間接続導体
441、442:部品実装用ランド導体
461、462:層間接続導体
470、471、472:配線補助導体
4211:第1部分
4212:第2部分
CR21、CR22:稜
GR:溝
Claims (17)
- 互いに対向する第1主面および第2主面と、前記第1主面と前記第2主面を連接する側面とを有し、前記第1主面に部品実装用ランド導体を備え、前記第2主面に端子導体を備えるフェライト基板と、
前記部品実装用ランド導体に実装された実装型電子部品と、
前記フェライト基板の前記第1主面側および前記側面を覆う外面導体と、を備え、
前記フェライト基板は、
コイルが形成された磁性体層と、
該磁性体層を挟んで配置された第1非磁性体層および第2非磁性体層と、を備え、
前記第1非磁性体層の前記磁性体層と反対側の面が前記第1主面であり、前記第2非磁性体層の前記磁性体層と反対側の面が前記第2主面であり、
前記フェライト基板の前記第2主面と前記側面とに開口し、前記第2主面に直交する方向に視て、非直線状の内壁面を有する第2主面側凹部と、
前記第2非磁性体層に設けられ、前記端子導体に接続され、前記第2主面側凹部の内壁面に露出する第2主面側配線導体と、
を備え、
前記外面導体は、前記第2主面側凹部の内壁面に形成され、前記第2主面側配線導体に接続されている、
フェライト基板モジュール。 - 前記フェライト基板の前記第1主面と前記側面とに開口し、前記第1主面に直交する方向に視て、非直線状の内壁面を有する第1主面側凹部と、
前記第1非磁性体層に設けられ、前記部品実装用ランド導体に接続され、前記第1主面側凹部の内壁面に露出する第1主面側配線導体と、
をさらに備え、
前記外面導体は、前記第1主面側凹部の内壁面に形成され、前記第1主面側配線導体に接続されている、
請求項1に記載のフェライト基板モジュール。 - 前記第2非磁性体層の線膨張係数は、前記磁性体層の線膨張係数よりも小さい、
請求項1または請求項2に記載のフェライト基板モジュール。 - 前記第2主面側配線導体は、前記第2非磁性体層と前記磁性体層との界面に配置されている、
請求項1乃至請求項3のいずれかに記載のフェライト基板モジュール。 - 前記第2主面側配線導体における前記内壁面へ露出する端部に接続し、前記フェライト基板の厚み方向に所定の長さを有する配線補助導体を備える、
請求項1乃至請求項4のいずれかに記載のフェライト基板モジュール。 - 前記第2主面側配線導体は、
前記端子導体に接続する側の端部を含む第1部分と、
前記第2主面側凹部の内壁面に露出する第2部分と、を有し、
前記第2部分は、前記第1部分よりも延性が低い、
請求項1乃至請求項5のいずれかに記載のフェライト基板モジュール。 - 前記第1部分は、Agを主成分とした材料であり、
前記第2部分は、Agを主成分とする材料に添加物が加えられた材料である、
請求項6に記載のフェライト基板モジュール。 - 前記添加物の線膨張係数は、前記フェライト基板を構成する材料の線膨張係数と同等または小さい、
請求項7に記載のフェライト基板モジュール。 - 前記添加物の融点は、前記Agの融点よりも高い、
請求項7または請求項8に記載のフェライト基板モジュール。 - 互いに対向する第1主面および第2主面と、前記第1主面と前記第2主面を連接する側面とを有し、前記第1主面に部品実装用ランド導体を備え、前記第2主面に端子導体を備えるフェライト基板と、
前記部品実装用ランド導体に実装された実装型電子部品と、
前記フェライト基板の前記第1主面側および前記側面を覆う外面導体と、を備え、
前記フェライト基板は、
コイルが形成された磁性体層と、
該磁性体層を挟んで配置された第1非磁性体層および第2非磁性体層と、を備え、
前記第1非磁性体層の前記磁性体層と反対側の面が前記第1主面であり、前記第2非磁性体層の前記磁性体層と反対側の面が前記第2主面であり、
前記フェライト基板の前記第1主面と前記側面とに開口し、前記第1主面に直交する方向に視て、非直線状の内壁面を有する第1主面側凹部と、
前記第1非磁性体層に設けられ、前記部品実装用ランド導体に接続され、前記第1主面側凹部の内壁面に露出する第1主面側配線導体と、
をさらに備え、
前記外面導体は、前記第1主面側凹部の内壁面に形成され、前記第1主面側配線導体に接続されている、
フェライト基板モジュール。 - 前記第1非磁性体層の線膨張係数は、前記磁性体層の線膨張係数よりも小さい、
請求項10に記載のフェライト基板モジュール。 - 前記第1主面側配線導体は、前記第1非磁性体層と前記磁性体層との界面に配置されている、
請求項10または請求項11に記載のフェライト基板モジュール。 - 前記第1主面側配線導体における前記内壁面へ露出する端部に接続し、前記フェライト基板の厚み方向に所定の長さを有する配線補助導体を備える、
請求項10乃至請求項12のいずれかに記載のフェライト基板モジュール。 - 前記第1主面側配線導体は、
前記部品実装用ランド導体に接続する側の端部を含む第3部分と、
前記第1主面側凹部の内壁面に露出する第4部分と、を有し、
前記第4部分は、前記第3部分よりも延性が低い、
請求項10乃至請求項13のいずれかに記載のフェライト基板モジュール。 - 前記第3部分は、Agを主成分とした材料であり、
前記第4部分は、Agを主成分とする材料に添加物が加えられた材料である、
請求項14に記載のフェライト基板モジュール。 - 前記添加物の線膨張係数は、前記フェライト基板を構成する材料の線膨張係数と同等または小さい、
請求項15に記載のフェライト基板モジュール。 - 前記添加物の融点は、前記Agの融点よりも高い、
請求項15または請求項16に記載のフェライト基板モジュール。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016220100 | 2016-11-11 | ||
JP2016220100 | 2016-11-11 | ||
PCT/JP2017/038603 WO2018088219A1 (ja) | 2016-11-11 | 2017-10-26 | フェライト基板モジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2018088219A1 true JPWO2018088219A1 (ja) | 2019-04-18 |
JP6508434B2 JP6508434B2 (ja) | 2019-05-08 |
Family
ID=62109268
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018550131A Active JP6508434B2 (ja) | 2016-11-11 | 2017-10-26 | 基板モジュール |
Country Status (4)
Country | Link |
---|---|
US (1) | US20190237247A1 (ja) |
JP (1) | JP6508434B2 (ja) |
CN (1) | CN209607723U (ja) |
WO (1) | WO2018088219A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020003997A1 (ja) * | 2018-06-25 | 2020-01-02 | 株式会社村田製作所 | 通信モジュール、電子機器、および通信モジュールの製造方法 |
WO2021049399A1 (ja) * | 2019-09-09 | 2021-03-18 | 株式会社村田製作所 | 電子部品モジュール |
FR3127841A1 (fr) * | 2021-10-01 | 2023-04-07 | Stmicroelectronics (Tours) Sas | Transformateur dans un substrat de boitier |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008258553A (ja) * | 2007-03-15 | 2008-10-23 | Kyocera Corp | コイル内蔵基板 |
JP2010212410A (ja) * | 2009-03-10 | 2010-09-24 | Panasonic Corp | モジュール部品とモジュール部品の製造方法と、これを用いた電子機器 |
JP2011258920A (ja) * | 2010-06-08 | 2011-12-22 | Samsung Electro-Mechanics Co Ltd | 半導体パッケージ及びその製造方法 |
WO2012140805A1 (ja) * | 2011-04-11 | 2012-10-18 | 株式会社村田製作所 | 積層型インダクタ素子およびその製造方法 |
JP2012256842A (ja) * | 2011-05-13 | 2012-12-27 | Sharp Corp | 半導体モジュールの製造方法及び半導体モジュール |
WO2014030471A1 (ja) * | 2012-08-21 | 2014-02-27 | 株式会社村田製作所 | 積層基板およびその製造方法 |
JP2015115552A (ja) * | 2013-12-13 | 2015-06-22 | 株式会社東芝 | 半導体装置およびその製造方法 |
WO2016121491A1 (ja) * | 2015-01-30 | 2016-08-04 | 株式会社村田製作所 | 電子回路モジュール |
-
2017
- 2017-10-26 CN CN201790001319.3U patent/CN209607723U/zh active Active
- 2017-10-26 JP JP2018550131A patent/JP6508434B2/ja active Active
- 2017-10-26 WO PCT/JP2017/038603 patent/WO2018088219A1/ja active Application Filing
-
2019
- 2019-04-08 US US16/377,325 patent/US20190237247A1/en not_active Abandoned
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008258553A (ja) * | 2007-03-15 | 2008-10-23 | Kyocera Corp | コイル内蔵基板 |
JP2010212410A (ja) * | 2009-03-10 | 2010-09-24 | Panasonic Corp | モジュール部品とモジュール部品の製造方法と、これを用いた電子機器 |
JP2011258920A (ja) * | 2010-06-08 | 2011-12-22 | Samsung Electro-Mechanics Co Ltd | 半導体パッケージ及びその製造方法 |
WO2012140805A1 (ja) * | 2011-04-11 | 2012-10-18 | 株式会社村田製作所 | 積層型インダクタ素子およびその製造方法 |
JP2012256842A (ja) * | 2011-05-13 | 2012-12-27 | Sharp Corp | 半導体モジュールの製造方法及び半導体モジュール |
WO2014030471A1 (ja) * | 2012-08-21 | 2014-02-27 | 株式会社村田製作所 | 積層基板およびその製造方法 |
JP2015115552A (ja) * | 2013-12-13 | 2015-06-22 | 株式会社東芝 | 半導体装置およびその製造方法 |
WO2016121491A1 (ja) * | 2015-01-30 | 2016-08-04 | 株式会社村田製作所 | 電子回路モジュール |
Also Published As
Publication number | Publication date |
---|---|
JP6508434B2 (ja) | 2019-05-08 |
WO2018088219A1 (ja) | 2018-05-17 |
US20190237247A1 (en) | 2019-08-01 |
CN209607723U (zh) | 2019-11-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2010041589A1 (ja) | 複合モジュール | |
JP6508434B2 (ja) | 基板モジュール | |
KR101989261B1 (ko) | 적층형 전자 부품 | |
JP5817925B2 (ja) | 高周波モジュール | |
US11640868B2 (en) | Laminated coil component | |
WO2018139046A1 (ja) | インターポーザ基板、回路モジュール、インターポーザ基板の製造方法 | |
US10971456B2 (en) | Electronic component | |
US20170194088A1 (en) | Isolation Transformer Topology | |
US8928451B2 (en) | Common mode filter and method of manufacturing the same | |
US11024571B2 (en) | Coil built-in multilayer substrate and power supply module | |
JP6551628B2 (ja) | 電子部品 | |
CN114360850A (zh) | 高频电感器部件 | |
CN109219859B (zh) | Lc器件以及lc器件的制造方法 | |
JP5686225B2 (ja) | 積層基板 | |
JP6344540B2 (ja) | 電力変換モジュール | |
JP5617614B2 (ja) | コイル内蔵基板 | |
US7817008B2 (en) | Magnetic element | |
KR101982931B1 (ko) | 적층형 전자 부품의 제조 방법 | |
WO2018051858A1 (ja) | 電子部品 | |
JP6083143B2 (ja) | チップインダクタ内蔵配線基板 | |
JP2013192312A (ja) | Dc−dcコンバータモジュールおよび多層基板 | |
WO2010053038A1 (ja) | 実装型電子回路モジュール | |
JP5119837B2 (ja) | コモンモードノイズフィルタ | |
JP2010278602A (ja) | 積層型誘電体フィルタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181128 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181128 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20181128 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20190220 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190305 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190318 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6508434 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |