JPWO2016121629A1 - 高周波モジュール - Google Patents
高周波モジュール Download PDFInfo
- Publication number
- JPWO2016121629A1 JPWO2016121629A1 JP2016528922A JP2016528922A JPWO2016121629A1 JP WO2016121629 A1 JPWO2016121629 A1 JP WO2016121629A1 JP 2016528922 A JP2016528922 A JP 2016528922A JP 2016528922 A JP2016528922 A JP 2016528922A JP WO2016121629 A1 JPWO2016121629 A1 JP WO2016121629A1
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- electrode
- multilayer substrate
- frequency module
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0243—Printed circuits associated with mounted high frequency components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5383—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
- H03H2001/0021—Constructional details
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
- H03H2001/0021—Constructional details
- H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/07—Electric details
- H05K2201/0707—Shielding
- H05K2201/0715—Shielding provided by an outer layer of PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10015—Non-printed capacitor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/1003—Non-printed inductor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Inorganic Chemistry (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Coils Or Transformers For Communication (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Filters And Equalizers (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
- Ceramic Capacitors (AREA)
Abstract
高周波モジュールを小型化できると共に、多層基板内の配線電極の設計の自由度を向上することができる技術を提供する。所定の高周波回路の一部を構成する第1のキャパシタC3aが、平面視方向に形成されたシールド電極5とキャパシタ用ビア電極71とにより形成されている。そのため、多層基板2の平面視サイズを小さくすることができ、高周波モジュール1の小型化を図ることができる。また、シールド電極5に近接配置されるキャパシタ用ビア電極71により第1のキャパシタC3aが形成され、従来の構成のように、高周波信号の伝送用のキャパシタ用ビア電極71をシールド電極5から離して配置する必要がないので、多層基板2内の配線電極の設計の自由度を向上することができる。
Description
本発明は、所定の高周波回路を備える高周波モジュールに関する。
従来、図7に示すように、セラミックや樹脂により形成された多層基板501の一方主面501aに各種の部品502が実装され、これらの部品502を被覆する樹脂層503にシールド電極504が形成された高周波モジュール500が提供されている(例えば特許文献1参照)。各部品502それぞれは、多層基板501の一方主面501aに形成されたランド電極505にはんだ等の接合材を用いて接続され、多層基板501内に形成されたビア電極506および面内電極507,508を介して、多層基板501の他方主面501bに形成された外部接続端子509に電気的に接続されている。また、シールド電極504は、樹脂層503の表面と多層基板501の側面501cとを被覆するように形成され、多層基板501の側面501cにおいてその側面501cに露出するグランド接続用の面内電極508と接続されている。
ところで、一般的に、多層基板501内のビア電極506および面内電極507,508が組み合わされることにより、高周波モジュール500が備える所定の高周波回路の一部を構成するキャパシタやインダクタなどの回路素子が形成される。具体的には、例えば面内電極507,508が積層方向に所定の距離をあけて平行に配置されることにより多層基板501内にキャパシタが形成される。したがって、多層基板501内にキャパシタを形成するために所定の面積を有する面内電極507,508を配置するスペースを確保する必要があるので、多層基板501の平面視サイズが大きくなり、高周波モジュール500の小型化の妨げとなっている。
また、各ビア電極506のうち、グランド接続されない高周波信号の伝送用のビア電極506がシールド電極504に近接配置されると、当該ビア電極506とシールド電極504との間に不要な寄生容量が生じるおそれがある。この場合、シールド電極504は多層基板501内のグランド接続用の面内電極508に接続されて接地されるため、当該ビア電極506により不要な接地容量が形成され、この不要容量を介して高周波信号が漏洩したり、モジュール外部からノイズが侵入することにより、高周波モジュール500の特性が劣化するおそれがある。したがって、多層基板501内におけるビア電極506の設計の自由度が制限されるという問題があった。
この発明は、上記した課題に鑑みてなされたものであり、高周波モジュールを小型化できると共に、多層基板内の配線電極の設計の自由度を向上することができる技術を提供することを目的とする。
上記した目的を達成するために、本発明のモジュールは、絶縁体層と配線電極とを備えた多層基板と、前記多層基板の一方主面に実装された部品と、前記部品を被覆して前記一方主面に設けられた樹脂層と、前記樹脂層の表面と前記多層基板の側面の少なくとも一部とを被覆して設けられたシールド電極とを備え、前記配線電極は前記多層基板内に前記シールド電極から所定間隔をあけて配置されたキャパシタ用ビア電極を有し、前記シールド電極と前記キャパシタ用ビア電極とを用いて第1のキャパシタが形成されていることを特徴としている。
このように構成された発明では、多層基板の側面の少なくとも一部に形成されたシールド電極と第1のキャパシタ用ビア電極とにより所定の高周波回路の一部を構成する第1のキャパシタが形成されているため、多層基板内において面内電極が組み合わされてキャパシタが形成される構成と比較すると、多層基板の一方主面から平面視したときの第1のキャパシタのサイズを小さくすることができるので、高周波モジュールを小型化することができる。また、グランド接続されない高周波信号の伝送用の第1のキャパシタ用ビア電極が積極的にシールド電極に近接配置されて第1のキャパシタが形成されることにより、多層基板内の配線電極の設計の自由度を向上することができる。
また、前記キャパシタ用ビア電極が複数設けられ、前記配線電極は前記キャパシタ用ビア電極どうしを電気的に接続する第1のキャパシタ用面内電極を有してもよい。
このように構成すると、第1のキャパシタを形成するシールド電極と各第1のキャパシタ用ビア電極とが対向する部分の面積を増大させることができるので、第1のキャパシタの容量値を大きくすることができる。
また、前記配線電極は、第2のキャパシタ用面内電極を複数有し、前記キャパシタ用ビア電極と前記第2のキャパシタ用面内電極が前記多層基板内において電気的に接続されていてもよい。
このようにすれば、面内電極のみでキャパシタを形成する場合に比べ、多層基板の一方主面から平面視したときの第2のキャパシタ用面内電極のサイズを小さくすることができるので、高周波モジュールの小型化を図ることができる。
また、前記キャパシタ用ビア電極は、複数の前記絶縁体層に形成された層間接続用のビア導体が積層方向に接続されて形成されていてもよい。
このようにすれば、第1のキャパシタの積層方向における容量形成領域を増大させることができるので、高周波モジュールを大型化することなく第1のキャパシタの容量値を増大させることができる。
また、前記ビア導体は円形状の横断面を有し、少なくとも1つの前記ビア導体の径が他の前記ビア導体の径と異なるように形成されていてもよい。また、少なくとも1つの前記ビア導体の横断面の中心を通る中心軸が積層方向に隣接配置されている他の前記ビア導体の横断面の中心を通る中心軸とずれて配置されていてもよい。
このようにすれば、各ビア導体それぞれとシールド電極との距離を調整することができるので、第1のキャパシタの容量値を容易に調整することができる。
前記第1のキャパシタを構成する前記キャパシタ用ビア電極と前記シールド電極との間には、平面視で他の配線が配置されないことがよい。
このように構成すると、高周波モジュールを小型化することができる。また、多層基板内の配線電極の設計精度を向上することができる。
前記第1のキャパシタを構成する前記キャパシタ用ビア電極と前記シールド電極との間の距離は、前記部品と前記シールド電極との距離と比べて狭くてもよい。
このように構成すると、部品の下のスペースが空くため、設計自由度を向上できる。
本発明によれば、所定の高周波回路の一部を構成する第1のキャパシタが、多層基板の側面の少なくとも一部に形成されたシールド電極と第1のキャパシタ用ビア電極とにより形成されているので、多層基板の一方主面から平面視したときのサイズを小さくすることができ、高周波モジュールの小型化を図ることができる。
<第1実施形態>
本発明にかかる高周波モジュールの第1実施形態について、図1および図2を参照して説明する。なお、図1では本発明にかかる主要な構成のみが図示されており、説明を簡易なものとするために、その他の構成は図示省略されている。また、後の説明で参照する図3〜図5についても、図1と同様に主要な構成のみが図示されているが、以下の説明においてはその説明は省略する。
本発明にかかる高周波モジュールの第1実施形態について、図1および図2を参照して説明する。なお、図1では本発明にかかる主要な構成のみが図示されており、説明を簡易なものとするために、その他の構成は図示省略されている。また、後の説明で参照する図3〜図5についても、図1と同様に主要な構成のみが図示されているが、以下の説明においてはその説明は省略する。
図1に示す高周波モジュール1は、所定の高周波回路を備え、携帯電話や携帯情報端末などの通信携帯端末が備えるマザー基板に搭載されるものであり、この実施形態では、多層基板2と、所定の高周波回路を形成するスイッチICやフィルタ、抵抗、キャパシタ、インダクタなどの各種の部品3と、樹脂層4と、シールド電極5とを備え、高周波アンテナスイッチモジュールとして形成されている。
また、各種の部品3は、多層基板2の一方主面21に設けられたランド電極6にはんだ等の接合材を用いて実装される。そして、各種の部品3と、多層基板2の他方主面22に形成された複数の外部接続端子8とは、多層基板2に設けられた各ビア電極71,72、各面内電極73〜75を介して相互に電気的に接続される。
樹脂層4は、エポキシ樹脂等の一般的な熱硬化性のモールド用の樹脂により、各部品3を被覆して多層基板2の一方主面21上に設けられている。また、シールド電極5は、Au、Ag、Al、Cu等の金属材料がスパッタリングあるいは蒸着されたり、Au、Ag、Al、Cu等の金属材料を含む導電ペーストが塗布されることにより、樹脂層4の表面と多層基板2の側面23の少なくとも一部を被覆して設けられている。
多層基板2は、この実施形態では、アルミナおよびガラスなどの混合粉末が有機バインダおよび溶剤などと一緒に混合されたスラリーが成型器によりシート化されたセラミックグリーンシートを複数(この実施形態では11層)して形成されている。なお、所定形状に切り取られたセラミックグリーンシートに、レーザー加工などによりビアホールが形成され、形成されたビアホールに各種金属材料を含む導電ペーストが充填され、あるいはビアフィルめっきが施されることによりビア電極71,72が形成される。また、セラミックグリーンシートの主面上に導電ペーストを印刷することにより、種々の面内電極73〜75、ランド電極6、外部接続端子8が形成される。これらの各電極や外部接続端子を形成したセラミックグリーンシートを複数枚積層し、約1000℃前後の低い温度で、各電極や外部接続端子と同時に焼成することにより多層基板2は形成されている。なお、セラミックグリーンシートは焼成後、絶縁体層2a〜2kを構成し、各面内電極73〜75のうち、グランド接続用の第2のキャパシタ用面内電極73は、多層基板2の側面23に露出してシールド電極5に電気的に接続されている。
また、ビア電極71,72および面内電極73〜75を使用して構成したインダクタやキャパシタが組み合わされることにより、多層基板2内に高周波モジュール1が備える高周波回路であるLCフィルタ9(ローパスフィルタ)が形成されている。図2に示すように、LCフィルタ9は、インダクタLと第2のキャパシタC1とにより形成されて入出力端子間In,Out間に直列接続された並列共振回路と、出力端子Out側の端部に一端が接続され他端がグランド接続された第2のキャパシタC2と、入力端子In側の端部に一端が接続され他端がグランド接続されたキャパシタC3とを有している。
図1に示すように、インダクタLは、絶縁体層2d〜2fそれぞれに形成されたビア電極72と面内電極75とが積層方向に螺旋状に接続されることにより形成されている。また、第2のキャパシタC1は、絶縁体層2d,2eそれぞれに形成された第2のキャパシタ用面内電極74が積層方向に所定間隔をあけて対向配置されることにより形成されている。また、第2のキャパシタC2は、絶縁体層2b,2cそれぞれに形成された第2のキャパシタ用面内電極73,74が積層方向に所定間隔をあけて対向配置されることにより形成されている。
図1に記載したように、キャパシタC3は、第1のキャパシタC3aと、第2のキャパシタC3bとが多層基板2内において電気的に接続されることにより形成されている。第1のキャパシタC3aは、多層基板2側面に形成されたシールド電極5から所定間隔をあけて配置されたキャパシタ用ビア電極71と、シールド電極5とにより形成されている。そして、キャパシタ用ビア電極71は、多層基板2の複数(4層)の絶縁体層2d〜2gに形成された層間接続用のビア導体71aが積層方向に接続されて形成されている。また、第2のキャパシタC3bは、絶縁体層2i,2jに形成された第2のキャパシタ用面内電極73、74が積層方向に所定間隔をあけて対向配置されることにより形成されている。
そして、第1のキャパシタC3aを形成するシールド電極5と、第2のキャパシタC3bを形成する第2のキャパシタ用面内電極73とが多層基板2の側面23において電気的に接続されている。第1のキャパシタC3aを形成するキャパシタ用ビア電極71と、第2のキャパシタ用面内電極74とがビア電極72および面内電極75を介して電気的に接続さている。このような構成にすることにより、第1のキャパシタC3aと第2のキャパシタC3bとを並列接続したキャパシタC3を形成することができる。
このように、第1のキャパシタC3aと第2のキャパシタC3bとが多層基板2内において並列接続されてキャパシタC3が形成されることにより、第2のキャパシタ用面内電極73,74のみで形成したキャパシタに比べて第2のキャパシタ用面内電極73,74の面積を小さくすることができる。これにより、高周波モジュール1の小型化を図ることができる。
また、複数のビア導体71aが接続されて形成されたキャパシタ用ビア電極71により、第1のキャパシタC3aの積層方向における容量形成領域を増大させることができるので、高周波モジュール1を大型化することなく第1のキャパシタC3aの容量値を大きくすることができる。また、図1および図2に示すように、インダクタLを構成する面内電極75と第1のキャパシタC3aを構成するキャパシタ用ビア電極71が電気的に接続されているため、キャパシタ用ビア電極71をLCフィルタ9のインダクタLの一部として使用することができる。これにより、インダクタLを小型化することができ、高周波モジュール1を小型化することができる。
また、グランド接続されない高周波信号の伝送用のキャパシタ用ビア電極71が積極的にシールド電極5に近接配置されて第1のキャパシタC3aが形成されることにより、従来の構成と比較すると、キャパシタ用ビア電極71をシールド電極5に近接配置することができるので、多層基板2内の各配線電極の設計の自由度を向上することができる。また、大面積の面内電極73,74を配置できない場所にキャパシタ用ビア電極71を配置して第1のキャパシタC3aを形成することができるので、高周波モジュール1の大きさを維持した状態で、多層基板2内により大きな容量値を有する第1のキャパシタC3aを形成することができる。
また、キャパシタ用ビア電極71には、LCフィルタ9を形成するための各電極72〜75のみが接続されるので、モジュール外部のノイズの影響を低減することができる。
なお、インダクタLのパターン形状は、上記した多層基板2内に積層方向に設けられた螺旋形状に限らず、渦巻き状や、ミアンダ状、ライン状など、どのように形成されてもよい。また、各絶縁体層2a〜2kそれぞれに形成されるビア電極71,72および面内電極73〜75により、他のインダクタやキャパシタなどの回路素子がさらに形成されていてもよい。また、これらの回路素子が組み合わされてフィルタ回路や整合回路などの各種回路がさらに形成されていてもよい。
また、多層基板2は、樹脂やセラミック、ポリマー材料などを用いた、プリント基板、LTCC、アルミナ系基板、複合材料基板などの多層基板により形成することができ、高周波モジュール1の使用目的に応じて、適宜最適な材質を選択して多層基板2を形成すればよい。このように、ランド電極6、ビア電極71,72、面内電極73〜75、外部接続端子8により本発明の「配線電極」が形成されている。
<第2実施形態>
次に、図3を参照して本発明の第2実施形態について説明する。
次に、図3を参照して本発明の第2実施形態について説明する。
この実施形態が上記した第1実施形態と異なるのは、図2のLCフィルタ9の第2のキャパシタC2が第1のキャパシタC4により形成され、キャパシタC3が第1のキャパシタC5により形成されている点である。その他の構成は上記した第1実施形態と同様の構成であるため、同一符号を引用することによりその構成の説明は省略する。
第1のキャパシタC4,C5は、多層基板2の側面に形成されたシールド電極5から所定間隔をあけて配置されたキャパシタ用ビア電極71と、シールド電極5とにより形成されている。そして、キャパシタ用ビア電極71は、多層基板2の複数(8層)の絶縁体層2d〜2gに形成された層間接続用のビア導体71aが積層方向に接続されて形成されている。
このように、ビア電極をキャパシタ用電極として用いた第1のキャパシタC4,C5によりLCフィルタ9の一部が構成されることにより、LCフィルタ9の平面視サイズをさらに小さくして、高周波モジュール1をさらに小型化することができる。また、多層基板2内にインダクタやキャパシタを配置した場合、インダクタで発生する磁界の広がりが近接して配置されたキャパシタ用電極により妨げられ、インダクタのQ値が低下するという問題があった。しかし、本実施形態のように、平板状の第2のキャパシタ用面内電極73をなくしたり面積を小さくすることにより、インダクタLの上下に平板状の第2のキャパシタ用面内電極73を配置しない構成にすることができるので、インダクタLのQ値の低下を抑制でき、LCフィルタ9の通過損失を改善することができる。
<第3実施形態>
次に、図4を参照して本発明の第3実施形態について説明する。
次に、図4を参照して本発明の第3実施形態について説明する。
この実施形態が上記した第2実施形態と異なるのは、キャパシタ用ビア電極71が、多層基板2内に複数(4個)配置して設けられ、シールド電極5と複数のキャパシタ用ビア電極71とでキャパシタC4,C5を形成している点である。なお、各キャパシタ用ビア電極71は、多層基板2の側面(シールド電極5)に沿って配列して設けられ、キャパシタ用ビア電極71どうしは、絶縁体層2gに形成された第1のキャパシタ用面内電極76(配線電極)により多層基板2内において電気的に接続されている。その他の構成は上記した第1および第2実施形態と同様の構成であるため、同一符号を引用することによりその構成の説明は省略する。なお、キャパシタC4とキャパシタC5を構成するキャパシタ用ビア電極どうしは電気的に接続されていない。
このように、複数のキャパシタ用ビア電極71どうしが第1のキャパシタ用面内電極76により互いに電気的に接続されることにより、シールド電極5と各キャパシタ用ビア電極71とが対向する部分の面積を増大させることができるので、第1のキャパシタC4,C5それぞれの容量値を大きくすることができる。そのため、多層基板2内に形成していた第2のキャパシタ用面内電極を無くすか、あるいは小さくすることができるため、高周波モジュールをさらに小型化することができる。
なお、それぞれ異なる絶縁体層に形成された複数の第1のキャパシタ用面内電極76により複数のキャパシタ用ビア電極71どうしが電気的に接続されるようにしてもよい。このように、第1のキャパシタ用面内電極76の数を調整することにより、第1のキャパシタC4,C5それぞれを形成するシールド電極5と対向する電極の面積の大きさを調整することができるので、各第1のキャパシタC4,C5の容量値を容易に調整することができる。
<第4実施形態>
次に、図5を参照して本発明の第4実施形態について説明する。
次に、図5を参照して本発明の第4実施形態について説明する。
この実施形態が上記した第1実施形態と異なるのは、図5に示すように、キャパシタ用ビア電極71を形成する円形状の横断面を有する各ビア導体71a,71bのうち、少なくとも1つのビア導体71bの径が他のビア導体71aの径と異なるように形成されている点である。その他の構成は上記した第1実施形態と同様の構成であるため、同一符号を引用することによりその構成の説明は省略する。
このようにすると、ビア導体71bとシールド電極5との距離を調整することができるので、第1のキャパシタC3aの容量値を容易に調整することができる。なお、図5では、各ビア導体75a,75bの横断面の中心を通る中心軸CL1は直線状に配置されるが、図6に示すように、例えばビア導体71cの横断面の中心を通る中心軸CL2を、積層方向に隣接配置されている他のビア導体71aの横断面の中心を通る中心軸CL1とずらして配置し、ビア導体71cをシールド電極5に近接配置するようにしても構わない。その様な構成にすることにより、容量値の調整範囲を広くすることができる。また、この場合には,中心軸CL1,CL2をずらして配置するビア導体71a,71cの横断面の径が互いに同一であってもよいし、異なっていてもよい。
なお、本発明は上記した実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて、上記したもの以外に種々の変更を行なうことが可能である。例えば、第1のキャパシタを構成するキャパシタ用ビア電極71とシールド電極5との間には、平面視で他の配線が配置されないように構成してもよい。こうすると、高周波モジュールを小型化することができ、多層基板内の配線電極の設計精度を向上することができる。
また、第1のキャパシタを構成するキャパシタ用ビア電極71とシールド電極5との間の距離は、部品3とシールド電極5との距離と比べて狭くしてもよい。この場合、部品の下のスペースが空くため、設計自由度を向上できる。
また、上記した実施形態が備える構成をどのように組み合わせてもよく、キャパシタ用ビア電極71を形成するビア導体71aの数は上記した例に限定されるものではなく、必要な容量値に応じて適宜1個〜複数個のビア導体71aが接続されるようにして容量値が調整を調整すればよい。また、並設されて第1のキャパシタ用面内電極76により電気的に接続されるキャパシタ用ビア電極71の本数も図4に示す例に限定されるものではなく、必要な容量値に応じて適宜1本〜複数本のキャパシタ用ビア電極71が接続されるようにして容量値を調整すればよい。
また、樹脂層4の全表面がシールド電極5により被覆されている必要はなく、例えば、樹脂層4の表面の一部が被覆されないようにシールド電極5が形成され、露出する樹脂層4の表面にマーキング等が施されていてもよい。また、多層基板2の全側面23がシールド電極5により被覆されていてもよい。
また、上記した実施形態では、LCフィルタ9の一部が第1のキャパシタC3a,C4,C5で構成されているが、整合回路などの他の高周波回路が第1のキャパシタC3a,C4,C5備えていてもよい。
本発明は、所定の高周波回路を備える高周波モジュールに広く適用することができる。
1 高周波モジュール
2 多層基板
2a〜2k 絶縁体層
21 一方主面
23 側面
3 部品
4 樹脂層
5 シールド電極
6 ランド電極(配線電極)
71 キャパシタ用ビア電極(配線電極)
71a,71b,71c ビア導体
72 ビア電極(配線電極)
73,74 第2のキャパシタ用面内電極(配線電極)
75 面内電極(配線電極)
76 第1のキャパシタ用面内電極(配線電極)
8 外部接続端子(配線電極)
9 LCフィルタ
C1,C2,C3b 第2のキャパシタ
C3a,C4,C5 第1のキャパシタ
CL1,CL2 中心軸
2 多層基板
2a〜2k 絶縁体層
21 一方主面
23 側面
3 部品
4 樹脂層
5 シールド電極
6 ランド電極(配線電極)
71 キャパシタ用ビア電極(配線電極)
71a,71b,71c ビア導体
72 ビア電極(配線電極)
73,74 第2のキャパシタ用面内電極(配線電極)
75 面内電極(配線電極)
76 第1のキャパシタ用面内電極(配線電極)
8 外部接続端子(配線電極)
9 LCフィルタ
C1,C2,C3b 第2のキャパシタ
C3a,C4,C5 第1のキャパシタ
CL1,CL2 中心軸
Claims (8)
- 絶縁体層と配線電極とを備えた多層基板と、
前記多層基板の一方主面に実装された部品と、
前記部品を被覆して前記一方主面に設けられた樹脂層と、
前記樹脂層の表面と前記多層基板の側面の少なくとも一部とを被覆して設けられたシールド電極とを備え、
前記配線電極は前記多層基板内に前記シールド電極から所定間隔をあけて配置されたキャパシタ用ビア電極を有し、
前記シールド電極と前記キャパシタ用ビア電極とを用いて第1のキャパシタが形成されている
ことを特徴とする高周波モジュール。 - 前記キャパシタ用ビア電極が複数設けられ、
前記配線電極は前記キャパシタ用ビア電極どうしを電気的に接続する第1のキャパシタ用面内電極を有する、
ことを特徴とする請求項1に記載の高周波モジュール。 - 前記配線電極は、第2のキャパシタ用面内電極を複数有し、
前記キャパシタ用ビア電極と前記第2のキャパシタ用面内電極が前記多層基板内において電気的に接続されている
ことを特徴とする請求項1または2に記載の高周波モジュール。 - 前記キャパシタ用ビア電極は、複数の前記絶縁体層に形成された層間接続用のビア導体が積層方向に接続されて形成されている
ことを特徴とする請求項1ないし3のいずれかに記載の高周波モジュール。 - 前記ビア導体は円形状の横断面を有し、少なくとも1つの前記ビア導体の径が他の前記ビア導体の径と異なるように形成されていることを特徴とする請求項4に記載の高周波モジュール。
- 少なくとも1つの前記ビア導体の横断面の中心を通る中心軸が積層方向に隣接配置されている他の前記ビア導体の横断面の中心を通る中心軸とずれて配置されていることを特徴とする請求項4または5に記載の高周波モジュール。
- 前記第1のキャパシタを構成する前記キャパシタ用ビア電極と前記シールド電極との間には、平面視で他の配線が配置されない
ことを特徴とする請求項4ないし6のいずれかに記載の高周波モジュール。 - 前記第1のキャパシタを構成する前記キャパシタ用ビア電極と前記シールド電極との間の距離は、前記部品と前記シールド電極との距離と比べて狭い
ことを特徴とする請求項4ないし7のいずれかに記載の高周波モジュール。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015013191 | 2015-01-27 | ||
JP2015013191 | 2015-01-27 | ||
PCT/JP2016/051781 WO2016121629A1 (ja) | 2015-01-27 | 2016-01-22 | 高周波モジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JP5975198B1 JP5975198B1 (ja) | 2016-08-23 |
JPWO2016121629A1 true JPWO2016121629A1 (ja) | 2017-04-27 |
Family
ID=56543242
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016528922A Active JP5975198B1 (ja) | 2015-01-27 | 2016-01-22 | 高周波モジュール |
Country Status (4)
Country | Link |
---|---|
US (1) | US10390424B2 (ja) |
JP (1) | JP5975198B1 (ja) |
CN (1) | CN107210268B (ja) |
WO (1) | WO2016121629A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109565926B (zh) * | 2016-08-08 | 2022-04-15 | 株式会社村田制作所 | 层叠电路基板、层叠电子部件和模块 |
JP6677352B2 (ja) | 2017-06-19 | 2020-04-08 | 株式会社村田製作所 | Lcフィルタ |
WO2019225698A1 (ja) * | 2018-05-24 | 2019-11-28 | 凸版印刷株式会社 | 回路基板 |
JP7084245B2 (ja) * | 2018-08-02 | 2022-06-14 | 日本ルメンタム株式会社 | プリント回路基板、光モジュール、及び光伝送装置 |
CN112470407B (zh) * | 2018-10-05 | 2022-04-26 | 株式会社村田制作所 | 高频模块以及通信装置 |
JP7318446B2 (ja) * | 2019-09-20 | 2023-08-01 | Tdk株式会社 | コイルユニット、ワイヤレス送電装置、ワイヤレス受電装置、及びワイヤレス電力伝送システム |
TWI776290B (zh) * | 2020-11-27 | 2022-09-01 | 財團法人工業技術研究院 | 電容器以及包含所述電容器的濾波器與重佈線層結構 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6456172B1 (en) * | 1999-10-21 | 2002-09-24 | Matsushita Electric Industrial Co., Ltd. | Multilayered ceramic RF device |
GB2365007B (en) * | 2000-07-21 | 2002-06-26 | Murata Manufacturing Co | Insulative ceramic compact |
JP3680715B2 (ja) * | 2000-07-21 | 2005-08-10 | 株式会社村田製作所 | 絶縁体磁器組成物 |
JP3937840B2 (ja) * | 2002-01-10 | 2007-06-27 | 株式会社日立製作所 | 高周波モジュール |
US6873529B2 (en) * | 2002-02-26 | 2005-03-29 | Kyocera Corporation | High frequency module |
TW200520201A (en) * | 2003-10-08 | 2005-06-16 | Kyocera Corp | High-frequency module and communication apparatus |
WO2005067359A1 (ja) * | 2003-12-26 | 2005-07-21 | Murata Manufacturing Co., Ltd. | セラミック多層基板 |
JP4907070B2 (ja) * | 2004-09-10 | 2012-03-28 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
CN101502189B (zh) * | 2006-10-24 | 2011-08-10 | 松下电器产业株式会社 | 三维电子电路装置 |
JP2009130085A (ja) * | 2007-11-22 | 2009-06-11 | Nec Corp | 半導体パッケージ |
CN102037528A (zh) * | 2008-03-20 | 2011-04-27 | 格瑞巴奇有限公司 | 屏蔽三端子平通emi/消能滤波器 |
JP2011187779A (ja) * | 2010-03-10 | 2011-09-22 | Panasonic Corp | モジュール |
JP5673455B2 (ja) * | 2011-09-09 | 2015-02-18 | 株式会社村田製作所 | 電源制御回路モジュール |
JP2013128232A (ja) * | 2011-12-19 | 2013-06-27 | Murata Mfg Co Ltd | バンドパスフィルタ |
JP5672412B2 (ja) * | 2012-04-05 | 2015-02-18 | 株式会社村田製作所 | 複合モジュール |
JP5817925B2 (ja) * | 2012-05-02 | 2015-11-18 | 株式会社村田製作所 | 高周波モジュール |
JP2014183181A (ja) * | 2013-03-19 | 2014-09-29 | Tdk Corp | 電子部品モジュール及びその製造方法 |
WO2016181954A1 (ja) * | 2015-05-11 | 2016-11-17 | 株式会社村田製作所 | 高周波モジュール |
-
2016
- 2016-01-22 JP JP2016528922A patent/JP5975198B1/ja active Active
- 2016-01-22 WO PCT/JP2016/051781 patent/WO2016121629A1/ja active Application Filing
- 2016-01-22 CN CN201680007127.3A patent/CN107210268B/zh active Active
-
2017
- 2017-06-16 US US15/624,917 patent/US10390424B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20170290143A1 (en) | 2017-10-05 |
CN107210268A (zh) | 2017-09-26 |
CN107210268B (zh) | 2018-11-23 |
WO2016121629A1 (ja) | 2016-08-04 |
US10390424B2 (en) | 2019-08-20 |
JP5975198B1 (ja) | 2016-08-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5975198B1 (ja) | 高周波モジュール | |
US9866265B2 (en) | High frequency circuit module in which high frequency circuits are embedded in a multilayer circuit substrate | |
CN107017854B (zh) | 电子部件 | |
US10176927B2 (en) | Composite electronic component | |
KR100880800B1 (ko) | 고주파 모듈 | |
US20060043580A1 (en) | Bandpass filter within a multilayerd low temperature co-fired ceramic substrate | |
US10193518B2 (en) | Radio-frequency (RF) component | |
JPWO2016024559A1 (ja) | 高周波モジュール | |
US11658641B2 (en) | High-frequency module | |
JP6687105B2 (ja) | 電子部品 | |
JP5630697B2 (ja) | 電子部品 | |
US7501915B2 (en) | High frequency module | |
JP6620885B2 (ja) | 複合部品内蔵回路基板、及び、複合部品 | |
US9686858B2 (en) | Composite module | |
US10075148B2 (en) | Resonance circuit complex electronic component and resonance circuit device | |
JP6278117B2 (ja) | 高周波モジュール | |
JPWO2010113845A1 (ja) | 分布定数回路 | |
KR200454577Y1 (ko) | 에어 갭 과전압 보호소자를 가지는 적층 칩형 lc 필터 | |
JP2009177799A (ja) | 無線通信モジュール | |
JP4135936B2 (ja) | 高周波モジュールおよび高周波回路 | |
JP2013211605A (ja) | 高周波モジュール | |
JP2007243797A (ja) | 平衡不平衡変換回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20160614 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160621 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160704 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5975198 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |