JPWO2015137152A1 - Heterojunction solar cell and manufacturing method thereof - Google Patents

Heterojunction solar cell and manufacturing method thereof Download PDF

Info

Publication number
JPWO2015137152A1
JPWO2015137152A1 JP2016507447A JP2016507447A JPWO2015137152A1 JP WO2015137152 A1 JPWO2015137152 A1 JP WO2015137152A1 JP 2016507447 A JP2016507447 A JP 2016507447A JP 2016507447 A JP2016507447 A JP 2016507447A JP WO2015137152 A1 JPWO2015137152 A1 JP WO2015137152A1
Authority
JP
Japan
Prior art keywords
layer
amorphous silicon
doped layer
phosphorus
boron
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016507447A
Other languages
Japanese (ja)
Other versions
JP6396425B2 (en
Inventor
松村　英樹
英樹 松村
圭介 大平
圭介 大平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Advanced Institute of Science and Technology
Original Assignee
Japan Advanced Institute of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Advanced Institute of Science and Technology filed Critical Japan Advanced Institute of Science and Technology
Publication of JPWO2015137152A1 publication Critical patent/JPWO2015137152A1/en
Application granted granted Critical
Publication of JP6396425B2 publication Critical patent/JP6396425B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type
    • H01L31/0745—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • H01L31/0747—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells comprising a heterojunction of crystalline and amorphous materials, e.g. heterojunction with intrinsic thin layer or HIT® solar cells; solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441—Electrode arrangements specially adapted for back-contact solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

【課題】 結晶系シリコンに対して、キャリヤの上面再結合を劇的に抑制でき、効率を高めた構造のヘテロ接合太陽電池を提供する。【解決手段】本発明のヘテロ接合太陽電池は、真性アモルファス・シリコン薄膜が結晶系シリコン基板にヘテロ接合している太陽電池であって、前記結晶系シリコン基板は、リンまたはボロンが深さ１０ナノメートル以内の極表層にドープされたドープ層が形成されている。ｎ型結晶シリコン基板９０１の直ぐ上に真性アモルファス・シリコン膜９０２をＣａｔ−ＣＶＤ法で堆積させて作製した場合の試料９００を、透過型電子顕微鏡で観察した際の電子顕微鏡像によれば、ｎ型結晶シリコン９０１とアモルファス・シリコン９０２との界面遷移層９０３の厚みは０．６ナノメートル以下である。【選択図】 図９ＡPROBLEM TO BE SOLVED: To provide a heterojunction solar cell having a structure capable of dramatically suppressing the upper surface recombination of carriers with respect to crystalline silicon and having improved efficiency. A heterojunction solar cell of the present invention is a solar cell in which an intrinsic amorphous silicon thin film is heterojunction to a crystalline silicon substrate, and the crystalline silicon substrate has a depth of 10 nanometers in phosphorus or boron. A doped layer is formed on the extreme surface layer within a meter. According to an electron microscopic image obtained by observing a sample 900 with a transmission electron microscope when an intrinsic amorphous silicon film 902 is deposited on the n-type crystalline silicon substrate 901 by a Cat-CVD method, n The thickness of the interface transition layer 903 between the type crystal silicon 901 and the amorphous silicon 902 is 0.6 nanometer or less. [Selection] FIG. 9A

Description

本発明は、結晶系シリコン基板を用いた太陽電池において、太陽光エネルギーを電気へ変換する効率を高めた構造のヘテロ接合太陽電池とその製造方法に関する。   The present invention relates to a heterojunction solar cell having a structure in which efficiency of converting solar energy into electricity is increased in a solar cell using a crystalline silicon substrate, and a method for manufacturing the same.

結晶シリコン太陽電池は、高価な結晶シリコン基板の使用量を減らして価格低下を図り、かつ、太陽光から電気へのエネルギー変換効率（以下単に「効率」と表記する）を向上させるために、用いる結晶シリコン基板の厚みを１／１０ミリメートル前後か、それ以下の厚みにすることが求められている。従来技術の結晶シリコンを用いた太陽電池は、８００℃前後の高温で、リンやボロンなどの不純物を熱拡散させることによりドープし、ｎ型やｐ型を形成しているが、結晶シリコン基板の厚みが１／１０ミリメートル前後と薄くなると、熱歪による反りなどのため、前記結晶シリコン基板が製作過程で破損する等の問題が生じる。そこで、これらが問題とならない低温での太陽電池の製作が求められている。   Crystalline silicon solar cells are used to reduce the amount of expensive crystalline silicon substrates used and to reduce the price, and to improve the energy conversion efficiency from sunlight to electricity (hereinafter simply referred to as “efficiency”). The thickness of the crystalline silicon substrate is required to be about 1/10 mm or less. Conventional solar cells using crystalline silicon are doped by thermally diffusing impurities such as phosphorus and boron at a high temperature of around 800 ° C. to form n-type and p-type. When the thickness is reduced to about 1/10 mm, there arises a problem that the crystalline silicon substrate is damaged in the manufacturing process due to warpage caused by thermal strain. Therefore, there is a demand for production of solar cells at low temperatures where these do not cause problems.

さらに、結晶シリコンには、その製造工程で、予期せずに自然に導入されてしまう酸素等の不純物が存在し、これが、例えば、３５０℃を超える温度で突然ドナーとして働いたり、欠陥生成の核になったりすることも知られており、効率向上の観点からも、太陽電池製作工程の３５０℃以下の低温化が求められていた。   In addition, crystalline silicon contains impurities such as oxygen that are naturally and unexpectedly introduced during the manufacturing process, and this may act as a donor suddenly at temperatures exceeding 350 ° C. From the viewpoint of improving the efficiency, a low temperature of 350 ° C. or lower in the solar cell manufacturing process has been demanded.

上記の要求を満たす太陽電池として、結晶シリコン内に熱拡散により形成されるリン・ドープｎ層やボロン・ドープｐ層を用いる代わりに、結晶シリコン基板の上面に、２００℃程度の低温で、ｎ型アモルファス・シリコンあるいはｐ型アモルファス・シリコンを堆積し、それぞれｎ型電極、ｐ型電極とする、いわゆるアモルファス・シリコンと結晶シリコンとのヘテロ接合を用いる太陽電池が、当時の三洋電機株式会社により開発された。この太陽電池は、実際は、結晶シリコンとｎ型またはｐ型アモルファス・シリコンとの界面特性を向上させるため、厚み１０ナノメートル以下のノン・ドープ真性アモルファス・シリコン層をｎ型およびｐ型アモルファス・シリコンと結晶シリコンの間に入れるので、そのことに着目し、Hetero-junction with Intrinsic Thin-layerの略称としてHIT太陽電池と命名された。   As a solar cell that satisfies the above requirements, instead of using a phosphorus-doped n layer or a boron-doped p layer formed by thermal diffusion in crystalline silicon, n is formed on the upper surface of the crystalline silicon substrate at a low temperature of about 200 ° C. Sanyo Electric Co., Ltd., developed a solar cell using a heterojunction of amorphous silicon and crystalline silicon, in which a type amorphous silicon or p type amorphous silicon is deposited to form an n-type electrode and a p-type electrode, respectively. It was done. In order to improve the interfacial characteristics between crystalline silicon and n-type or p-type amorphous silicon, this solar cell actually has a non-doped intrinsic amorphous silicon layer having a thickness of 10 nanometers or less as n-type and p-type amorphous silicon. In particular, it was named HIT solar cell as an abbreviation for Hetero-junction with Intrinsic Thin-layer.

結晶シリコン、真性アモルファス・シリコン、ｎ型またはｐ型アモルファス・シリコンからなる、ヘテロ接合太陽電池は、効率も高く、２０１３年の段階では、結晶シリコンを用いた太陽電池としては世界最高クラスの、効率２４．７％が得られたと報告された。しかし、この太陽電池もまだ完成形ではない。結晶シリコンとアモルファス・シリコンの界面は、真性アモルファス・シリコン層の挿入で特性が向上したとは言っても、電子とホールの界面における再結合成分は多少残っており、それが、折角太陽光により生成された電子とホールの数を減少させてしまうので、その除去が求められていた。   Heterojunction solar cells made of crystalline silicon, intrinsic amorphous silicon, n-type or p-type amorphous silicon have high efficiency. In 2013, the world's highest class of solar cells using crystalline silicon 24.7% was reported to be obtained. However, this solar cell is not yet complete. Although the characteristics of the interface between crystalline silicon and amorphous silicon have improved due to the insertion of an intrinsic amorphous silicon layer, some recombination components remain at the interface between electrons and holes. Since the number of generated electrons and holes is reduced, the removal thereof has been demanded.

一方、結晶シリコン上面に真性アモルファス・シリコンを堆積すると、結晶シリコン上面でのキャリヤの再結合をある程度は抑制できることは広く知られていたが、さらに、本願の発明者を含むグループは、非特許文献１において、真性アモルファス・シリコンを堆積する前に行う、水素ガスの触媒分解により生成された水素原子による結晶シリコン上面のクリーニングの際に、水素ガスにホスフィンを混ぜると、結晶シリコン表層にリン原子が１５０℃の低温で導入され、キャリヤの上面再結合が一層抑制され、試料全体のキャリヤ寿命が２倍以上向上することを見出し、結晶シリコン上面へのドーピングによる特性改善の可能性について述べている。   On the other hand, when intrinsic amorphous silicon is deposited on the upper surface of crystalline silicon, it has been widely known that carrier recombination on the upper surface of crystalline silicon can be suppressed to some extent. Further, the group including the inventors of the present application is a non-patent document. In 1, when phosphine is mixed with hydrogen gas during cleaning of the upper surface of crystalline silicon by hydrogen atoms generated by catalytic decomposition of hydrogen gas, which is performed before depositing intrinsic amorphous silicon, phosphorus atoms are formed on the surface layer of crystalline silicon. It was introduced at a low temperature of 150 ° C., the recombination of the upper surface of the carrier was further suppressed, and the carrier lifetime of the entire sample was improved more than twice, and the possibility of improving the characteristics by doping the upper surface of the crystalline silicon was described.

これに関連して、本願の発明者を含むグループは、特許文献１と特許文献２では、アモルファス・シリコン薄膜と結晶系シリコン基板とのヘテロ接合太陽電池において、ホスフィンまたはジボラン等のリンまたはボロンを含有するドーピングガスと１,１００℃から１，４００℃に加熱された触媒媒体との接触分解反応で生成された種に曝す上面処理を受けた結晶系シリコン基板を用いることを述べている。   In this connection, the group including the inventors of the present application disclosed in Patent Document 1 and Patent Document 2 that phosphorus or boron such as phosphine or diborane is used in a heterojunction solar cell of an amorphous silicon thin film and a crystalline silicon substrate. It describes the use of a crystalline silicon substrate that has undergone a top treatment that is exposed to seeds produced by the catalytic cracking reaction of the containing doping gas with a catalytic medium heated to 1,100 ° C. to 1,400 ° C.

さらに、本願の発明者を含むグループは、非特許文献２において、結晶シリコンの表裏両面にホスフィンを触媒分解した種に曝すことでリン原子を８０℃から３５０℃の温度でドープし、その上に真性アモルファス・シリコン膜とn型アモルファス・シリコン膜を積層すると、試料全体のキャリヤ寿命が１桁以上向上することを見出し、さらに、その試料の上面から下面に電流を流す実験から、結晶シリコンとアモルファス・シリコン界面での接触抵抗を見積もるなどの実験結果を発表している。   Furthermore, in the group including the inventors of the present application, in Non-Patent Document 2, phosphorus atoms are doped at a temperature of 80 ° C. to 350 ° C. by exposing the front and back surfaces of crystalline silicon to a species obtained by catalytic decomposition of phosphine. It has been found that when an intrinsic amorphous silicon film and an n-type amorphous silicon film are laminated, the carrier life of the entire sample is improved by an order of magnitude or more. Further, from experiments in which current flows from the upper surface to the lower surface of the sample, crystalline silicon and amorphous・ Announcement of experimental results such as estimating contact resistance at the silicon interface.

特開２０１１−１９９２７６号公報JP 2011-1992276 A 特開２０１１−１９９２７７号公報JP 2011-1992277 A

Hideki Matsumura, Motonobu Miyamoto, Koichi Koyama, Keisuke Ohdaira,「Drastic reduction in surface recombination velocity of crystalline silicon by surface treatment using catalytically-generated radicals」, Solar Energy Materials & Solar Cell誌、95巻、2011年、797ページから799ページ, (投稿日：２０１０年４月１３日、最終受理日：２０１０年８月３１日、発行日：２０１１年２月１日)Hideki Matsumura, Motonobu Miyamoto, Koichi Koyama, Keisuke Ohdaira, `` Drastic reduction in surface recombination velocity of crystalline silicon by surface treatment using catalytically-generated radicals '', Solar Energy Materials & Solar Cell, 95, 2011, 797-799 Page, (Submission date: April 13, 2010, Last acceptance date: August 31, 2010, Issue date: February 1, 2011) Taro Hayakawa, Tetsunori Ohta, Yuki Nsakajima, Koich Koyama, Keisuke Ohdaira, and Hideki Matsumura著、「Effect of Radical-Doped n+ Back Surface Field Layers on the Effective Minority Carrier Lifetimes of Crystalline with Amorphous Silicon Passivation Layers Deposited by Catalytic Chemical Vapor Deposition」, Japanese Journal of Applied Physics誌、51巻、2012年、101301-1ページから101301-6ページ, (2012Y)Taro Hayakawa, Tetsunori Ohta, Yuki Nsakajima, Koich Koyama, Keisuke Ohdaira, and Hideki Matsumura, `` Effect of Radical-Doped n + Back Surface Field Layers on the Effective Minority Carrier Lifetimes of Crystalline with Amorphous Silicon Passivation Layers Deposited by Catalytic Chemical Vapor Deposition ”, Japanese Journal of Applied Physics, 51, 2012, pages 101301-1 to 101301-6, (2012Y)

上述のように、従来の、結晶シリコンとアモルファス・シリコンとのヘテロ接合を用いる太陽電池は、現在、最も成功した新構造の太陽電池と認知されているが、今後の一層の効率の向上には、まだなお、幾つかの創意工夫が必要である。その一つは、上述のように、結晶シリコンと真性アモルファス・シリコンの界面にわずかに残る欠陥の影響の除去である。前記欠陥は、結晶シリコンとｎ型またはｐ型アモルファス・シリコンを直に接続するよりは、真性アモルファス・シリコンの挿入により、大幅に除去されてはいるが、その欠陥を通して、電子とホールが再結合を起こし、本来電極まで到達するはずであった電子またはホールの数を減らし、結果的に、太陽電池の効率を決めるパラメーターの一つである短絡電流ＪＳＣをその分、減少させてしまう。現在は、それでもなお、上述のように世界最高クラスの効率が得られているが、この電子またはホール収集のための電極部における電子またはホールの消耗を押さえ、効率の一層の向上を図ることが課題とされていた。As described above, the conventional solar cell using a heterojunction of crystalline silicon and amorphous silicon is currently recognized as the most successful solar cell with a new structure, but for further improvement in efficiency in the future. Still, some ingenuity is needed. One of them is the removal of the effects of defects that remain slightly at the interface between crystalline silicon and intrinsic amorphous silicon, as described above. The defects are largely removed by the insertion of intrinsic amorphous silicon rather than directly connecting crystalline silicon and n-type or p-type amorphous silicon, but electrons and holes are recombined through the defects. the raised, reducing the number of electrons or holes that should have to reach the original electrodes, consequently, would correspondingly reduce the short-circuit current J SC, which is one of parameters for determining the efficiency of the solar cell. At present, the world's highest class efficiency is still obtained as described above, but it is possible to further improve the efficiency by suppressing the consumption of electrons or holes in the electrode section for collecting electrons or holes. It was an issue.

特許文献１と特許文献２において、本願の発明者を含むグループは、ホスフィンまたはジボラン等のリンまたはボロンを含有するドーピングガスと１,１００℃から１，４００℃に加熱された触媒媒体との接触分解反応で生成された種に曝す上面処理を受けた結晶系シリコン基板を、アモルファス・シリコン薄膜と結晶系シリコン基板とのヘテロ接合太陽電池に用いることを提案はしているが、そのホスフィンまたはジボラン等と加熱触媒体との接触分解反応で生成された種に曝す上面処理の内容の把握が足りず、ドープ深さの制御も不十分であったために、表層の極薄領域へのドープの場合のみにその表層ドープ効果が顕著で、余り深くドープ層が拡がると、（１）バンドの曲がり方も緩やかになり、また、（２）ドーピング密度が上がった部分だけ、もともとの基板のドーピング密度自体が変わることと等価になり、それによる不純物散乱の影響が増大すること、（３）基板自体のドーピング密度が太陽電池の最適値から外れること等の悪影響が出て、表層ドープによる効果が薄れることもある等、その表層ドープによる効用の発現機構すら明確化されていなかった。   In Patent Document 1 and Patent Document 2, the group including the inventors of the present application is a contact between a doping gas containing phosphorus or boron such as phosphine or diborane and a catalyst medium heated from 1,100 ° C. to 1,400 ° C. Although it has been proposed to use a crystalline silicon substrate that has been subjected to a top surface treatment exposed to seeds produced by a decomposition reaction in a heterojunction solar cell of an amorphous silicon thin film and a crystalline silicon substrate, its phosphine or diborane In the case of doping to the ultra-thin area of the surface layer because there was not enough grasp of the contents of the top surface treatment exposed to the species generated by the catalytic decomposition reaction of the catalyst and the heated catalyst body, and the dope depth was insufficiently controlled Only when the doping effect of the surface layer is remarkable, and the doped layer expands too deeply, (1) the bending of the band becomes gentle, and (2) the doping density increases. This is equivalent to changing the doping density itself of the original substrate only, and the influence of impurity scattering due to this increases, and (3) adverse effects such as the doping density of the substrate itself deviating from the optimum value of the solar cell. Even the effect of surface dope has not been clarified, for example, the effect of surface dope may be reduced.

そして、結晶シリコンとアモルファス・シリコンとのヘテロ接合を用いた太陽電池における電子収集電極は、従来は、結晶シリコン上に厚み１０ナノメートル以下のノン・ドープ真性アモルファス・シリコンを堆積し、さらにその上に、n型アモルファス・シリコンを積層する構造となっており、また一方、ホール収集電極は、従来は、結晶シリコン上に厚み１０ナノメートル以下のノン・ドープ真性アモルファス・シリコンを堆積し、さらにその上に、p型アモルファス・シリコンを積層する構造となっていた。   Conventionally, an electron collecting electrode in a solar cell using a heterojunction of crystalline silicon and amorphous silicon has conventionally been formed by depositing non-doped intrinsic amorphous silicon having a thickness of 10 nanometers or less on crystalline silicon. On the other hand, the hole collecting electrode has conventionally been formed by depositing non-doped intrinsic amorphous silicon having a thickness of 10 nanometers or less on crystalline silicon. On top of this, p-type amorphous silicon was laminated.

非特許文献１と非特許文献２において、本願の発明者を含むグループは、表裏両面表層にリン原子がドープされた結晶シリコン基板上にアモルファス・シリコン膜を堆積すると、結晶シリコン上面でのキャリヤの再結合が抑制され、試料全体のキャリヤ寿命が増大することを見出している。ただし、その時点では、結晶シリコン表層への浅いドープ層の形成と、結晶シリコンと真性アモルファス・シリコンとの界面におけるバンド曲がりの関係、およびそのバンド曲がりによる、電子またはホールの選択的収集と言う技術思想には至っていなかった。   In Non-Patent Document 1 and Non-Patent Document 2, when a group including the inventors of the present application deposits an amorphous silicon film on a crystalline silicon substrate doped with phosphorus atoms on both front and back surfaces, carriers on the upper surface of the crystalline silicon It has been found that recombination is suppressed and the carrier lifetime of the entire sample is increased. However, at that time, the technology of forming a shallow doped layer on the surface of the crystalline silicon, the relationship between the band bending at the interface between the crystalline silicon and the intrinsic amorphous silicon, and the selective collection of electrons or holes by the band bending. The idea was not reached.

さらに、特許文献１と特許文献２に記載されている上面処理の物理的効用の原理も明確には指摘されておらず、表層でのバンド曲がりによりキャリヤが界面から離された領域にまでドーピング不純物が存在することにより、そのドーピング不純物によるキャリヤ散乱、基板のドーピング密度が太陽電池の最適値からずれる等の２次的悪影響を生じさせるので、結晶系シリコン基板上面１０ナノメートル以内の極薄上面にのみリンまたはボロン等のドーピング不純物を局在させることの効用も見出せてはいなかった。   Further, the principle of the physical effect of the top surface treatment described in Patent Document 1 and Patent Document 2 is not clearly pointed out, and doping impurities are introduced even to a region where carriers are separated from the interface due to band bending in the surface layer. Presents secondary adverse effects such as carrier scattering due to the doping impurities, and the doping density of the substrate deviating from the optimum value of the solar cell. Therefore, the crystalline silicon substrate has an extremely thin upper surface within 10 nanometers. Only the utility of localizing doping impurities such as phosphorus or boron has not been found.

本発明は、本願の発明者を含むグループによって過去に見出された現象が、表層、深さ１０ナノメートル以内にドープされたリン原子による結晶シリコンのバンド曲がりにより発現するものと考え、また、実験的にも確認した事実に基づいてなされている。そして、その考えを発展させ、本発明は、電子収集電極の場合には、ホールを結晶シリコンとアモルファス・シリコンとの界面から遠ざけるように、結晶シリコン表層１０ナノメートル以内にリン原子を導入して、結晶シリコンのバンドを下方向に曲げ、一方、ホール収集電極の場合には、電子を結晶シリコンとアモルファス・シリコンとの界面から遠ざけるように、結晶シリコン表層１０ナノメートル以内にボロン原子を導入して、結晶シリコンのバンドを上方向に曲げ、これらを通じて、電極における電子収集とホール収集の選択性の向上を図るという新しい技術的思想に基づくものである。   The present invention considers that the phenomenon found in the past by the group including the inventors of the present application is expressed by the band bending of crystalline silicon due to phosphorus atoms doped within the surface layer, depth of 10 nanometers, This is based on facts confirmed experimentally. Then, the idea is developed, and in the case of the electron collecting electrode, the present invention introduces phosphorus atoms within 10 nanometers of the crystalline silicon surface layer so as to keep the holes away from the interface between the crystalline silicon and the amorphous silicon. In the case of the hole collection electrode, boron atoms are introduced within 10 nanometers of the surface of the crystalline silicon so as to keep the electrons away from the interface between the crystalline silicon and the amorphous silicon. This is based on a new technical idea of bending the band of crystalline silicon upward and improving the selectivity of electron collection and hole collection in the electrode through them.

従来技術のアモルファス・シリコンと結晶シリコンとのヘテロ接合太陽電池においては、例えば、n型結晶シリコン基板１０１を用いる場合を想定すると、電子収集電極１０４の周辺は図１に模式図で示すバンド構造となる。ここで、符号１０２はノン・ドープ真性アモルファス・シリコン極薄膜であり、符号１０３はｎ型アモルファス・シリコン膜である。また、符号１０５はフェルミ・レベルを示しており、符号１０６は伝導帯最下のエネルギー・レベルを示しており、符号１０７は価電子帯最上のエネルギー・レベルを示している。   In the conventional heterojunction solar cell of amorphous silicon and crystalline silicon, for example, assuming that an n-type crystalline silicon substrate 101 is used, the periphery of the electron collection electrode 104 has a band structure schematically shown in FIG. Become. Here, reference numeral 102 is a non-doped intrinsic amorphous silicon ultrathin film, and reference numeral 103 is an n-type amorphous silicon film. Reference numeral 105 indicates the Fermi level, reference numeral 106 indicates the lowest energy level of the conduction band, and reference numeral 107 indicates the highest energy level of the valence band.

また、従来技術のアモルファス・シリコンと結晶シリコンとのヘテロ接合太陽電池においては、例えば、n型結晶シリコン基板２０１を用いる場合を想定すると、ホール収集電極２０４の周辺は図２に模式図で示すバンド構造となる。ここで、符号２０２はノン・ドープ真性アモルファス・シリコン極薄膜であり、符号２０３はｎ型アモルファス・シリコン膜である。また、符号２０５はフェルミ・レベルを示しており、符号２０６は伝導帯最下のエネルギー・レベルを示しており、符号２０７は価電子帯最上のエネルギー・レベルを示している。   Further, in the conventional heterojunction solar cell of amorphous silicon and crystalline silicon, for example, assuming that an n-type crystalline silicon substrate 201 is used, the periphery of the hole collecting electrode 204 is a band schematically shown in FIG. It becomes a structure. Here, reference numeral 202 is a non-doped intrinsic amorphous silicon ultrathin film, and reference numeral 203 is an n-type amorphous silicon film. Reference numeral 205 indicates the Fermi level, reference numeral 206 indicates the lowest energy level of the conduction band, and reference numeral 207 indicates the highest energy level of the valence band.

これに対し、本発明では、例えば、ｎ型結晶シリコン基板３０１を用いる場合を想定すると、電子収集電極３０４において、結晶シリコン３０１の表層にリン原子がドープされ、その部分が通常のn型からもっとフェルミ・レベル３０５が伝導帯最下端のエネルギー・レベル３０６に近づいた強いn型、すなわち、n+型になると、図３に示すように、ｎ型結晶シリコン３０１とアモルファス・シリコン３０２との界面近傍における結晶シリコン側のバンド３０６と３０７が下に曲がり、電子を電子収集電極３０４に移動し易くする。一方、ホールは弾かれて界面から遠ざかり、結局、界面における電子とホールの再結合を抑制して、電子の収集効率を向上させることができる。   On the other hand, in the present invention, for example, assuming that an n-type crystalline silicon substrate 301 is used, in the electron collecting electrode 304, the surface layer of the crystalline silicon 301 is doped with phosphorus atoms, and the portion is more than the normal n-type. When the Fermi level 305 becomes a strong n-type approaching the energy level 306 at the lowest end of the conduction band, that is, n + type, as shown in FIG. 3, in the vicinity of the interface between the n-type crystalline silicon 301 and the amorphous silicon 302. The bands 306 and 307 on the crystalline silicon side are bent downward to facilitate movement of electrons to the electron collecting electrode 304. On the other hand, the holes are bounced away from the interface, and eventually, recombination of electrons and holes at the interface can be suppressed to improve the electron collection efficiency.

また、本発明では、例えば、ｎ型結晶シリコン基板４０１を用いる場合を想定すると、ホール収集電極４０４において、結晶シリコン４０１の表層にボロン原子がドープされ、その部分がp型に反転するか、フェルミ・レベルが価電子帯最上端のエネルギーに近づいた弱いn型になると、図４に示すように、結晶シリコン４０１とアモルファス・シリコン４０３との界面近傍における結晶シリコン側のバンド４０６と４０７が上に曲がり、ホールをホール収集電極４０４に移動し易くする。一方、電子は弾かれて界面から遠ざかり、結局、界面における電子とホールの再結合を抑制して、ホールの収集効率を向上させることができる。   Further, in the present invention, for example, assuming that an n-type crystalline silicon substrate 401 is used, in the hole collecting electrode 404, boron atoms are doped in the surface layer of the crystalline silicon 401, and the portion is inverted to p-type, or Fermi When the level becomes a weak n-type approaching the energy at the top end of the valence band, as shown in FIG. 4, bands 406 and 407 on the crystalline silicon side near the interface between the crystalline silicon 401 and the amorphous silicon 403 are on the upper side. Bends to facilitate moving the hole to the hole collection electrode 404. On the other hand, electrons are bounced away from the interface, and eventually, recombination of electrons and holes at the interface can be suppressed to improve the hole collection efficiency.

ところで、このように、結晶シリコン基板表層の導電型、バンドの曲がりを制御するために、リンまたはボロンを、結晶シリコン自体の劣化を防止できる３５０℃以下の低温で結晶シリコン表層に導入する方法は、従来技術としては、例えば、プラズマ分解された種に結晶シリコンを曝す方法等もあったが、結晶シリコン上面がプラズマ損傷のために、荒れてしまう等の克服すべき技術課題が同時に提示されていた。   By the way, in order to control the conductivity type of the surface layer of the crystalline silicon substrate and the bending of the band in this way, the method of introducing phosphorus or boron into the crystalline silicon surface layer at a low temperature of 350 ° C. or less that can prevent the deterioration of the crystalline silicon itself is As a conventional technique, for example, there is a method of exposing crystalline silicon to a plasma-decomposed species, but technical problems to be overcome such as the upper surface of crystalline silicon becoming rough due to plasma damage are simultaneously presented. It was.

上述の課題に鑑みて、本発明の目的は、結晶系シリコンに対して、キャリヤの上面再結合を劇的に抑制でき、効率を高めた構造のヘテロ接合太陽電池とその製造方法を提供することを目的とする。   In view of the above-described problems, an object of the present invention is to provide a heterojunction solar cell having a structure capable of dramatically suppressing the upper surface recombination of carriers and improving efficiency with respect to crystalline silicon, and a method for manufacturing the same. With the goal.

本発明は、この結晶シリコン表層の極浅い領域に、リンまたはボロンがドープされた層を、ホスフィンやジボラン等のリンやボロンを含む原料ガスを１，０００℃以上に加熱された金属触媒体線との接触により生成された種に結晶シリコンが曝されることにより３５０℃以下の低温で形成するという新手法を提案し、上述の技術課題を解決したものである。ここでは、この、新手法を「Ｃａｔ−ｄｏｐｉｎｇ法」と呼ぶことにする。
本発明のヘテロ接合太陽電池は、アモルファス・シリコン薄膜が結晶系シリコン基板にヘテロ接合している太陽電池であって、前記結晶系シリコン基板は深さ１０ナノメートル以内の極表層にリンがドープされたリン・ドープ層が形成されているか、前記結晶系シリコン基板は深さ１０ナノメートル以内の極表層にボロンがドープされたボロン・ドープ層が形成されているかのいずれかないしは両方であることを特徴とする。
本発明のヘテロ接合太陽電池の製造方法は、アモルファス・シリコン薄膜が結晶系シリコン基板にヘテロ接合している太陽電池の製造方法であって、ホスフィン等のリンを含む原料ガスと加熱した金属触媒体線との接触により生成された種に３５０℃以下の低温で前記結晶系シリコン基板を曝すことによって深さ１０ナノメートル以内の極表層にリンをドープしてリン・ドープ層を形成するか、ジボラン等のボロンを含む原料ガスが加熱された金属触媒体線との接触により生成された種に３５０℃以下の低温で前記結晶系シリコン基板を曝すことによって深さ１０ナノメートル以内の極表層にボロンをドープしてボロン・ドープ層を形成するかのいずれかないしは両方の処理を行うことを特徴とする。The present invention provides a metal catalyst wire in which a layer doped with phosphorus or boron is formed in a very shallow region of the crystalline silicon surface layer, and a source gas containing phosphorus or boron such as phosphine or diborane is heated to 1,000 ° C. or higher. Proposed a new method of forming crystal silicon at a low temperature of 350 ° C. or less by exposing the crystalline silicon to the seeds produced by contact with the substrate, and solved the above technical problem. Here, this new method is referred to as “Cat-doping method”.
The heterojunction solar cell of the present invention is a solar cell in which an amorphous silicon thin film is heterojunction to a crystalline silicon substrate, and the crystalline silicon substrate is doped with phosphorus in the extreme surface layer within a depth of 10 nanometers. Either a phosphorus-doped layer is formed, or the crystalline silicon substrate has a boron-doped layer in which boron is doped on the extreme surface layer within a depth of 10 nanometers, or both. It is characterized by.
The method for producing a heterojunction solar cell according to the present invention is a method for producing a solar cell in which an amorphous silicon thin film is heterojunction to a crystalline silicon substrate, and is a metal catalyst body heated with a source gas containing phosphorus such as phosphine Exposing the crystalline silicon substrate to a seed produced by contact with a wire at a low temperature of 350 ° C. or less to form a phosphorus-doped layer by doping phosphorus into the extreme surface layer within a depth of 10 nanometers or diborane Boron on the extreme surface layer within a depth of 10 nanometers by exposing the crystalline silicon substrate at a low temperature of 350 ° C. or less to seeds produced by contact with a metal catalyst body wire heated with a source gas containing boron, etc. It is characterized in that either or both of the processes are performed by forming a boron-doped layer by doping.

本発明によれば、上述の通り、ヘテロ接合の界面における電子とホールの再結合を抑制して電子やホールの収集効率を向上させることができる。また、結晶シリコン上面が荒れてしまう等の問題が生じない。   According to the present invention, as described above, electron and hole collection efficiency can be improved by suppressing recombination of electrons and holes at the heterojunction interface. Further, there is no problem that the upper surface of the crystalline silicon is rough.

本発明のヘテロ接合太陽電池は、前記結晶系シリコン基板と前記真性アモルファス・シリコン薄膜との界面には界面遷移層が形成されており、前記界面遷移層の厚みが０．６ナノメートル以下であることを特徴とする。
本発明のヘテロ接合太陽電池の製造方法は、前記リン・ドープ層と前記ボロン・ドープ層のいずれかないしは両方の作用によって前記結晶系シリコ基板と前記真性アモルファス・シリコン薄膜との界面に界面遷移層を形成し、前記界面遷移層の厚みを０．６ナノメートル以下にすることを特徴とする。In the heterojunction solar cell of the present invention, an interface transition layer is formed at the interface between the crystalline silicon substrate and the intrinsic amorphous silicon thin film, and the thickness of the interface transition layer is 0.6 nanometer or less. It is characterized by that.
The method of manufacturing a heterojunction solar cell according to the present invention includes interfacial transition to the interface between the crystalline silicon substrate and the intrinsic amorphous silicon thin film by the action of either or both of the phosphorus-doped layer and the boron-doped layer. A layer is formed, and the thickness of the interface transition layer is 0.6 nanometer or less.

本発明によれば、界面遷移層の厚みが薄いので、界面の実質面積が小さくなり、界面での再結合が抑えられ、全体の少数キャリヤ寿命が伸びることとなる。   According to the present invention, since the thickness of the interface transition layer is thin, the substantial area of the interface is reduced, recombination at the interface is suppressed, and the entire minority carrier lifetime is extended.

本発明のヘテロ接合太陽電池は、前記結晶系シリコン基板の上面側には前記リン・ドープ層が形成され、前記リン・ドープ層に前記真性アモルファス・シリコン層が積層され、前記真性アモルファス・シリコン層にｎ型アモルファス・シリコン層が積層されて電子収集電極が形成されており、また、前記結晶系シリコン基板の下面側には前記ボロン・ドープ層が形成され、前記ボロン・ドープ層に前記真性アモルファス・シリコン層が積層され、前記真性アモルファス・シリコン層にｐ型アモルファス・シリコン層が積層されてホール収集電極が形成されていることを特徴とする。
本発明のヘテロ接合太陽電池の製造方法は、前記結晶系シリコン基板の上面側に前記リン・ドープ層を形成し、前記リン・ドープ層に前記真性アモルファス・シリコン層を触媒化学気相堆積法によって積層し、前記真性アモルファス・シリコン層にｎ型アモルファス・シリコン層を積層してから電子収集電極を形成し、また、前記結晶系シリコン基板の下面側に前記ボロン・ドープ層を形成し、前記ボロン・ドープ層に真性アモルファス・シリコン層を積層し、前記真性アモルファス・シリコン層にｐ型アモルファス・シリコン層を積層してからホール収集電極を形成することを特徴とする。In the heterojunction solar cell of the present invention, the phosphorus-doped layer is formed on the upper surface side of the crystalline silicon substrate, the intrinsic amorphous silicon layer is laminated on the phosphorus-doped layer, and the intrinsic amorphous silicon layer The n-type amorphous silicon layer is laminated to form an electron collecting electrode, and the boron-doped layer is formed on the lower surface side of the crystalline silicon substrate, and the intrinsic amorphous layer is formed on the boron-doped layer. A silicon layer is laminated, and a hole collecting electrode is formed by laminating a p-type amorphous silicon layer on the intrinsic amorphous silicon layer.
The method of manufacturing a heterojunction solar cell according to the present invention includes forming the phosphorus-doped layer on the upper surface side of the crystalline silicon substrate, and applying the intrinsic amorphous silicon layer to the phosphorus-doped layer by catalytic chemical vapor deposition. And laminating an n-type amorphous silicon layer on the intrinsic amorphous silicon layer to form an electron collecting electrode, and forming the boron-doped layer on the lower surface side of the crystalline silicon substrate. A hole collecting electrode is formed after laminating an intrinsic amorphous silicon layer on the doped layer and laminating a p-type amorphous silicon layer on the intrinsic amorphous silicon layer.

本発明のヘテロ接合太陽電池は、前記結晶系シリコン基板の上面側には前記リン・ドープ層が形成され、前記リン・ドープ層に前記真性アモルファス・シリコン層が積層され、前記真性アモルファス・シリコン層にｎ型アモルファス・シリコン層が積層され、前記ｎ型アモルファス・シリコン層に透明導電膜が形成され、前記透明導電膜の上に窒化シリコン膜が形成され、前記窒化シリコン膜に所定間隔で細孔が開けられて、その細孔群位置に電子収集電極が形成されており、また、前記結晶系シリコン基板の下面側には前記ボロン・ドープ層が形成されており、前記ボロン・ドープ層に真性アモルファス・シリコン層が積層され、前記真性アモルファス・シリコン層にｐ型アモルファス・シリコン層が積層され、前記ｐ型アモルファス・シリコン層に透明導電膜が形成され、前記透明導電膜の下に窒化シリコン膜が形成され、前記窒化シリコン膜に所定間隔で細孔が開けられて、その細孔群位置にホール収集電極が形成されていることを特徴とする。
本発明のヘテロ接合太陽電池の製造方法は、前記結晶系シリコン基板の上面側に前記リン・ドープ層を形成し、前記リン・ドープ層に前記真性アモルファス・シリコン層を触媒化学気相堆積法によって積層し、前記真性アモルファス・シリコン層にｎ型アモルファス・シリコン層を積層し、前記ｎ型アモルファス・シリコン層に透明導電膜を形成し、前記透明導電膜の上に窒化シリコン膜を形成し、前記窒化シリコン膜に所定間隔で細孔を開けて、その細孔群位置に電子収集電極を形成し、また、前記結晶系シリコン基板の下面側に前記ボロン・ドープ層を形成し、前記ボロン・ドープ層に真性アモルファス・シリコン層を積層し、前記真性アモルファス・シリコン層にｐ型アモルファス・シリコン層を積層し、前記ｐ型アモルファス・シリコン層に透明導電膜を形成し、前記透明導電膜の下に窒化シリコン膜を形成し、前記窒化シリコン膜に所定間隔で細孔を開けて、その細孔群位置にホール収集電極を形成することを特徴とする。In the heterojunction solar cell of the present invention, the phosphorus-doped layer is formed on the upper surface side of the crystalline silicon substrate, the intrinsic amorphous silicon layer is laminated on the phosphorus-doped layer, and the intrinsic amorphous silicon layer An n-type amorphous silicon layer is laminated, a transparent conductive film is formed on the n-type amorphous silicon layer, a silicon nitride film is formed on the transparent conductive film, and pores are formed in the silicon nitride film at predetermined intervals. The electron collecting electrode is formed at the position of the pore group, and the boron doped layer is formed on the lower surface side of the crystalline silicon substrate, and the boron doped layer is intrinsic. An amorphous silicon layer is laminated, a p-type amorphous silicon layer is laminated on the intrinsic amorphous silicon layer, and the p-type amorphous silicon layer is laminated. A transparent conductive film is formed in the con layer, a silicon nitride film is formed under the transparent conductive film, pores are opened in the silicon nitride film at predetermined intervals, and a hole collecting electrode is formed at the position of the pore group It is characterized by being.
The method of manufacturing a heterojunction solar cell according to the present invention includes forming the phosphorus-doped layer on the upper surface side of the crystalline silicon substrate, and applying the intrinsic amorphous silicon layer to the phosphorus-doped layer by catalytic chemical vapor deposition. Laminating, laminating an n-type amorphous silicon layer on the intrinsic amorphous silicon layer, forming a transparent conductive film on the n-type amorphous silicon layer, forming a silicon nitride film on the transparent conductive film, Opening pores at predetermined intervals in the silicon nitride film, forming electron collecting electrodes at the positions of the pore groups, and forming the boron-doped layer on the lower surface side of the crystalline silicon substrate, the boron-doped An intrinsic amorphous silicon layer is laminated on the layer, a p-type amorphous silicon layer is laminated on the intrinsic amorphous silicon layer, and the p-type amorphous silicon layer is laminated. A transparent conductive film is formed on the silicon layer, a silicon nitride film is formed under the transparent conductive film, pores are opened in the silicon nitride film at predetermined intervals, and hole collecting electrodes are formed at the positions of the pore groups. It is characterized by that.

本発明のヘテロ接合太陽電池は、前記結晶系シリコン基板の上面側には前記リン・ドープ層が形成されており、前記リン・ドープ層の上に窒化シリコン膜が形成されており、そして、前記結晶系シリコン基板の下面側には前記リン・ドープ層と前記ボロン・ドープ層とが所定間隔で形成されており、前記リン・ドープ層及び前記ボロン・ドープ層に前記真性アモルファス・シリコン層が積層され、前記リン・ドープ層の真下の位置にｎ型アモルファス・シリコン層が積層され、前記ｎ型アモルファス・シリコン層に透明導電膜が形成され、前記透明導電膜の下に電子収集電極が形成されており、また、前記ボロン・ドープ層の真下の位置にｐ型アモルファス・シリコン層が積層され、前記ｐ型アモルファス・シリコン層に透明導電膜が形成され、前記透明導電膜の下にホール収集電極が形成されていることを特徴とする。
本発明のヘテロ接合太陽電池の製造方法は、前記結晶系シリコン基板の上面側に前記リン・ドープ層を形成し、前記リン・ドープ層の上に窒化シリコン膜を触媒化学気相堆積法によって形成し、そして、前記結晶系シリコン基板の下面側に前記リン・ドープ層と前記ボロン・ドープ層とを所定間隔で形成し、前記リン・ドープ層及び前記ボロン・ドープ層に真性アモルファス・シリコン層を積層し、前記リン・ドープ層の真下の位置にｎ型アモルファス・シリコン層を積層し、前記ｎ型アモルファス・シリコン層に透明導電膜を形成し、前記透明導電膜の下に電子収集電極を形成し、また、前記ボロン・ドープ層の真下の位置にｐ型アモルファス・シリコン層を積層し、前記ｐ型アモルファス・シリコン層に透明導電膜を形成し、前記透明導電膜の下にホール収集電極を形成することを特徴とする。In the heterojunction solar cell of the present invention, the phosphorus-doped layer is formed on the upper surface side of the crystalline silicon substrate, the silicon nitride film is formed on the phosphorus-doped layer, and The phosphorus-doped layer and the boron-doped layer are formed at a predetermined interval on the lower surface side of the crystalline silicon substrate, and the intrinsic amorphous silicon layer is laminated on the phosphorus-doped layer and the boron-doped layer. An n-type amorphous silicon layer is laminated immediately below the phosphorus-doped layer, a transparent conductive film is formed on the n-type amorphous silicon layer, and an electron collecting electrode is formed under the transparent conductive film. And a p-type amorphous silicon layer is laminated immediately below the boron-doped layer, and a transparent conductive film is formed on the p-type amorphous silicon layer. Characterized in that the hole collecting electrode under the transparent conductive film is formed.
In the method for manufacturing a heterojunction solar cell according to the present invention, the phosphorus-doped layer is formed on the upper surface side of the crystalline silicon substrate, and a silicon nitride film is formed on the phosphorus-doped layer by catalytic chemical vapor deposition. And forming the phosphorus-doped layer and the boron-doped layer at a predetermined interval on the lower surface side of the crystalline silicon substrate, and forming an intrinsic amorphous silicon layer on the phosphorus-doped layer and the boron-doped layer. Laminating, laminating an n-type amorphous silicon layer directly below the phosphorus-doped layer, forming a transparent conductive film on the n-type amorphous silicon layer, and forming an electron collecting electrode under the transparent conductive film In addition, a p-type amorphous silicon layer is laminated immediately below the boron-doped layer, a transparent conductive film is formed on the p-type amorphous silicon layer, and the transparent conductive layer is formed. And forming a hole collecting electrode under the membrane.

本発明のヘテロ接合太陽電池は、前記結晶系シリコン基板の上面側には前記リン・ドープ層が形成されており、前記リン・ドープ層の上に窒化シリコン膜が形成されており、そして、前記結晶系シリコン基板の下面側には前記リン・ドープ層と前記ボロン・ドープ層とが所定間隔で形成されており、前記リン・ドープ層及び前記ボロン・ドープ層に前記真性アモルファス・シリコン層が積層され、前記真性アモルファス・シリコン層の下に窒化シリコン膜が形成され、前記窒化シリコン膜に所定間隔で細孔が開けられて、その細孔群位置における、前記リン・ドープ層の真下の位置にｎ型アモルファス・シリコン層が積層され、前記ｎ型アモルファス・シリコン層に透明導電膜が形成され、前記透明導電膜の下に電子収集電極が形成されており、また、前記ボロン・ドープ層の真下の位置にｐ型アモルファス・シリコン層が積層され、前記ｐ型アモルファス・シリコン層に透明導電膜が形成され、前記透明導電膜の下にホール収集電極が形成されていることを特徴とする。
本発明のヘテロ接合太陽電池の製造方法は、前記結晶系シリコン基板の上面側に前記リン・ドープ層を形成し、前記リン・ドープ層の上に窒化シリコン膜を触媒化学気相堆積法によって形成し、そして、前記結晶系シリコン基板の下面側に前記リン・ドープ層と前記ボロン・ドープ層とを所定間隔で形成し、前記リン・ドープ層及び前記ボロン・ドープ層に真性アモルファス・シリコン層を積層し、前記真性アモルファス・シリコン層の下に窒化シリコン膜を形成し、前記窒化シリコン膜に所定間隔で細孔を開けて、その細孔群位置における、前記リン・ドープ層の真下の位置にｎ型アモルファス・シリコン層を積層し、前記ｎ型アモルファス・シリコン層に透明導電膜を形成し、前記透明導電膜の下に電子収集電極を形成し、また、前記ボロン・ドープ層の真下の位置にｐ型アモルファス・シリコン層を積層し、前記ｐ型アモルファス・シリコン層に透明導電膜を形成し、前記透明導電膜の下にホール収集電極を形成することを特徴とする。In the heterojunction solar cell of the present invention, the phosphorus-doped layer is formed on the upper surface side of the crystalline silicon substrate, the silicon nitride film is formed on the phosphorus-doped layer, and The phosphorus-doped layer and the boron-doped layer are formed at a predetermined interval on the lower surface side of the crystalline silicon substrate, and the intrinsic amorphous silicon layer is laminated on the phosphorus-doped layer and the boron-doped layer. A silicon nitride film is formed under the intrinsic amorphous silicon layer, and pores are opened in the silicon nitride film at a predetermined interval, at a position immediately below the phosphorus-doped layer in the pore group position. An n-type amorphous silicon layer is laminated, a transparent conductive film is formed on the n-type amorphous silicon layer, and an electron collecting electrode is formed below the transparent conductive film. In addition, a p-type amorphous silicon layer is laminated immediately below the boron-doped layer, a transparent conductive film is formed on the p-type amorphous silicon layer, and a hole collecting electrode is formed under the transparent conductive film It is characterized by being.
In the method for manufacturing a heterojunction solar cell according to the present invention, the phosphorus-doped layer is formed on the upper surface side of the crystalline silicon substrate, and a silicon nitride film is formed on the phosphorus-doped layer by catalytic chemical vapor deposition. And forming the phosphorus-doped layer and the boron-doped layer at a predetermined interval on the lower surface side of the crystalline silicon substrate, and forming an intrinsic amorphous silicon layer on the phosphorus-doped layer and the boron-doped layer. Laminating, forming a silicon nitride film under the intrinsic amorphous silicon layer, opening pores at a predetermined interval in the silicon nitride film, and in the position of the pore group just below the phosphorus-doped layer An n-type amorphous silicon layer is laminated, a transparent conductive film is formed on the n-type amorphous silicon layer, an electron collecting electrode is formed under the transparent conductive film, and the A p-type amorphous silicon layer is formed immediately below the doped layer, a transparent conductive film is formed on the p-type amorphous silicon layer, and a hole collecting electrode is formed under the transparent conductive film. And

本発明は、前記リン・ドープ層と前記ボロン・ドープ層のいずれかないしは両方は３５０℃以下の低温でドープされた層であり、かつ、前記真性アモルファス・シリコン薄膜は触媒化学気相堆積法によって形成された薄膜であることを特徴とする。   In the present invention, either or both of the phosphorus-doped layer and the boron-doped layer are layers doped at a low temperature of 350 ° C. or less, and the intrinsic amorphous silicon thin film is formed by catalytic chemical vapor deposition. It is the thin film formed by these.

本発明によれば、Ｃａｔ−ＣＶＤ法によって膜堆積されているので、前記結晶系シリコン基板の上面に欠陥が導入されずに済み、高品質の太陽電池となる。   According to the present invention, since the film is deposited by the Cat-CVD method, defects are not introduced into the upper surface of the crystalline silicon substrate, and a high-quality solar cell is obtained.

本発明によれば、前記結晶系シリコン上面での電子とホールの再結合が極限にまで抑制されるので、極めて高い効率を得ることとなる。   According to the present invention, since recombination of electrons and holes on the upper surface of the crystalline silicon is suppressed to the limit, extremely high efficiency can be obtained.

本発明によれば、前記シリコン基板の厚みを１００μｍ以下としても、その特性を劣化させずに、前記結晶系シリコン上面での電子とホールの再結合が極限にまで抑制されるので、高い効率を得ることとなる。   According to the present invention, even when the thickness of the silicon substrate is set to 100 μm or less, the recombination of electrons and holes on the upper surface of the crystalline silicon is suppressed to the limit without deteriorating its characteristics, so that high efficiency is achieved. Will get.

本発明によれば、ドープされた層が、ドーピングガスをＣａｔ−ＣＶＤ装置内で触媒体と接触分解反応によって分解生成された種を用いて形成されたものであり、低温ドープしているので、前記シリコン基板の厚みを１００μｍ以下としても、その特性を劣化させずに、前記結晶系シリコン上面での電子とホールの再結合が極限にまで抑制され、高い効率を得ることが容易である。   According to the present invention, the doped layer is formed by using the seed produced by decomposition of the doping gas in the Cat-CVD apparatus by catalytic decomposition with the catalyst body, and is doped at low temperature. Even when the thickness of the silicon substrate is 100 μm or less, the recombination of electrons and holes on the upper surface of the crystalline silicon is suppressed to the limit without deteriorating its characteristics, and it is easy to obtain high efficiency.

本発明は、前記真性アモルファス・シリコン薄膜と前記窒化シリコン膜とがいずれもＣａｔ−ＣＶＤ法によって形成されており、前記シリコン基板の下面側の窒化シリコン膜がマスキングされ、エッチングによって前記窒化シリコン膜に所定間隔で細孔が開けられて、その細孔群位置に電極群が形成されていることを特徴とする。   In the present invention, both the intrinsic amorphous silicon thin film and the silicon nitride film are formed by a Cat-CVD method, the silicon nitride film on the lower surface side of the silicon substrate is masked, and the silicon nitride film is etched. It is characterized in that pores are opened at predetermined intervals, and electrode groups are formed at the positions of the pore groups.

本発明によれば、結晶シリコンや多結晶シリコン等の結晶系シリコン基板に対して、キャリヤの上面再結合を劇的に抑制できるアモルファス・シリコンと窒化シリコンの積層膜、それも、シリコン上面に欠陥を導入せずに膜堆積できるＣａｔ−ＣＶＤ法を用いて作られる積層膜で覆うことで、太陽光により生成された電子とホールの再結合を抑制することができる。そして、マスキングされた後、エッチングによって前記シリコン基板の下面側の窒化シリコン膜に所定間隔で細孔が開けられて、その細孔群位置に電極群が形成されていることで、前記シリコン基板全面の大部分を外気から保護する構造となる。   According to the present invention, a laminated film of amorphous silicon and silicon nitride capable of dramatically suppressing the upper surface recombination of carriers with respect to a crystalline silicon substrate such as crystalline silicon or polycrystalline silicon, and also a defect on the upper surface of silicon. By covering with a laminated film made by using a Cat-CVD method that can be deposited without introducing any of the above, recombination of electrons and holes generated by sunlight can be suppressed. Then, after the masking, the silicon nitride film on the lower surface side of the silicon substrate is opened by pores at predetermined intervals by etching, and an electrode group is formed at the position of the pore group. It becomes the structure which protects most from the outside air.

本発明は、液体塗布法によって前記電極群が形成されていることを特徴とする。   The present invention is characterized in that the electrode group is formed by a liquid coating method.

本発明によれば、前記電極群が低温プロセスで形成されているので、高い効率を得ることができる。   According to the present invention, since the electrode group is formed by a low temperature process, high efficiency can be obtained.

前記液体塗布法としては、インクジェットやスピンコートなどが挙げられる。前記液体塗布法は、液体プロセスとも呼称される。前記液体塗布法では、導電性金属微粒子や導電性金属膜が形成された微粒子を含んだ液体を塗布して、Ｈ原子処理等の処理を行い、電極形成する。   Examples of the liquid application method include inkjet and spin coating. The liquid application method is also called a liquid process. In the liquid application method, a liquid containing conductive metal fine particles or fine particles on which a conductive metal film is formed is applied, and a treatment such as H atom treatment is performed to form electrodes.

本発明は、前記シリコン基板がｎ型結晶シリコンであり、前記シリコン基板の受光面がテクスチャ構造となっていることを特徴とする。   The present invention is characterized in that the silicon substrate is n-type crystalline silicon, and the light receiving surface of the silicon substrate has a texture structure.

本発明によれば、電子とホールを効率よく収集でき、効率の高い太陽電池となる。   According to the present invention, electrons and holes can be collected efficiently, and a highly efficient solar cell is obtained.

本発明は、前記電極群として、電子を収集する第１の電極群とホールを収集する第２の電極群とが交互に配置されていることを特徴とする。   The present invention is characterized in that as the electrode group, first electrode groups for collecting electrons and second electrode groups for collecting holes are alternately arranged.

本発明によれば、前記電極群がバランスよく配置されているので、高い効率を得ることが容易である。前記第１の電極群と前記第２の電極群の配置数は、異なっていてもよいし、同じ数としてもよい。   According to the present invention, since the electrode group is arranged in a well-balanced manner, it is easy to obtain high efficiency. The number of the first electrode group and the second electrode group may be different or the same.

本発明は、前記シリコン基板の受光面側の前記窒化シリコン膜は、前記アモルファス・シリコン薄膜に接する側が下地窒化シリコン膜であり、その上に、酸化シリコン、酸窒化シリコンまたは酸化アルミニウムなどの前記下地窒化シリコン膜よりも屈折率の低い、酸素が含有された膜が積層された構造であることを特徴とする。   In the present invention, the silicon nitride film on the light receiving surface side of the silicon substrate is a base silicon nitride film on the side in contact with the amorphous silicon thin film, and the base such as silicon oxide, silicon oxynitride, or aluminum oxide is formed thereon. It is characterized by a structure in which films containing oxygen having a refractive index lower than that of a silicon nitride film are stacked.

本発明によれば、前記窒化シリコン膜が屈折率の異なる積層膜となっているので、短い波長にも太陽光の吸収領域が拡げられた広帯域の太陽電池素子となる。   According to the present invention, since the silicon nitride film is a laminated film having a different refractive index, a wide-band solar cell element in which an absorption region of sunlight is expanded even for a short wavelength.

本発明は、前記アモルファス・シリコン薄膜が、アモルファス・シリコンを骨格としつつ、水素、酸素、窒素、炭素、ゲルマニウム、錫、ボロン、リン、等の不純物を含有するものであり、かつ、前記窒化シリコン膜が、窒化シリコンを骨格としつつ、水素、酸素、炭素、等の不純物を含有するものであることを特徴とする。   In the present invention, the amorphous silicon thin film contains impurities such as hydrogen, oxygen, nitrogen, carbon, germanium, tin, boron, phosphorus, etc. while having amorphous silicon as a skeleton, and the silicon nitride The film is characterized by containing silicon nitride as a skeleton and impurities such as hydrogen, oxygen and carbon.

本発明によれば、効率の高い太陽電池が、既存の製造ラインから得られる。前記不純物は、不可避的不純物の場合もあるし、積極的に含有させた不純物の場合もある。前記不純物の含有率は、任意に設定される。   According to the present invention, a highly efficient solar cell can be obtained from an existing production line. The impurity may be an unavoidable impurity or may be an impurity that is actively contained. The content rate of the said impurity is set arbitrarily.

本発明のヘテロ接合太陽電池によれば、ヘテロ接合の界面における電子とホールの再結合を抑制して電子やホールの収集効率を向上させることができる。本発明によれば、界面遷移層の厚みが薄いので、界面の実質面積が小さくなり、界面での再結合が抑えられ、全体の少数キャリヤ寿命が伸びることとなる。本発明によれば、Ｃａｔ−ＣＶＤ法によって膜堆積されているので、前記結晶系シリコン基板の上面に欠陥が導入されずに済み、高品質の太陽電池となる。本発明によれば、高効率で高品質の太陽電池となる。   According to the heterojunction solar cell of the present invention, the electron and hole collection efficiency can be improved by suppressing recombination of electrons and holes at the interface of the heterojunction. According to the present invention, since the thickness of the interface transition layer is thin, the substantial area of the interface is reduced, recombination at the interface is suppressed, and the entire minority carrier lifetime is extended. According to the present invention, since the film is deposited by the Cat-CVD method, defects are not introduced into the upper surface of the crystalline silicon substrate, and a high-quality solar cell is obtained. According to the present invention, a high-efficiency and high-quality solar cell is obtained.

従来技術のアモルファス・シリコンとｎ型結晶シリコンとのヘテロ接合を用いた太陽電池における、電子収集電極周辺のバンド構造を示す図である。It is a figure which shows the band structure of an electron collection electrode periphery in the solar cell using the heterojunction of the amorphous silicon and n-type crystalline silicon of a prior art. 従来技術のアモルファス・シリコンとｎ型結晶シリコンとのヘテロ接合を用いた太陽電池における、ホール収集電極周辺バンド構造を示す図である。It is a figure which shows the hole collection electrode periphery band structure in the solar cell using the heterojunction of the amorphous silicon and n-type crystalline silicon of a prior art. 本発明のアモルファス・シリコンとｎ型結晶シリコンとのヘテロ接合を用いた太陽電池における、電子収集電極周辺のバンド構造を示す図である。It is a figure which shows the band structure around an electron collection electrode in the solar cell using the heterojunction of the amorphous silicon of this invention, and n-type crystalline silicon. 本発明のアモルファス・シリコンとｎ型結晶シリコンとのヘテロ接合を用いた太陽電池における、ホール収集電極周辺バンド構造を示す図である。It is a figure which shows the hole collection electrode periphery band structure in the solar cell using the heterojunction of the amorphous silicon of this invention, and n-type crystalline silicon. 従来技術のアモルファス・シリコンとｎ型結晶シリコンとのヘテロ接合による電子収集電極構造で結晶シリコン基板の両面を覆った場合を示す図である。It is a figure which shows the case where both surfaces of a crystalline silicon substrate are covered with the electron collecting electrode structure by the heterojunction of the amorphous silicon and n-type crystalline silicon of a prior art. 本発明に係るアモルファス・シリコンとｎ型結晶シリコンとのヘテロ接合による電子収集電極構造で結晶シリコン基板の両面を覆った場合を示す図である。It is a figure which shows the case where both surfaces of a crystalline silicon substrate are covered with the electron collection electrode structure by the heterojunction of the amorphous silicon which concerns on this invention, and n-type crystalline silicon. 従来技術と本発明を比較するために、少数キャリヤ寿命をマイクロ波光導電減衰法で見積もった結果を、Ｃａｔ−ｄｏｐｉｎｇ時の処理ガス圧力の関数として示したグラフ図である。In order to compare the prior art with the present invention, the graph shows the result of estimating the minority carrier lifetime by the microwave photoconductive decay method as a function of the processing gas pressure during Cat-doping. 実験試料の構造を示す図である。It is a figure which shows the structure of an experimental sample. 本発明に係る結晶シリコンの直ぐ上に堆積する真性アモルファス・シリコン膜をＣａｔ−ＣＶＤ法で作製した場合の試料を超高分解能透過型電子顕微鏡で観察した際の電子顕微鏡像である。It is an electron microscope image at the time of observing the sample at the time of producing the intrinsic | native amorphous silicon film deposited on the crystalline silicon based on this invention with Cat-CVD method with an ultrahigh resolution transmission electron microscope. 本発明に係る結晶シリコンの直ぐ上に堆積する真性アモルファス・シリコン膜をＣａｔ−ＣＶＤ法で作製した場合の試料を超高分解能透過型電子顕微鏡で観察した際の電子顕微鏡像における、結晶シリコンの原子配列が周期性のある場合とない場合に得られる信号強度の差が変化する幅を遷移層の幅としてその値を見積もったグラフ図である。Atoms of crystalline silicon in an electron microscope image of a sample obtained by observing a sample with an ultrahigh resolution transmission electron microscope when an intrinsic amorphous silicon film deposited immediately above crystalline silicon according to the present invention is produced by a Cat-CVD method It is the graph which estimated the value by making into the width | variety of the transition layer the width | variety from which the difference of the signal strength obtained when the arrangement | sequence has periodicity and when it does not exist. 従来技術のプラズマ支援ＣＶＤ法で形成した場合の試料を超高分解能透過型電子顕微鏡で観察した際の電子顕微鏡像である。It is an electron microscope image at the time of observing the sample at the time of forming with the plasma assisted CVD method of a prior art with an ultra high resolution transmission electron microscope. 従来技術のプラズマ支援ＣＶＤ法で形成した場合の試料を超高分解能透過型電子顕微鏡で観察した際の電子顕微鏡像における、結晶シリコンの原子配列が周期性のある場合とない場合に得られる信号強度の差が変化する幅を遷移層の幅としてその値を見積もったグラフ図である。Signal strength obtained with and without periodicity of crystalline silicon atomic arrangement in the electron microscope image of the sample formed by the conventional plasma-assisted CVD method when observed with an ultra-high resolution transmission electron microscope It is the graph which estimated the value by making the width | variety from which the difference of (1) changes into the width of a transition layer. 本発明の実施形態のヘテロ接合太陽電池１を模式的に示す断面構造図である。1 is a cross-sectional structure diagram schematically showing a heterojunction solar cell 1 of an embodiment of the present invention. 本発明の実施形態のヘテロ接合太陽電池２を模式的に示す断面構造図である。It is a section construction diagram showing typically heterojunction solar cell 2 of an embodiment of the present invention. 本発明に係るＣａｔ−ｄｏｐｉｎｇを行なうための装置の模式図である。It is a schematic diagram of an apparatus for performing Cat-doping according to the present invention. 本発明に係るＣａｔ−ｄｏｐｉｎｇにより結晶シリコン中にリン原子を、８０℃の基板温度で導入した場合の、リン原子の結晶シリコン内の分布を、２次イオン質量分析法で観察した結果を示すグラフ図である。The graph which shows the result of having observed the distribution in the crystalline silicon of the phosphorus atom by secondary ion mass spectrometry when a phosphorus atom is introduce | transduced in crystalline silicon by the cat-doping which concerns on this invention at the substrate temperature of 80 degreeC. FIG. 本発明のヘテロ接合太陽電池３を模式的に示す断面構造図である。FIG. 3 is a cross-sectional structure diagram schematically showing a heterojunction solar cell 3 of the present invention. 従来技術と本発明を比較するために、太陽電池の発電特性を比較したグラフ図である。In order to compare a prior art with this invention, it is the graph which compared the power generation characteristic of the solar cell.

本発明を適用した具体的な実施の形態について、図面を参照しながら以下、詳細に説明する。   Specific embodiments to which the present invention is applied will be described below in detail with reference to the drawings.

（本発明の検証実験）
本発明の電極構造の効果を確認するため、図５に示す従来技術の試料５００と、図６に示す本発明に係る試料６００とで、その試料における少数キャリヤ寿命を比較して、本発明の効果を見積もった。
図５は従来技術の試料５００であり、ｎ型結晶シリコン基板５０１とノン・ドープ真性アモルファス・シリコン極薄膜５０２とのヘテロ接合にｎ型アモルファス・シリコン膜５０３を形成して電子収集電極５０４で結晶シリコン基板の両面を覆っている。
図６は本発明に係る試料６００であり、ｎ型結晶シリコン基板６０１の表層にリンをＣａｔ−ｄｏｐｉｎｇしてリン・ドープ層６０８を形成し後に真性アモルファス・シリコン極薄膜６０２とｎ型アモルファス・シリコン６０３膜を堆積して電子収集電極６０４で結晶シリコン基板の両面を覆っている。(Verification experiment of the present invention)
In order to confirm the effect of the electrode structure of the present invention, the minority carrier lifetimes of the sample 500 of the prior art shown in FIG. 5 and the sample 600 of the present invention shown in FIG. The effect was estimated.
FIG. 5 shows a sample 500 of the prior art, in which an n-type amorphous silicon film 503 is formed at a heterojunction between an n-type crystalline silicon substrate 501 and a non-doped intrinsic amorphous silicon ultrathin film 502 and crystallized by an electron collecting electrode 504. Covers both sides of the silicon substrate.
FIG. 6 shows a sample 600 according to the present invention, in which phosphorus is cat-doped on the surface layer of an n-type crystalline silicon substrate 601 to form a phosphorous doped layer 608 and then an intrinsic amorphous silicon ultrathin film 602 and an n-type amorphous silicon. A 603 film is deposited and the electron collecting electrode 604 covers both sides of the crystalline silicon substrate.

少数キャリヤ寿命はマイクロ波光導電減衰法で見積もったが、その結果を、Ｃａｔ−ｄｏｐｉｎｇ時の処理ガス圧力の関数として示したものが、図７である。本発明で言う、結晶シリコン表層にリン原子がドープされたリン・ドープ層を持つことにより、電子とホールの結晶シリコンとアモルファス・シリコンとの界面における再結合を抑止したために、結晶シリコン表層に何もドープしていない試料５００では、少数キャリヤ寿命はわずか２００マイクロ秒であったものが、Ｃａｔ−ｄｏｐｉｎｇ層６０８を結晶シリコン表層に形成している試料６００では、少数キャリヤ寿命は１．８ミリ秒へと飛躍的に向上することが図７に示されている。すなわち、本発明の効果は図７からも明白である。   The minority carrier lifetime was estimated by the microwave photoconductive decay method, and the results are shown in FIG. 7 as a function of the processing gas pressure during Cat-doping. By having a phosphorus-doped layer doped with phosphorus atoms in the crystalline silicon surface layer according to the present invention, recombination at the interface between crystalline silicon and amorphous silicon of electrons and holes is suppressed, so In the undoped sample 500, the minority carrier lifetime was only 200 microseconds, whereas in the sample 600 in which the Cat-doping layer 608 is formed on the crystalline silicon surface layer, the minority carrier lifetime was 1.8 milliseconds. FIG. 7 shows a dramatic improvement. That is, the effect of the present invention is also apparent from FIG.

さらに、本発明では、アモルファス・シリコンの堆積自体にも、結晶シリコン基板上面に従来法のようなプラズマ損傷を与えない手法として、Ｃａｔ−ＣＶＤ法を採用している。
図８に示す試料８００は、ｎ型結晶シリコン基板８０１の表裏両面上に、厚み１０ナノメートル程度の真性アモルファス・シリコン８０２を堆積し、さらにその上からシリコン窒化膜８０３を堆積した構造となっており、その試料の少数キャリヤ寿命を測定した。Further, in the present invention, the Cat-CVD method is adopted as a technique for preventing the plasma damage on the upper surface of the crystalline silicon substrate as in the conventional method for the amorphous silicon deposition itself.
A sample 800 shown in FIG. 8 has a structure in which intrinsic amorphous silicon 802 having a thickness of about 10 nanometers is deposited on both front and back surfaces of an n-type crystalline silicon substrate 801, and a silicon nitride film 803 is further deposited thereon. The minority carrier lifetime of the sample was measured.

このとき、本発明に係る、ｎ型結晶シリコン基板９０１の直ぐ上に真性アモルファス・シリコン膜９０２をＣａｔ−ＣＶＤ法で堆積させて作製した場合の試料９００を、空間分解能０．０８ナノメートルの超高分解能透過型電子顕微鏡で観察した際の電子顕微鏡像を図９Ａに示す。この像では、結晶シリコン原子の配列までが明確に見ることができる。図９Ａの、符号９０４はシリコン原子ペアの像である。符号９０３は、ｎ型結晶シリコン９０１とアモルファス・シリコン９０２との界面遷移層である。
また、ｎ型結晶シリコン基板１００１の直ぐ上に真性アモルファス・シリコン膜１００２を、従来技術であるプラズマ支援ＣＶＤ法（以後「ＰＥＣＶＤ法」と記述する。）で形成した場合の試料１０００を、空間分解能０．０８ナノメートルの超高分解能透過型電子顕微鏡で観察した際の電子顕微鏡像を図１０Ａに示す。図１０Ａの、符号１００４はシリコン原子ペアの像である。符号１００３は、ｎ型結晶シリコン９０１とアモルファス・シリコン９０２との界面遷移層である。
図９Ａと図１０Ａとを比較すると明らかなように、図９Ａに示す本発明に係るＣａｔ−ＣＶＤアモルファス・シリコン膜を用いた試料９００は、アモルファス・シリコンと結晶シリコン界面の遷移層９０３の幅は、約０．３ナノメートル程度、少なくとも、０．５ナノメートル以下であるのに対し、図１０Ａに示す従来技術のＰＥＣＶＤアモルファス・シリコン膜を用いた試料１０００は、アモルファス・シリコンと結晶シリコン界面の遷移層１００３の幅は、約１．０ナノメートルになる。At this time, a sample 900 according to the present invention, which is produced by depositing an intrinsic amorphous silicon film 902 directly on the n-type crystalline silicon substrate 901 by the Cat-CVD method, has a spatial resolution of 0.08 nanometers. FIG. 9A shows an electron microscope image when observed with a high-resolution transmission electron microscope. In this image, even the arrangement of crystalline silicon atoms can be clearly seen. In FIG. 9A, reference numeral 904 is an image of a silicon atom pair. Reference numeral 903 denotes an interface transition layer between the n-type crystalline silicon 901 and the amorphous silicon 902.
In addition, when the intrinsic amorphous silicon film 1002 is formed immediately above the n-type crystalline silicon substrate 1001 by the plasma-assisted CVD method (hereinafter referred to as “PECVD method”) which is a conventional technique, the sample 1000 has a spatial resolution. FIG. 10A shows an electron microscope image when observed with a 0.08 nanometer ultrahigh resolution transmission electron microscope. Reference numeral 1004 in FIG. 10A is an image of a silicon atom pair. Reference numeral 1003 denotes an interface transition layer between the n-type crystalline silicon 901 and the amorphous silicon 902.
9A and 10A, the sample 900 using the Cat-CVD amorphous silicon film according to the present invention shown in FIG. 9A has a width of the transition layer 903 at the interface between the amorphous silicon and the crystalline silicon. In contrast, the sample 1000 using the PECVD amorphous silicon film of the prior art shown in FIG. 10A has an interface between amorphous silicon and crystalline silicon. The width of the transition layer 1003 is about 1.0 nanometer.

図９Ｂは、本発明に係る、図９Ａの試料９００を超高分解能透過型電子顕微鏡で観察した際の電子顕微鏡像における、結晶シリコンの原子配列が周期性のある場合とない場合に得られる信号強度の差が変化する幅を遷移層の幅としてその値を見積もったグラフ図である。グラフの縦軸は結晶シリコンに対する信号強度であり、グラフの横軸は結晶シリコンの表層からの深さである。
図１０Ｂは、従来技術のプラズマ支援ＣＶＤ法で形成した場合の試料１０００を超高分解能透過型電子顕微鏡で観察した際の電子顕微鏡像における、結晶シリコンの原子配列が周期性のある場合とない場合に得られる信号強度の差が変化する幅を遷移層の幅としてその値を見積もったグラフ図である。
図９Ｂと図１０Ｂとを比較すると明らかなように、図９Ｂに示す本発明に係るＣａｔ−ＣＶＤアモルファス・シリコン膜を用いた試料９００は、アモルファス・シリコンと結晶シリコン界面の遷移層９０３の幅は、０．６ナノメートルであるのに対し、図１０Ｂに示す従来技術のＰＥＣＶＤアモルファス・シリコン膜を用いた試料１０００は、アモルファス・シリコンと結晶シリコン界面の遷移層１００３の幅は１．８ナノメートルになる。FIG. 9B is a signal obtained when the atomic arrangement of crystalline silicon is or is not periodic in an electron microscope image when the sample 900 of FIG. 9A is observed with an ultrahigh resolution transmission electron microscope according to the present invention. It is the graph which estimated the value by making into the width | variety of a transition layer the width | variety from which a difference in intensity | strength changes. The vertical axis of the graph represents the signal intensity with respect to crystalline silicon, and the horizontal axis of the graph represents the depth from the surface layer of crystalline silicon.
FIG. 10B shows the case where the atomic arrangement of crystalline silicon is periodic in the electron microscope image when the sample 1000 formed by the plasma assisted CVD method of the prior art is observed with an ultrahigh resolution transmission electron microscope. FIG. 6 is a graph in which the value obtained by estimating the width of the transition layer as the width of the change in the signal intensity difference is estimated.
9B and 10B, the sample 900 using the Cat-CVD amorphous silicon film according to the present invention shown in FIG. 9B has a width of the transition layer 903 at the interface between the amorphous silicon and the crystalline silicon. 10 nm, the sample 1000 using the prior art PECVD amorphous silicon film shown in FIG. 10B has a width of the transition layer 1003 at the interface between amorphous silicon and crystalline silicon of 1.8 nanometers. become.

透過型電子顕微鏡では、厚み１０から２０ナノメートルの試料を透過して観察しているので、試料の深さ方向の情報が自動的に入ってしまう。すなわち、界面遷移層の厚みが大きいと言うことは、試料の深さ方向に、アモルファス・シリコンと結晶シリコンの界面に凹凸が存在していることを表している。そのため、界面の実質面積が増加し、その分、界面での再結合が増加し、全体の少数キャリヤ寿命も減少する。ちなみに、Ｃａｔ−ＣＶＤアモルファス・シリコン膜を用いた場合には、少数キャリヤ寿命は約１０ミリ秒であるが、ＰＥＣＶＤアモルファス・シリコン膜を用いた場合、その値は３ミリ秒に減少する。すなわち、Ｃａｔ−ＣＶＤ法により作られる膜を用いることの効果は絶大である。   In the transmission electron microscope, since a sample having a thickness of 10 to 20 nanometers is transmitted and observed, information in the depth direction of the sample is automatically entered. That is, the fact that the thickness of the interface transition layer is large indicates that there are irregularities at the interface between amorphous silicon and crystalline silicon in the depth direction of the sample. As a result, the real area of the interface is increased, the recombination at the interface is increased correspondingly, and the overall minority carrier lifetime is also decreased. Incidentally, when the Cat-CVD amorphous silicon film is used, the minority carrier lifetime is about 10 milliseconds, but when the PECVD amorphous silicon film is used, the value is reduced to 3 milliseconds. That is, the effect of using a film made by the Cat-CVD method is enormous.

（実施の形態）
本発明は、結晶シリコン太陽電池を、結晶シリコン基板を薄くして、原料の結晶シリコンの使用量を減らすことで価格低下を図ること、電子収集電極、ホール収集電極を改善し、電子とホールそれぞれの収集の選択性を高めることで、電子収集電極における電子収集効率、ホール収集電極にけるホール収集効率を高め、結果として、エネルギー変換効率の向上を図ること、に効用がある。さらに、本発明を実現する手段として、原料ガスの利用効率が従来のＰＥＣＶＤ法の約１０倍も高いＣａｔ−ＣＶＤ法をアモルファス・シリコン膜堆積に用いることで、一層の製造価格の低下を図ることにも効用がある。(Embodiment)
The present invention aims to reduce the price of a crystalline silicon solar cell by reducing the amount of crystalline silicon used as a raw material by reducing the thickness of the crystalline silicon substrate, improving the electron collecting electrode and the hole collecting electrode. Therefore, it is effective to increase the electron collection efficiency at the electron collection electrode and the hole collection efficiency at the hole collection electrode, and as a result, improve the energy conversion efficiency. Furthermore, as a means for realizing the present invention, the Cat-CVD method, which is about 10 times higher than the conventional PECVD method, is used for amorphous silicon film deposition to further reduce the manufacturing cost. Also has utility.

本発明を具現化する太陽電池１の構造の例を、図１１に示す。太陽光照射面は、光の乱反射を利用して上面での太陽光の反射を極力防ぐ構造を取っている。   An example of the structure of the solar cell 1 embodying the present invention is shown in FIG. The sunlight irradiation surface has a structure that prevents reflection of sunlight on the upper surface as much as possible by utilizing irregular reflection of light.

図１１に示す実施形態の太陽電池１においては、太陽光照射面とその下面にそれぞれ電子収集電極１１０８とホール収集電極１１０８を形成している。この例では、ｎ型結晶シリコン基板１１０１が使われている。結晶シリコン１１０１の表層にＣａｔ−ｄｏｐｉｎｇ法により、リン原子が８０℃の低温で導入され、その表層部分をn+型に変化させたリン・ドーピング層１１０２が形成され、その上に、厚み数ナノメートルの真性アモルファス・シリコン膜１１０４、厚み１０から２０ナノメートルのn型アモルファス・シリコン膜１１０５が、それぞれＣａｔ−ＣＶＤ法により順次堆積され、さらに、透明導電膜１１０７を堆積した上に銀等の金属が堆積されて電子収集電極１１０８を構成している。n型アモルファス・シリコン膜１１０５と金属電極１１０８の間には透明導電膜１１０７を挿入している。これは、透明導電膜１１０７が、最後に堆積する金属１１０８がアモルファス・シリコン層１１０６に拡散することを防ぐためである。ここで、符号１１０９はシリコン窒化膜である。
また、図１１に示す実施形態の太陽電池１においては、結晶シリコン１１０１の表層にＣａｔ−ｄｏｐｉｎｇ法により、ボロン原子が８０℃の低温で導入され、その表層部分をp型に変化させたボロン・ドーピング層１１０３が形成され、その上に、厚み数ナノメートルの真性アモルファス・シリコン膜１１０４、厚み１０から２０ナノメートルのn型アモルファス・シリコン膜１１０５が、それぞれＣａｔ−ＣＶＤ法により順次堆積され、さらに、透明導電膜１１０７を堆積した上に銀等の金属が堆積されてホール収集電極１１１８を構成している。In the solar cell 1 of the embodiment shown in FIG. 11, the electron collection electrode 1108 and the hole collection electrode 1108 are formed on the sunlight irradiation surface and the lower surface, respectively. In this example, an n-type crystalline silicon substrate 1101 is used. Phosphorus atoms are introduced into the surface layer of the crystalline silicon 1101 by a Cat-doping method at a low temperature of 80 ° C. to form a phosphorus-doped layer 1102 in which the surface layer portion is changed to n + type, on which a thickness of several nanometers is formed. Intrinsic amorphous silicon film 1104 and n-type amorphous silicon film 1105 having a thickness of 10 to 20 nanometers are sequentially deposited by Cat-CVD method, and further, a transparent conductive film 1107 is deposited and a metal such as silver is deposited thereon. The electron collecting electrode 1108 is deposited. A transparent conductive film 1107 is inserted between the n-type amorphous silicon film 1105 and the metal electrode 1108. This is because the transparent conductive film 1107 prevents the last deposited metal 1108 from diffusing into the amorphous silicon layer 1106. Here, reference numeral 1109 denotes a silicon nitride film.
In the solar cell 1 of the embodiment shown in FIG. 11, boron atoms are introduced into the surface layer of the crystalline silicon 1101 by a Cat-doping method at a low temperature of 80 ° C., and the surface layer portion is changed to p-type. A doping layer 1103 is formed, and an intrinsic amorphous silicon film 1104 having a thickness of several nanometers and an n-type amorphous silicon film 1105 having a thickness of 10 to 20 nanometers are sequentially deposited by Cat-CVD, respectively, The hole collecting electrode 1118 is formed by depositing a metal such as silver on the transparent conductive film 1107.

また、本発明を具現化する太陽電池２の構造の例を、図１２に示す。太陽光照射面は、光の乱反射を利用して上面での太陽光の反射を極力防ぐ構造を取っている。   Moreover, the example of the structure of the solar cell 2 which embodies this invention is shown in FIG. The sunlight irradiation surface has a structure that prevents reflection of sunlight on the upper surface as much as possible by utilizing irregular reflection of light.

図１２に示す実施形態の太陽電池２においては、太陽光照射面には電極を配置せず、電子収集電極１２０８とホール収集電極１２１８の両方が、下面に形成されている。この例では、ｎ型結晶シリコン基板１２０１が使われている。結晶シリコン１２０１の表層にＣａｔ−ｄｏｐｉｎｇ法により、リン原子が８０℃の低温で導入され、その表層部分をn+型に変化させたリン・ドーピング層１２０２が形成され、その上に、厚み数ナノメートルの真性アモルファス・シリコン膜１２０４、厚み１０から２０ナノメートルのn型アモルファス・シリコン膜１２０５が、それぞれＣａｔ−ＣＶＤ法により順次堆積され、さらに、透明導電膜１２０７を堆積した上に銀等の金属が堆積されて電子収集電極１２０８を構成している。n型アモルファス・シリコン膜１２０５と金属電極１２０８の間には透明導電膜１２０７を挿入している。これは、透明導電膜１２０７が、最後に堆積する金属１２０８がアモルファス・シリコン層１２０６に拡散することを防ぐためである。ここで、符号１２０９はシリコン窒化膜である。
また、図１２に示す実施形態の太陽電池２においては、結晶シリコン１２０１の表層にＣａｔ−ｄｏｐｉｎｇ法により、ボロン原子が８０℃の低温で導入され、その表層部分をp型に変化させたボロン・ドーピング層１２０３が形成され、その上に、厚み数ナノメートルの真性アモルファス・シリコン膜１２０４、厚み１０から２０ナノメートルのn型アモルファス・シリコン膜１２０５が、それぞれＣａｔ−ＣＶＤ法により順次堆積され、さらに、透明導電膜１２０７を堆積した上に銀等の金属が堆積されてホール収集電極１２１８を構成している。
本実施形態によれば、太陽光照射面には、太陽光を効率良く取り込むための種々の工夫が可能になるので、太陽光照射面から電極がなくなって電極影の影響が排除できただけでなく、この太陽電池構造には、大きな効用が生まれる。In the solar cell 2 of the embodiment shown in FIG. 12, no electrode is disposed on the solar light irradiation surface, and both the electron collection electrode 1208 and the hole collection electrode 1218 are formed on the lower surface. In this example, an n-type crystalline silicon substrate 1201 is used. Phosphorus atoms are introduced into the surface layer of the crystalline silicon 1201 by a Cat-doping method at a low temperature of 80 ° C. to form a phosphorus-doped layer 1202 whose surface layer portion is changed to n + type, on which a thickness of several nanometers is formed. Intrinsic amorphous silicon film 1204 and n-type amorphous silicon film 1205 having a thickness of 10 to 20 nanometers are sequentially deposited by Cat-CVD method, and further, a transparent conductive film 1207 is deposited and a metal such as silver is deposited thereon. The electron collecting electrode 1208 is deposited. A transparent conductive film 1207 is inserted between the n-type amorphous silicon film 1205 and the metal electrode 1208. This is because the transparent conductive film 1207 prevents the metal 1208 deposited last from diffusing into the amorphous silicon layer 1206. Here, reference numeral 1209 denotes a silicon nitride film.
In the solar cell 2 of the embodiment shown in FIG. 12, boron atoms are introduced into the surface layer of the crystalline silicon 1201 by a Cat-doping method at a low temperature of 80 ° C., and the surface layer portion is changed to p-type. A doping layer 1203 is formed, and an intrinsic amorphous silicon film 1204 having a thickness of several nanometers and an n-type amorphous silicon film 1205 having a thickness of 10 to 20 nanometers are sequentially deposited thereon by a Cat-CVD method. A hole collecting electrode 1218 is formed by depositing a metal such as silver on the transparent conductive film 1207.
According to the present embodiment, the solar irradiation surface can be devised in various ways for efficiently capturing sunlight, so that the electrode disappears from the solar irradiation surface and the influence of the electrode shadow can be eliminated. In fact, this solar cell structure has great utility.

（実施例）
まず、８０℃の低温でリンおよびボロンを結晶シリコン表層に導入するＣａｔ−ｄｏｐｉｎｇ法の具体的実施例を示す。図１３は、本発明に係るＣａｔ−ｄｏｐｉｎｇを行なうための装置１３００の模式図である。装置自体は、Ｃａｔ−ＣＶＤ装置と同じである。ここでは、直径３０センチメートル、高さ３０センチメートル程度の大きさのステンレス製のチェンバー１３０１を用いていており、その処理チェンバーは真空排気口１３０２から真空引きされている。
チェンバー１３０１に流量０．４ｓｃｃｍ（１気圧換算で１分間に流れるガス体積をｃｃで表示した流量）前後のホスフィンガスをガス導入口１３０７からチェンバー内に流す。この時、流量１０から２０ｓｃｃｍの水素ガスを同時に流すこともある。ガス圧力は、１パスカル（以後「Ｐａ」と記述する。）から２Ｐａ程度である。結晶シリコン１３０４を試料ホルダー１３０３に設置する。通常は、結晶シリコン１３０４の上面を汚染させないため、結晶シリコン１３０４は、その端面のみで固定され、試料ホルダー１３０３の上面に接しないように工夫されて固定される。結晶シリコン１３０４の温度は、８０℃程度に保たれる。ホスフィンガスを分解する触媒体としては、太さ０．５ミリメートル、長さ２メートルほどのタングステン線を触媒線１３０５として、試料との距離Ｄｃｓを約１０センチメートルに保ちながら、ジグザグにして張る。このタングステン線１３０５に通電加熱し、その温度を約１，３００℃に保つ。ホスフィンガスを流してＣａｔ−ｄｏｐｉｎｇを行なう時間は、約６０秒であるが、この時間は適宜変えられる。ただし、長い時間のＣａｔ−ｄｏｐｉｎｇは必要なく、６０秒より短くとも充分に効果が得られる。ここで、符号１３０６はガス噴出し用シャワーヘッドである。(Example)
First, a specific example of the Cat-doping method in which phosphorus and boron are introduced into the crystalline silicon surface layer at a low temperature of 80 ° C. will be described. FIG. 13 is a schematic diagram of an apparatus 1300 for performing Cat-doping according to the present invention. The apparatus itself is the same as the Cat-CVD apparatus. Here, a stainless steel chamber 1301 having a diameter of about 30 centimeters and a height of about 30 centimeters is used, and the processing chamber is evacuated from a vacuum exhaust port 1302.
A phosphine gas around a flow rate of 0.4 sccm (a flow rate in which the gas volume flowing per minute in terms of 1 atm is expressed in cc) is passed through the chamber 1301 from the gas inlet 1307 into the chamber. At this time, hydrogen gas with a flow rate of 10 to 20 sccm may be simultaneously supplied. The gas pressure is about 1 Pa to 2 Pa (hereinafter referred to as “Pa”). Crystalline silicon 1304 is placed on the sample holder 1303. Usually, in order not to contaminate the upper surface of the crystalline silicon 1304, the crystalline silicon 1304 is fixed only by its end surface, and is devised and fixed so as not to contact the upper surface of the sample holder 1303. The temperature of the crystalline silicon 1304 is kept at about 80 ° C. As a catalyst body for decomposing phosphine gas, a tungsten wire having a thickness of 0.5 millimeters and a length of about 2 meters is used as a catalyst wire 1305, and a zigzag is stretched while maintaining a distance Dcs from the sample at about 10 centimeters. This tungsten wire 1305 is energized and heated to keep the temperature at about 1,300 ° C. The time for performing Cat-doping by flowing phosphine gas is about 60 seconds, but this time can be changed as appropriate. However, long-time cat-doping is not required, and a sufficient effect can be obtained even if the time is shorter than 60 seconds. Here, reference numeral 1306 denotes a gas jet shower head.

ボロンのＣａｔ−ｄｏｐｉｎｇは、ホスフィンの代わりに、ジボランを用いること以外は、全て、ホスフィンを用いるリンのＣａｔ−ｄｏｐｉｎｇの場合と同じである。   Cat-doping of boron is the same as that of phosphorus cat-doping using phosphine except that diborane is used instead of phosphine.

本発明に係る、Ｃａｔ−ｄｏｐｉｎｇにより結晶シリコン中にリン原子を、８０℃の基板温度で導入した場合の、リン原子の結晶シリコン内の分布を、２次イオン質量分析法で観察した結果を図１４のグラフに示す。図１４における、グラフの縦軸はリン原子の密度であり、グラフの横軸は結晶シリコンの表層からの深さである。リン原子の分布は、上面のドーピングガス濃度を一定とした時の熱拡散の際に見られる分布である補誤差関数（「ｅｒｆｃ」と記述する。）に従っており、わずか８０℃の低温でリン原子が結晶シリコン中に拡散していることが見出される。符号１４０２は補誤差関数形である。ただし、その拡散係数は、８００℃以上の高温での実験で得られた通常の熱拡散における良く知られたリン原子の拡散係数を、単純に８０℃に外挿して得られる値、１０−２８（マイクロメートル）２／時間、に較べ、１０２０倍近くも大きく、それがＣａｔ−ｄｏｐｉｎｇの大きな特徴である。また、リン原子の侵入深さは１０ナノメートル以下と極めて浅いが、結晶シリコン上面のバンドを曲げるには、充分である。ここで、符号１４０３は結晶シリコン基板の上面位置を示しており、符号１４０３は結晶シリコン基板の下面からエッチングして測定したリン原子の密度分布を示している。FIG. 4 shows the result of observation of the distribution of phosphorus atoms in crystalline silicon by secondary ion mass spectrometry when phosphorus atoms are introduced into the crystalline silicon by Cat-doping according to the present invention at a substrate temperature of 80 ° C. It is shown in 14 graphs. In FIG. 14, the vertical axis of the graph is the density of phosphorus atoms, and the horizontal axis of the graph is the depth from the surface layer of crystalline silicon. The distribution of phosphorus atoms follows a complementary error function (denoted as “erfc”), which is a distribution seen during thermal diffusion when the doping gas concentration on the top surface is constant, and is only 80 ° C. at a low temperature. Is diffused into the crystalline silicon. Reference numeral 1402 is a complementary error function form. However, the diffusion coefficient is a value obtained by simply extrapolating a well-known phosphorus atom diffusion coefficient in normal thermal diffusion obtained by experiments at a high temperature of 800 ° C. or higher to 80 ° C., 10 −28 Compared to (micrometer) 2 / hour, it is nearly 10 20 times larger, which is a major feature of Cat-doping. Further, the penetration depth of phosphorus atoms is as shallow as 10 nanometers or less, but is sufficient to bend the band on the top surface of crystalline silicon. Here, reference numeral 1403 indicates the position of the upper surface of the crystalline silicon substrate, and reference numeral 1403 indicates the density distribution of phosphorus atoms measured by etching from the lower surface of the crystalline silicon substrate.

結晶シリコン表層にリン原子やボロン原子を導入された基板上に真性アモルファス・シリコン、n型およびp型アモルファス・シリコンを順次堆積し、さらにその上に透明電極、金属電極を形成して本実施形態の太陽電池１または２を形成するが、まず、本発明の効用を実施例で示すために、電子収集電極の部分のみに限定し、図１５に示すように、ｎ型結晶シリコン１５０１の上面の層にリン原子をＣaｔ−ｄｏｐｉｎｇしたリン・ドープ層１５０２を形成し、その上に、真性アモルファス・シリコン膜１５０３を堆積させ、ｎ型アモルファス・シリコン膜１５０４を堆積させて、透明電極膜１５０６を形成し、銀電極１５０７を形成した構造であり、また、ｎ型結晶シリコン１５０１の下面の層に真性アモルファス・シリコン膜１５０３を堆積させ、ｐ型アモルファス・シリコン膜１５０５を堆積させて、透明電極膜１５０６を形成し、銀電極１５０７を形成した構造の太陽電池３を製作した。そして、太陽電池３の特性を、Ｃaｔ−ｄｏｐｉｎｇ層を含まない従来の構造の太陽電池と特性を比較した。   In this embodiment, intrinsic amorphous silicon, n-type and p-type amorphous silicon are sequentially deposited on a substrate in which phosphorus atoms and boron atoms are introduced into the crystalline silicon surface layer, and a transparent electrode and a metal electrode are further formed thereon. In order to show the utility of the present invention in the embodiment, the solar cell 1 or 2 is limited to only the electron collecting electrode portion. As shown in FIG. A phosphorus-doped layer 1502 in which phosphorus atoms are cat-doped is formed on the layer, and an intrinsic amorphous silicon film 1503 is deposited thereon, and an n-type amorphous silicon film 1504 is deposited thereon to form a transparent electrode film 1506 In addition, a silver electrode 1507 is formed, and an intrinsic amorphous silicon film 1503 is deposited on the lower layer of the n-type crystalline silicon 1501. It is, by depositing a p-type amorphous silicon film 1505 to form a transparent electrode film 1506 was fabricated solar cell 3 of the structure forming the silver electrode 1507. And the characteristic of the solar cell 3 was compared with the solar cell of the conventional structure which does not contain a Cat-doping layer.

図１６は、Ｃaｔ−ｄｏｐｉｎｇリン原子層を含まない従来技術の太陽電池１６０２と、Ｃaｔ−ｄｏｐｉｎｇリン原子層を含む本発明の太陽電池１６０１とで、その電流−電圧特性、すなわち、太陽電池の発電特性を比較したものである。この場合の太陽電池は、太陽光の反射を抑えるための上面加工は一切行っていない初歩的なものである。本発明のＣaｔ−ｄｏｐｉｎｇリン原子層を結晶シリコン表層に含ませることで、太陽電池の短絡電流ＪＳＣは、電極における電子の収集効率が上昇したために、従来品１６０２は短絡電流ＪＳＣが３６．００[ｍＡ／ｃｍ２]であったが、本発明品１６０１は短絡電流ＪＳＣが３６．５９[ｍＡ／ｃｍ２]に向上し、従来品１６０２は効率が１５．７３％であったが、本発明品１６０１は効率が１７．０９％となり、効率が約１０％向上している。この実施例が示すように、本発明は、アモルファス・シリコンと結晶シリコンとのヘテロ接合を有する太陽電池のエネルギー変換効率を一層向上させるものである。FIG. 16 shows current-voltage characteristics of a solar cell 1602 of the prior art that does not include a Cat-doping phosphorus atomic layer and a solar cell 1601 of the present invention that includes a Cat-doping phosphorus atomic layer, that is, power generation of the solar cell. It is a comparison of characteristics. The solar cell in this case is a rudimentary one that is not subjected to any top surface processing for suppressing reflection of sunlight. By including Cat-Doping phosphorus atom layer of the present invention in crystalline silicon surface layer, the short-circuit current J SC of the solar cell, for electron collection efficiency of the electrode is increased, the conventional 1602 short-circuit current J SC 36. 00 [mA / cm 2] at which was, however, the present invention product 1601 improved the short-circuit current J SC is 36.59 [mA / cm 2], the conventional product 1602 but the efficiency was 15.73%, The product 1601 of the present invention has an efficiency of 17.09%, which is an improvement of about 10%. As shown in this example, the present invention further improves the energy conversion efficiency of a solar cell having a heterojunction of amorphous silicon and crystalline silicon.

以上、本発明は、上述した実施の形態に限定されるものではない。例えば、上述の実施形態では、前記アモルファス・シリコン薄膜と前記窒化シリコン膜とがいずれもＣａｔ−ＣＶＤ法によって形成されているとして説明したが、これに限定されるものではない。このように本発明は、その趣旨を逸脱しない範囲で適宜変更が可能であることは言うまでもない。   As described above, the present invention is not limited to the embodiment described above. For example, in the above-described embodiment, the amorphous silicon thin film and the silicon nitride film are described as being formed by the Cat-CVD method, but the present invention is not limited to this. Thus, it goes without saying that the present invention can be modified as appropriate without departing from the spirit of the present invention.

１，２，３ 本発明のヘテロ接合太陽電池、
９０１ 結晶シリコン、
９０２ アモルファス・シリコン、
９０３ アモルファス・シリコンと結晶シリコンの界面遷移層1,2,3 Heterojunction solar cell of the present invention,
901 crystalline silicon,
902 amorphous silicon,
903 Interface transition layer between amorphous silicon and crystalline silicon

Claims (13)

真性アモルファス・シリコン薄膜が結晶系シリコン基板にヘテロ接合している太陽電池であって、前記結晶系シリコン基板には、深さ１０ナノメートル以内の極表層にリンがドープされたリン・ドープ層、深さ１０ナノメートル以内の極表層にボロンがドープされたボロン・ドープ層のいずれかないしは両方が形成されていることを特徴とするヘテロ接合太陽電池。   A solar cell in which an intrinsic amorphous silicon thin film is heterojunction to a crystalline silicon substrate, wherein the crystalline silicon substrate has a phosphorous doped layer in which phosphorus is doped in an extreme surface layer within a depth of 10 nanometers, A heterojunction solar cell, wherein either or both of a boron-doped layer in which boron is doped on an extreme surface layer within a depth of 10 nanometers are formed. 前記結晶系シリコン基板と前記真性アモルファス・シリコン薄膜との界面には界面遷移層が形成されており、前記界面遷移層の厚みが０．６ナノメートル以下であることを特徴とする請求項１記載のヘテロ接合太陽電池。   The interface transition layer is formed at the interface between the crystalline silicon substrate and the intrinsic amorphous silicon thin film, and the thickness of the interface transition layer is 0.6 nanometer or less. Heterojunction solar cells. 前記結晶系シリコン基板の上面側には前記リン・ドープ層が形成され、前記リン・ドープ層に前記真性アモルファス・シリコン層が積層され、前記真性アモルファス・シリコン層にｎ型アモルファス・シリコン層が積層されて電子収集電極が形成されており、また、前記結晶系シリコン基板の下面側には前記ボロン・ドープ層が形成され、前記ボロン・ドープ層に前記真性アモルファス・シリコン層が積層され、前記真性アモルファス・シリコン層にｐ型アモルファス・シリコン層が積層されてホール収集電極が形成されていることを特徴とする請求項１または２記載のヘテロ接合太陽電池。   The phosphorous doped layer is formed on the upper surface side of the crystalline silicon substrate, the intrinsic amorphous silicon layer is laminated on the phosphorous doped layer, and the n-type amorphous silicon layer is laminated on the intrinsic amorphous silicon layer. The electron collecting electrode is formed, and the boron-doped layer is formed on the lower surface side of the crystalline silicon substrate, and the intrinsic amorphous silicon layer is laminated on the boron-doped layer, The heterojunction solar cell according to claim 1 or 2, wherein a hole collecting electrode is formed by laminating a p-type amorphous silicon layer on an amorphous silicon layer. 前記結晶系シリコン基板の上面側には前記リン・ドープ層が形成され、前記リン・ドープ層に前記真性アモルファス・シリコン層が積層され、前記真性アモルファス・シリコン層にｎ型アモルファス・シリコン層が積層され、前記ｎ型アモルファス・シリコン層に透明導電膜が形成され、前記透明導電膜の上に窒化シリコン膜が形成され、前記窒化シリコン膜に所定間隔で細孔が開けられて、その細孔群位置に電子収集電極が形成されており、また、前記結晶系シリコン基板の下面側には前記ボロン・ドープ層が形成されており、前記ボロン・ドープ層に真性アモルファス・シリコン層が積層され、前記真性アモルファス・シリコン層にｐ型アモルファス・シリコン層が積層され、前記ｐ型アモルファス・シリコン層に透明導電膜が形成され、前記透明導電膜の下に窒化シリコン膜が形成され、前記窒化シリコン膜に所定間隔で細孔が開けられて、その細孔群位置にホール収集電極が形成されていることを特徴とする請求項１または２記載のヘテロ接合太陽電池。   The phosphorous doped layer is formed on the upper surface side of the crystalline silicon substrate, the intrinsic amorphous silicon layer is laminated on the phosphorous doped layer, and the n-type amorphous silicon layer is laminated on the intrinsic amorphous silicon layer. A transparent conductive film is formed on the n-type amorphous silicon layer, a silicon nitride film is formed on the transparent conductive film, and pores are formed in the silicon nitride film at predetermined intervals, and the pore group An electron collecting electrode is formed at a position, and the boron-doped layer is formed on the lower surface side of the crystalline silicon substrate, and an intrinsic amorphous silicon layer is laminated on the boron-doped layer, A p-type amorphous silicon layer is laminated on the intrinsic amorphous silicon layer, and a transparent conductive film is formed on the p-type amorphous silicon layer. A silicon nitride film is formed under the transparent conductive film, pores are formed in the silicon nitride film at predetermined intervals, and a hole collecting electrode is formed at the position of the pore group. The heterojunction solar cell according to 1 or 2. 前記結晶系シリコン基板の上面側には前記リン・ドープ層が形成されており、前記リン・ドープ層の上に窒化シリコン膜が形成されており、そして、前記結晶系シリコン基板の下面側には前記リン・ドープ層と前記ボロン・ドープ層とが所定間隔で形成されており、前記リン・ドープ層及び前記ボロン・ドープ層に前記真性アモルファス・シリコン層が積層され、前記リン・ドープ層の真下の位置にｎ型アモルファス・シリコン層が積層され、前記ｎ型アモルファス・シリコン層に透明導電膜が形成され、前記透明導電膜の下に電子収集電極が形成されており、また、前記ボロン・ドープ層の真下の位置にｐ型アモルファス・シリコン層が積層され、前記ｐ型アモルファス・シリコン層に透明導電膜が形成され、前記透明導電膜の下にホール収集電極が形成されていることを特徴とする請求項１または２記載のヘテロ接合太陽電池。   The phosphorous doped layer is formed on the upper surface side of the crystalline silicon substrate, a silicon nitride film is formed on the phosphorous doped layer, and on the lower surface side of the crystalline silicon substrate. The phosphorus-doped layer and the boron-doped layer are formed at a predetermined interval, and the intrinsic amorphous silicon layer is laminated on the phosphorus-doped layer and the boron-doped layer, and immediately below the phosphorus-doped layer. An n-type amorphous silicon layer is laminated at the position, a transparent conductive film is formed on the n-type amorphous silicon layer, an electron collecting electrode is formed under the transparent conductive film, and the boron doped A p-type amorphous silicon layer is laminated immediately below the layer, a transparent conductive film is formed on the p-type amorphous silicon layer, and a hole is formed under the transparent conductive film. Heterojunction solar cell according to claim 1 or 2, wherein the collector electrode is formed. 前記結晶系シリコン基板の上面側には前記リン・ドープ層が形成されており、前記リン・ドープ層の上に窒化シリコン膜が形成されており、そして、前記結晶系シリコン基板の下面側には前記リン・ドープ層と前記ボロン・ドープ層とが所定間隔で形成されており、前記リン・ドープ層及び前記ボロン・ドープ層に前記真性アモルファス・シリコン層が積層され、前記真性アモルファス・シリコン層の下に窒化シリコン膜が形成され、前記窒化シリコン膜に所定間隔で細孔が開けられて、その細孔群位置における、前記リン・ドープ層の真下の位置にｎ型アモルファス・シリコン層が積層され、前記ｎ型アモルファス・シリコン層に透明導電膜が形成され、前記透明導電膜の下に電子収集電極が形成されており、また、前記ボロン・ドープ層の真下の位置にｐ型アモルファス・シリコン層が積層され、前記ｐ型アモルファス・シリコン層に透明導電膜が形成され、前記透明導電膜の下にホール収集電極が形成されていることを特徴とする請求項１または２記載のヘテロ接合太陽電池。   The phosphorous doped layer is formed on the upper surface side of the crystalline silicon substrate, a silicon nitride film is formed on the phosphorous doped layer, and on the lower surface side of the crystalline silicon substrate. The phosphorus-doped layer and the boron-doped layer are formed at a predetermined interval, and the intrinsic amorphous silicon layer is laminated on the phosphorus-doped layer and the boron-doped layer, and the intrinsic amorphous silicon layer A silicon nitride film is formed below, pores are opened at predetermined intervals in the silicon nitride film, and an n-type amorphous silicon layer is laminated at a position immediately below the phosphorus-doped layer in the pore group position. A transparent conductive film is formed on the n-type amorphous silicon layer, an electron collecting electrode is formed under the transparent conductive film, and the boron-doped layer is formed A p-type amorphous silicon layer is laminated at a position directly below, a transparent conductive film is formed on the p-type amorphous silicon layer, and a hole collecting electrode is formed below the transparent conductive film. Item 3. The heterojunction solar cell according to Item 1 or 2. 前記リン・ドープ層と前記ボロン・ドープ層のいずれかないしは両方は３５０℃以下の低温でドープされた層であり、かつ、前記真性アモルファス・シリコン薄膜は触媒化学気相堆積法によって形成された薄膜であることを特徴とする請求項１または２記載のヘテロ接合太陽電池。   Either or both of the phosphorus-doped layer and the boron-doped layer are layers doped at a low temperature of 350 ° C. or lower, and the intrinsic amorphous silicon thin film was formed by catalytic chemical vapor deposition The heterojunction solar cell according to claim 1, wherein the heterojunction solar cell is a thin film. 真性アモルファス・シリコン薄膜が結晶系シリコン基板にヘテロ接合している太陽電池の製造方法であって、ホスフィン等のリンを含む原料ガスと加熱した金属触媒体線との接触により生成された種に３５０℃以下の低温で前記結晶系シリコン基板を曝すことによって深さ１０ナノメートル以内の極表層にリンをドープしてリン・ドープ層を形成するか、ジボラン等のボロンを含む原料ガスが加熱された金属触媒体線との接触により生成された種に３５０℃以下の低温で前記結晶系シリコン基板を曝すことによって深さ１０ナノメートル以内の極表層にボロンをドープしてボロン・ドープ層を形成するかのいずれかないしは両方の処理を行うことを特徴とするヘテロ接合太陽電池の製造方法。   A method of manufacturing a solar cell in which an intrinsic amorphous silicon thin film is heterojunction to a crystalline silicon substrate, wherein the seed produced by contact between a source gas containing phosphorus such as phosphine and a heated metal catalyst body wire is 350 By exposing the crystalline silicon substrate at a low temperature of less than or equal to 0 ° C., a phosphorus doped layer is formed by doping phosphorus into the extreme surface layer within a depth of 10 nanometers, or a source gas containing boron such as diborane is heated By exposing the crystalline silicon substrate to a seed produced by contact with the metal catalyst body wire at a low temperature of 350 ° C. or lower, boron is doped to the extreme surface layer within a depth of 10 nanometers to form a boron-doped layer. A process for producing a heterojunction solar cell, characterized in that either or both of the treatments are performed. 前記リン・ドープ層と前記ボロン・ドープ層のいずれかないしは両方の作用によって前記結晶系シリコ基板と前記真性アモルファス・シリコン薄膜との界面に界面遷移層を形成し、前記界面遷移層の厚みを０．６ナノメートル以下にすることを特徴とする請求項８記載のヘテロ接合太陽電池の製造方法。   An interface transition layer is formed at the interface between the crystalline silicon substrate and the intrinsic amorphous silicon thin film by the action of either or both of the phosphorus-doped layer and the boron-doped layer, and the thickness of the interface transition layer is reduced. The method for producing a heterojunction solar cell according to claim 8, wherein the thickness is 0.6 nanometer or less. 前記結晶系シリコン基板の上面側に前記リン・ドープ層を形成し、前記リン・ドープ層に前記真性アモルファス・シリコン層を触媒化学気相堆積法によって積層し、前記真性アモルファス・シリコン層にｎ型アモルファス・シリコン層を積層してから電子収集電極を形成し、また、前記結晶系シリコン基板の下面側に前記ボロン・ドープ層を形成し、前記ボロン・ドープ層に真性アモルファス・シリコン層を積層し、前記真性アモルファス・シリコン層にｐ型アモルファス・シリコン層を積層してからホール収集電極を形成することを特徴とする請求項８または９記載のヘテロ接合太陽電池の製造方法。   Forming the phosphorus-doped layer on the upper surface side of the crystalline silicon substrate; laminating the intrinsic amorphous silicon layer on the phosphorus-doped layer by catalytic chemical vapor deposition; and n-type on the intrinsic amorphous silicon layer An electron collecting electrode is formed after laminating an amorphous silicon layer, the boron doped layer is formed on the lower surface side of the crystalline silicon substrate, and an intrinsic amorphous silicon layer is laminated on the boron doped layer. 10. The method of manufacturing a heterojunction solar cell according to claim 8, wherein a hole collecting electrode is formed after a p-type amorphous silicon layer is laminated on the intrinsic amorphous silicon layer. 前記結晶系シリコン基板の上面側に前記リン・ドープ層を形成し、前記リン・ドープ層に前記真性アモルファス・シリコン層を触媒化学気相堆積法によって積層し、前記真性アモルファス・シリコン層にｎ型アモルファス・シリコン層を積層し、前記ｎ型アモルファス・シリコン層に透明導電膜を形成し、前記透明導電膜の上に窒化シリコン膜を形成し、前記窒化シリコン膜に所定間隔で細孔を開けて、その細孔群位置に電子収集電極を形成し、また、前記結晶系シリコン基板の下面側に前記ボロン・ドープ層を形成し、前記ボロン・ドープ層に真性アモルファス・シリコン層を積層し、前記真性アモルファス・シリコン層にｐ型アモルファス・シリコン層を積層し、前記ｐ型アモルファス・シリコン層に透明導電膜を形成し、前記透明導電膜の下に窒化シリコン膜を形成し、前記窒化シリコン膜に所定間隔で細孔を開けて、その細孔群位置にホール収集電極を形成することを特徴とする請求項８または９記載のヘテロ接合太陽電池の製造方法。   Forming the phosphorus-doped layer on the upper surface side of the crystalline silicon substrate; laminating the intrinsic amorphous silicon layer on the phosphorus-doped layer by catalytic chemical vapor deposition; and n-type on the intrinsic amorphous silicon layer An amorphous silicon layer is laminated, a transparent conductive film is formed on the n-type amorphous silicon layer, a silicon nitride film is formed on the transparent conductive film, and pores are opened in the silicon nitride film at predetermined intervals. Forming an electron collecting electrode at the position of the pore group, forming the boron-doped layer on the lower surface side of the crystalline silicon substrate, laminating an intrinsic amorphous silicon layer on the boron-doped layer, A p-type amorphous silicon layer is stacked on the intrinsic amorphous silicon layer, a transparent conductive film is formed on the p-type amorphous silicon layer, and the transparent conductive film is formed. A heterojunction according to claim 8 or 9, wherein a silicon nitride film is formed underneath, pores are opened in the silicon nitride film at predetermined intervals, and hole collecting electrodes are formed at the positions of the pore groups. A method for manufacturing a solar cell. 前記結晶系シリコン基板の上面側に前記リン・ドープ層を形成し、前記リン・ドープ層の上に窒化シリコン膜を触媒化学気相堆積法によって形成し、そして、前記結晶系シリコン基板の下面側に前記リン・ドープ層と前記ボロン・ドープ層とを所定間隔で形成し、前記リン・ドープ層及び前記ボロン・ドープ層に真性アモルファス・シリコン層を積層し、前記リン・ドープ層の真下の位置にｎ型アモルファス・シリコン層を積層し、前記ｎ型アモルファス・シリコン層に透明導電膜を形成し、前記透明導電膜の下に電子収集電極を形成し、また、前記ボロン・ドープ層の真下の位置にｐ型アモルファス・シリコン層を積層し、前記ｐ型アモルファス・シリコン層に透明導電膜を形成し、前記透明導電膜の下にホール収集電極を形成することを特徴とする請求項８または９記載のヘテロ接合太陽電池の製造方法。   Forming the phosphorus-doped layer on the upper surface side of the crystalline silicon substrate; forming a silicon nitride film on the phosphorus-doped layer by catalytic chemical vapor deposition; and lower surface side of the crystalline silicon substrate The phosphorus-doped layer and the boron-doped layer are formed at a predetermined interval, an intrinsic amorphous silicon layer is laminated on the phosphorus-doped layer and the boron-doped layer, and a position directly below the phosphorus-doped layer. An n-type amorphous silicon layer, a transparent conductive film is formed on the n-type amorphous silicon layer, an electron collecting electrode is formed under the transparent conductive film, and a layer just below the boron-doped layer is formed. A p-type amorphous silicon layer is laminated at a position, a transparent conductive film is formed on the p-type amorphous silicon layer, and a hole collecting electrode is formed under the transparent conductive film. Method of manufacturing a heterojunction solar cell according to claim 8 or 9 wherein the symptoms. 前記結晶系シリコン基板の上面側に前記リン・ドープ層を形成し、前記リン・ドープ層の上に窒化シリコン膜を触媒化学気相堆積法によって形成し、そして、前記結晶系シリコン基板の下面側に前記リン・ドープ層と前記ボロン・ドープ層とを所定間隔で形成し、前記リン・ドープ層及び前記ボロン・ドープ層に真性アモルファス・シリコン層を積層し、前記真性アモルファス・シリコン層の下に窒化シリコン膜を形成し、前記窒化シリコン膜に所定間隔で細孔を開けて、その細孔群位置における、前記リン・ドープ層の真下の位置にｎ型アモルファス・シリコン層を積層し、前記ｎ型アモルファス・シリコン層に透明導電膜を形成し、前記透明導電膜の下に電子収集電極を形成し、また、前記ボロン・ドープ層の真下の位置にｐ型アモルファス・シリコン層を積層し、前記ｐ型アモルファス・シリコン層に透明導電膜を形成し、前記透明導電膜の下にホール収集電極を形成することを特徴とする請求項８または９記載のヘテロ接合太陽電池の製造方法。   Forming the phosphorus-doped layer on the upper surface side of the crystalline silicon substrate; forming a silicon nitride film on the phosphorus-doped layer by catalytic chemical vapor deposition; and lower surface side of the crystalline silicon substrate The phosphorus-doped layer and the boron-doped layer are formed at a predetermined interval, an intrinsic amorphous silicon layer is laminated on the phosphorus-doped layer and the boron-doped layer, and under the intrinsic amorphous silicon layer Forming a silicon nitride film, opening pores in the silicon nitride film at predetermined intervals, and laminating an n-type amorphous silicon layer at a position immediately below the phosphorus-doped layer in the pore group position; A transparent conductive film is formed on the amorphous silicon layer, an electron collecting electrode is formed below the transparent conductive film, and a p-type amorphous film is formed immediately below the boron-doped layer. A heterojunction according to claim 8 or 9, wherein a silicon layer is laminated, a transparent conductive film is formed on the p-type amorphous silicon layer, and a hole collecting electrode is formed below the transparent conductive film. A method for manufacturing a solar cell.
JP2016507447A 2014-03-14 2015-02-27 Heterojunction solar cell and manufacturing method thereof Active JP6396425B2 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014051160 2014-03-14
JP2014051160 2014-03-14
PCT/JP2015/055772 WO2015137152A1 (en) 2014-03-14 2015-02-27 Heterojunction solar cell and process for producing same

Publications (2)

Publication Number Publication Date
JPWO2015137152A1 true JPWO2015137152A1 (en) 2017-04-06
JP6396425B2 JP6396425B2 (en) 2018-09-26

Family

ID=54071600

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016507447A Active JP6396425B2 (en) 2014-03-14 2015-02-27 Heterojunction solar cell and manufacturing method thereof

Country Status (3)

Country Link
JP (1) JP6396425B2 (en)
TW (1) TW201535761A (en)
WO (1) WO2015137152A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108831967A (en) * 2018-06-25 2018-11-16 张军 A kind of novel HIT solar battery and preparation method thereof

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102018381B1 (en) * 2017-01-26 2019-09-04 엘지전자 주식회사 Solar cell and method for manufacturing the same
CN109004053B (en) * 2017-06-06 2024-03-29 通威太阳能（成都）有限公司 Crystalline silicon/thin film silicon heterojunction solar cell with double-sided light receiving function and manufacturing method thereof
CN110643971A (en) * 2019-09-27 2020-01-03 上海理想万里晖薄膜设备有限公司 CVD equipment for manufacturing heterojunction solar cell and film coating method thereof
CN114566561A (en) * 2020-11-27 2022-05-31 嘉兴阿特斯技术研究院有限公司 Heterojunction solar cell and manufacturing method thereof
CN114005886B (en) * 2021-10-29 2024-01-09 苏州光汇新能源科技有限公司 Silicon heterojunction solar cell structure suitable for indoor power generation and preparation method thereof
CN114497260B (en) * 2022-02-08 2024-01-09 理想万里晖半导体设备(上海)股份有限公司 Method for manufacturing heterojunction solar cell and heterojunction solar cell

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000058885A (en) * 1998-08-03 2000-02-25 Sanyo Electric Co Ltd Solar battery and manufacture thereof
JP2011146528A (en) * 2010-01-14 2011-07-28 Kaneka Corp Polycrystalline silicon solar cell and method of manufacturing the same
WO2013179529A1 (en) * 2012-05-30 2013-12-05 パナソニック株式会社 Solar cell

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000058885A (en) * 1998-08-03 2000-02-25 Sanyo Electric Co Ltd Solar battery and manufacture thereof
JP2011146528A (en) * 2010-01-14 2011-07-28 Kaneka Corp Polycrystalline silicon solar cell and method of manufacturing the same
WO2013179529A1 (en) * 2012-05-30 2013-12-05 パナソニック株式会社 Solar cell

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
HIDEKI MATSUMURA ET AL.: "Cat-doping: Novel method for phosphorus and boron shallow doping in crystalline silicon at 80 °C", JOURNAL OF APPLIED PHYSICS, vol. 116, JPN6015018875, September 2014 (2014-09-01), pages 114502 - 1, ISSN: 0003861947 *
KEISUKE OHDAIRA ET AL.: "Surface treatment of crystalline silicon realizing extremely low surface recombination velocity usin", PHOTOVOLTAIC SPECIALISTS CONFERENCE (PVSC), 2010 35TH IEEE, JPN6015018871, 2010, pages 003220 - 003222, ISSN: 0003818678 *
TARO HAYAKAWA ET AL.: "Extremely low recombination velocity on crystalline silicon surfaces realized by low-temperature imp", THIN SOLID FILMS, vol. Vol.519,Iss.14,, JPN6015018872, 2011, pages 4466 - 4468, ISSN: 0003818679 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108831967A (en) * 2018-06-25 2018-11-16 张军 A kind of novel HIT solar battery and preparation method thereof

Also Published As

Publication number Publication date
WO2015137152A1 (en) 2015-09-17
JP6396425B2 (en) 2018-09-26
TW201535761A (en) 2015-09-16

Similar Documents

Publication Publication Date Title
JP6396425B2 (en) Heterojunction solar cell and manufacturing method thereof
US11605750B2 (en) Solar cell having an emitter region with wide bandgap semiconductor material
JP5456168B2 (en) Method for manufacturing photoelectric conversion device
US9871161B2 (en) Method for making crystalline silicon-based solar cell, and method for making solar cell module
CN105762234A (en) Tunnel oxide passivated contact type solar cell and preparation method thereof
Sharma et al. Nanocrystalline silicon thin film growth and application for silicon heterojunction solar cells: a short review
JP2004014812A (en) Photovoltaic device
US20120325284A1 (en) Thin-film silicon tandem solar cell and method for manufacturing the same
US20130269767A1 (en) Method of coating a substrate for manufacturing a solar cell
Wang et al. Crystal silicon heterojunction solar cells by hot-wire CVD
Chen et al. Optimized n-type amorphous silicon window layers via hydrogen dilution for silicon heterojunction solar cells by catalytic chemical vapor deposition
CN114937706B (en) Laminated passivation film for crystalline silicon solar cell and preparation method thereof
TW201201396A (en) Method for manufacturing a solar panel
TWI790245B (en) Manufacturing method of photoelectric conversion device
US8268714B2 (en) Method for fabricating solar cell using inductively coupled plasma chemical vapor deposition
KR101215631B1 (en) Method for fabricating solar cell applications using inductively coupled plasma chemical vapor deposition
JP4674956B2 (en) Thin film solar cell and manufacturing method thereof
CN117878178A (en) Crystalline silicon heterojunction solar cell structure and preparation method thereof
CN117153950A (en) Low-temperature boron activation method
JP4502534B2 (en) Photovoltaic device manufacturing method
JPH0714073B2 (en) Photoelectric conversion element manufacturing method and manufacturing apparatus thereof
JP2002217114A (en) Method and apparatus for manufacturing silicon based thin film, and photovoltaic device and method for manufacturing it

Legal Events

Date Code Title Description
AA64 Notification of invalidation of claim of internal priority (with term)

Free format text: JAPANESE INTERMEDIATE CODE: A241764

Effective date: 20161122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20161212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20170126

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180223

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180619

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180810

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180821

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180829

R150 Certificate of patent or registration of utility model

Ref document number: 6396425

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150