JPWO2015114786A1 - 発光装置 - Google Patents

発光装置 Download PDF

Info

Publication number
JPWO2015114786A1
JPWO2015114786A1 JP2015559681A JP2015559681A JPWO2015114786A1 JP WO2015114786 A1 JPWO2015114786 A1 JP WO2015114786A1 JP 2015559681 A JP2015559681 A JP 2015559681A JP 2015559681 A JP2015559681 A JP 2015559681A JP WO2015114786 A1 JPWO2015114786 A1 JP WO2015114786A1
Authority
JP
Japan
Prior art keywords
light emitting
terminal
emitting device
conductive
protective film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015559681A
Other languages
English (en)
Inventor
誠 保科
誠 保科
田中　信介
信介 田中
秀隆 大峡
秀隆 大峡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pioneer OLED Lighting Devices Corp
Original Assignee
Pioneer OLED Lighting Devices Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer OLED Lighting Devices Corp filed Critical Pioneer OLED Lighting Devices Corp
Publication of JPWO2015114786A1 publication Critical patent/JPWO2015114786A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/17—Passive-matrix OLED displays
    • H10K59/179—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/05698—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/05798—Fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H01L2224/48451—Shape
    • H01L2224/48453—Shape of the interface with the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8536—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/85365—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/331—Nanoparticles used in non-emissive layers, e.g. in packaging layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

発光装置（１０）は、基板（１００）、発光素子（１０２）、端子（１１２，１３２）、及び保護膜（１４０）を備えている。発光素子（１０２）は基板（１００）に形成されており、有機層（１２０）を有している。端子（１１２，１３２）は基板（１００）に形成されており、発光素子（１０２）に接続している。保護膜（１４０）は発光素子（１０２）及び端子（１１２，１３２）を覆っている。そして、端子（１１２，１３２）の表面には、導電繊維が位置している。例えば、端子（１１２，１３２）の表面は、導電繊維を含む導電繊維層（１５０）で形成されている。

Description

本発明は、発光装置に関する。
近年は、有機ＥＬ素子を光源として利用した発光装置の開発が進んでいる。有機ＥＬ素子は、発光層として有機層を用いているため、封止構造が必要になっている。一般的には、有機ＥＬ素子は、ガラスや金属などで形成された封止部材を用いて封止されている。そして、有機ＥＬ素子に接続する端子は、この封止部材の外部に配置されている。
なお、特許文献１には、液晶表示パネルの端子と半導体ユニットの端子とを、導電粒子を介して接続させることが記載されている。詳細には、半導体ユニットの端子は、熱硬化性の絶縁被膜で覆われている。そして導電粒子は、この絶縁被膜を突き破っている。
また特許文献２には、液晶表示装置の端子と外部配線とを、導電粒子を介して接続させることが記載されている。詳細には、液晶表示装置の端子は、無機絶縁層で覆われている。そして導電粒子は、この無機絶縁層を突き破っている。なお、無機絶縁層の形成方法としては、スパッタリング法及びＣＶＤ法が例示されている。
さらに特許文献３には、互いに隣り合う太陽電池セルを、接続部材を用いて接続することが記載されている。ここで、太陽電池セルの端子と接続部材は、導電性粒子を用いて接続されている。詳細には、太陽電池セルの端子は、絶縁層で覆われている。そして導電性粒子は、この絶縁層を突き破っている。なお、絶縁層の材料としては、ポリイミドやポリアミドイミドなどの有機材料、及びシリカやアルミナなどの無機材料が例示されている。そして絶縁層の形成方法としては、塗装、溶射、ディッピング、スパッタリング、蒸着、スプレー法などが例示されている。
特開平５−１７４８９０号公報 特開２００２−１１６４５５号公報 特開２００９−３０２３２７号公報
近年は、絶縁膜を成膜することにより有機ＥＬ素子を封止することが検討されている。絶縁膜を成膜する場合、有機ＥＬ素子の端子の上にも絶縁膜が形成されてしまう。このため、端子を外部配線などの導通部材に接続するためには、工夫が必要になる。
本発明が解決しようとする課題としては、絶縁膜を成膜することにより有機ＥＬ素子を封止する場合において、端子を外部配線などの導通部材に接続しやすくすることが一例として挙げられる。
請求項１に記載の発明は、基板と、
前記基板に形成され、有機層を有する発光素子と、
前記発光素子に電気的に接続する端子と、
前記発光素子及び前記端子を覆う保護膜と、
を備え、
前記端子の表面には導電繊維が位置している発光装置である。
上述した目的、およびその他の目的、特徴および利点は、以下に述べる好適な実施の形態、およびそれに付随する以下の図面によってさらに明らかになる。
第１の実施形態に係る発光装置の構成を示す断面図である。 端子及び導電繊維層の拡大図の第１例である。 端子及び導電繊維層の拡大図の第２例である。 端子に導電部材を接続する方法を説明するための断面図である。 第２の実施形態に係る発光装置の構成を示す断面図である。 実施例１に係る発光装置の構成を示す平面図である。 図６のＡ−Ａ断面図である。 図７の変形例を示す図である。 図７の変形例を示す図である。 実施例２に係る発光装置の構成を示す平面図である。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
（第１の実施形態）
図１は、第１の実施形態に係る発光装置１０の構成を示す断面図である。本実施形態に係る発光装置１０は、例えば照明装置やディスプレイであり、基板１００、発光素子１０２、端子１１２，１３２、及び保護膜１４０を備えている。発光素子１０２は基板１００に形成されており、有機層１２０を有している。端子１１２，１３２は基板１００に形成されており、発光素子１０２に接続している。保護膜１４０は発光素子１０２及び端子１１２，１３２を覆っている。そして、端子１１２，１３２の表面には、導電繊維が位置している。本図に示す例では、端子１１２，１３２の表面は、導電繊維を含む導電繊維層１５０で形成されている。以下、詳細に説明する。
基板１００は、たとえばガラス基板や樹脂基板などの透明基板である。基板１００は、可撓性を有していてもよい。この場合、基板１００の厚さは、例えば１０μｍ以上１０００μｍ以下である。この場合においても、基板１００は無機材料及び有機材料のいずれで形成されていてもよい。基板１００は、例えば矩形などの多角形である。
発光素子１０２は、第１電極１１０と第２電極１３０の間に有機層１２０を挟んだ構成を有している。第１電極１１０及び第２電極１３０のうち少なくとも一方は透光性の電極になっている。また、残りの電極は、例えばＡｌ、Ｍｇ、Ａｕ、Ａｇ、Ｐｔ、Ｓｎ、Ｚｎ、及びＩｎからなる第１群の中から選択される金属、又はこの第１群から選択される金属の合金からなる金属層によって形成されている。透光性の電極の材料は、例えば、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）やＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）等の無機材料、またはポリチオフェン誘導体などの導電性高分子、又は銀もしくは炭素からなるナノワイヤを利用した網目状電極である。例えば、ボトムエミッション型の発光素子１０２であって、基板１００の上に第１電極１１０、有機層１２０、及び第２電極１３０をこの順に積層した構成を有している場合、第１電極１１０は透光性の電極になっており、第２電極１３０は、Ａｌなど光を反射する電極になっている。また、トップエミッション型の発光素子１０２であって、基板１００の上に第１電極１１０、有機層１２０、及び第２電極１３０をこの順に積層した構成を有している場合、第１電極１１０はＡｌなど光を反射する電極になっており、第２電極１３０は透光性の電極になっている。また、両方の電極（第１電極１１０、第２電極１３０）を透光性の電極として、透光型の発光装置としても良い（デュアルエミッション型）。
有機層１２０は、例えば、正孔輸送層、発光層、及び電子輸送層をこの順に積層させた構成を有している。正孔輸送層と第１電極１１０の間に正孔注入層が形成されていてもよい。また、電子輸送層と第２電極１３０の間に電子注入層が形成されていてもよい。有機層１２０の層は、塗布法によって形成されても蒸着法によって形成されてもよく、一部を塗布法、残りを蒸着法で形成しても良い。なお、有機層１２０は蒸着材料を用いて蒸着法で形成してもよく、また、塗布材料を用いて、インクジェット法、印刷法、スプレー法で形成してもよい。
基板１００のうち発光素子１０２が形成されている面には、端子１１２，１３２が形成されている。端子１１２は第１電極１１０に接続しており、端子１３２は第２電極１３０に接続している。詳細には、第１電極１１０の一部の上には、有機層１２０が形成されておらず、端子１１２となっている。また端子１３２は、第１電極１１０と同一の層を有している。なお、基板１００には、絶縁層１６０が形成されている。絶縁層１６０は、発光素子１０２を絶縁区画している。絶縁層１６０は、有機層１２０及び第２電極１３０より前に形成されている。絶縁層１６０は、ポリイミドや酸化珪素、窒化珪素などの材料で形成されている。
なお、第１電極１１０のうち端子１１２となる部分の上には、第１電極１１０よりも低抵抗な材料の層（例えば金属層）が形成されていてもよい。
保護膜１４０は、成膜法、例えばＡＬＤ（Atomic Layer Deposition）法又はＣＶＤ法を用いて形成されている。ＡＬＤ法で形成されている場合、保護膜１４０は、例えば酸化アルミニウムなどの酸化金属膜によって形成されており、その膜厚は、例えば１０ｎｍ以上２００ｎｍ以下、好ましくは、５０ｎｍ以上１００ｎｍ以下である。ＣＶＤ法で形成されている場合、保護膜１４０は、酸化シリコン膜などの無機絶縁膜によって形成されており、その膜厚は、例えば０．１μｍ以上１０μｍ以下である。保護膜１４０が設けられることにより、発光素子１０２は水分等から保護される。保護膜１４０は、スパッタリング法で形成されても良い。この場合、保護膜１４０は、ＳｉＯ２又はＳｉＮなどの絶縁膜によって形成される。その場合、膜厚は１０ｎｍ以上１０００ｎｍ以下である。
そして、端子１１２，１３２の表層には、導電繊維層１５０が形成されている。本図に示す例では、端子１１２，１３２と導電繊維層１５０の間には他の層は存在しておらず、また、導電繊維層１５０と保護膜１４０の間にも他の層は存在していない。ただし、端子１１２，１３２と導電繊維層１５０の間に他の層が存在していてもよいし、導電繊維層１５０と保護膜１４０の間に他の層が存在していてもよい。導電繊維層１５０の厚さは、例えば０．１ｎｍ以上５００ｎｍ以下である。
図２は、端子１１２及び導電繊維層１５０の拡大図の第１例である。端子１３２及び導電繊維層１５０の積層構造も、本図に示す構造と同様である。導電繊維層１５０は、溶媒中に複数の導電繊維１５２を混ぜたものであり、スピンコート、スリットコート、ダイコート、インクジェットなどにより成膜したのち、焼成することで網目状電極を形成する。また、フォトプロセスによるパターニングを組み合わせることもできる。導電繊維１５２は、例えば金属（例えば銀）や炭素などの導電体からなるナノワイヤであり、太さは０．１から１０ｎｍ程度である。導電繊維１５２として、ナノワイヤの他に、ナノチューブ、ナノパーティクル、フレーク状のグラファイトなどがある。そして、導電繊維層１５０の表面には、導電繊維１５２折り重なるように網目を形成して、数十〜数百ｎｍの凹凸が形成されている。導電繊維層１５０は、端子１１２，１３２の一部とみなすこともできる。このため、端子１１２，１３２の表面には、導電繊維１５２に起因して凹凸が形成されている、ということもできる。そして、保護膜１４０には、この凹凸に起因してクラックが形成されている。このクラックは、端子１１２，１３２を加熱及び冷却することにより、形成される。そして、このクラックから、導電繊維１５２が露出している。言い換えると、導電繊維１５２は、保護膜１４０を突き破っている。
図３は、端子１１２及び導電繊維層１５０の拡大図の第２例である。端子１３２及び導電繊維層１５０の積層構造も、本図に示す構造と同様である。本図に示す例において、導電繊維層１５０は、導電繊維１５２によって形成されている。このような構造は、例えば導電繊維１５２が混入された揮発性の溶媒を塗布（例えばインクジェット）することにより、実現できる。
次に、発光装置１０の製造方法について説明する。まず、基板１００上に第１電極１１０及び端子１３２を形成する。第１電極１１０及び端子１３２は、例えばスパッタリング法を用いて形成される。次いで、第１電極１１０と端子１３２の間に絶縁層１６０を形成する。次いで、第１電極１１０上に有機層１２０を形成する。さらに、第２電極１３０を、例えばスパッタリング法又は蒸着法を用いて形成する。
次いで、端子１１２，１３２の上に、導電繊維層１５０を形成する。導電繊維層１５０は、例えばインクジェット法などの塗布法を用いて形成される。なお、第２電極１３０は、導電繊維層１５０を形成した後に形成されても良い。
次いで、保護膜１４０を形成する。第２電極１３０は、例えばスパッタリング法を用いて形成され、保護膜１４０は、例えばＡＬＤ法又はＣＶＤ法を用いて形成される。
図４は、端子１１２に導電部材２００を接続する方法を説明するための断面図である。導電部材２００は、例えばリードフレームで形成された部材であり、発光装置１０を回路基板に接続している。この回路基板には、例えば発光装置１０の制御回路の少なくとも一部が形成されている。そして、端子１１２と導電部材２００は、導電性接着層３００を用いて接続されている。導電性接着層３００は、導通部材３１０を有している。
上記したように、保護膜１４０のうち端子１１２の上に位置する部分には、クラックが形成されている。導電性接着層３００を用いる場合、導電性接着層３００に含まれる導通部材３１０（例えば導電粒子）が保護膜１４０を突き破り、端子１１２と導電部材２００を接続する。このとき、端子１１２は、導電繊維１５２を介して導通部材３１０に導通する。ここで保護膜１４０にはクラックが入っているため、導通部材３１０が保護膜１４０を突き破りやすくなる。
なお、図４を用いて説明した内容は、端子１３２にもあてはまる。
以上、本実施形態によれば、発光素子１０２は保護膜１４０によって封止されている。保護膜１４０は成膜法を用いて形成されるため、発光素子１０２の端子１１２，１３２も保護膜１４０で覆われる。ここで、端子１１２，１３２の表面には導電繊維１５２が位置している。このため、保護膜１４０のうち端子１１２，１３２の上に位置する部分にはクラックが入りやすい。保護膜１４０にクラックが入ると、導通部材３１０が保護膜１４０を突き破りやすくなる。従って、導電性接着層３００を用いて導電部材２００と第１電極１１０とを接続しやすくなる。導電部材２００と第２電極１３０との接続についても同様である。
（第２の実施形態）
図５は、第２の実施形態に係る発光装置１０の構成を示す断面図であり、第１の実施形態における図４に対応している。本実施形態に係る発光装置１０は、導電部材２００及び導電性接着層３００の代わりにボンディングワイヤ２１０を用いている点を除いて、第１の実施形態に係る発光装置１０と同様の構成である。
ボンディングワイヤ２１０は、例えば超音波振動法を用いて端子１１２，１３２に接続される。ここで、保護膜１４０のうち端子１１２，１３２の上に位置する部分にはクラックが入っている。このため、ボンディングワイヤ２１０のうち摩擦熱で溶融した部分は保護膜１４０内のクラックに浸透し、端子１１２，１３２に接続する。また、超音波振動の際に、保護膜１４０のうち端子１１２，１３２の上に位置する部分は、除去されることもある。この場合、ボンディングワイヤ２１０と端子１１２，１３２の接続面積は広くなる。
本実施形態によっても、端子１１２，１３２の表面には導電繊維１５２が位置しているため、保護膜１４０のうち端子１１２，１３２の上に位置する部分にはクラックが入りやすい。このため、ボンディングワイヤ２１０は端子１１２，１３２に接続しやすくなる。
（実施例１）
図６は、実施例１に係る発光装置１０の構成を示す平面図である。図７は図６のＡ−Ａ断面図である。なお、図６では、説明のため、第２電極１３０、保護膜１４０、導電部材２００、導電性接着層３００、導通部材３１０、及び端子１３２の図示を省略しているが、これらの構成は実施形態と同様である。
本実施例において、発光装置１０は複数の発光素子１０２を有している。隣り合う発光素子１０２の間には、絶縁層１６０が形成されている。そして、複数の発光素子１０２のそれぞれに対して端子１１２が形成されている。複数の端子１１２は、互いに並んで、基板１００の縁に配置されている。そして、複数の端子１１２のそれぞれの上に、導電繊維１５２が配置されている。そして、図７に示すように、導電性接着層３００は、複数の端子１１２に跨って形成されている。
また、端子１１２は、第１電極１１０と同一の材料から形成されている層１１３と、この層よりも低抵抗な材料（例えば金属）からなる層１１１をこの順に積層した構成を有している。端子１３２も、同様の構成を有している。
なお、端子１３２に導電部材２００を接続する方法も、図２及び図３を用いて説明した通りである。
図７に示す例では、複数の端子１１２には一つの導電部材２００が接続されている。ただし、図８に示すように、複数の端子１１２は、互いに異なる導電部材２００に接続していてもよい。
また、図９に示すように、導電繊維１５２を有する導電繊維層１５０は、複数の端子１１２に跨って形成されていてもよい。
本実施例によっても、端子１１２，１３２の表層には、導電繊維１５２が位置している。このため、保護膜１４０のうち端子１１２，１３２の上に位置する部分にはクラックが入りやすい。このため、導通部材３１０が保護膜１４０を突き破りやすくなる。従って、導電性接着層３００を用いて導電部材２００と第１電極１１０とを接続しやすくなる。
なお、本実施例において、導電性接着層３００及び導電部材２００の代わりに、第２の実施形態に示したボンディングワイヤ２１０を用いても良い。また、図３と同様に、導電繊維層１５０は導電繊維１５２のみで形成されていても良い。
（実施例２）
図１０は、実施例２に係る発光装置１０の構成を示す平面図であり、実施例１における図６に対応している。本実施例において、発光装置１０はディスプレイであり、マトリクス状に配置された複数の発光素子１０２を有している。
詳細には、複数の第１電極１１０が互いに平行に延在しており、かつ、複数の第２電極１３０が、互いに平行かつ第１電極１１０と交わる方向（例えば直交する方向）に延在している。そして、第１電極１１０と第２電極１３０の交点のそれぞれに、発光素子１０２が形成されている。具体的には、絶縁層１６０は、複数の第１電極１１０の上に跨って形成されている。絶縁層１６０のうち、第１電極１１０と第２電極１３０の交点に位置する部分には開口が形成されている。そして、この開口内には、有機層１２０が設けられている。
端子１１２は複数の第１電極１１０のそれぞれに設けられており、また、端子１３２は複数の第２電極１３０のそれぞれに設けられている。複数の端子１１２，１３２は、いずれも基板１００の縁に沿って配置されている。本図に示す例では、複数の端子１１２，１３２は、いずれも基板１００の同一の辺に沿って配置されている。ただし、端子１１２と端子１３２は、基板１００のうち互いに異なる辺に沿って配置されていてもよい。
そして、複数の端子１１２，１３２の上には、導電繊維１５２が配置されている。本図に示す例において、導電繊維１５２を有する導電繊維層１５０の配置は図８に示した例と同様である。
その他の構成は、実施例１と同様である。
本実施例においても、端子１１２，１３２の表面には、導電繊維１５２が位置している。従って、導電性接着層３００を用いて導電部材２００と第１電極１１０とを接続しやすくなる。
なお、本実施例において、導電性接着層３００及び導電部材２００の代わりに、第２の実施形態に示したボンディングワイヤ２１０を用いても良い。また、図３と同様に、導電繊維層１５０は導電繊維１５２のみで形成されていても良い。
以上、図面を参照して実施形態及び実施例について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。

Claims (7)

  1. 基板と、
    前記基板に形成され、有機層を有する発光素子と、
    前記発光素子に電気的に接続する端子と、
    前記発光素子及び前記端子を覆う保護膜と、
    を備え、
    前記端子の表面には導電繊維が位置している発光装置。
  2. 請求項１に記載の発光装置において、
    前記保護膜は、酸化金属膜である発光装置。
  3. 請求項２に記載の発光装置において、
    前記端子の表面は凹凸を有しており、
    前記保護膜は、前記端子と重なる部分にクラックを有している発光装置。
  4. 請求項３に記載の発光装置において、
    前記導電繊維は前記保護膜を突き破っている発光装置。
  5. 請求項４に記載の発光装置において、
    前記保護膜の上に位置していて前記端子と重なる導電部材と、
    厚さ方向において一部が前記保護膜と重なり、前記導電部材を前記端子に接続する導電粒子と、
    を備える発光装置。
  6. 請求項４に記載の発光装置において、
    前記保護膜の上に位置していて前記端子に接続するボンディングワイヤを備える発光装置。
  7. 請求項５又は６に記載の発光装置において、
    前記端子は、
    導電層と、
    前記導電層の上に形成され、前記導電繊維を含む導電繊維層と、を備える発光装置。
JP2015559681A 2014-01-30 2014-01-30 発光装置 Pending JPWO2015114786A1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/052158 WO2015114786A1 (ja) 2014-01-30 2014-01-30 発光装置

Publications (1)

Publication Number Publication Date
JPWO2015114786A1 true JPWO2015114786A1 (ja) 2017-03-23

Family

ID=53756398

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015559681A Pending JPWO2015114786A1 (ja) 2014-01-30 2014-01-30 発光装置

Country Status (2)

Country Link
JP (1) JPWO2015114786A1 (ja)
WO (1) WO2015114786A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2017122360A1 (ja) * 2016-01-15 2018-11-08 パイオニア株式会社 発光装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009193063A (ja) * 2008-01-15 2009-08-27 Semiconductor Energy Lab Co Ltd 表示装置及び電子機器
JP2013151644A (ja) * 2005-08-12 2013-08-08 Cambrios Technologies Corp ナノワイヤに基づく透明導電体

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013151644A (ja) * 2005-08-12 2013-08-08 Cambrios Technologies Corp ナノワイヤに基づく透明導電体
JP2009193063A (ja) * 2008-01-15 2009-08-27 Semiconductor Energy Lab Co Ltd 表示装置及び電子機器

Also Published As

Publication number Publication date
WO2015114786A1 (ja) 2015-08-06

Similar Documents

Publication Publication Date Title
CN107482042B (zh) Oled显示基板及其制作方法、oled显示装置
JP2021061258A (ja) 発光装置
WO2015136670A1 (ja) 発光装置
JP5748397B2 (ja) 有機ｅｌ装置
WO2015114786A1 (ja) 発光装置
JP6595066B2 (ja) 発光装置の製造方法及び発光装置
WO2015111130A1 (ja) 発光装置
JP2015185479A (ja) 発光装置
KR20150136246A (ko) 유기 발광 표시 장치 및 그 제조 방법
WO2012102268A1 (ja) 有機エレクトロルミネッセンス素子、及び照明装置
JP6404361B2 (ja) 発光装置
JP7353331B2 (ja) 発光装置
JP2015153740A (ja) 発光装置及び発光装置の製造方法
WO2017119068A1 (ja) 発光装置
WO2017163331A1 (ja) 発光装置、電子装置および発光装置の製造方法
JP6266598B2 (ja) 光学装置
JP2016046141A (ja) 発光装置
JP6496138B2 (ja) 発光装置
JP6294071B2 (ja) 発光装置
JP6466066B2 (ja) 発光装置
JP2018156722A (ja) 有機ｅｌパネル
JP2016178061A (ja) 発光装置の製造方法
JP2020013797A (ja) 発光装置の製造方法
WO2017122360A1 (ja) 発光装置
JP2016149315A (ja) 発光装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170801

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180306