JPWO2013111637A1 - 固体撮像装置、及び、固体撮像装置の製造方法、電子機器 - Google Patents

固体撮像装置、及び、固体撮像装置の製造方法、電子機器 Download PDF

Info

Publication number
JPWO2013111637A1
JPWO2013111637A1 JP2013555220A JP2013555220A JPWO2013111637A1 JP WO2013111637 A1 JPWO2013111637 A1 JP WO2013111637A1 JP 2013555220 A JP2013555220 A JP 2013555220A JP 2013555220 A JP2013555220 A JP 2013555220A JP WO2013111637 A1 JPWO2013111637 A1 JP WO2013111637A1
Authority
JP
Japan
Prior art keywords
solid
state imaging
imaging device
type
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013555220A
Other languages
English (en)
Inventor
高橋　裕嗣
裕嗣 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2013555220A priority Critical patent/JPWO2013111637A1/ja
Publication of JPWO2013111637A1 publication Critical patent/JPWO2013111637A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14692—Thin film technologies, e.g. amorphous, poly, micro- or nanocrystalline silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/109—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PN heterojunction type

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

固体撮像装置は、カルコパイライト構造のｐ型化合物半導体層と、ｐ型化合物半導体層上に形成されている電極と、ｐ型化合物半導体層の光の入射側と反対面に、画素毎に分離されて形成されているｎ型層と、を備える。

Description

本技術は、カルコパイライト構造の化合物半導体膜を備える固体撮像装置、この固体撮像装置の製造方法、及び、電子機器に係わる。
イメージセンサは、多画素化に伴って、画素サイズを小さくする開発が進められている。また一方では、高速撮像して動画特性を良くする開発も同時に進められている。このように、画素が小さくなったり、高速で撮像したりすると、一つの画素に入射する光子数が減少して、感度が低下する。
さらに、監視用カメラでは、暗所で撮影できるカメラの要望がある。即ち、高感度センサを必要としている。
このような要望において、光吸収係数の高い光電変換膜としてｐ型のカルコパイライト構造の化合物半導体をイメージセンサに応用し、高感度化を達成するという報告がされている（例えば、特許文献１、特許文献２、特許文献３参照）。
特開２００７−１２３７２１号公報 国際公開第２００８／０９３８３４号パンフレット 国際公開第２００９／０７８２９９号パンフレット
上述の、カルコパイライト構造の化合物半導体を備える固体撮像装置では、画素の微細化と、高感度化の両立が求められている。
したがって、カルコパイライト構造の化合物半導体を備え、画素の微細化と、高感度化の両立が可能な固体撮像装置、固体撮像装置の製造方法、及び、電子機器を提供することが望ましい。
本技術の一実施の形態の固体撮像装置は、カルコパイライト構造のｐ型化合物半導体層と、ｐ型化合物半導体層上に形成されている電極と、ｐ型化合物半導体層の光の入射側と反対面に、画素毎に分離されて形成されているｎ型層とを備える。
また、本技術の一実施の形態の電子機器は、上記固体撮像装置と、固体撮像装置からの出力信号を処理する信号処理回路とを備える。
本技術の一実施の形態の固体撮像装置の製造方法は、画素毎に分離されたｎ型層を形成する工程と、ｎ型層上にカルコパイライト構造のｐ型化合物半導体層を形成する工程と、ｐ型化合物半導体層上に電極を形成する工程とを有する。
本技術の一実施の形態の固体撮像装置によれば、ｎ型層が画素毎に分離されていることにより、カルコパイライト構造のｐ型化合物半導体層が画素毎に電気的に分離される。このため、カルコパイライト構造のｐ型化合物半導体層を物理的に画素分離しなくともよい。このため、固体撮像装置及び電子機器の高感度化と、画素の微細化が可能となる。
本技術の一実施の形態の固体撮像装置の製造方法では、カルコパイライト構造のｐ型化合物半導体層を分離せずに、ｎ型層のみを画素分離している。このため、カルコパイライト構造のｐ型化合物半導体層の加工に起因する製造工程の不具合を発生させずに、画素の微細化が可能となる。
本技術の一実施の形態によれば、カルコパイライト構造の化合物半導体を備え、画素の微細化と、高感度化の両立が可能な固体撮像装置、固体撮像装置の製造方法、及び、電子機器を提供することができる。
実施形態の固体撮像装置の構成を示す平面図である。 第１実施形態の固体撮像装置の画素部の構成を示す断面図である。 Ｍｏの膜厚と、各波長帯における吸収率を示すグラフである。 第１実施形態の固体撮像装置の製造方法を示す製造工程図である。 第１実施形態の固体撮像装置の製造方法を示す製造工程図である。 第１実施形態の固体撮像装置の製造方法を示す製造工程図である。 第１実施形態の固体撮像装置の製造方法を示す製造工程図である。 第１実施形態の固体撮像装置の製造方法を示す製造工程図である。 第２実施形態の固体撮像装置の画素部の構成を示す断面図である。 第２実施形態の固体撮像装置の光電変換部の平面配置を示す図である。 オーミック電極がＣＩＧＳＳｅに形成する蓄積層の様子を示す図である。 第２実施形態の固体撮像装置の製造方法を示す製造工程図である。 第２実施形態の固体撮像装置の製造方法を示す製造工程図である。 第２実施形態の固体撮像装置の製造方法を示す製造工程図である。 第２実施形態の固体撮像装置の製造方法を示す製造工程図である。 第２実施形態の固体撮像装置の製造方法を示す製造工程図である。 第３実施形態の固体撮像装置の画素部の構成を示す断面図である。 ＣＩＧＳＳｅの表面に蓄積されるホールの様子を示す図である。 第３実施形態の固体撮像装置の製造方法を示す製造工程図である。 第３実施形態の固体撮像装置の製造方法を示す製造工程図である。 第３実施形態の固体撮像装置の製造方法を示す製造工程図である。 第４実施形態の固体撮像装置の画素部の構成を示す断面図である。 第４実施形態の固体撮像装置の製造方法を示す製造工程図である。 第４実施形態の固体撮像装置の製造方法を示す製造工程図である。 第４実施形態の固体撮像装置の製造方法を示す製造工程図である。 第４実施形態の固体撮像装置の製造方法を示す製造工程図である。 第５実施形態の固体撮像装置の画素部の構成を示す断面図である。 第５実施形態の固体撮像装置の製造方法を示す製造工程図である。 第５実施形態の固体撮像装置の製造方法を示す製造工程図である。 第５実施形態の固体撮像装置の製造方法を示す製造工程図である。 第５実施形態の固体撮像装置の製造方法を示す製造工程図である。 第５実施形態の固体撮像装置の製造方法を示す製造工程図である。 第５実施形態の固体撮像装置の製造方法を示す製造工程図である。 第６実施形態の固体撮像装置の画素部の構成を示す断面図である。 第６実施形態の固体撮像装置の製造方法を示す製造工程図である。 第６実施形態の固体撮像装置の製造方法を示す製造工程図である。 第６実施形態の固体撮像装置の製造方法を示す製造工程図である。 第６実施形態の固体撮像装置の製造方法を示す製造工程図である。 第６実施形態の固体撮像装置の製造方法を示す製造工程図である。 第６実施形態の固体撮像装置の製造方法を示す製造工程図である。 第６実施形態の固体撮像装置の製造方法を示す製造工程図である。 第６実施形態の固体撮像装置の製造方法を示す製造工程図である。 第７実施形態の固体撮像装置の画素部の構成を示す断面図である。 第７実施形態の固体撮像装置の製造方法を示す製造工程図である。 第７実施形態の固体撮像装置の製造方法を示す製造工程図である。 第７実施形態の固体撮像装置の製造方法を示す製造工程図である。 第７実施形態の固体撮像装置の製造方法を示す製造工程図である。 第７実施形態の固体撮像装置の製造方法を示す製造工程図である。 第７実施形態の固体撮像装置の製造方法を示す製造工程図である。 第８実施形態の固体撮像装置の画素部の構成を示す断面図である。 第８実施形態の固体撮像装置の製造方法を示す製造工程図である。 第８実施形態の固体撮像装置の製造方法を示す製造工程図である。 第８実施形態の固体撮像装置の製造方法を示す製造工程図である。 第８実施形態の固体撮像装置の製造方法を示す製造工程図である。 第８実施形態の固体撮像装置の製造方法を示す製造工程図である。 第８実施形態の固体撮像装置の製造方法を示す製造工程図である。 第９実施形態の固体撮像装置の画素部の構成を示す断面図である。 第９実施形態の固体撮像装置の製造方法を示す製造工程図である。 第９実施形態の固体撮像装置の製造方法を示す製造工程図である。 第９実施形態の固体撮像装置の製造方法を示す製造工程図である。 第９実施形態の固体撮像装置の製造方法を示す製造工程図である。 電子機器の構成を示す図である。
以下、本技術を実施するための形態の例を説明するが、本技術は以下の例に限定されるものではない。
なお、説明は以下の順序で行う。
１．固体撮像装置の概要
２．固体撮像装置の第１実施形態
３．第１の実施の形態の固体撮像装置の製造方法
４．固体撮像装置の第２実施形態
５．第２の実施の形態の固体撮像装置の製造方法
６．固体撮像装置の第３実施形態
７．第３の実施の形態の固体撮像装置の製造方法
８．固体撮像装置の第４実施形態
９．第４の実施の形態の固体撮像装置の製造方法
１０．固体撮像装置の第５実施形態
１１．第５の実施の形態の固体撮像装置の製造方法
１２．固体撮像装置の第６実施形態
１３．第６の実施の形態の固体撮像装置の製造方法
１４．固体撮像装置の第７実施形態
１５．第７の実施の形態の固体撮像装置の製造方法
１６．固体撮像装置の第８実施形態
１７．第８の実施の形態の固体撮像装置の製造方法
１８．固体撮像装置の第９実施形態
１９．第９の実施の形態の固体撮像装置の製造方法
２０．電子機器
〈１．固体撮像装置の概要〉
以下、固体撮像装置の概要について説明する。
上述の特許文献１〜３に記載された技術では、一般的な太陽電池として使用されている構造を固体撮像装置に適用している。具体的には、この固体撮像装置は、半導体基体上に形成されたトランジスタを含む回路部と、回路部上に配置された光電変換部とを備える。そして、光電変換部は、光の入射面側から透光性電極、カルコパイライト構造のｐ型化合物半導体膜、及び、下部電極層の順に構成されている。
カルコパイライト構造のｐ型化合物半導体としては、ＣｕＩｎＧａＳｅ２膜（ＣＩＧＳｅ膜）等が記載されている。また、透光性電極は、ＩＴＯ膜、酸化錫（ＳｎＯ２）膜、或いは酸化インジウム（Ｉｎ２Ｏ３）膜等のｎ形層から構成されている。下部電極は、Ｍｏ等の金属膜により形成されている。
この構造の固体撮像装置では、透光性電極を構成するｎ型層側から光を入射して光電変換により生成したキャリアを、ｐ型のＣＩＧＳｅ膜側から取り出す構造である。透光性電極は、一般的にｎ型半導体が多いため、ｎ型層としてＣＩＧＳｅ膜の上に積層されている。また、ＣＩＧＳｅ膜とオーミック接触を取りやすいＭｏ等の金属膜は、光を透過しにくいため、ＣＩＧＳｅ膜の下に設けられている。
ところで、上記構造を撮像素子として使用するためには、ＣＩＧＳｅ膜、即ち光電変換膜の素子分離が必要となる。
ＣＩＧＳｅ膜の素子分離の方法として、上記特許文献１及び特許文献２では、塩素系ガス及び臭素系ガスをエッチャントとしてＣＩＧＳｅ膜をドライエッチングし、さらにウェットエッチングを併用することで暗電流が低減できると報告されている。また、ウェットエッチングによって、ドライエッチングの残渣の除去が可能なため、暗電流を低減できるとされている。
しかし、ＣＩＧＳｅ膜の主成分であるＣｕとエッチャントの反応物は、その沸点が、ＣｕＣｌ２で９９３℃、ＣｕＢｒ２は９００℃と非常に高温である。このため、この反応物がエッチング装置内に堆積し、ダストやレート変動の原因となる。従って、上記素子分離の方法は、固体撮像装置の量産に適用することが難しい。
さらに、光電変換膜に対して、ドライエッチングによるチャージや欠陥などのダメージが与えられるため、ウェットエッチングによりドライエッチングの残渣が除去されていても、暗電流の発生量が増加してしまう。
また、上記特許文献３では、他の素子分離の方法として、ＣＩＧＳｅ膜にＩＩ族、ＶＩＩ族の元素などをイオン注入することで、素子分離できると報告されている。しかし、この方法においても、光電変換膜に対して、イオン注入によるチャージや欠陥などのダメージが与えられるため、暗電流の発生量が増加してしまう。
上述のように、カルコパイライト構造のｐ型化合物半導体を直接加工する素子分離方法では、充分な特性を有する光電変換部を備える固体撮像装置を構成することが難しい。
そこで、カルコパイライト構造のｐ型化合物半導体を加工せずに光電変換部の画素分離を行う方法を提案する。具体的には、上記ｐ型化合物半導体層の下部にｎ形層を形成し、このｎ形層を画素分離することで、光電変換部の画素分離を実現することができる。この方法では、カルコパイライト構造の化合物半導体層に素子分離のための処理を行わないため、ダメージによる暗電流の増加がない。また、ｎ形層のエッチングは、半導体装置の製造において適用されている従来公知の方法により、容易に行うことができる。従って、カルコパイライト構造のｐ型化合物半導体を備えることによる高感度化が可能であり、さらに、暗電流を増加させずに素子の微細化が可能な固体撮像装置を構成することができる。
〈２．固体撮像装置の第１実施形態〉
［固体撮像装置の構成例：概略構成図］
以下、本実施形態の固体撮像装置の具体的な実施の形態について説明する。
図１に、固体撮像装置の一例として、ＭＯＳ（Metal Oxide Semiconductor）型の固体撮像装置の概略構成図を示す。
図１に示す固体撮像装置１０は、画素１２が規則的に２次元的に配列された画素部（いわゆる撮像領域）１３と、周辺回路部とから構成される。画素１２は、フォトダイオードと、複数の画素トランジスタ（いわゆるＭＯＳトランジスタ）を有する。
複数の画素トランジスタは、例えば転送トランジスタ、リセットトランジスタ、増幅トランジスタの３つのトランジスタで構成することができる。その他、選択トランジスタを追加して４つのトランジスタで構成することもできる。
周辺回路部は、垂直駆動回路１４と、カラム信号処理回路１５と、水平駆動回路１６と、出力回路１７と、制御回路１８等から構成されている。
制御回路１８は、垂直同期信号、水平同期信号及びマスタクロックに基づいて、垂直駆動回路１４、カラム信号処理回路１５及び水平駆動回路１６等の動作の基準となるクロック信号や制御信号を生成する。制御回路１８は、これらの信号を垂直駆動回路１４、カラム信号処理回路１５及び水平駆動回路１６等に入力する。
垂直駆動回路１４は、例えばシフトレジスタによって構成される。垂直駆動回路１４は、画素部１３の各画素１２を行単位で順次垂直方向に選択走査し、垂直信号線１９を通して各画素１２の光電変換素子において受光量に応じて生成した信号電荷に基づく画素信号をカラム信号処理回路１５に供給する。
カラム信号処理回路１５は、画素１２の例えば列ごとに配置され、１行分の画素１２から出力される信号を画素列ごとに黒基準画素（有効画素領域の周囲に形成される）からの信号によってノイズ除去などの信号処理を行う。即ち、カラム信号処理回路１５は、画素１２固有の固定パターンノイズを除去するためのＣＤＳ（correlate ddouble sampling）や、信号増幅等の信号処理を行う。カラム信号処理回路１５の出力段には水平選択スイッチ（図示せず）が水平信号線１１との間に接続されて設けられている。
水平駆動回路１６は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路１５の各々を順番に選択し、カラム信号処理回路１５の各々から画素信号を水平信号線１１に出力する。
出力回路１７は、カラム信号処理回路１５の各々から水平信号線１１を通して順次に供給される信号に対し、信号処理を行って出力する。
［固体撮像装置の構成例：画素部］
次に、図２に、第１実施形態に係る固体撮像装置の概略構成を示す。図２は、固体撮像装置の画素を構成する要部の断面図である。
図２に示すように、固体撮像装置の断面構造は、半導体基体２０、半導体基体２０上に配置された配線部２１、及び、配線部２１上に配置された光電変換部２２を備えている。
半導体基体２０は、ｐ型ウェル３１、及び、ｐ型ウェル３１内に形成されたｎ型のフローティングディフュージョン（ＦＤ部）３２、同じくｐ型ウェル３１内に配置されたｎ型蓄積部３３を備える。さらに、半導体基体２０上に、ＦＤ部３２とｎ型蓄積部３３とでソースドレインを構成するｎチャネルＭＯＳトランジスタのゲート電極３４を備える。
この構造においては、１つのｎ型蓄積部３３が１画素分に相当する。そして、光電変換部２２からｎ型蓄積部３３に転送された電子が、ゲート電極３４によってＦＤ部３２へ転送され、各画素の画像として読みだされる。
光電変換部２２は、上記半導体基体２０側から、ｎ型層３６、カルコパイライト構造のｐ型化合物半導体であるＣｕ（Ｉｎ，Ｇａ）（Ｓ，Ｓｅ）２（ＣＩＧＳＳｅ）３７、オーミック金属膜３８、及び、透光性電極３９を備えている。
ｎ型層３６は、画素毎に分離されている。ＣＩＧＳＳｅ３７は、画素毎に分離された全てのｎ型層３６上に連続して、光電変換部２２の形成領域の全面に形成されている。オーミック金属膜３８は、ＣＩＧＳＳｅ３７上の全面に形成されている。また、透光性電極３９は、オーミック金属膜３８上の全面に形成されている。
配線部２１は、半導体基体２０に形成されている各種回路と光電変換部２２とを接続する配線やその他の配線、及び、層間絶縁層から構成されている。配線部２１は、画素毎に分離されたｎ型層３６にそれぞれ独立して接続する下部電極３５を備える。下部電極３５は、配線部２１の配線により半導体基体２０のｎ型蓄積部３３と接続されている。下部電極３５は、ＣＭＯＳ配線のＡｌ、ＴｉＮ、Ｗ、ＴａＮ等から構成されている。
光電変換部２２を構成するｎ型層３６は、ｎ型低抵抗層と、このｎ型低抵抗層上に配置されたｎ型高抵抗層との積層体により形成されている。ｎ型低抵抗層を構成する材料は、例えば、ＡｌをドープしたＺｎＯ、ＩＩＩ族元素をドープしたＺｎＯ、ＩＴＯ、及び、１５族元素をドープしたＳｉ等から構成される。また、ｎ型高抵抗層は、ＺｎＯ、ＣｄＳ、Ｓｉ、ＺｎＳ、ＺｎＳｅ、Ｉｎ２Ｓ３、Ｉｎ２Ｓｅ３、ＴｉＯ２等から構成される。
ｎ型層３６は、例えば、メタン系ガスをエッチャントとしたドライエッチングにより、画素毎に分離されている。
また、ｎ型層３６とＣＩＧＳＳｅ３７とが接触することで、ｐｎ接合が形成されている。このｐｎ接合に逆方向バイアスを印加することで、ＣＩＧＳＳｅ３７内に空乏層が形成される。
このように、上述の構成の光電変換部２２では、ＣＩＧＳＳｅ３７に素子分離の加工が行われていなくても、分離されたｎ型層３６によって画素毎にＣＩＧＳＳｅ３７内に空乏層が形成される。画素毎に空乏層が形成されることにより、ＣＩＧＳＳｅ３７が連続して形成されていても、その層内で画素毎に電気的に分離される。このため、ｐｎ接合に逆方向バイアスが印加された状態でＣＩＧＳＳｅ３７に光が入射すると、光電変換によって生成した電子が、画素毎にｎ型層３６から下部電極３５及び配線部２１を通じて、ｎ型蓄積部３３に転送される。
ＣＩＧＳＳｅ３７の上部（光入射面側）には、透光性電極３９が形成されている。一般的に、透光性電極はｎ型材料であり、カルコパイライト構造のｐ型材料とのオーミック性が悪い。
このため、ＣＩＧＳＳｅ３７と透光性電極３９との間に、ＣＩＧＳＳｅ３７とオーミック接触を取りやすいオーミック金属膜３８が形成されている。
オーミック金属膜３８は、カルコパイライト構造のｐ型化合物半導体とオーミック接触を取りやすい、例えば、Ｎｉ、Ａｕ、カーボン、及び、Ｍｏ等から構成されている。
ＣＩＧＳＳｅ３７に光を照射して発生した正孔は、オーミック金属膜３８を通じて透光性電極３９へ排出される。このため、光電変換で生成した正孔は、画素毎に転送する必要がない。
オーミック金属膜３８は、ＣＩＧＳＳｅ３７の上部に形成するため、光を透過する必要がある。
図３に、オーミック金属膜３８の一例として、Ｍｏの膜厚と、各波長帯における吸収率を示す。図３は、横軸に入射波長λ（ｎｍ）、縦軸にＭｏの吸収率を示し、膜厚の異なる（１ｎｍ、２ｎｍ、３ｎｍ、７ｎｍ、及び１０ｎｍ）Ｍｏ膜について、それぞれの波長での吸収率をグラフに示している。
図３に示すように、Ｍｏの膜厚が１ｎｍ以下であれば、その光吸収は図３に示す通り１０％程度と軽微である。また、２ｎｍでは、各波長の吸収率が１０〜２０％程度となる。
このため、オーミック金属膜３８は、好ましくは２ｎｍ以下であり、さらに、オーミック接触性が低下せず、固体撮像装置の構成が可能な限り薄い膜であることが好ましい。
上述の第１実施形態の固体撮像装置では、光電変換膜としてＣＩＧＳＳｅ３７を使用することにより、高感度な固体撮像装置を構成することができる。さらに、ＣＩＧＳＳｅ３７に、画素分離のための加工を行わずに、ＣＩＧＳＳｅ３７に接触するｎ型層３６をエッチングして画素毎に分離している。ｎ型層３６を分離することにより、ＣＩＧＳＳｅ３７を受光面の全面に形成した場合にも、画素毎にＣＩＧＳＳｅ３７内に空乏層を形成することができ、光電変換により発生する電荷を画素毎に取り出せる。このため、ＣＩＧＳＳｅ３７を加工することなく、光電変換部２２の画素分離を行うことができる。この結果、光電変換膜としてＣＩＧＳＳｅ３７を備える固体撮像装置において、ＣＩＧＳＳｅ３７の加工に起因する暗電流を抑制し、画素の微細化を実現することができる。
〈３．第１実施形態の固体撮像装置の製造方法〉
次に、上述の第１実施形態の固体撮像装置の製造方法について説明する。
まず、図４Ａに示すように、半導体基体２０のｐ型ウェル３１に、ｎ型のフローティングディフュージョン（ＦＤ部）３２と、ｎ型蓄積部３３を形成する。そして、半導体基体２０上に、ｎチャネルＭＯＳトランジスタのゲート電極３４を形成する。
さらに、半導体基体２０上に、配線部２１を形成する。そして、配線部２１の最上層の配線を、リソグラフィとドライエッチングにより画素毎に分離して、下部電極３５を形成する。
これら、半導体基体２０及び配線部２１は、通常のＣＭＯＳプロセス工程により形成することができる。
次に、配線部２１上に図示しないＳｉＯ２等の絶縁層を例えば１００ｎｍ成膜する。そして、画素部において、下部電極３５とｎ型層３６を接続するための孔をリソグラフィとドライエッチングによりパターニングする。そして、図４Ｂに示すように、スパッタ法等により、ｎ型層３６を例えば１００ｎｍ成膜する。そして、図４Ｃに示すように、リソグラフィとドライエッチングを行い、ｎ型層３６を画素毎に分離する。
次に、ｎ型層３６上にＳｉＯ２等の絶縁層を例えば１００ｎｍ成膜し、ｎ型層３６とＣＩＧＳＳｅ３７を接続するための孔を、リソグラフィとドライエッチングによりパターニングする。
そして、図４Ｄに示すように、ＣＩＧＳＳｅ３７を真空蒸着法やスパッタ法等により例えば１０００ｎｍ成膜する。さらに、ＣＩＧＳＳｅ３７上に、オーミック金属膜３８を例えば１ｎｍ成膜する。
次に、リソグラフィにより画素部以外のＣＩＧＳＳｅ３７及びオーミック金属膜３８を除去するためのパターニングを行う。例えば、ウェットエッチングによりＣＩＧＳＳｅ３７及びオーミック金属膜３８をエッチングする。
オーミック金属膜３８をＮｉで形成した場合には硝酸等を用いてウェットエッチングを行う。また、ＣＩＧＳＳｅ３７は、例えば、Ｂｒメタノール等を用いてウェットエッチングを行うことができる。
次に、図示しない画素部外に、透光性電極３９と配線部２１を接続するための孔を、リソグラフィとドライエッチングを用いて形成する。
次に、図４Ｅに示すように、オーミック金属膜３８上に、透光性電極３９を例えば５００ｎｍ成膜する。そして、画素部以外領域に形成された透光性電極３９を除去するために、リソグラフィとドライエッチングを用いてパターニングする。
次に、光電変換部２２上に、図示しない光学部品等を形成してもよい。例えば、透光性電極３９上にＳｉＮなどのパシベーション膜を成膜し、必要に応じてカラーフィルタやオプティカルレンズを形成する。
さらに、画素部以外に、固体撮像装置と外部機器と接続するためのＰＡＤ開口を、リソグラフィとドライエッチングにより形成する。
以上の工程により、図１に示す第１実施形態の固体撮像装置を製造することができる。
上述の製造方法によれば、ｎ型層３６を画素分離することにより、ＣＩＧＳＳｅ３７に画素分離の加工を行わずに、固体撮像装置を製造することができる。ｎ型層の画素分離は、従来の半導体装置の製造工程を適用することができるため、固体撮像装置の量産に適している。さらに、ＣＩＧＳＳｅ３７に対して画素分離を行わないため、光電変換部２２へのドライエッチングによるチャージや欠陥等のダメージを与えない。このため、暗電流の発生を抑制することができる。
〈４．固体撮像装置の第２実施形態〉
次に、固体撮像装置の第２実施形態について説明する。
第２実施形態に係る固体撮像装置の概略構成を、図５に示す。図５に示す構成は、図１に示す固体撮像装置の画素を構成する要部の断面図である。なお、第２実施形態では、上述の第１実施形態と同様の構成には、同じ符号を付して詳細な説明を省略する。
図５に示すように、固体撮像装置は、半導体基体２０、半導体基体２０上に配置された配線部２１、及び、配線部２１上に配置された光電変換部２３を備えている。
光電変換部２３以外の構成は、上述の第１実施形態と同様の構成である。
半導体基体２０は、ｐ型ウェル３１、及び、ｐ型ウェル３１内に形成されたｎ型のフローティングディフュージョン（ＦＤ部）３２、同じくｐ型ウェル３１内に配置されたｎ型蓄積部３３を備える。さらに、半導体基体２０上に、ＦＤ部３２とｎ型蓄積部３３とでソースドレインを構成するｎチャネルＭＯＳトランジスタのゲート電極３４を備える。そして、１つのｎ型蓄積部３３が１画素分に相当する。
下部電極３５は、ＣＭＯＳ配線のＡｌ、ＴｉＮ、Ｗ、ＴａＮなどで構成されており、画素毎に分離されて、配線部２１を通じてｎ型蓄積部３３と接続されている。そして、光電変換部２２から配線部２１を通じてｎ型蓄積部３３に転送された電子が、ゲート電極３４によってＦＤ部３２へ転送され、各画素の画像として読みだされる。
光電変換部２３は、上記半導体基体２０側から、ｎ型層３６、カルコパイライト構造のｐ型化合物半導体であるＣＩＧＳＳｅ３７、及び、オーミック電極４１を備えている。
ｎ型層３６は、ｎ型低抵抗層と、ｎ型低抵抗層上に配置されたｎ型高抵抗層で構成されている。そして、画素毎に分離されている。
ＣＩＧＳＳｅ３７は、画素毎に分離されたｎ型層３６上に連続して、光電変換部２２の形成領域の全面に形成されている。
オーミック電極４１は、ＣＩＧＳＳｅ３７上に形成されている。また、オーミック電極４１は、画素の分離領域上に形成されている。ｎ型層３６とＣＩＧＳＳｅ３７とが接触している部分が画素である。ｎ型層３６と接触していない部分のＣＩＧＳＳｅ３７上が分離領域であり、ここにオーミック電極４１が形成されている。
光電変換部２３のオーミック電極４１、ＣＩＧＳＳｅ３７及びｎ型層３６の平面配置を、図６に示す。図６は、光電変換部２３を光入射方向から見た平面図である。また、ｎ型層３６が形成されている領域を破線で示している。
図６に示すように、オーミック電極４１は、ＣＩＧＳＳｅ３７上で格子状に形成されている。そして、オーミック電極４１の格子の中に、破線で示すｎ型層３６が形成されている。このように、オーミック電極４１は、平面位置でｎ型層と３６と重ならない位置に形成されている。オーミック電極４１とｎ型層３６との間隔は、例えば、１０ｎｍ〜１００ｎｍ程度である。
オーミック電極４１を画素分離上に形成することにより、隣接画素間の遮光膜として機能する。オーミック電極４１は、遮光性を保つために１００ｎｍ程度の厚さで形成する。
また、このような構成の固体撮像装置では、上述の第１実施形態と同様に、ｎ型層３６は、ＣＩＧＳＳｅ３７と接触することでｐｎ接合を形成し、逆方向バイアスを印加することでＣＩＧＳＳｅ３７内に空乏層が形成される。このため、ＣＩＧＳＳｅ３７の層内が画素毎に電気的に分離される。
一方、オーミック電極４１は、ＣＩＧＳＳｅ３７とオーミック接触を取りやすいＮｉ、Ａｕ、カーボン、及び、Ｍｏ等で構成され、ｎ型層３６に逆方向バイアスを印加することで、ＣＩＧＳＳｅ３７内部に蓄積層が形成される。ｎ型層３６に逆方向バイアスを印加した際に、オーミック電極４１がＣＩＧＳＳｅ３７に形成する蓄積層の様子を、図７に示す。
図７に示すように、ｎ型層３６に逆方向バイアスを印加した状態では、ｎ型層３６と接触する部分のＣＩＧＳＳｅ３７に、空乏層３７Ａが形成される。さらに、オーミック電極４１の下部のＣＩＧＳＳｅ３７に、蓄積層３７Ｂが形成される。このＣＩＧＳＳｅ３７に広がった蓄積層３７Ｂがポテンシャル障壁となり、ＣＩＧＳＳｅ３７の空乏層３７Ａ同士の電気的な分離が強化される。
従って、本実施形態の固体撮像装置では、画素毎に分離されたｎ型層３６により、ＣＩＧＳＳｅ３７の素子分離加工を行うことなく、画素毎にＣＩＧＳＳｅ３７内を電気的に分離することができる。さらに、図７に示す画素部ポテンシャル分布の通り、オーミック電極４１が形成する蓄積層により、ＣＩＧＳＳｅ３７内の空乏層の画素分離性が強化される。
そして、ｎ型層３６に逆方向バイアスが印加された状態で、ＣＩＧＳＳｅ３７に光を照射すると、光電変換によって生成した電子は、画素毎に、ｎ型層３６から下部電極３５、配線部２１を通じて、ｎ型蓄積部３３に転送される。また、ＣＩＧＳＳｅ３７に発生した正孔は、オーミック電極４１へ排出される。従って、光電変換で生成した正孔は、画素毎に転送する必要がない。
上述の第２実施形態の固体撮像装置の構成によれば、ＣＩＧＳＳｅ３７の電気的な画素分離を、オーミック電極４１の蓄積層により強化することができる。このため、隣接画素間の混色等を抑制することができる。さらに、オーミック電極４１を画素分離上に形成することにより、遮光膜として機能する。画素分離上に遮光膜を設けることにより、隣接画素に入射する斜めの入射光を抑制することができる。このため、固体撮像装置の混色を抑制することができる。
なお、上述の実施形態では、オーミック電極をＣＩＧＳＳｅ３７の光の入射面側に形成する例を示したが、オーミック電極は、ＣＩＧＳＳｅ３７のｎ型層３６が形成されている面上に形成されていてもよい。この場合においても、オーミック電極によるＣＩＧＳＳｅ３７の画素分離性能の強化、及び、正孔の排出等の効果を得ることができる。
〈５．第２実施形態の固体撮像装置の製造方法〉
次に、上述の第２実施形態の固体撮像装置の製造方法について説明する。なお、半導体基体２０及び配線部２１の製造方法については、上述の第１実施形態と同様に行うことができる。このため、以下の説明では、光電変換部２３の製造方法から説明する。
まず、図８Ａに示すように、上述の第１実施形態と同様の方法で、半導体基体２０のＭＯＳトランジスタ等と、下部電極３５を含む配線部２１を形成する。
次に、配線部２１上に図示しないＳｉＯ２等の絶縁層を例えば１００ｎｍ成膜する。そして、画素部において、下部電極３５とｎ型層３６を接続するための孔をリソグラフィとドライエッチングによりパターニングする。そして、スパッタ法等により、ｎ型層３６を例えば１００ｎｍ成膜する。そして、図８Ｂに示すように、リソグラフィとドライエッチングを行い、ｎ型層３６を画素毎に分離する。
次に、ｎ型層３６上にＳｉＯ２等の絶縁層を例えば１００ｎｍ成膜し、ｎ型層３６とＣＩＧＳＳｅ３７を接続するための孔を、リソグラフィとドライエッチングによりパターニングする。そして、図８Ｃに示すように、ＣＩＧＳＳｅ３７を真空蒸着法やスパッタ法等により例えば１０００ｎｍ成膜する。
さらに、リソグラフィとウェットエッチングにより画素部以外のＣＩＧＳＳｅ３７を除去するためのパターニングを行う。例えば、Ｂｒメタノール等を用いたウェットエッチングにより、画素部以外のＣＩＧＳＳｅ３７をエッチングする。
次に、図示しない画素部外に、オーミック電極４１と配線部２１を接続するための孔を、リソグラフィとドライエッチングを用いて形成する。
次に、図８Ｄに示すように、オーミック電極を形成するためのオーミック金属膜４１Ａを、例えば５００ｎｍ形成する。そして、図８Ｅに示すように、形成したオーミック金属膜４１Ａに、リソグラフィとドライエッチングを用いて、ｎ型層３６上を除く画素分離領域上に金属膜のパターンを残存させ、オーミック電極４１を形成する。
以上の工程により、第２実施形態の固体撮像装置の光電変換部２３を形成する。
さらに、光電変換部２３上に、図示しない光学部品等を形成してもよい。例えばＣＩＧＳＳｅ３７上にＳｉＮなどのパシベーション膜を成膜し、必要に応じて、カラーフィルタやオプティカルレンズを形成する。
さらに、画素部以外に、固体撮像装置と外部機器と接続するためのＰＡＤ開口を、リソグラフィとドライエッチングにより形成する。
以上の工程により、図５に示す第２実施形態の固体撮像装置を製造することができる。
上述の製造方法によれば、ＣＩＧＳＳｅ３７に画素分離の加工を行わずに、光電変換部の画素分離を形成することができる。このため、光電変換部２３へのドライエッチングによるチャージや欠陥等のダメージを与えず、固体撮像装置の暗電流の発生を抑制することができる。
さらに、オーミック電極４１の形成により、ＣＩＧＳＳｅ３７の電気的な画素分離を強化し、混色を防ぐことができる。このオーミック電極４１の加工も、従来公知の半導体装置の製造方法を適用することにより容易に行うことができ、固体撮像装置の量産に適している。
〈６．固体撮像装置の第３実施形態〉
次に、固体撮像装置の第３実施形態について説明する。
第３実施形態に係る固体撮像装置の概略構成を、図９に示す。図９に示す構成は、図１に示す固体撮像装置の画素を構成する要部の断面図である。なお、第３実施形態では、上述の第１実施形態と同様の構成には、同じ符号を付して詳細な説明を省略する。
図９に示すように、固体撮像装置は、半導体基体２０、半導体基体２０上に配置された配線部２１、及び、配線部２１上に配置された光電変換部２４を備えている。
光電変換部２４以外の構成は、上述の第１実施形態と同様の構成である。
光電変換部２４は、半導体基体２０側から、ｎ型層３６、カルコパイライト構造のｐ型化合物半導体であるＣＩＧＳＳｅ３７、及び、オーミック電極４１を備えている。ｎ型層３６は画素毎に分離され、ＣＩＧＳＳｅ３７は全面に形成され、オーミック電極４１は、画素分離領域上にのみ形成されている。この構造は、上述の第２実施形態と同様である。
そして、オーミック電極４１を覆って、ＣＩＧＳＳｅ３７上に形成された絶縁層４２、及び、絶縁層４２上に形成された透光性電極４３を備えている。
この構造により光電変換部２４には、ＣＩＧＳＳｅ３７、絶縁層４２、透光性電極４３によるＭＩＳ（metal−insulator−semiconductor）構造が形成されている。
上述の構成の固体撮像装置では、第２実施形態と同様の構成を有し、ｎ型層３６が画素毎に分離されているため、ＣＩＧＳＳｅ３７を電気的に分離することができる。さらに、オーミック電極４１により、このＣＩＧＳＳｅ３７の電気的な分離を強化することができる。また、画素分離上のオーミック電極４１が遮光膜として機能し、隣接画素間の斜め光の入射を抑制することができる。
さらに、ＣＩＧＳＳｅ３７上の全面に、絶縁層４２と透光性電極４３とが形成されているため、金属−絶縁体−ｐ形半導体からなるＭＩＳ構造が形成されている。
このため、透光性電極４３に、オーミック電極４１よりも低いバイアスを印加し、透光性電極４３の電圧をＣＩＧＳＳｅ３７に対して上げる。このとき、図１０に示すように、ＣＩＧＳＳｅ３７の絶縁層４２との接合面に、ホールが蓄積され、濃いｐ型層４４（蓄積層）が形成される。このため、光電変換部２４に光が入射した際にＣＩＧＳＳｅ３７の最表面から発生する暗電流を抑制することができる。
さらに、濃いｐ型層４４を形成することにより、ＣＩＧＳＳｅ３７の界面にポテンシャルの勾配を付けることができる。このため、界面準位による電子（キャリア）の損失を防ぐことができる。従って、光電変換部２４から半導体基体２０に読み出すキャリアである電子の損失を避けることができる。
〈７．第３実施形態の固体撮像装置の製造方法〉
次に、上述の第３実施形態の固体撮像装置の製造方法について説明する。なお、半導体基体２０及び配線部２１の製造方法については、上述の第１実施形態と同様に行うことができる。また、光電変換部２４のｎ型層３６、ＣＩＧＳＳｅ３７、及び、オーミック電極４１の製造方法については、上述の第２実施形態と同様に行うことができる。このため、以下の説明では、光電変換部２４に、絶縁層４２を形成する工程から説明する。
まず、図１１Ａに示すように、上述の第１実施形態と同様の方法で、半導体基体２０のＭＯＳトランジスタ等と、下部電極３５を含む配線部２１を形成する。さらに、第２実施形態と同様の方法で、光電変換部２４のオーミック電極４１の形成工程までを行う。
次に、図１１Ｂに示すように、ＣＩＧＳＳｅ３７上の全面を覆って、ＳｉＯ２等の絶縁層を例えば５ｎｍ成膜し、絶縁層４２を形成する。そして、絶縁層４２に、リソグラフィとドライエッチングを用いて、透光性電極４３と配線部２１とを接続するための図示しない孔を形成する。
次に、図１１Ｃに示すように、絶縁層４２上に透光性電極４３を、例えば５００ｎｍ形成する。そして、リソグラフィとドライエッチングを用いて、画素部以外の透光性電極４３をエッチングする。
次に、光電変換部２４上に、図示しない光学部品等を形成してもよい。例えば、透光性電極４３上にＳｉＮなどのパシベーション膜を成膜し、必要に応じてカラーフィルタやオプティカルレンズを形成する。
さらに、画素部以外に、固体撮像装置と外部機器と接続するためのＰＡＤ開口を、リソグラフィとドライエッチングにより形成する。
以上の工程により、図９に示す第３実施形態の固体撮像装置を製造することができる。
〈８．固体撮像装置の第４実施形態〉
次に、固体撮像装置の第４実施形態について説明する。
第４実施形態に係る固体撮像装置の概略構成を、図１２に示す。図１２に示す構成は、図１に示す固体撮像装置の画素を構成する要部の断面図である。
図１２は、カルコパイライト構造のｐ型化合物半導体からなる光電変換部を、半導体基体の第１面（表面）にＭＯＳ回路が形成され、第２面（裏面）に受光面が形成された、いわゆる裏面照射型の固体撮像装置に適用した場合を示している。
図１２に示すように、固体撮像装置は、半導体基体５０、配線部５１、及び、光電変換部５２を備えている。配線部５１は、半導体基体５０の第１面（表面）上に形成されている。光電変換部５２は、半導体基体５０の第２面（裏面）側に配置され、この光電変換部５２の形成されている裏面側が、光の入射面となる。
半導体基体５０は、ｐ型ウェル５３、ｐ型ウェル５３内に配置されたｎ型フローティングディフュージョン（ＦＤ部）５４、同じくｐ型ウェル５３内に配置されたｎ型蓄積部５５を備える。そして、半導体基体５０の表面上に、ＦＤ部５４とｎ型蓄積部５５でソースドレインを構成するｎチャネルＭＯＳトランジスタのゲート電極５６を備えている。
この構造においては、１つのｎ型蓄積部５５が１画素を形成する。そして、ｐ型ウェル５３により、各画素が分離されている。また、ｎ型蓄積部５５に転送されてきた電子が、ゲート電極５６によってｐ型ウェル５３に形成されるチャネルを経由して、ＦＤ部５４へ転送される。このＦＤ部５４へ転送された信号が画像として読みだされる。
配線部５１は、半導体基体５０に形成されている各種回路に接続する配線、及び、層間絶縁層から構成されている。配線は、ＣＭＯＳ配線のＡｌ、ＴｉＮ、Ｗ、ＴａＮ等から構成されている。
光電変換部５２は、半導体基体５０の第２面（裏面）上に形成されているカルコパイライト構造のｐ型化合物半導体であるＣｕ（Ｉｎ，Ｇａ）（Ｓ，Ｓｅ）２（ＣＩＧＳＳｅ）５８、及び、オーミック電極５９を備える。
ＣＩＧＳＳｅ５８は、半導体基体５０の裏面上の全面に形成されている。また、ＣＩＧＳＳｅ５８は所定の比率で形成され、半導体基体５０、例えばシリコンと格子整合されて配置されている。
オーミック電極５９は、ＣＩＧＳＳｅ５８上に形成され、画素の分離領域上にのみ配置されている。また、オーミック電極５９は、上述の図６に示す構造と同様に、ＣＩＧＳＳｅ５８上で画素分離領域に格子状に形成されている。
オーミック電極５９は、カルコパイライト構造のｐ型化合物半導体とオーミック接触を取りやすい、例えば、Ｎｉ、Ａｕ、カーボン、及び、Ｍｏ等から構成されている。
上記構成の固体撮像装置では、ｎ型蓄積部５５は、ＣＩＧＳＳｅ５８と接触することでｐｎ接合が形成される。そして、ｐｎ接合に逆方向バイアスを印加することで、ＣＩＧＳＳｅ５８内に空乏層が形成される。さらに、ｎ型蓄積部５５に逆方向バイアスを印加することで、オーミック電極５９直下のＣＩＧＳＳｅ５８内部に蓄積層が形成される。
従って、上記構成の光電変換部５２では、ＣＩＧＳＳｅ５８を物理的に画素分離しなくても、ＣＩＧＳＳｅ５８を電気的に画素分離することができる。また、オーミック電極５９によって形成される蓄積層で、ＣＩＧＳＳｅ５８の空乏層による画素分離性能が強化される。
上述のように、画素毎にＣＩＧＳＳｅ５８内に空乏層が形成され、さらに、ｎ型蓄積部５５とＣＩＧＳＳｅ５８とが格子整合されているため、ｎ型蓄積部５５とＣＩＧＳＳｅ５８の界面からの暗電流が抑制される。そして、この状態の光電変換部５２に光を照射すると、ＣＩＧＳＳｅ５８に生成した電子が、画素毎にｎ型蓄積部５５に転送される。
上述の第４実施形態の固体撮像装置では、ＣＩＧＳＳｅ５８とｐｎ接合を形成するｎ型層が単結晶シリコン等の半導体基体５０に形成されたｎ型蓄積部５５である場合にも、ＣＩＧＳＳｅ５８を電気的に分離する構成の光電変換部を適用することができる。つまり、半導体基体５０の裏面にｎ型蓄積部５５を形成することにより、半導体基体５０上に直接ＣＩＧＳＳｅ５８を形成することができる。
また、半導体基体５０上に直接ＣＩＧＳＳｅ５８を格子整合させて形成することにより、ｎ型蓄積部５５とＣＩＧＳＳｅ５８との界面での、結晶性を向上させることができる。
このため、ｐｎ接合の接合面からの暗電流の発生を抑制することができる。
〈９．第４実施形態の固体撮像装置の製造方法〉
次に、上述の第４実施形態の固体撮像装置の製造方法について説明する。
まず、図１３Ａに示すように、半導体基体５０のｐ型ウェル５３に、ｎ型のフローティングディフュージョン（ＦＤ部）５４と、ｎ型蓄積部５５を形成する。そして、半導体基体５０の第１面上に、ｎチャネルＭＯＳトランジスタのゲート電極５６を形成する。
さらに、半導体基体５０の第１面上に、配線部５１を形成する。
これら、半導体基体５０及び配線部５１は、通常の裏面照射型ＣＭＯＳイメージセンサのプロセス工程により形成することができる。
次に、半導体基体５０の第２面を、研磨やウェットエッチングにより露出させた後、ＳｉＯ２等の絶縁層を例えば１００ｎｍ成膜する。そして、画素部の絶縁層を、リソグラフィとドライエッチングによりパターニングする。
次に、図１３Ｂに示すように、ＣＩＧＳＳｅ５８を真空蒸着法やスパッタ法等により例えば１０００ｎｍ成膜する。このとき、ＣＩＧＳＳｅ５８を所定の組成比率とすることにより、シリコンに格子整合させる。
次に、リソグラフィにより画素部以外のＣＩＧＳＳｅ５８を除去するためのパターニングを行う。例えば、ウェットエッチングによりＣＩＧＳＳｅ３７及びオーミック金属膜３８をエッチングする。例えば、Ｂｒメタノール等を用いてウェットエッチングを行うことにより、ＣＩＧＳＳｅ５８をエッチングし、絶縁層を残存させることができる。
次に、図示しない画素部外に、オーミック電極５９と配線部５１を接続するための孔を、リソグラフィとドライエッチングを用いて形成する。そして、図１３Ｃに示すように、ＣＩＧＳＳｅ５８上に、オーミック金属膜５９Ａを例えば５００ｎｍ成膜する。
次に、リソグラフィとドライエッチングを用いて図１３Ｄに示すように、オーミック電極５９をパターニングする。オーミック電極５９は、例えば、Ｎｉで形成した場合には硝酸等を用いてウェットエッチングを行う。
次に、光電変換部５２上に、図示しない光学部品等を形成してもよい。例えば、ＣＩＧＳＳｅ５８上にＳｉＮなどのパシベーション膜を成膜し、必要に応じてカラーフィルタやオプティカルレンズを形成する。
さらに、画素部以外に、固体撮像装置と外部機器と接続するためのＰＡＤ開口を、リソグラフィとドライエッチングにより形成する。
以上の工程により、図１２に示す第４実施形態の固体撮像装置を製造することができる。
〈１０．固体撮像装置の第５実施形態〉
次に、固体撮像装置の第５実施形態について説明する。
第５実施形態に係る固体撮像装置の概略構成を、図１４に示す。図１４に示す構成は、図１に示す固体撮像装置の画素を構成する要部の断面図である。なお、第５実施形態では、上述の第１実施形態と同様の構成には、同じ符号を付して詳細な説明を省略する。
図１４に示すように、固体撮像装置は、半導体基体２０、半導体基体２０上に配置された配線部２１、及び、配線部２１上に配置された光電変換部２５を備えている。光電変換部２５以外の構成は、上述の第１実施形態と同様の構成である。
光電変換部２５は、上記半導体基体２０側から、ｎ型層３６とｎ型層３６内に形成されたｐ型不純物領域４５、カルコパイライト構造のｐ型化合物半導体であるＣＩＧＳＳｅ３７、及び、オーミック電極４１を備えている。なお、光電変換部２５は、ｎ型層３６及びｐ型不純物領域４５の構成を除き、上述の第２実施形態と同様の構成であるため、同じ符号を付して詳細な説明を省略する。
ｎ型層３６は、ｎ型低抵抗層と、ｎ型低抵抗層上に配置されたｎ型高抵抗層で構成されている。そして、ｎ型層３６の画素分離領域に、ｐ型不純物領域４５が形成されている。
配線部２１の下部電極３５は、ｐ型不純物領域４５を除くｎ型層３６に接続されている。
ｐ型不純物領域４５は、ｎ型層３６の画素分離領域に、窒素などの１５族元素をイオン注入することにより形成されている。例えば、ｎ型層３６が、低抵抗ＺｎＯ層と高抵抗ＺｎＯ層からなる場合には、画素分離領域に窒素をイオン注入することにより、ｐ型ＺｎＯ層を形成する。
また、ｐ型不純物領域４５は、固体撮像装置の画素部において、隣接する各画素の分離部に沿って、ｎ型層３６に格子状に連続して形成されている。
このｐ型不純物領域４５でｎ型層を画素分離することにより、エッチング等の方法による画素分離を行わずに、ｎ型層３６を画素分離することができる。このため、ｎ型層３６を配線部２１上の画素部全面に単膜で形成することができる。
上述の構成の固体撮像装置では、ｎ型層３６とＣＩＧＳＳｅ３７とが接触することでｐｎ接合が形成され、逆方向バイアスを印加することでＣＩＧＳＳｅ３７内に空乏層が形成される。
従って、ｐ型不純物領域４５によって画素毎に分離されたｎ型層３６においても、ＣＩＧＳＳｅ３７の素子分離加工を行うことなく、画素毎にＣＩＧＳＳｅ３７内に空乏層を形成することができる。
また、オーミック電極４１は、ｐ型不純物領域と対応する位置のＣＩＧＳＳｅ３７上に形成されている。オーミック電極４１は、ｎ型層３６に逆方向バイアスを印加することで、ＣＩＧＳＳｅ３７内部に蓄積層を形成する。このため、上述の図７に示す画素部ポテンシャル分布の通り、オーミック電極４１がＣＩＧＳＳｅ３７形成する蓄積層が、ＣＩＧＳＳｅ３７の画素毎の空乏層の分離性能を強化する。
この状態でＣＩＧＳＳｅ３７に光を照射すると、光電変換によって生成した電子は、画素毎に、ｎ型層３６から下部電極３５、配線部２１を通じて、ｎ型蓄積部３３に転送される。また、ＣＩＧＳＳｅ３７に光を照射して発生した正孔は、オーミック電極４１へ排出される。従って、光電変換で生成した正孔は、画素毎に転送しなくともよい。
また、上述の構成の固体撮像装置では、ＣＩＧＳＳｅ３７と、ｎ型層３６との両方にエッチング加工を行わずに光電変換部２５を画素毎に分離形成することができる。そして、ｎ型層にエッチング等の加工を行わないため、界面準位を低減することができる。このため、加工による界面準位に起因する暗電流の発生を抑制することができる。
〈１１．第５実施形態の固体撮像装置の製造方法〉
次に、上述の第５実施形態の固体撮像装置の製造方法について説明する。なお、半導体基体２０及び配線部２１の製造方法については、上述の第１実施形態と同様に行うことができる。このため、以下の説明では、光電変換部２５の製造方法から説明する。
まず、図１５Ａに示すように、上述の第１実施形態と同様の方法で、半導体基体２０のＭＯＳトランジスタ等と、下部電極３５を含む配線部２１を形成する。
次に、配線部２１上に図示しないＳｉＯ２等の絶縁層を例えば１００ｎｍ成膜する。そして、画素部において、下部電極３５とｎ型層３６を接続するための孔をリソグラフィとドライエッチングによりパターニングする。そして、図１５Ｂに示すように、スパッタ法等により、ｎ型層３６を例えば１００ｎｍ成膜する。
次に、リソグラフィとイオン注入によりｎ型層３６の画素分離領域に、１５族元素等の不純物を注入する。これにより、図１５Ｃに示すように、ｎ型層３６の画素分離領域に、例えば、ｐ型ＺｎＯ層等のｐ型不純物領域４５を形成する。
次に、図１５Ｄに示すように、ＣＩＧＳＳｅ３７を真空蒸着法やスパッタ法等により、例えば１０００ｎｍ成膜する。さらに、リソグラフィとウェットエッチングにより画素部以外のＣＩＧＳＳｅ３７を除去するためのパターニングを行う。例えば、Ｂｒメタノール等を用いたウェットエッチングにより、画素部以外のＣＩＧＳＳｅ３７をエッチングする。
次に、図示しない画素部外に、オーミック電極４１と配線部２１を接続するための孔を、リソグラフィとドライエッチングを用いて形成する。
次に、図１５Ｅに示すように、オーミック電極４１を形成するためのオーミック金属膜４１Ａを、例えば５００ｎｍ形成する。そして、図１５Ｆに示すように、形成したオーミック金属膜４１Ａに、リソグラフィとドライエッチングを用いて、ｎ型層３６上を除く画素分離領域上に金属膜のパターンを残存させ、オーミック電極４１を形成する。
次に、光電変換部２５上に、図示しない光学部品等を形成してもよい。例えば、ＣＩＧＳＳｅ３７上にＳｉＮなどのパシベーション膜を成膜し、必要に応じてカラーフィルタやオプティカルレンズを形成する。
さらに、画素部以外に、固体撮像装置と外部機器と接続するためのＰＡＤ開口を、リソグラフィとドライエッチングにより形成する。
以上の工程により、図１４に示す第５実施形態の固体撮像装置を製造することができる。
上述の製造方法によれば、ｎ型層３６に画素分離のためのドライエッチング加工を行わずに、ｐ型不純物領域４５を形成することにより画素分離を形成することができる。このため、ｎ型層３６へのドライエッチングによるチャージや欠陥等のダメージを与えず、固体撮像装置の暗電流の発生を抑制することができる。さらに、エッチングにより発生する、ｎ型層３６の画素分離領域の界面準位に起因する暗電流の発生を抑制することができる。
〈１２．固体撮像装置の第６実施形態〉
次に、固体撮像装置の第６実施形態について説明する。
第６実施形態に係る固体撮像装置の概略構成を、図１６に示す。図１６に示す構成は、図１に示す固体撮像装置の画素を構成する要部の断面図である。なお、第６実施形態では、上述の第１実施形態と同様の構成には、同じ符号を付して詳細な説明を省略する。
図１６に示すように、固体撮像装置は、半導体基体２０、半導体基体２０上に配置された配線部２１、及び、配線部２１上に配置された光電変換部２６を備えている。光電変換部２６以外の構成は、上述の第１実施形態と同様の構成である。
光電変換部２６は、上記半導体基体２０側から、ｎ型層３６とｎ型層３６内に形成されたｐ型不純物領域４５、カルコパイライト構造のｐ型化合物半導体であるＣＩＧＳＳｅ３７、及び、オーミック電極４１を備えている。なお、光電変換部２６は、ｎ型層３６及びｐ型不純物領域４５の構成を除き、上述の第２実施形態と同様の構成であるため、同じ符号を付して詳細な説明を省略する。
ｎ型層３６は、ｎ型低抵抗層と、ｎ型低抵抗層上に配置されたｎ型高抵抗層で構成されている。そして、ｎ型層３６の画素分離領域に、ｐ型不純物領域４５と、絶縁層領域４６が形成されている。絶縁層領域４６は、画素分離領域の中央部に形成されている。
配線部２１の下部電極３５は、ｐ型不純物領域４５を除くｎ型層３６に接続されている。
ｐ型不純物領域４５は、ｎ型層３６の画素分離領域に、窒素などの１５族元素をイオン注入することにより形成されている。例えば、ｎ型層が、低抵抗ＺｎＯ層と高抵抗ＺｎＯ層からなる場合には、画素分離領域に窒素をイオン注入することにより、ｐ型ＺｎＯ層を形成する。
さらに、ｐ型不純物領域４５の中央部がエッチングされ、エッチングされた領域内に絶縁材料を形成することにより、絶縁層領域４６が形成される。このため、絶縁層領域４６は、固体撮像装置の画素部において、ｎ型層３６及びｐ型不純物領域４５の各画素の分離部に沿って、格子状に連続して形成されている。
そして、ｐ型不純物領域４５は、固体撮像装置の画素部において、ｎ型層３６の周囲を囲んで形成されている。
上述の構成の固体撮像装置では、ｎ型層３６とＣＩＧＳＳｅ３７とが接触することでｐｎ接合が形成され、逆方向バイアスを印加することでＣＩＧＳＳｅ３７内に空乏層を形成する。
従って、ｐ型不純物領域４５によって画素毎に分離されたｎ型層３６においても、ＣＩＧＳＳｅ３７の素子分離加工を行うことなく、画素毎にＣＩＧＳＳｅ３７内に空乏層を形成することができる。
この状態でＣＩＧＳＳｅ３７に光が照射すると、光電変換によって生成した電子は、画素毎に、ｎ型層３６から下部電極３５、配線部２１を通じて、ｎ型蓄積部３３に転送される。また、ＣＩＧＳＳｅ３７に光を照射して発生した正孔は、オーミック電極４１へ排出される。従って、光電変換で生成した正孔は、画素毎に転送する必要がない。
また、上述の構成のオーミック電極４１は、絶縁層領域４６と対応する位置のＣＩＧＳＳｅ３７上に形成されている。オーミック電極４１は、ｎ型層３６に逆方向バイアスを印加することで、ＣＩＧＳＳｅ３７内部に蓄積層を形成する。このため、上述の図７に示す画素部ポテンシャル分布の通り、オーミック電極４１がＣＩＧＳＳｅ３７形成する蓄積層が、ＣＩＧＳＳｅ３７の画素毎の空乏層の分離性能を強化する。
また、上述の構成の固体撮像装置では、ｐ型不純物領域４５の中央に絶縁層領域４６が形成され、ｎ型層３６がｐ型不純物領域４５と絶縁層領域４６により画素分離されている。このため、画素分離領域の幅が狭い場合にも、確実に画素を分離することが可能となる。
さらに、ｎ型層３６の端部にｐ型不純物領域４５が形成されているため、ｎ型層３６のエッチングによる界面準位に起因する暗電流の発生を抑制することができる。
このように、画素分離領域の幅が狭い場合にも充分に画素を分離することができるため、固体撮像装置の画素の微細化が可能となる。
また、同じ画素面積において、画素分離領域の幅を狭くすることにより、受光面の面積を大きくすることができる。従って、固体撮像装置の感度特性を向上させることができる。
〈１３．第６実施形態の固体撮像装置の製造方法〉
次に、上述の第６実施形態の固体撮像装置の製造方法について説明する。なお、半導体基体２０及び配線部２１の製造方法については、上述の第１実施形態と同様に行うことができる。このため、以下の説明では、光電変換部２６の製造方法から説明する。
まず、図１７Ａに示すように、上述の第１実施形態と同様の方法で、半導体基体２０のＭＯＳトランジスタ等と、下部電極３５を含む配線部２１を形成する。
次に、配線部２１上に図示しないＳｉＯ２等の絶縁層を例えば１００ｎｍ成膜する。そして、画素部において、下部電極３５とｎ型層３６を接続するための孔をリソグラフィとドライエッチングによりパターニングする。そして、図１７Ｂに示すように、スパッタ法等により、ｎ型層３６を例えば１００ｎｍ成膜する。
次に、リソグラフィとイオン注入によりｎ型層３６の画素分離領域に、１５族元素等の不純物を注入する。これにより、図１７Ｃに示すように、ｎ型層３６の画素分離領域に、例えば、ｐ型ＺｎＯ層等のｐ型不純物領域４５を形成する。
次に、図１７Ｄに示すように、リソグラフィとドライエッチングによりｐ型不純物領域４５の中央部を除去し、画素分離部４６Ａを形成する。これにより、ｎ型層３６、及び、ｎ型層３６の端部のｐ型不純物領域４５を、画素毎に分離する。
次に、図１７Ｅに示すように、ＳｉＯ２などの絶縁層を例えば１００ｎｍ成膜した後にＣＭＰ法等を用いて平坦化して、ｐ型不純物領域４５の中央に絶縁層領域４６を形成する。
そして、図１７Ｆに示すように、ＣＩＧＳＳｅ３７を真空蒸着法やスパッタ法等により、例えば１０００ｎｍ成膜する。さらに、リソグラフィとウェットエッチングにより画素部以外のＣＩＧＳＳｅ３７を除去するためのパターニングを行う。例えば、Ｂｒメタノール等を用いたウェットエッチングにより、画素部以外のＣＩＧＳＳｅ３７をエッチングする。
次に、図示しない画素部外に、オーミック電極４１と配線部２１を接続するための孔を、リソグラフィとドライエッチングを用いて形成する。
次に、図１７Ｇに示すように、オーミック電極４１を形成するためのオーミック金属膜４１Ａを、例えば５００ｎｍ形成する。そして、図１７Ｈに示すように、形成したオーミック金属膜４１Ａに、リソグラフィとドライエッチングを用いて、ｎ型層３６上を除く画素分離領域上に金属膜のパターニングを残存させ、オーミック電極４１を形成する。
次に、光電変換部２６上に、図示しない光学部品等を形成してもよい。例えば、ＣＩＧＳＳｅ３７上にＳｉＮなどのパシベーション膜を成膜し、必要に応じてカラーフィルタやオプティカルレンズを形成する。
さらに、画素部以外に、固体撮像装置と外部機器と接続するためのＰＡＤ開口を、リソグラフィとドライエッチングにより形成する。
以上の工程により、図１６に示す第６実施形態の固体撮像装置を製造することができる。
〈１４．固体撮像装置の第７実施形態〉
次に、固体撮像装置の第７実施形態について説明する。
第７実施形態に係る固体撮像装置の概略構成を、図１８に示す。図１８に示す構成は、図１に示す固体撮像装置の画素を構成する要部の断面図である。
図１８は、カルコパイライト構造のｐ型化合物半導体からなる光電変換部を、半導体基体の第１面（表面）にＭＯＳ回路が形成され、第２面（裏面）に受光面が形成された、いわゆる裏面照射型の固体撮像装置に適用した場合を示している。
図１８に示すように、固体撮像装置は、半導体基体６０、配線部５１、及び、光電変換部５２を備えている。配線部５１は、半導体基体６０の第１面（表面）上に形成されている。光電変換部５２は、半導体基体６０の第２面（裏面）側に配置され、この光電変換部５２の形成されている裏面側が、光の入射面となる。
なお、半導体基体６０以外の構成は、上述の第４実施形態と同様の構成であるため、同じ符号を付して詳細な説明を省略する。
半導体基体６０は、ｐ型ウェル５３、ｐ型ウェル５３内に配置されたｎ型フローティングディフュージョン（ＦＤ部）５４、同じくｐ型ウェル５３内に配置されたｎ型蓄積部５５を備える。そして、半導体基体６０の表面上に、ＦＤ部５４とｎ型蓄積部５５でソースドレインを構成するｎチャネルＭＯＳトランジスタのゲート電極５６を備えている。
この構造においては、１つのｎ型蓄積部５５が１画素を形成する。そして、ｐ型ウェル５３により、各画素が分離されている。さらに、画素分離領域のｐ型ウェル５３の中央に、絶縁層領域６１が形成されている。
また、ｎ型蓄積部５５に転送されてきた電子が、ゲート電極５６によってｐ型ウェル５３に形成されるチャネルを経由して、ＦＤ部５４へ転送される。このＦＤ部５４へ転送された信号が画像として読みだされる。
絶縁層領域６１は、固体撮像装置の画素部において、隣接する各画素の分離部に沿って、ｐ型ウェル５３内に格子状に連続して形成されている。また、絶縁層領域６１の裏面側からの形成深さは、ゲート電極５６の下方でｎ型蓄積部５５同士が接近している深さと同程度に形成することが好ましい。ｎ型蓄積部５５は、ｐ型ウェル５３により電気的に分離されているため、絶縁層領域６１により完全に分離されていなくてもよい。絶縁層領域６１の深さは、製造工程の精度や、絶縁層の埋め込み性等を考慮して決定される。例えば、絶縁層領域６１を３００ｎｍ程度の深さで形成する。
上述の構成の固体撮像装置では、光電変換部５２のＣＩＧＳＳｅ５８と、半導体基体６０のｎ型蓄積部５５とが接触することで、ｐｎ接合が形成されている。そして、このｐｎ接合に逆方向バイアスを印加することで、ＣＩＧＳＳｅ５８内に空乏層が形成される。さらに、ｎ型蓄積部５５に逆方向バイアスを印加することで、オーミック電極５９直下のＣＩＧＳＳｅ５８内部に蓄積層が形成される。
従って、上記構成の光電変換部５２では、ＣＩＧＳＳｅ５８を物理的に画素分離しなくても、ＣＩＧＳＳｅ５８を電気的に画素分離することができる。また、オーミック電極５９によって形成される蓄積層で、ＣＩＧＳＳｅ５８の空乏層による画素分離性能が強化される。
この状態でＣＩＧＳＳｅ５８に光が照射すると、光電変換によって生成した電子が、画素毎にｎ型蓄積部５５に転送される。また、ＣＩＧＳＳｅ５８に光を照射して発生した正孔は、オーミック電極５９へ排出される。従って、光電変換で生成した正孔は、画素毎に転送する必要がない。
また、上述の構成の固体撮像装置では、ｐ型ウェル５３の中央に絶縁層領域６１が形成され、ｎ型蓄積部５５がｐ型ウェル５３と絶縁層領域６１により画素分離されている。このため、画素分離領域の幅が狭い場合にも、確実に画素を分離することが可能となる。
このように、画素分離領域の幅が狭い場合にも充分に画素を分離することができるため、固体撮像装置の画素の微細化が可能となる。
また、同じ画素面積において、画素分離領域の幅を狭くすることにより、受光面の面積を大きくすることができる。従って、固体撮像装置の感度特性を向上させることができる。
〈１５．第７実施形態の固体撮像装置の製造方法〉
次に、上述の第７実施形態の固体撮像装置の製造方法について説明する。
まず、図１９Ａに示すように、半導体基体６０のｐ型ウェル５３に、ｎ型のフローティングディフュージョン（ＦＤ部）５４と、ｎ型蓄積部５５を形成する。そして、半導体基体６０の第１面上に、ｎチャネルＭＯＳトランジスタのゲート電極５６を形成する。
さらに、半導体基体６０の第１面上に、配線部５１を形成する。
これら、半導体基体６０及び配線部５１は、通常の裏面照射型ＣＭＯＳイメージセンサのプロセス工程により形成することができる。
次に、半導体基体６０の第２面を、研磨やウェットエッチングにより露出させた後、例えばＳｉＯ２を１０ｎｍ成膜し、その後ＳｉＮを１５０ｎｍ成膜する。そして、リソグラフィとドライエッチングによりパターニングし、画素部の絶縁層を除去する。
次に、図１９Ｂに示すように、リソグラフィとドライエッチングにより、ｐ型ウェル５３の中央部に、ＳＴＩ６１Ａを３００ｎｍ程度の深さで形成する。
そして、図１９Ｃに示すように、ＳｉＯ２などの絶縁層を例えば１００ｎｍ成膜した後にＣＭＰ法等により平坦化して、ｐ型ウェル５３に絶縁層領域６１を形成する。
さらに、リン酸等を用いたウェットエッチングによりＳｉＮを除去した後、画素部のＳｉＯ２をリソグラフィとウェットエッチングにより除去する。
次に、図１９Ｄに示すように、半導体基体６０上にＣＩＧＳＳｅ５８を真空蒸着法やスパッタ法等により、例えば１０００ｎｍ成膜する。このとき、ＣＩＧＳＳｅ５８を所定の比率とすることにより、半導体基体６０に格子整合させる。
次に、リソグラフィにより画素部以外のＣＩＧＳＳｅ５８を除去するためのパターニングを行う。例えば、ウェットエッチングによりＣＩＧＳＳｅ３７をエッチングする。例えば、Ｂｒメタノール等を用いてウェットエッチングを行うことにより、ＣＩＧＳＳｅ５８をエッチングし、画素部以外のＳｉＯ２を残存させることができる。
次に、図示しない画素部外に、オーミック電極５９と配線部５１を接続するための孔を、リソグラフィとドライエッチングを用いて形成する。そして、図１９Ｅに示すように、ＣＩＧＳＳｅ５８上に、オーミック金属膜５９Ａを例えば５００ｎｍ成膜する。
次に、リソグラフィとドライエッチングを用いて図１９Ｆに示すように、オーミック電極５９をパターニングする。オーミック電極５９は、例えば、Ｎｉで形成した場合には硝酸等を用いてウェットエッチングを行う。
次に、光電変換部５２上に、図示しない光学部品等を形成してもよい。例えば、ＣＩＧＳＳｅ５８上にＳｉＮなどのパシベーション膜を成膜し、必要に応じてカラーフィルタやオプティカルレンズを形成する。
さらに、画素部以外に、固体撮像装置と外部機器と接続するためのＰＡＤ開口を、リソグラフィとドライエッチングにより形成する。
以上の工程により、図１８に示す第７実施形態の固体撮像装置を製造することができる。
〈１６．固体撮像装置の第８実施形態〉
次に、固体撮像装置の第８実施形態について説明する。
第８実施形態に係る固体撮像装置の概略構成を、図２０に示す。図２０に示す構成は、図１に示す固体撮像装置の画素を構成する要部の断面図である。なお、第８実施形態では、上述の第１実施形態と同様の構成には、同じ符号を付して詳細な説明を省略する。
図２０に示すように、固体撮像装置は、半導体基体２０、半導体基体２０上に配置された配線部２１、及び、配線部２１上に配置された光電変換部２７を備えている。光電変換部２７以外の構成は、上述の第１実施形態と同様の構成である。
光電変換部２７は、上記半導体基体２０側から、ｎ型層３６、カルコパイライト構造のｐ型化合物半導体であるＣＩＧＳＳｅ４７、及び、オーミック電極４１を備えている。また、ｎ型層３６の画素分離領域には、ｐ型不純物領域４５が形成されている。そして、ｐ型不純物領域４５上に、絶縁層４８が形成されている。なお、光電変換部２７は、ＣＩＧＳＳｅ４７及び絶縁層４８の構成を除き、上述の第２実施形態、又は、第６実施形態と同様の構成であるため、同じ符号を付して詳細な説明を省略する。
絶縁層４８は、固体撮像装置の画素分離領域内にのみ形成されている。絶縁層４８は、ｐ型不純物領域４５の形成幅と同等か、若しくは、それ以上の幅で形成され、ｐ型不純物領域４５が露出しない構成とする。この結果、ＣＩＧＳＳｅ４７とｐ型不純物領域４５との間に、絶縁層４８が介在する構成となる。このため、ｐ型半導体であるＣＩＧＳＳｅ４７と、ｐ型不純物領域４５とが接触しない構造となる。また、絶縁層４８は、画素分離領域内にのみ形成されているため、ｎ型層３６とＣＩＧＳＳｅ４７との接触が画素内で妨げられない。
上述の構成の固体撮像装置では、ｎ型層３６とＣＩＧＳＳｅ４７とが接触することでｐｎ接合が形成され、逆方向バイアスを印加することでＣＩＧＳＳｅ３７内に空乏層が形成される。また、ｎ型層３６は、ｐ型不純物領域４５によって画素毎に分離されている。ＣＩＧＳＳｅ４７は、画素毎に形成される空乏層、及び、オーミック電極４１により形成される蓄積層により分離される。
この状態でＣＩＧＳＳｅ４７に光が照射すると、光電変換によって生成した電子は、画素毎に、ｎ型層３６から下部電極３５、配線部２１を通じて、ｎ型蓄積部３３に転送される。また、ＣＩＧＳＳｅ３７に光を照射して発生した正孔は、オーミック電極４１へ排出される。従って、光電変換で生成した正孔は、画素毎に転送する必要がない。
また、上述の構成の固体撮像装置では、ＣＩＧＳＳｅ４７とｐ型不純物領域４５との間に界面が形成されない構造となるため、ｐ型不純物領域４５とカルコパイライト構造のｐ型半導体との界面からの暗電流の発生を抑制することができる。
また、ｎ型層３６の端部にｐ型不純物領域４５が形成されているため、ｎ型層３６のエッチングによる界面準位に起因する暗電流の発生を抑制することができる。
このように、上述の構成の固体撮像装置では、各構成からの暗電流を効果的に抑制することができる。
〈１７．第８実施形態の固体撮像装置の製造方法〉
次に、上述の第８実施形態の固体撮像装置の製造方法について説明する。なお、半導体基体２０及び配線部２１の製造方法については、上述の第１実施形態と同様に行うことができる。このため、以下の説明では、光電変換部２７の製造方法から説明する。
まず、図２１Ａに示すように、上述の第１実施形態と同様の方法で、半導体基体２０のＭＯＳトランジスタ等と、下部電極３５を含む配線部２１を形成する。
次に、配線部２１上に図示しないＳｉＯ２等の絶縁層を例えば１００ｎｍ成膜する。そして、画素部において、下部電極３５とｎ型層３６を接続するための孔をリソグラフィとドライエッチングによりパターニングする。そして、図２１Ｂに示すように、スパッタ法等により、ｎ型層３６を例えば１００ｎｍ成膜する。
次に、リソグラフィとイオン注入によりｎ型層３６の画素分離領域に、１５族元素等の不純物を注入する。これにより、図２１Ｃに示すように、ｎ型層３６の画素分離領域に、例えば、ｐ型ＺｎＯ層等のｐ型不純物領域４５を形成する。
次に、図２１Ｄに示すように、ｎ型層３６上の全面にＳｉＯ２などの絶縁層を、例えば１００ｎｍ成膜する。そして、ｎ型層３６とＣＩＧＳＳｅ４７を接続するための孔をリソグラフィとドライエッチングによりパターニングする。これにより、画素部にｐ型不純物領域４５を覆う絶縁層４８を形成する。
次に、図２１Ｅに示すように、ｎ型層３６及び絶縁層４８を覆う、ＣＩＧＳＳｅ４７を真空蒸着法やスパッタ法等により、例えば１０００ｎｍ成膜する。さらに、リソグラフィとウェットエッチングにより画素部以外のＣＩＧＳＳｅ４７を除去するためのパターニングを行う。例えば、Ｂｒメタノール等を用いたウェットエッチングにより、画素部以外のＣＩＧＳＳｅ４７をエッチングする。
次に、図示しない画素部外に、オーミック電極４１と配線部２１を接続するための孔を、リソグラフィとドライエッチングを用いて形成する。そして、オーミック電極を形成するためのオーミック金属膜を、例えば５００ｎｍ形成する。そして、図２１Ｆに示すように、形成したオーミック金属膜に、リソグラフィとドライエッチングを用いて、ｎ型層３６上を除く画素分離領域上に金属膜のパターンを残存させ、オーミック電極４１を形成する。
次に、光電変換部２７上に、図示しない光学部品等を形成してもよい。例えば、ＣＩＧＳＳｅ４７上にＳｉＮなどのパシベーション膜を成膜し、必要に応じてカラーフィルタやオプティカルレンズを形成する。
さらに、画素部以外に、固体撮像装置と外部機器と接続するためのＰＡＤ開口を、リソグラフィとドライエッチングにより形成する。
以上の工程により、図２０に示す第８実施形態の固体撮像装置を製造することができる。
〈１８．固体撮像装置の第９実施形態〉
次に、固体撮像装置の第９実施形態について説明する。
第９実施形態に係る固体撮像装置の概略構成を、図２２に示す。図２２に示す構成は、図１に示す固体撮像装置の画素を構成する要部の断面図である。
図２２は、カルコパイライト構造のｐ型化合物半導体からなる光電変換部を、半導体基体の第１面（表面）にＭＯＳ回路が形成され、第２面（裏面）に受光面が形成された、いわゆる裏面照射型の固体撮像装置に適用した場合を示している。
図２２に示すように、固体撮像装置は、半導体基体５０、配線部５１、及び、光電変換部６２を備えている。配線部５１は、半導体基体５０の第１面（表面）上に形成されている。光電変換部６２は、半導体基体５０の第２面（裏面）側に配置され、この光電変換部６２の形成されている裏面側が、光の入射面となる。
なお、光電変換部６２以外の構成は、上述の第４実施形態、又は、第７実施形態と同様の構成であるため、同じ符号を付して詳細な説明を省略する。
光電変換部６２は、絶縁層６４、カルコパイライト構造のｐ型化合物半導体であるＣＩＧＳＳｅ６３、及び、オーミック電極５９を備える。
絶縁層６４は、半導体基体５０の第２面に形成されたｐ型ウェル５３の露出面を覆って形成されている。また、絶縁層６４は、固体撮像装置の画素分離領域内にのみ形成されている。
ＣＩＧＳＳｅ６３は、絶縁層６４を覆って、半導体基体５０の第２面（裏面）上に形成されている。ｐ型ウェル５３上に絶縁層６４が形成されていることにより、ＣＩＧＳＳｅ６３とｐ型ウェル５３とが直接接触しない構成である。また、ＣＩＧＳＳｅ６３は、半導体基体５０例えばシリコンと格子整合されて配置されている。
オーミック電極５９は、ＣＩＧＳＳｅ６３上に形成され、画素の分離領域上にのみ配置されている。また、オーミック電極５９は、上述の図６に示す構造と同様に、ＣＩＧＳＳｅ５８上で画素分離領域に格子状に形成されている。
上述の構成の固体撮像装置では、光電変換部６２のＣＩＧＳＳｅ６３と、半導体基体５０のｎ型蓄積部５５とが接触することで、ｐｎ接合が形成されている。そして、このｐｎ接合に逆方向バイアスを印加することで、ＣＩＧＳＳｅ５８内に空乏層が形成され、オーミック電極５９直下のＣＩＧＳＳｅ５８内部に蓄積層が形成される。
この状態でＣＩＧＳＳｅ６３に光が照射すると、光電変換によって生成した電子が、画素毎にｎ型蓄積部５５に転送される。また、ＣＩＧＳＳｅ６３に光を照射して発生した正孔は、オーミック電極５９へ排出される。従って、光電変換で生成した正孔は、画素毎に転送する必要がない。
また、上述の構成の固体撮像装置では、ＣＩＧＳＳｅ６３とｐ型ウェル５３との間に界面が形成されない構造となるため、ｐ型化合物半導体のＣＩＧＳＳｅ６３とｐ型ウェル５３との界面からの暗電流の発生を抑制することができる。
このように、上述の構成の固体撮像装置では、暗電流の抑制を効果的に行うことができる。
〈１９．第９実施形態の固体撮像装置の製造方法〉
次に、上述の第９実施形態の固体撮像装置の製造方法について説明する。
まず、図２３Ａに示すように、半導体基体５０のｐ型ウェル５３に、ｎ型のフローティングディフュージョン（ＦＤ部）５４と、ｎ型蓄積部５５を形成する。そして、半導体基体５０の第１面上に、ｎチャネルＭＯＳトランジスタのゲート電極５６を形成する。
さらに、半導体基体５０の第１面上に、配線部５１を形成する。
これら、半導体基体５０及び配線部５１は、通常の裏面照射型ＣＭＯＳイメージセンサのプロセス工程により形成することができる。
次に、半導体基体５０の第２面を、研磨やウェットエッチングにより露出させた後、半導体基体５０上の全面にＳｉＯ２などの絶縁層を、例えば１００ｎｍ成膜する。そして、ｎ型蓄積部５５とＣＩＧＳＳｅ６３とを接続するための孔をリソグラフィとドライエッチングによりパターニングする。これにより、画素部外の領域と、画素部のｐ型ウェル５３を覆う領域とに絶縁層６４を形成する。
次に、図２３Ｃに示すように、半導体基体５０及び絶縁層６４を覆う、ＣＩＧＳＳｅ６３を真空蒸着法やスパッタ法等により、例えば１０００ｎｍ成膜する。このとき、ＣＩＧＳＳｅ６３を所定の比率とすることにより、半導体基体５０に格子整合させる。
次に、リソグラフィにより画素部以外のＣＩＧＳＳｅ６３を除去するためのパターニングを行う。例えば、ウェットエッチングによりＣＩＧＳＳｅ６３をエッチングする。例えば、Ｂｒメタノール等を用いてウェットエッチングを行うことにより、ＣＩＧＳＳｅ６３をエッチングし、画素部外の絶縁層６４を残存させることができる。
次に、図示しない画素部外に、オーミック電極５９と配線部５１を接続するための孔を、リソグラフィとドライエッチングを用いて形成する。そして、オーミック電極５９を形成するためのオーミック金属膜を、例えば５００ｎｍ形成する。
そして、図２３Ｄに示すように、形成したオーミック金属膜に、リソグラフィとドライエッチングを用いて、画素分離領域上に金属膜のパターンを残存させ、オーミック電極５９を形成する。
次に、光電変換部６２上に、図示しない光学部品等を形成してもよい。例えば、ＣＩＧＳＳｅ６３上にＳｉＮなどのパシベーション膜を成膜し、必要に応じてカラーフィルタやオプティカルレンズを形成する。
さらに、画素部以外に、固体撮像装置と外部機器と接続するためのＰＡＤ開口を、リソグラフィとドライエッチングにより形成する。
以上の工程により、図２２に示す第９実施形態の固体撮像装置を製造することができる。
〈２０．電子機器〉
次に、上述の固体撮像装置を備える電子機器の実施形態について説明する。
上述の固体撮像装置は、例えば、デジタルカメラやビデオカメラ等のカメラシステム、撮像機能を有する携帯電話、又は、撮像機能を備えた他の機器などの電子機器に適用することができる。図２４に、電子機器の一例として、固体撮像装置を静止画像又は動画を撮影が可能なカメラに適用した場合の概略構成を示す。
この例のカメラ７０は、固体撮像装置７１と、固体撮像装置７１の受光センサ部に入射光を導く光学系７２と、固体撮像装置７１及び光学系７２間に設けられたシャッタ装置７３と、固体撮像装置７１を駆動する駆動回路７４とを備える。さらに、カメラ７０は、固体撮像装置７１の出力信号を処理する信号処理回路７５を備える。
固体撮像装置７１には、上述の各実施形態の固体撮像装置を適用することができる。光学系（光学レンズ）７２は、被写体からの像光（入射光）を固体撮像装置７１の撮像面（不図示）上に結像させる。これにより、固体撮像装置７１内に、一定期間、信号電荷が蓄積される。なお、光学系７２は、複数の光学レンズを含む光学レンズ群で構成してもよい。また、シャッタ装置７３は、入射光の固体撮像装置７１への光照射期間及び遮光期間を制御する。
駆動回路７４は、固体撮像装置７１及びシャッタ装置７３に駆動信号を供給する。そして、駆動回路７４は、供給した駆動信号により、固体撮像装置７１の信号処理回路７５への信号出力動作、及び、シャッタ装置７３のシャッタ動作を制御する。すなわち、この例では、駆動回路７４から供給される駆動信号（タイミング信号）により、固体撮像装置７１から信号処理回路７５への信号転送動作を行う。
信号処理回路７５は、固体撮像装置７１から転送された信号に対して、各種の信号処理を施す。そして、各種信号処理が施された信号（映像信号）は、メモリなどの記憶媒体（不図示）に記憶される、又は、モニタ（不図示）に出力される。
上述した各実施形態に係る固体撮像装置では、可視光の光量に応じた信号電荷を物理量として検知する単位画素が行列状に配置されてなるイメージセンサに適用した場合を例に挙げて説明した。しかしながら、上述の固体撮像装置は、イメージセンサへの適用に限られるものではなく、画素アレイ部の画素列ごとにカラム回路を配置してなるカラム方式の固体撮像装置全般に対して適用可能である。
また、上述の固体撮像装置は、可視光の入射光量の分布を検知して画像として撮像する固体撮像装置への適用に限らず、赤外線やＸ線、あるいは粒子等の入射量の分布を画像として撮像する固体撮像装置に適用可能である。また、広義の意味として、圧力や静電容量など、他の物理量の分布を検知して画像として撮像する指紋検出センサ等の固体撮像装置（物理量分布検知装置）全般に対して適用可能である。
さらに、上述の固体撮像装置は、画素アレイ部の各単位画素を行単位で順に走査して各単位画素から画素信号を読み出す固体撮像装置に限らない。例えば、画素単位で任意の画素を選択して、当該選択画素から画素単位で信号を読み出すＸ−Ｙアドレス型の固体撮像装置に対しても適用可能である。
なお、固体撮像装置はワンチップとして形成された形態であってもよいし、撮像部と、信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。
なお、上述の各実施形態では、カルコパイライト構造のｐ型化合物半導体としてＣＩＧＳＳｅを用いて説明したが、この他の材料を用いて上述の固体撮像装置を構成することもできる。例えば、ＣｕＡｌＳ２，ＣｕＡｌＳｅ２，ＣｕＡｌＴｅ２，ＣｕＧａＳ２，ＣｕＧａＳｅ２，ＣｕＧａＴｅ２，ＣｕＩｎＳ２，ＣｕＩｎＳｅ２，ＣｕＩｎＴｅ２，ＡｇＡｌＳ２，ＡｇＡｌＳｅ２，ＡｇＡｌＴｅ２，ＡｇＧａＳ２，ＡｇＧａＳｅ２，ＡｇＧａＴｅ２，ＡｇＩｎＳ２，ＡｇＩｎＳｅ２，ＡｇＩｎＴｅ２等も、上述の固体撮像装置のカルコパイライト構造のｐ型化合物半導体に適用することが可能である。
なお、本開示は以下のような構成も取ることができる。
（１）カルコパイライト構造のｐ型化合物半導体層と、前記ｐ型化合物半導体層上に形成されている電極と、前記ｐ型化合物半導体層の光の入射側と反対面に、画素毎に分離されて形成されているｎ型層と、を備える固体撮像装置。
（２）前記電極が、前記ｐ型化合物半導体層の光の入射面側に形成されている（１）に記載の固体撮像装置。
（３）前記電極が、前記ｐ型化合物半導体層とオーミック接合する金属から形成されている（１）又は（２）に記載の固体撮像装置。
（４）前記電極が、前記ｎ型層の画素分離部にのみ形成されている（１）から（３）のいずれかに記載の固体撮像装置。
（５）前記ｎ型層の画素分離部にｐ型層が形成されている（１）から（４）のいずれかに記載の固体撮像装置。
（６）前記ｎ型層が、半導体基体に形成されているＭＯＳトランジスタのソースドレインを構成する（１）から（５）のいずれかに記載の固体撮像装置。
（７）前記ｐ型化合物半導体層上に形成された絶縁層と、前記絶縁層上に形成された透光性電極とを備える（１）、（２）、（５）及び（６）のいずれかに記載の固体撮像装置。
（８）前記電極が、前記ｐ型化合物半導体層の光の入射面上に形成されている金属膜と、前記金属膜上に形成されている透光性電極とからなる請求項１に記載の固体撮像装置。
（９）画素毎に分離されたｎ型層を形成する工程と、前記ｎ型層上にカルコパイライト構造のｐ型化合物半導体層を形成する工程と、前記ｐ型化合物半導体層上に電極を形成する工程と、を有する固体撮像装置の製造方法。
（１０）半導体基体上に配線層を形成する工程を有し、前記配線層上に前記ｎ型層を形成する（９）に記載の固体撮像装置の製造方法。
（１１）ｎチャネルＭＯＳトランジスタが形成されている半導体基体を準備する工程を有し、前記ＭＯＳトランジスタのｎ型層上に前記ｐ型化合物半導体層を形成する（９）に記載の固体撮像装置の製造方法。
（１２）（１）から（８）のいずれかに記載の固体撮像装置と、前記固体撮像装置からの出力信号を処理する信号処理回路と、を備える電子機器。
本出願は、日本国特許庁において２０１２年１月２３日に出願された日本特許出願番号第２０１２−０１１４０４号を基礎として優先権を主張するものであり、この出願のすべての内容を参照によって本出願に援用する。
当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。

Claims (12)

  1. カルコパイライト構造のｐ型化合物半導体層と、
    前記ｐ型化合物半導体層上に形成されている電極と、
    前記ｐ型化合物半導体層の光の入射側と反対面に、画素毎に分離されて形成されているｎ型層と、を備える
    固体撮像装置。
  2. 前記電極が、前記ｐ型化合物半導体層の光の入射面側に形成されている請求項１に記載の固体撮像装置。
  3. 前記電極が、前記ｐ型化合物半導体層とオーミック接合する金属から形成されている請求項１に記載の固体撮像装置。
  4. 前記電極が、前記ｎ型層の画素分離部にのみ形成されている請求項２に記載の固体撮像装置。
  5. 前記ｎ型層の画素分離部にｐ型層が形成されている請求項２に記載の固体撮像装置。
  6. 前記ｎ型層が、半導体基体に形成されているＭＯＳトランジスタのソースドレインを構成する請求項１に記載の固体撮像装置。
  7. 前記ｐ型化合物半導体層上に形成された絶縁層と、前記絶縁層上に形成された透光性電極とを備える請求項１に記載の固体撮像装置。
  8. 前記電極が、前記ｐ型化合物半導体層の光の入射面上に形成されている金属膜と、前記金属膜上に形成されている透光性電極とからなる請求項１に記載の固体撮像装置。
  9. 画素毎に分離されたｎ型層を形成する工程と、
    前記ｎ型層上にカルコパイライト構造のｐ型化合物半導体層を形成する工程と、
    前記ｐ型化合物半導体層上に電極を形成する工程と、を有する
    固体撮像装置の製造方法。
  10. 半導体基体上に配線層を形成する工程を有し、前記配線層上に前記ｎ型層を形成する請求項９に記載の固体撮像装置の製造方法。
  11. ｎチャネルＭＯＳトランジスタが形成されている半導体基体を準備する工程を有し、前記ＭＯＳトランジスタのｎ型層上に前記ｐ型化合物半導体層を形成する請求項９に記載の固体撮像装置の製造方法。
  12. カルコパイライト構造のｐ型化合物半導体層と、前記ｐ型化合物半導体層上に形成されている電極と、前記ｐ型化合物半導体層の光の入射側と反対面に、画素毎に分離されて形成されているｎ型層とからなる固体撮像装置と、
    前記固体撮像装置からの出力信号を処理する信号処理回路と、を備える
    電子機器。
JP2013555220A 2012-01-23 2013-01-15 固体撮像装置、及び、固体撮像装置の製造方法、電子機器 Pending JPWO2013111637A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013555220A JPWO2013111637A1 (ja) 2012-01-23 2013-01-15 固体撮像装置、及び、固体撮像装置の製造方法、電子機器

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012011404 2012-01-23
JP2012011404 2012-01-23
JP2013555220A JPWO2013111637A1 (ja) 2012-01-23 2013-01-15 固体撮像装置、及び、固体撮像装置の製造方法、電子機器

Publications (1)

Publication Number Publication Date
JPWO2013111637A1 true JPWO2013111637A1 (ja) 2015-05-11

Family

ID=48873358

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013555220A Pending JPWO2013111637A1 (ja) 2012-01-23 2013-01-15 固体撮像装置、及び、固体撮像装置の製造方法、電子機器

Country Status (5)

Country Link
US (2) US9893101B2 (ja)
JP (1) JPWO2013111637A1 (ja)
KR (1) KR20140125762A (ja)
CN (1) CN104137263A (ja)
WO (1) WO2013111637A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9893101B2 (en) * 2012-01-23 2018-02-13 Sony Semiconductor Solutions Corporation Solid-state image pickup unit, method of manufacturing solid-state image pickup unit, and electronic apparatus
JP6186205B2 (ja) * 2013-08-15 2017-08-23 ソニーセミコンダクタソリューションズ株式会社 撮像素子および撮像装置
JP6260139B2 (ja) * 2013-08-15 2018-01-17 ソニー株式会社 撮像素子および撮像装置
JP2015056512A (ja) * 2013-09-12 2015-03-23 セイコーエプソン株式会社 光電変換装置及びその製造方法並びに電子機器
JP6344555B2 (ja) * 2014-05-28 2018-06-20 パナソニックＩｐマネジメント株式会社 固体撮像装置
JP6555867B2 (ja) 2014-09-26 2019-08-07 キヤノン株式会社 撮像装置
JP6893344B2 (ja) * 2016-10-18 2021-06-23 国立研究開発法人物質・材料研究機構 銅ガリウムテルル系ｐ型熱電半導体、及びそれを用いた熱電発電素子
KR20210018680A (ko) * 2019-08-08 2021-02-18 삼성디스플레이 주식회사 표시 장치
WO2021059676A1 (ja) * 2019-09-27 2021-04-01 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び電子機器
WO2023002592A1 (ja) * 2021-07-21 2023-01-26 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子およびその製造方法、並びに電子機器
CN116564977A (zh) * 2022-01-28 2023-08-08 华为技术有限公司 背照式图像传感器及其制作方法、电子设备

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07245385A (ja) 1994-03-08 1995-09-19 Fujitsu Ltd 受光素子の画素分離方法と受光素子
JP2004015000A (ja) 2002-06-11 2004-01-15 Canon Inc 放射線検出装置及び放射線撮像システム
JP4269653B2 (ja) 2002-11-20 2009-05-27 株式会社島津製作所 放射線検出器の製造方法
US7999291B2 (en) * 2005-09-05 2011-08-16 Sony Corporation Method of manufacturing solid state imaging device, solid state imaging device, and camera using solid state imaging device
JP2007123721A (ja) 2005-10-31 2007-05-17 Rohm Co Ltd 光電変換装置の製造方法および光電変換装置
JP4679340B2 (ja) * 2005-11-11 2011-04-27 株式会社東芝 固体撮像装置
EP2124256A4 (en) 2007-02-02 2014-06-25 Rohm Co Ltd Solid state imaging device and method of production therefor
US8362527B2 (en) * 2007-12-19 2013-01-29 Rohm Co., Ltd. Solid-state imaging device and fabrication method thereof
KR101786069B1 (ko) * 2009-02-17 2017-10-16 가부시키가이샤 니콘 이면 조사형 촬상 소자, 그 제조 방법 및 촬상 장치
JP2011151271A (ja) * 2010-01-22 2011-08-04 Rohm Co Ltd 光電変換装置およびその製造方法、および固体撮像装置
JP5509962B2 (ja) * 2010-03-19 2014-06-04 ソニー株式会社 固体撮像装置、および、その製造方法、電子機器
JP5585232B2 (ja) * 2010-06-18 2014-09-10 ソニー株式会社 固体撮像装置、電子機器
JP2012156310A (ja) * 2011-01-26 2012-08-16 Sony Corp 固体撮像素子、固体撮像素子の製造方法、および電子機器
US9893101B2 (en) * 2012-01-23 2018-02-13 Sony Semiconductor Solutions Corporation Solid-state image pickup unit, method of manufacturing solid-state image pickup unit, and electronic apparatus

Also Published As

Publication number Publication date
KR20140125762A (ko) 2014-10-29
WO2013111637A1 (ja) 2013-08-01
US20140327799A1 (en) 2014-11-06
US20180130833A1 (en) 2018-05-10
CN104137263A (zh) 2014-11-05
US9893101B2 (en) 2018-02-13

Similar Documents

Publication Publication Date Title
WO2013111637A1 (ja) 固体撮像装置、及び、固体撮像装置の製造方法、電子機器
US20200161375A1 (en) Solid-state image sensor, method of producing the same, and electronic apparatus
JP4992446B2 (ja) 固体撮像装置及びその製造方法、並びにカメラ
JP5725239B2 (ja) 固体撮像装置の製造方法、及び、カメラ
US9136420B2 (en) Solid-state imaging device with photoelectric conversion section, method of manufacturing the same, and electronic device with photoelectric conversion section
US8692303B2 (en) Solid-state imaging device, electronic device, and manufacturing method for solid-state imaging device
WO2008093834A9 (ja) 固体撮像装置およびその製造方法
JP6186205B2 (ja) 撮像素子および撮像装置
JP2011204797A (ja) 固体撮像装置とその製造方法、及び電子機器
KR20200100047A (ko) 촬상 소자 및 촬상 장치
WO2012120807A1 (ja) 固体撮像装置
JP4649390B2 (ja) 裏面照射型撮像素子の製造方法
EP1840969B1 (en) Solid-state imaging apparatus and method for producing the same
WO2017126204A1 (ja) 受光素子、受光素子の製造方法、撮像素子および電子機器
US20160329367A1 (en) Back side illuminated cmos image sensor arrays
JP2014120629A (ja) 光電変換装置およびその製造方法
JP2014120627A (ja) 光電変換装置およびその製造方法