JPWO2013093999A1 - Fail-safe electronic control unit - Google Patents
Fail-safe electronic control unit Download PDFInfo
- Publication number
- JPWO2013093999A1 JPWO2013093999A1 JP2013549977A JP2013549977A JPWO2013093999A1 JP WO2013093999 A1 JPWO2013093999 A1 JP WO2013093999A1 JP 2013549977 A JP2013549977 A JP 2013549977A JP 2013549977 A JP2013549977 A JP 2013549977A JP WO2013093999 A1 JPWO2013093999 A1 JP WO2013093999A1
- Authority
- JP
- Japan
- Prior art keywords
- signal
- arithmetic processing
- fail
- unit
- processing unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0796—Safety measures, i.e. ensuring safe condition in the event of error, e.g. for controlling element
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
- G05B19/0428—Safety, monitoring
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0736—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in functional embedded systems, i.e. in a data processing system designed as a combination of hardware and software dedicated to performing a certain function
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/076—Error or fault detection not based on redundancy by exceeding limits by exceeding a count or rate limit, e.g. word- or bit count limit
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Automation & Control Theory (AREA)
- Quality & Reliability (AREA)
- General Engineering & Computer Science (AREA)
- Safety Devices In Control Systems (AREA)
- Hardware Redundancy (AREA)
Abstract
本発明によるフェイルセーフな電子制御装置は、機器を駆動制御するために操作器から同一の入力信号が入力され、入力信号に基づいて生成される出力信号を相互に入出力する複数の制御部を有する。複数の制御部はそれぞれ、演算処理部を有する。演算処理部は、一定周期のパルス信号のパルス周期ごとに、演算処理部の異常の有無を検出するために出力信号の照合を行う第1の演算処理を実行する。第1の演算処理は、照合において照合異常を検出しない場合、出力信号に対応する機器を駆動制御する動作指令信号を複数の制御部の少なくとも一つの制御部から出力し、照合において照合異常を検出した場合、演算処理部が機器の動作を禁止する演算処理を含む。複数の制御部のうちの少なくとも一つの制御部の演算処理部は、第1の演算処理以外の第2の演算処理を実行し、第2の演算処理を実行している間にパルス信号のパルスを検出する度に第2の演算処理を中断して第1の演算処理を実行し、第1の演算処理を終了した後に前記第2の演算処理を再開する。 A fail-safe electronic control device according to the present invention includes a plurality of control units that receive the same input signal from an operating device to drive and control a device, and that mutually output output signals generated based on the input signal. Have. Each of the plurality of control units has an arithmetic processing unit. The arithmetic processing unit executes a first arithmetic processing for checking the output signal in order to detect the presence / absence of an abnormality in the arithmetic processing unit for each pulse period of the pulse signal having a constant period. In the first calculation process, when no collation abnormality is detected in the collation, an operation command signal for driving and controlling the device corresponding to the output signal is output from at least one control unit of the plurality of control units, and the collation abnormality is detected in the collation. In such a case, the arithmetic processing unit includes arithmetic processing for prohibiting the operation of the device. An arithmetic processing unit of at least one control unit among the plurality of control units executes a second arithmetic process other than the first arithmetic process, and the pulse signal pulse is generated while the second arithmetic process is being executed. The second calculation process is interrupted every time the first calculation process is detected, the first calculation process is executed, and after the first calculation process is completed, the second calculation process is resumed.
Description
本発明は、押しボタンユニット等の操作器によって操作されるホイスト、クレーン等の産業用機器に適用されるフェイルセーフな電子制御装置に関する。 The present invention relates to a fail-safe electronic control device that is applied to industrial equipment such as hoists and cranes operated by an operating device such as a push button unit.
フェイルセーフな電子制御装置では、フェイルセーフな電子制御装置の異常を検出するために、演算処理部を多重化し、演算処理結果についての照合を行っている。 In the fail-safe electronic control device, in order to detect an abnormality of the fail-safe electronic control device, the arithmetic processing units are multiplexed and collation of the arithmetic processing results is performed.
このような照合として、バス照合及びソフトウェア照合がある。バス照合は、ハードウェアの制約があり、回路が複雑で高価なものとなる。一方、ソフトウェア照合は、ソフトウェアで演算結果を照合するものであり、一方のマイコンの他方のマイコンへの割込み要求信号の送信等により照合を行っているので、独立制御性が保たれないという課題を有していた。 Such verification includes bus verification and software verification. The bus verification is limited by hardware, and the circuit is complicated and expensive. On the other hand, software verification is to verify the calculation result by software, and verification is performed by sending an interrupt request signal to the other microcomputer of one microcomputer, so that the problem of independent control cannot be maintained. Had.
また、フェイルセーフな電子制御装置の全体としての処理性能を向上させるために、本体を駆動する駆動装置(例えば、エンジン電子制御装置)に対する周辺機器(例えば、表示装置及び通信機器)の制御の際の演算処理のような比較的安全性を必要としない演算処理については、複数の演算処理部でそれぞれ異なる演算処理を実行し、駆動装置の駆動制御の際の演算処理のような安全性が必要な演算処理については、複数の演算処理部で同一演算処理を実行し、フェイルセーフな電子制御装置の演算処理部自身の異常を検出するために同一演算処理の結果を照合するフェイルセーフな電子制御装置が提案されている(例えば、特許文献1)。このようなフェイルセーフな電子制御装置は、複数の演算処理部の他に、安全性が必要な処理を行うときに各演算処理部が同一演算処理の結果についてのデータがそれぞれ非同期で書き込まれる複数の圧縮器と、圧縮器に書き込まれた同一演算処理の結果についてのデータの照合を行う照合回路と、を更に有する。 Further, in order to improve the overall processing performance of the fail-safe electronic control device, the peripheral device (for example, display device and communication device) is controlled with respect to the drive device (for example, the engine electronic control device) that drives the main body. For arithmetic processing that does not require relatively high safety, such as the above-mentioned arithmetic processing, different arithmetic processing is executed by a plurality of arithmetic processing units, and safety such as arithmetic processing at the time of drive control of the driving device is required. As for complex arithmetic processing, fail-safe electronic control that executes the same arithmetic processing in a plurality of arithmetic processing units and collates the results of the same arithmetic processing in order to detect abnormality of the arithmetic processing unit itself of the fail-safe electronic control device An apparatus has been proposed (for example, Patent Document 1). In such a fail-safe electronic control device, in addition to a plurality of arithmetic processing units, each arithmetic processing unit is asynchronously written with data about the result of the same arithmetic processing when performing processing that requires safety. And a collation circuit for collating data on the result of the same arithmetic processing written in the compressor.
操作者がホイスト等の機器の各動作に対応した押しボタンスイッチを押すことによって機器の動作を制御する産業用機器においても、操作者を支援するために、駆動装置にマイコンを採用し、各種メンテナンスに必要な運転履歴等のデータの管理、機器の運転状態の表示及び警告等を行うようにしている。ここで、駆動装置もマイコン化するとともに多機能でフェイルセーフな電子制御装置を廉価に提供するために、駆動装置(例えば、ホイストの巻上げモータ駆動制御部)に対する周辺機器(例えば、各種表示装置)の制御に関する演算処理のような比較的安全性を必要としない演算処理については、効率を優先し、複数の演算処理部で異なる演算処理(例えば、ホイストの運転状態及びメンテナンスデータの表示又は押しボタンスイッチユニットへの表示に関する演算処理)を実行し、駆動装置の制御に関する演算処理のような厳格な安全性を必要とする演算処理については、複数の演算処理部で同一の演算処理(例えば、巻上げモータの巻上げ動作、巻下げ動作及び停止動作に関する演算処理)を実行し、その結果を相互に照合することによって電子制御装置の異常を検出するのが好ましい。 In industrial equipment where the operator controls the operation of the equipment by pressing a push button switch corresponding to each operation of the equipment such as a hoist, a microcomputer is used in the drive unit to support the operator and various maintenance is performed. Management of data such as operation history necessary for the operation, display and warning of the operation state of the equipment. Here, peripheral devices (for example, various display devices) for the drive device (for example, hoist winding motor drive control unit) in order to provide a multi-function and fail-safe electronic control device at a low price while also making the drive device a microcomputer. For arithmetic processing that does not require relatively safety, such as arithmetic processing related to the control of the control, priority is given to efficiency, and arithmetic processing that is different in a plurality of arithmetic processing units (for example, display or push button of hoist operating state and maintenance data) For arithmetic processing that requires strict safety, such as arithmetic processing related to the control of the drive unit, for the arithmetic processing related to display on the switch unit, the same arithmetic processing (for example, winding) (Computation processing related to motor hoisting operation, lowering operation, and stopping operation) and collating the results with each other Preferably, detecting an abnormality of an electronic control device I.
しかしながら、従来のフェイルセーフな電子制御装置では、フェイルセーフな電子制御装置の異常を検出するために照合回路を必要とするので、フェイルセーフな電子制御装置の構成が複雑になるとともに制御装置が高価になるという課題を有する。 However, since the conventional fail-safe electronic control device requires a verification circuit to detect an abnormality in the fail-safe electronic control device, the configuration of the fail-safe electronic control device is complicated and the control device is expensive. Has the problem of becoming.
本発明の目的は、多機能でフェイルセーフなホイスト等の機器を低コストで実現することにあり、特に、ホイスト等の機器に適用される演算処理部を多重化したフェイルセーフな電子制御装置において、各演算処理部の独立制御性を保ち、簡単かつ廉価な構成を有するフェイルセーフな電子制御装置を実現することである。 An object of the present invention is to realize a multi-function and fail-safe device such as a hoist at low cost, and in particular, in a fail-safe electronic control device that multiplexes arithmetic processing units applied to a device such as a hoist. An object of the present invention is to realize a fail-safe electronic control device having a simple and inexpensive configuration while maintaining the independent controllability of each arithmetic processing unit.
かかる課題を解決するために、本発明は、操作器によって操作される機器に適用されるフェイルセーフな電子制御装置であって、機器を駆動制御するために操作器から同一の入力信号が入力され、入力信号に基づいて生成される出力信号を相互に入出力する複数の制御部を有し、複数の制御部は、それぞれ演算処理部を有し、演算処理部は、一定周期のパルス信号のパルス周期ごとに、演算処理部の異常の有無を検出するために出力信号の照合を行う第1の演算処理を実行し、第1の演算処理は、照合において照合異常を検出しない場合、出力信号に対応する機器を駆動制御する動作指令信号を複数の制御部の少なくとも一つの制御部から出力し、照合において照合異常を検出した場合、演算処理部が機器の動作を禁止する演算処理を含み、複数の制御部のうちの少なくとも一つの制御部の演算処理部は、第1の演算処理以外の第2の演算処理を実行し、第2の演算処理を実行している間にパルス信号のパルスを検出する度に第2の演算処理を中断して第1の演算処理を実行し、第1の演算処理を終了した後に第2の演算処理を再開することを特徴とするフェイルセーフな電子制御装置を提供する。 In order to solve such a problem, the present invention is a fail-safe electronic control device applied to a device operated by an operating device, and the same input signal is input from the operating device to drive and control the device. , Having a plurality of control units that mutually input and output output signals generated based on the input signal, each of the plurality of control units has a calculation processing unit, the calculation processing unit is a pulse signal of a fixed period For each pulse period, a first calculation process is performed in which the output signal is collated to detect the presence or absence of an abnormality in the calculation processing unit. When the first calculation process does not detect a collation abnormality in the collation, the output signal An operation command signal for driving and controlling a device corresponding to the output from at least one control unit of the plurality of control units, and when a collation abnormality is detected in the collation, the arithmetic processing unit includes a calculation process for prohibiting the operation of the device, The arithmetic processing unit of at least one control unit among the control units of the number executes a second arithmetic processing other than the first arithmetic processing, and the pulse signal pulse during the execution of the second arithmetic processing The fail-safe electronic control is characterized in that the second calculation process is interrupted each time the first calculation process is detected, the first calculation process is executed, and the second calculation process is resumed after the first calculation process is ended. Providing equipment.
本発明によれば、多機能でフェイルセーフなホイスト等の機器を低コストで実現することができ、特に、ホイスト等の機器に適用される、演算処理部を多重化したフェイルセーフな電子制御装置において、各演算処理部の独立制御性を保ち、簡単かつ廉価な構成を有するフェイルセーフな電子制御装置を実現することである。 According to the present invention, a multi-function and fail-safe device such as a hoist can be realized at low cost, and in particular, a fail-safe electronic control device that is applied to a device such as a hoist and that multiplexes arithmetic processing units. Is to achieve a fail-safe electronic control device having a simple and inexpensive configuration while maintaining the independent controllability of each arithmetic processing unit.
本発明において、パルス信号を、演算処理部が第2の演算処理に割り込んで第1の演算処理を実行するための割込み要求信号とすることが好ましい。 In the present invention, the pulse signal is preferably used as an interrupt request signal for the arithmetic processing unit to interrupt the second arithmetic processing and execute the first arithmetic processing.
本発明において、パルス信号は、商用交流電源からの交流電圧信号に基づいて生成されることが好ましい。 In the present invention, the pulse signal is preferably generated based on an AC voltage signal from a commercial AC power supply.
本発明において、演算処理部は、照合を複数回行い、当該演算処理部を含む制御部の出力信号と、他の制御部の演算処理部の出力信号との一致を2回以上連続して検知した場合、フェイルセーフな電子制御装置に異常がないと判断することが好ましい。 In the present invention, the arithmetic processing unit performs collation a plurality of times, and continuously detects the coincidence between the output signal of the control unit including the arithmetic processing unit and the output signal of the arithmetic processing unit of another control unit twice or more. In this case, it is preferable to determine that there is no abnormality in the fail-safe electronic control device.
本発明によるフェイルセーフな電子制御装置の実施の形態を、図面を参照しながら詳細に説明する。
図1は、本発明の実施の形態によるフェイルセーフな電子制御装置を有するシステムのブロック図である。図1に示すシステムは、機器としてのホイスト1と、一定周期のパルス信号を生成するパルス信号発生器2と、操作器としての押しボタンユニット3と、独立制御性を有するフェイルセーフな電子制御装置4と、周辺機器としての表示部5と、他の周辺機器としての通信部6と、を有する。本実施の形態では、フェイルセーフな電子制御装置4は、マイコンによって構成され、複数の制御部としての二つの制御部4a,4bと、IICバス4c,4dと、を有する。An embodiment of a fail-safe electronic control device according to the present invention will be described in detail with reference to the drawings.
FIG. 1 is a block diagram of a system having a fail-safe electronic control device according to an embodiment of the present invention. The system shown in FIG. 1 includes a
ホイスト1は、吊り荷を吊り下げるフック11を巻き上げ下げする巻上機構を有する巻上げ部12と、巻上げ部12を駆動する巻上げ駆動部13と、を有する。
The
巻上げ駆動部13は、50Hz又は60Hzの商用交流電源等に接続された交流電源回路14と、モータ15と、モータ駆動制御部16と、電磁リレー17と、遮断機18と、ソリッドステートリレー回路19と、を有する。
The
交流電源回路14は、モータ駆動制御部16に電力を供給する。モータ15は、巻上げ部12の巻上げ機構に接続され、モータ15の回転によってフック11を巻上げ下げする三相誘導電動機である。モータ駆動制御部16は、コンバータ、平滑用コンデンサ、インバータ等を有するインバータ制御ユニット又は動力用電磁開閉器からなる正逆転切替回路を有する動力回路からなり、フェイルセーフな電子制御回路4からの動作指令信号によってモータ15の回転を制御する。
The AC
電磁リレー17は、異常を検出したことを示す異常検出信号がフェイルセーフな電子制御装置4から入力されると電源遮断信号を遮断機18に出力する。遮断機18は、電源遮断信号が電磁リレー17から入力されると交流電源回路14からモータ駆動制御回路16に供給される電力を強制的に遮断し、モータ15の回転すなわちホイスト1の巻上げ下げ動作を禁止する。ホイスト1は図示しない無励磁作動ブレーキを有するので、モータ駆動制御部16に供給される電力が遮断されると、自動的に無励磁作動ブレーキが作動し、ホイスト1が停止する。
When an abnormality detection signal indicating that an abnormality has been detected is input from the fail-safe
ソリッドステートリレー回路19は、動作指令信号としての巻上げ指令信号又は巻下げ指令信号がフェイルセーフな電子制御装置4から入力され、ホイスト1が巻上げ指令信号又は巻下げ指令信号に応じた動作を行うようモータ駆動制御部16に信号を出力にする。
The solid
図1のフェイルセーフな電子制御装置を有するシステムのブロック図においては、制御部4a及び制御部4bからの巻上げ指令信号又は巻下げ指令信号が一致したときには、ソリッドステートリレー回路19は、当該指令信号に対応する動作指令信号をモータ駆動制御部16に出力する。なお、制御部4a及び制御部4bのいずれか一方の動作指令信号だけを直接モータ駆動制御部16に出力するように回路全体を簡略化することもできる。
In the block diagram of the system having the fail-safe electronic control device of FIG. 1, when the winding command signal or the lowering command signal from the
パルス信号発生器2は、交流電源回路14と同様に50Hz又は60Hzの商用交流電源等に接続された交流電源回路21と、抵抗22を介して電源21に接続された双方向ホトカプラ23と、を有し、電源周波数が50Hzの場合には、1/100秒(10ミリ秒)周期の一定周期のパルス信号を出力し、電源周波数が60Hzの場合には、1/120秒(約8.3ミリ秒)周期の一定周期のパルス信号を出力する。
The
双方向ホトカプラ23は、入力側に設けられた発光ダイオード24a,24bと、出力側に設けられたホトトランジスタ25と、を有し、ホトトランジスタ25のエミッタは接地され、ホトトランジスタ25のコレクタは抵抗26を介して図示しない直流電源に接続される。
The
このような構成によって、一定周期のパルス信号は、交流電源21の交流電圧信号に基づいて安定的に生成され、ホトトランジスタ25のコレクタと抵抗26のとの間のノードS1を通じてフェイルセーフな電子制御装置4の制御部4a,4bにそれぞれ入力される。
With such a configuration, a pulse signal having a constant period is stably generated based on the AC voltage signal of the AC power supply 21, and fail-safe electronic control is performed through the
押しボタンユニット3は、操作者がフェイルセーフな電子制御装置4にホイスト1の巻上げ動作及び巻下げ動作を指示するための操作器である。このために、押しボタンユニット3は、巻上げボタン31aと、巻下げボタン32bと、を有する。
The
巻上げボタン31aは、交流電源周波数に基づく一定周期のパルス信号である巻上げ操作パルス信号を生成する。このために、巻上げボタン31aは、交流電源回路14と同様に50Hz又は60Hzの商用交流電源等に接続された交流電源回路32aと、抵抗33aを介して交流電源回路32aに接続された双方向ホトカプラ34aと、交流電源回路32aと双方向ホトカプラ34aとの間の接続を維持し又は切り離すためのスイッチ35aと、を有する。
The winding button 31a generates a winding operation pulse signal that is a pulse signal having a constant cycle based on the AC power supply frequency. For this purpose, the winding button 31a includes an AC
双方向ホトカプラ34aは、入力側に設けられた発光ダイオード36a−1,36a−2と、出力側に設けられたホトトランジスタ37aと、を有し、ホトトランジスタ37aのエミッタは接地され、ホトトランジスタ37aのコレクタは、抵抗38aを介して図示しない直流電源に接続される。
The bidirectional photocoupler 34a includes
このような構成によって、スイッチ35aがオン状態である、すなわち、巻上げボタン31aを押し続けている間、巻上げ操作パルス信号が、ホトトランジスタ37aのコレクタと抵抗38aの一端との間のノードS2を通じてフェイルセーフな電子制御装置4の制御部4a,4bにそれぞれ入力され、ホイスト1の巻上げ動作が行われる。
With such a configuration, while the
巻下げボタン31bは、交流電源周波数に基づく一定周期のパルス信号である巻下げ操作パルス信号を生成する。このために、巻下げボタン31bは、巻上げボタン31aと同様に、50Hz又は60Hzの商用交流電源等に接続された交流電源回路32bと、抵抗33bを介して交流電源回路32bに接続された双方向ホトカプラ34bと、交流電源回路32bと双方向ホトカプラ34bとの間の接続を維持し又は切り離すためのスイッチ35bと、を有する。 The lowering button 31b generates a lowering operation pulse signal that is a pulse signal having a constant cycle based on the AC power supply frequency. For this reason, the lowering button 31b is connected to the AC power supply circuit 32b connected to a 50 Hz or 60 Hz commercial AC power supply and the like and the bidirectional power supply connected to the AC power supply circuit 32b via the resistor 33b, like the winding button 31a. A photocoupler 34b and a switch 35b for maintaining or disconnecting the connection between the AC power supply circuit 32b and the bidirectional photocoupler 34b are provided.
双方向ホトカプラ34bは、入力側に設けられた発光ダイオード36b−1,36b−2と、出力側に設けられたホトトランジスタ37bと、を有し、ホトトランジスタ37bのエミッタは接地され、ホトトランジスタ37bのコレクタは抵抗38bを介して図示しない直流電源に接続される。
The bidirectional photocoupler 34b includes
このような構成によって、スイッチ35bがオン状態である、すなわち、巻下げボタン31bを押し続けている間、巻下げ操作パルス信号が、ホトトランジスタ37bのコレクタと抵抗38bの一端との間のノードS3を通じてフェイルセーフな電子制御装置4の制御部4a,4bに入力され、ホイスト1の巻下げ動作が行われる。
With such a configuration, while the switch 35b is in an ON state, that is, while the lowering button 31b is continuously pressed, the lowering operation pulse signal is transmitted to the node S3 between the collector of the phototransistor 37b and one end of the resistor 38b. Is input to the
制御部4aは、基板41aと、入力部42aと、メモリ43aと、クロック発振器44aと、演算処理部としてのCPU45aと、入出力部46aと、出力部47aと、通信部48aと、バス49aと、を有する。同様に、制御部4bは、基板41bと、入力部42bと、メモリ43bと、クロック発振器44bと、演算処理部としてのCPU45bと、入出力部46bと、出力部47bと、通信部48bと、バス49bと、を有する。
The
基板41a上には、入力部42a、メモリ43a、クロック発振器44a、CPU45a、入出力部46a、出力部47a、通信部48a及びバス49aが形成される。同様に、基板41b上には、入力部42b、メモリ43b、クロック発振器44b、CPU45b、入出力部46b、出力部47b、通信部48b及びバス49bが形成される。基板41a,41bはそれぞれ、小型化及び低コスト化の観点からワンチップマイコンとすることが好ましい。
An
入力部42a,42bはそれぞれ、押しボタンユニット3からの巻上げ操作パルス信号及び巻下げ操作パルス信号が入力信号として入力される複数の入力ポートを有する。入力部42a,42bの巻上げ操作パルス信号及び巻下げ操作パルス信号入力用ポートにおける一定周期のパルス信号の入力の有無がCPU45a,45bによってそれぞれ検知され、交流電源の周波数に基づく正規の一定周期のパルス信号が入力される場合には、Hレベルの巻上げ操作信号又は巻下げ操作信号をそれぞれ生成し、巻上げ操作パルス信号と巻下げ操作パルス信号を同時に検出した場合、一定周期のパルス信号の入力がない場合又は不正なパルス信号を検出した場合には、Lレベルの巻上げ操作信号又は巻下げ操作信号をそれぞれ生成する。なお、ノイズ以外の不正パルス信号をCPU45a又はCPU45bによって検知した場合に押しボタンユニット3又は信号伝送経路に異常があるとして表示部5に異常を表示することが好ましい。
Each of the
メモリ43a,43bには、CPU45a,45bのプログラムがそれぞれ格納されるとともに、CPU45a,45bでそれぞれ生成した巻上げ操作信号又は巻下げ操作信号のデータ、巻上げ操作信号又は巻下げ操作信号に基づいて生成される出力信号のデータ、巻き上げ操作パルス信号又は巻下げ操作パルス信号、巻上げ操作信号又は巻下げ操作信号、出力信号等に基づいて行われる各種演算処理に係わるデータ等が、CPU45a,45bによってそれぞれ書き込まれる。なお、巻上げ操作信号又は巻下げ操作信号に基づいて生成される出力信号は、入出力部46a,46bのポートを介して制御部4aと制御部4bとの間で相互に入出力される。
The
また、制御部4aで生成される各種データを、IICバス4cを介して入手してメモリ43bに格納し、制御部4bで生成される各種データを、IICバス4cを介して入手してメモリ43aに格納するのが好ましい。
Further, various data generated by the
クロック発生器44a,44bは、所定のクロック周波数(例えば、16MHz)のクロック信号をCPU45a,45bにそれぞれ出力する。
The
CPU45a,45bはそれぞれ、クロック発生器44a,44bから入力されたクロック信号を基準として、CPU45a,45bに格納されているホイスト制御プログラムを実行する。パルス信号発生器2からのパルス信号がCPU45a,CPU45bのそれぞれの割込み要求信号入力ポートに入力されると、CPU45a,45bはそれぞれ、割込み要求信号であるパルス信号のパルスの周期に呼応して、ホイスト1の駆動制御に関する演算処理を巻上げ操作信号又は巻下げ操作信号に基づいて実行し、演算結果において照合異常のないときには巻上げ指令信号又は巻下げ指令信号をそれぞれ生成して出力する。なお、巻上げ指令信号と巻下げ指令信号が同時にHレベルを生成しないようにプログラムされている。
The
また、CPU45a,45bはそれぞれ、フェイルセーフな電子制御装置4の異常を検出するために、パルス信号発生器2からのパルス信号のパルス周期に呼応して、メモリ43a,43bに格納された制御部4a,4bの出力信号のデータと入出力部46a,46bに入力された他方の制御部4b,4aの出力信号のデータとの照合を少なくとも2回行う。
In addition, the
メモリ43a,43bに格納された制御部4a,4bの出力信号のデータと制御部4bの出力信号との一致が、予め設定された所定回数(例えば、10回)の照合を繰り返しても規定回数(例えば、2回)連続して検知しない場合には、CPU45a,45bは、フェイルセーフな電子制御装置4に異常があると判断する。
The coincidence between the data of the output signals of the
なお、上述したようなCPU45a、45bによる出力信号のデータの照合はそれぞれ、メモリ43a,43bに格納された照合プログラムに従って行われ、CPU45a,45bは、照合結果すなわちフェイルセーフな電子制御装置4に異常があるか否かについての照合データを、上記各種演算処理のデータの一つとして生成する。
The above-described collation of the output signal data by the
生成された照合データは、CPU45a、45bによってメモリ43a、43bにそれぞれ格納されるだけでなく、CPU45a,45bにより他方の制御部4b,4aに送信され、他方のCPU45b,45aによってそれぞれのメモリ43b,43aに格納され、制御部4a,4bは、相互に照合結果を共有する。
The generated collation data is not only stored in the
また、CPU45aは、CPU45aに格納されている表示部制御プログラムに従って、表示部5を制御する。このために、CPU45aは、表示部5の制御に関する演算処理を第2の演算処理として実行し、ホイストの運転又はメンテナンスデータを表す映像信号を、上記各種演算処理のデータに基づいて生成する。
Further, the
さらに、CPU45aは、表示部5の制御に関する演算処理を実行している間に、CPU45aの割り込み要求信号入力ポートにパルス信号のライジングエッジを検出した場合、表示部5の制御に関する演算処理を中断して割込み処理であるホイスト1の駆動制御に関する演算処理を第1の演算処理として実行し、ホイスト1の駆動制御に関する演算処理を終了した後に表示部5の制御に関する演算処理を再開する。すなわち、このような割込み処理及び割込み処理終了後の表示部5の制御に関する演算処理の再開がパルス信号のライジングエッジを検出する度に実行される。
Further, when the
また、CPU45bは、CPU45bに格納されている通信部制御プログラムに従って、通信部6を制御する。このために、CPU45bは、通信部6の制御に関する演算処理を第2の演算処理として実行し、押しボタンユニット3における表示動作を制御するための押しボタンユニット表示制御信号を、上記各種演算処理のデータに基づいて生成する。
Further, the
さらに、CPU45bは、通信部6の制御に関する演算処理を実行している間に、CPU45bの割り込み要求信号入力ポートにパルス信号のライジングエッジを検出した場合、通信部6の制御に関する演算処理を中断して割込み処理であるホイスト1の駆動制御に関する演算処理を第1の演算処理として実行し、ホイスト1の駆動制御に関する演算処理を終了した後に通信部6の制御に関する演算処理を再開する。すなわち、このような割込み処理及び割込み処理終了後の通信部6の制御に関する演算処理の再開がパルス信号のライジングエッジを検出する度に実行される。
Further, when the
なお、CPU45aの処理能力は、CPU45bの処理能力と同一であっても異なってもよい。例えば、CPU45aとCPU45bのうちの少なくとも一方を、安全性が必要なホイスト1の駆動制御に関する演算処理を行うのに必要な最小限の機能を有する廉価なCPUによって構成することができる。また、CPU45bを、CPU45aとは異なる製造プロセスで製造されたCPUによって構成することもでき、この場合、CPU45bにCPU45aと同様な障害が発生する確率を、CPU45bをCPU45aと同一の製造プロセスで製造した場合に比べて低くすることができる。
Note that the processing capability of the
IICバス4cは、制御部4aの入力信号のデータ及び照合データを制御部4bに転送するとともに制御部4bの入力信号のデータ及び照合データを制御部4aに転送するためのシリアルデータ線SDAと、これらの入力信号のデータ及び照合データの転送を行う際に同期をとるためのシリアルクロック線SCLと、を有する。
The
表示部5は、例えば、液晶表示ディスプレイ(LCD)によって構成され、入出力部46aから入力される運転又はメンテナンス信号に対応する文字情報等を表示する。通信部6は、押しボタンユニット表示制御信号を送受信する通信ポート等を有し、入出力部46bから入力された押しボタンユニット表示制御信号を押しボタンユニット3に出力し、押しボタンユニット表示制御信号に応じた押しボタンユニット3の表示制御を行う。
The
図2は、図1のフェイルセーフな電子制御装置の制御部4aが実行するホイスト及び表示部の制御のフローチャートである。図2に示すフローチャートでは、先ず、ステップS1において、CPU45aは、制御部4aの電源(図示せず)をリセットすることによって制御部4aの初期設定を行う。
FIG. 2 is a flowchart of hoist and display unit control executed by the
ステップS2において、割込みが許可され、その後は、CPU45aが、パルス信号発生器2のパルス信号(一定周期のHレベル信号)がCPU45aの割込み要求信号入力ポートに入力される度に、CPU45aは、後に説明する割込み処理を実行する。
In step S2, an interrupt is permitted, and thereafter, every time the
ステップS3の入力信号処理において、CPU45aは、押しボタンユニット3からの巻上げ操作パルス信号及び巻下げ操作パルス信号から巻上げ操作信号及び巻下げ操作信号を生成し、メモリ43aに書き込みする。このとき、入力部42aに入力された巻上げ操作パルス信号及び巻下げ操作パルス信号が商用交流電源に基づく正規のパルス信号か否かを判断するようにするのが好ましく、不正なパルスを検出した場合には、所定の異常処理を実行することが好ましい。
In the input signal processing in step S3, the
図2のフローチャートにおける入力信号処理ステップS3は、後に説明する図4のフローチャートにおける入力信号処理ステップS14に含めることができる。また、図2のフローチャートにおける入力信号処理ステップS3は、省略することができる。 The input signal processing step S3 in the flowchart of FIG. 2 can be included in the input signal processing step S14 in the flowchart of FIG. 4 described later. Further, the input signal processing step S3 in the flowchart of FIG. 2 can be omitted.
ステップS4において、CPU45aは、運転又はメンテナンスデータを表示するための表示処理を実行し、表示信号を表示部5に出力する。
In step S <b> 4, the
図3は、図1のフェイルセーフな電子制御装置の制御部4bが実行するホイスト及び通信部の制御のフローチャートである。図4に示すフローチャートでは、先ず、ステップS1’において、CPU45bは、制御部4bの電源(図示せず)をリセットすることによって制御部4bの初期設定を行う。
FIG. 3 is a flowchart of hoist and communication unit control executed by the
ステップS2’において、割込みが許可され、その後は、CPU45bがパルス信号発生器2のパルス信号(一定周期のHレベル信号)がCPU45bの割込み要求信号入力ポートに入力される度に、CPU45bは、後に説明する割込み処理を実行する。
In step S2 ′, the interrupt is permitted, and thereafter, every time the
ステップS3’の入力信号処理において、CPU45bは、押しボタンユニット3からの巻上げ操作パルス信号及び巻下げ操作パルス信号から巻上げ操作信号及び巻下げ操作信号を生成し、メモリ43bに書き込みする。このとき、入力部42bに入力された巻上げ操作パルス信号及び巻下げ操作パルス信号が商用交流電源に基づく正規のパルス信号か否かを判断するようにするのが好ましく、不正なパルスを検出した場合には、所定の異常処理を実行することが好ましい。
In the input signal processing in step S3 ', the
図3のフローチャートにおける入力信号処理ステップS3’は、後に説明する図4のフローチャートにおける入力信号処理ステップS14に含めることができる。また、図3のフローチャートにおける入力信号処理ステップS3’は、省略することができる。 The input signal processing step S3 'in the flowchart of FIG. 3 can be included in the input signal processing step S14 in the flowchart of FIG. 4 described later. Further, the input signal processing step S3 'in the flowchart of FIG. 3 can be omitted.
ステップS4’において、CPU45bは、外部通信処理を実行し、押しボタンユニット表示制御信号を通信部6に出力する。
In step S <b> 4 ′, the
図4は、CPU45a,45bに共通の演算処理のフローチャートであり、図2及び図3のフローチャートで説明した割込み処理のフローチャートであり、CPU45a,45bの割込み要求信号入力ポートに割込み要求信号が入力される度に実行される。図4に示すフローチャートでは、先ず、ステップS11において、CPU45a,45bは、各メモリ43a,43bに格納している第1の計数値Nをそれぞれゼロにリセットする。その後、ステップS12において、CPU45a,45bは、各メモリ43a,43bに格納している第2の計数値Mをそれぞれゼロにリセットする。
FIG. 4 is a flowchart of arithmetic processing common to the
ステップS13において、CPU45a,45bは、第1の計数値Nを1だけ加算する。その後、ステップS14において、CPU45a,45bは、それぞれの入力部42a,42bに入力された入力信号のデータをそれぞれのメモリ43a,43bに書き込む。
In step S13, the
その後、ステップS15において、CPU45a,45bは、ホイスト1の駆動制御に関する演算処理を上記入力信号に基づいて実行する。その後、ステップS16において、CPU45a,45bは、入力信号及びメモリ43a,43bのデータ(巻上げ操作信号又は巻下げ操作信号並びに図示しない上限信号及び下限信号)に基づいて生成された出力信号のデータをメモリ43a,43bにそれぞれ書き込む。その後、ステップS17において、CPU45a,45bは、制御部4a,4bの出力信号が一致しているか否かの照合を行う。
Thereafter, in step S15, the
その後、ステップS18において、ステップS17の照合結果が照合異常であるか否か判断する。照合異常がないと判断した場合、ステップS19において、CPU45a,45bは、第2の計数値Mを1だけ加算する。その後、ステップS20において、CPU45a,45bは、計数値Mが規定回数(例えば、2)を超えているか否か判断する。計数値Mが規定回数を超えていない場合、ステップS13に戻る。それに対し、計数値Mが規定回数を超えている場合、ステップS21において、CPU45a,45bは、巻上げ指令信号又は巻下げ指令信号のソリッドステートリレー回路19への出力等のホイスト駆動制御処理を実行する。なお、安全の観点からMを2以上とするのが好ましい。
Thereafter, in step S18, it is determined whether or not the collation result in step S17 is collation abnormality. If it is determined that there is no collation abnormality, in step S19, the
ステップS18において照合異常と判断した場合、ステップS22において、CPU45a,45bは、計数値Nが規定回数(例えば、10)を超えているか否か判断する。計数値Nが規定回数を超えていない場合、ステップS12に戻る。それに対し、計数値Nが規定回数を超えている場合、ステップS23において、CPU45a,45bは、フェイルセーフな電子制御装置4に異常があると判断し、異常検出信号の電磁リレー17への出力等の異常処理をそれぞれ独立して実行する。
If it is determined in step S18 that the collation is abnormal, in step S22, the
ホイスト等の低速度で動作する機器においては、ノイズ等が多く、動作が安定しない場合には、連続する複数回の割込み処理において、ステップS23の異常処理が実行されたときにだけ電磁リレー17に出力される異常信号を有効にするように変更することもできる。
In a device operating at a low speed, such as a hoist, when there is a lot of noise or the like and the operation is not stable, the
ステップS20及びステップS22でそれぞれ用いる規定回数は、CPU45a,45bの処理能力、ノイズの有無等を考慮して予め設定される。CPU45aの処理能力がCPU45bの処理能力と異なる場合、CPU45aにおいてステップS20及びステップS22で用いる規定回数がCPU45bにおいてステップS20及びステップS22で用いる規定回数と異なるのが好ましい。
The specified number of times used in step S20 and step S22 is set in advance in consideration of the processing capabilities of the
図5は、フェイルセーフな電子制御装置に異常がない場合の50Hz交流電流、パルス信号発生器2からのパルス信号、CPU45a,45bが押しボタンユニット3からの巻上げ操作パルス信号から生成した巻上げ操作信号及びCPU45a,45bが演算結果として出力する巻上げ指令信号の波形図である。
FIG. 5 shows a 50 Hz alternating current when there is no abnormality in the fail-safe electronic control device, a pulse signal from the
フェイルセーフな電子制御装置4が表示部5又は通信部6の制御に関する演算処理を実行している時刻t1において、CPU45a,45bがパルス信号のライジングエッジを検出すると、CPU45a,45bは、表示部5又は通信部6の制御に関する演算処理を中断してホイスト1の駆動制御に関する演算処理を実行する。すなわち、時刻t1において、CPU45a,45bは、割込み要求信号を受信し、割込み処理を実行する。
When the
時刻t1から所定時間(例えば、1ミリ秒)経過した時刻t2において、CPU45a,45bは、ホイスト1の駆動制御に関する演算処理すなわち割込み処理を終了し、表示部5又は通信部6の制御に関する演算処理を再開する。
At a time t2 when a predetermined time (for example, 1 millisecond) has elapsed from the time t1, the
フェイルセーフな電子制御装置4が正常である場合、時刻t1から時刻t2の間において、図4のフローチャートのステップS13からステップS20までの手順を最低2回繰り返してからステップS21に進み、出力部47a,47bは、Lレベルの巻上げ指令信号を出力する。
When the fail-safe
再開された表示部5又は通信部6の制御に関する演算処理は、パルス信号の次のライジングエッジを検出するまで、すなわち、時刻t2から所定時間(例えば、9ミリ秒)経過した時刻t3まで、CPU45a,45bによって実行される。この間、出力部47a,47bは、Lレベルの巻上げ指令信号の出力を継続する。
The arithmetic processing relating to the restarted control of the
その後、CPU45a,45bは、ホイスト1の駆動制御に関する演算処理(割り込み処理)を、パルス信号の次のライジングエッジを検出する時刻t3から開始し、時刻t3から所定時間(例えば、1.5ミリ秒)経過した時刻t4まで実行し、表示部5又は通信部6の制御に関する演算処理を、時刻t4から所定時間(例えば、8.5ミリ秒)経過した時刻t5まで実行する。
Thereafter, the
図5の波形図では、時刻t2と時刻t3の間の時刻t3’において、巻上げ操作信号がLレベルからHレベルに変化した場合を例示している。この場合、CPU45a,45bはクロック信号レベルでは非同期で動作しているので、時刻t3’直後の図4のフローチャートにおける照合処理ステップS17において、照合対象データは一致しないことが発生し、ステップS18において「照合異常」となる。そのために、図4のフローチャートでは、照合異常が解消するまで、ステップS12からステップS18を予め定めた所定回数(例えば、10回)の範囲で繰り返すようになっている。その後、照合異常が解消し、「照合異常なし」が所定回数M回(例えば、2回)連続すると、ホイスト制御処理ステップS21を実行し、時刻t4において、CPU45a,45bは、巻上げ指令信号をLレベルからHレベルに変更して出力し、ホイスト1の駆動制御に関する演算処理(割込み処理)を終了する。
The waveform diagram of FIG. 5 illustrates a case where the winding operation signal changes from L level to H level at time t3 'between time t2 and time t3. In this case, since the
その後、再開された表示部5又は通信部6の制御に関する演算処理は、パルス信号の次のライジングエッジを検出するまで実行する。この間、出力部47a,47bは、Hレベルの巻上げ指令信号の出力を継続する。
Thereafter, the resumed calculation processing related to the control of the
その後、CPU45a,45bは、ホイスト1の駆動制御に関する演算処理(割り込み処理)を、パルス信号の次のライジングエッジを検出する時刻t5から開始し、時刻t5から所定時間(例えば、1ミリ秒)経過した時刻t6まで実行し、表示部5又は通信部6を制御するための演算処理を、時刻t6から所定時間(例えば、9ミリ秒)経過した時刻t7まで実行する。
Thereafter, the
この場合、時刻t5から巻上げ操作信号がHレベルで変化なく継続しているので、Hレベルの巻上げ指令信号の出力を継続する。 In this case, since the winding operation signal continues at H level without change from time t5, the output of the H level winding command signal is continued.
時刻t7から所定時間(例えば、5秒)経過した時刻t8において、CPU45a,45bは、同様に、ホイスト1の駆動制御に関する演算処理(割り込み処理)を開始し、時刻t8から所定時間(例えば、1ミリ秒)経過した時刻t9において、表示部5又は通信部6の制御に関する演算処理を再開し、再開された表示部5又は通信部6を制御するための演算処理を、時刻t9から所定時間(例えば、9ミリ秒)経過した時刻t10まで実行する。
Similarly, at time t8 when a predetermined time (for example, 5 seconds) has elapsed from time t7, the
この場合、時刻t8と時刻t10の間、更に詳しくは、時刻t9と時刻t10の間の時刻t9’において、巻上げ操作信号がHレベルからLレベルに変化するが、時刻t8から時刻t9まで巻上げ操作信号がHレベルであるので、時刻t8から時刻t10までの間の巻上げ指令信号はHレベルのままである。 In this case, the winding operation signal changes from the H level to the L level between time t8 and time t10, more specifically, at time t9 ′ between time t9 and time t10, but the winding operation is performed from time t8 to time t9. Since the signal is at the H level, the winding command signal between time t8 and time t10 remains at the H level.
その後、CPU45a,45bは、ホイスト1の駆動制御に関する演算処理(割り込み処理)を、パルス信号の次のライジングエッジを検出する時刻t10から開始し、時刻t10から所定時間(例えば、1.2ミリ秒)経過した時刻t11まで実行し、表示部5又は通信部6を制御するための演算処理を、時刻t11から所定時間(例えば、8.8ミリ秒)経過した時刻t12まで実行する。
Thereafter, the
この場合、時刻t10から巻上げ操作信号がLレベルであるので、ホイスト1の駆動制御に関する演算処理(割り込み処理)である図4のフローチャートのステップS21のホイスト制御処理において、巻上げ指令信号はHレベルからLレベルに変更して出力されるので、ホイスト1の駆動制御に関する演算処理(割り込み処理)を終了する時刻t11からパルス信号の次のライジングエッジを検出する時刻t12までの間の巻上げ指令信号はLレベルとなる。 In this case, since the hoisting operation signal is at the L level from time t10, the hoisting command signal is changed from the H level in the hoist control process of step S21 in the flowchart of FIG. Since the output is changed to the L level, the winding command signal from the time t11 when the arithmetic processing (interrupt processing) related to the drive control of the hoist 1 is completed to the time t12 when the next rising edge of the pulse signal is detected is L Become a level.
その後も、CPU45a,45bは、ホイスト1の駆動制御に関する演算処理(割込み処理)と、表示部5又は通信部6に関する演算処理とを、パルス信号発生器2からのパルス信号(一定周期のHレベル信号)の周期を基準に繰り返し実行する。
Thereafter, the
本実施の形態によれば、ホイスト1の駆動制御に関する厳格に安全を重視する第1の演算処理及び表示部5又は通信部6の制御に関する厳格な安全性まで必要としない第2の演算処理をそれぞれ組み合わせて行う二つの演算処理部45a,45bを有するフェイルセーフな電子制御装置4を、ホイスト1に用いる際に、フェイルセーフな電子制御装置4に異常があるか否かを検出するために特段の照合回路を必要としない。したがって、フェイルセーフな電子制御装置4は、ハードウェアの自由度が高く、したがって、簡単かつ廉価な構成を有することができる。
According to the present embodiment, the first calculation process that strictly emphasizes safety regarding the drive control of the hoist 1 and the second calculation process that does not require strict safety regarding the control of the
また、本実施の形態によれば、割込み要求信号を信頼性の高い商用交流電源に接続された交流電源回路21の交流電圧信号に基づいて双方向ホトカプラ24a,24bを用いて生成しているので、ホイスト1の駆動制御に関する第1の演算処理を一定周期(50Hz交流電源の場合は10ミリ秒、60Hz交流電源の場合は約8.3秒)で確実に実行することができる。
Further, according to the present embodiment, the interrupt request signal is generated using the
また、本実施の形態によれば、一定周期の割込み要求信号ごとに第2の演算処理である表示部5又は通信部6の制御に関する演算処理を中断してホイスト1の駆動制御に関する第1の演算処理を実行し、第1の演算処理を終了した後に第2の演算処理を再開することによって、CPU45aがCPU45bと非同期で動作する場合でも、それぞれの演算処理結果を照合する第1の演算処理を制御対象の性能に影響することなく同じタイミングで実行することができる。
Further, according to the present embodiment, the first calculation process related to the drive control of the hoist 1 is interrupted by interrupting the calculation process related to the control of the
また、CPU45a,45bは、第1の演算処理を実行していないときに別々の第2の演算処理を実行することができるので、制御装置全体として、処理能力を効率的に向上させることができる。換言すれば、ホイスト、クレーン等に用いられるフェイルセーフな電子制御装置を、廉価なマイコン、ワンチップマイコン等を用いて実現することができる。
Further, since the
割込み要求信号としてのパルス発生器2のパルス信号のライジングエッジ検出直後におけるCPU45aがCPU45bと非同期で動作することに起因する、制御部4aの出力信号と制御部4bの出力信号の短時間の不一致を、回避することができない。CPU45a,45bは、このような短時間の不一致をフェイルセーフな電子制御装置4の異常と誤判断する。本実施の形態によれば、制御部4aの出力信号と制御部4bの出力信号との照合を複数回行い、制御部4aの出力信号と制御部4bの出力信号との一致を規定回数以上(好ましくは2回以上)連続して検出した場合にフェイルセーフな電子制御装置4に異常がないと判断しているので、電磁ノイズ又はCPU45aがCPU45bと非同期で動作することに起因する出力照合の誤判断を、簡単な回路構成で確実に回避することができる。
A short time mismatch between the output signal of the
本発明は、上記実施の形態に限定されるものではなく、幾多の変更及び変形が可能である。例えば、上記実施の形態において、本発明によるフェイルセーフな電子制御装置をホイストに適用する場合について説明したが、クレーン等の他の産業用機器にも本発明を適用することができる。また、周辺機器として、表示部、通信部及びパラメータ設定部以外の周辺機器を用いることもできる。 The present invention is not limited to the above-described embodiment, and many changes and modifications can be made. For example, in the above embodiment, the case where the fail-safe electronic control device according to the present invention is applied to a hoist has been described. However, the present invention can also be applied to other industrial equipment such as a crane. Also, peripheral devices other than the display unit, communication unit, and parameter setting unit can be used as the peripheral devices.
また、上記実施の形態において、本発明によるフェイルセーフな電子制御装置がパルス信号発生器を含まない場合について説明したが、本発明によるフェイルセーフな電子制御装置は、パルス信号発生器を含むこともできる。 In the above embodiment, the case where the fail-safe electronic control device according to the present invention does not include a pulse signal generator has been described. However, the fail-safe electronic control device according to the present invention may include a pulse signal generator. it can.
また、上記実施の形態において、本発明によるフェイルセーフな電子制御装置が二つの制御部を有する場合について説明したが、本発明によるフェイルセーフな電子制御装置は、三つ以上の制御部を有することもできる。 In the above embodiment, the case where the fail-safe electronic control device according to the present invention has two control units has been described. However, the fail-safe electronic control device according to the present invention has three or more control units. You can also.
また、上記実施の形態において、信頼性の高いパルス信号を、信頼性の高い50Hzの商用交流電源の交流電圧信号に基づいて生成する場合について説明したが、信頼性の高いパルス信号を、信頼性の高い他の信号(例えば、50Hz又は60Hz以外の周波数を有する商用交流電源の交流電圧信号)に基づいて生成することもできる。 In the above embodiment, the case where a highly reliable pulse signal is generated based on an AC voltage signal of a highly reliable 50 Hz commercial AC power supply has been described. However, a highly reliable pulse signal is Can be generated based on other signals having a high frequency (for example, an AC voltage signal of a commercial AC power supply having a frequency other than 50 Hz or 60 Hz).
また、上記実施の形態において、パルス信号のライジングエッジを検出する場合について説明したが、パルス信号のライジングエッジ以外の部分(例えば、フォーリングエッジ)を検出する場合も本発明に適用することができる。 In the above embodiment, the case where the rising edge of the pulse signal is detected has been described. However, the present invention can also be applied to the case where a portion other than the rising edge of the pulse signal (for example, a falling edge) is detected. .
また、上記実施の形態において、押しボタンユニットが巻上げボタン及び巻下げボタンを有する場合について説明したが、押しボタンユニットは、巻上げボタン及び巻下げボタン以外のボタン(例えば、停止ボタン)を有することができ、押しボタンユニット以外の操作部を用いることもできる。 In the above embodiment, the case where the push button unit has the winding button and the lowering button has been described. However, the push button unit may have a button (for example, a stop button) other than the winding button and the lowering button. In addition, an operation unit other than the push button unit can be used.
また、上記実施の形態において、第2の演算処理が表示部及び通信部の制御に関する演算処理である場合について説明したが、第2の演算処理を、本体を駆動する駆動装置に対する表示部及び通信部以外の周辺機器の制御の際の演算処理とすることもでき、第2の演算処理は、複数の制御部のうちの少なくとも一つの制御部の演算処理部によって行われる。 Moreover, in the said embodiment, although the case where a 2nd calculation process was a calculation process regarding control of a display part and a communication part was demonstrated, a 2nd calculation process is a display part and communication with respect to the drive device which drives a main body. The second arithmetic processing can be performed by an arithmetic processing unit of at least one control unit among the plurality of control units.
また、上記実施の形態において、入力信号として巻上げ操作信号又は巻下げ操作信号を用いる場合について説明したが、巻上げ操作信号又は巻下げ操作信号以外の信号(例えば、ホイストからの停止信号)を入力信号として用いることもできる。 In the above embodiment, the case where the hoisting operation signal or the lowering operation signal is used as the input signal has been described. However, a signal other than the hoisting operation signal or the lowering operation signal (for example, a stop signal from the hoist) is input signal. Can also be used.
また、上記実施の形態において、割込み要求信号によって第1の演算処理を実行しているが、割込み処理の他に、ポーリング等のソフトウェア手法によって、第2の演算処理中にパルス信号発生器2の出力する一定周期のパルス信号に呼応して第1の演算処理を起動することもできる。
Further, in the above embodiment, the first arithmetic processing is executed by the interrupt request signal. However, in addition to the interrupt processing, the
また、上記実施の形態において、巻上げボタン及び巻下げボタンがそれぞれパルス信号を生成する構成を有するが、Hレベル又はLレベルの信号を生成する構成を有してもよい。 Moreover, in the said embodiment, although the winding button and the lowering button each have the structure which produces | generates a pulse signal, you may have the structure which produces | generates the signal of H level or L level.
さらに、上記実施の形態では、1速仕様のホイストを用いる場合について説明したが、押しボタンユニットに多段押しボタンスイッチを採用した多段速のホイストを用いることもできる。 Furthermore, although the case where the 1st speed specification hoist was used was demonstrated in the said embodiment, the multistage speed hoist which employ | adopted the multistage pushbutton switch for the pushbutton unit can also be used.
Claims (4)
前記機器を駆動制御するために前記操作器から同一の入力信号が入力され、前記入力信号に基づいて生成される出力信号を相互に入出力する複数の制御部を有し、
前記複数の制御部は、それぞれ演算処理部を有し、
前記演算処理部は、一定周期のパルス信号のパルス周期ごとに、前記演算処理部の異常の有無を検出するために前記出力信号の照合を行う第1の演算処理を実行し、
前記第1の演算処理は、前記照合において照合異常を検出しない場合、前記出力信号に対応する前記機器を駆動制御する動作指令信号を前記複数の制御部の少なくとも一つの制御部から出力し、前記照合において照合異常を検出した場合、前記演算処理部が前記機器の動作を禁止する演算処理を含み、
前記複数の制御部のうちの少なくとも一つの制御部の演算処理部は、前記第1の演算処理以外の第2の演算処理を実行し、前記第2の演算処理を実行している間に前記パルス信号のパルスを検出する度に前記第2の演算処理を中断して前記第1の演算処理を実行し、前記第1の演算処理を終了した後に前記第2の演算処理を再開することを特徴とするフェイルセーフな電子制御装置。A fail-safe electronic control device applied to equipment operated by an operating device,
In order to drive and control the device, the same input signal is input from the operating device, and has a plurality of control units that mutually input and output output signals generated based on the input signal,
Each of the plurality of control units has an arithmetic processing unit,
The arithmetic processing unit executes a first arithmetic processing for checking the output signal in order to detect presence / absence of an abnormality of the arithmetic processing unit for each pulse period of a pulse signal having a constant period,
The first calculation process outputs an operation command signal for controlling driving of the device corresponding to the output signal from at least one control unit of the plurality of control units when no verification abnormality is detected in the verification, When a collation abnormality is detected in collation, the calculation processing unit includes a calculation process for prohibiting the operation of the device,
The arithmetic processing unit of at least one control unit among the plurality of control units executes a second arithmetic process other than the first arithmetic process, and performs the second arithmetic process while executing the second arithmetic process. Each time a pulse of a pulse signal is detected, the second calculation process is interrupted, the first calculation process is executed, and the second calculation process is resumed after the first calculation process is completed. A fail-safe electronic control device.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2011/079396 WO2013093999A1 (en) | 2011-12-19 | 2011-12-19 | Fail-safe electronic control device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2013093999A1 true JPWO2013093999A1 (en) | 2015-04-27 |
JP5788022B2 JP5788022B2 (en) | 2015-09-30 |
Family
ID=48667929
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013549977A Expired - Fee Related JP5788022B2 (en) | 2011-12-19 | 2011-12-19 | Fail-safe electronic control unit |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5788022B2 (en) |
WO (1) | WO2013093999A1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024051450A1 (en) * | 2022-09-08 | 2024-03-14 | 深圳市恒运昌真空技术股份有限公司 | Dual-processor device and control method therefor, and processor |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0327898A (en) * | 1989-06-22 | 1991-02-06 | Aida Eng Ltd | Switch input device of press |
JPH0772001A (en) * | 1991-12-28 | 1995-03-17 | Ishida Co Ltd | Combination weighing or counting apparatus |
JPH07146802A (en) * | 1993-11-24 | 1995-06-06 | Kyosan Electric Mfg Co Ltd | Railroad safety system |
JP2000076089A (en) * | 1998-09-01 | 2000-03-14 | Hitachi Ltd | Multiple system processor |
JP2007252175A (en) * | 2006-02-16 | 2007-09-27 | Matsushita Electric Ind Co Ltd | Capacitor device |
JP2008518298A (en) * | 2004-10-25 | 2008-05-29 | ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング | Method and apparatus for generating a signal in a computer system having a plurality of components |
JP2008299767A (en) * | 2007-06-04 | 2008-12-11 | Hitachi Ltd | Diagnostic device and diagnostic method |
JP2011238082A (en) * | 2010-05-12 | 2011-11-24 | Renesas Electronics Corp | Computer system |
-
2011
- 2011-12-19 JP JP2013549977A patent/JP5788022B2/en not_active Expired - Fee Related
- 2011-12-19 WO PCT/JP2011/079396 patent/WO2013093999A1/en active Application Filing
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0327898A (en) * | 1989-06-22 | 1991-02-06 | Aida Eng Ltd | Switch input device of press |
JPH0772001A (en) * | 1991-12-28 | 1995-03-17 | Ishida Co Ltd | Combination weighing or counting apparatus |
JPH07146802A (en) * | 1993-11-24 | 1995-06-06 | Kyosan Electric Mfg Co Ltd | Railroad safety system |
JP2000076089A (en) * | 1998-09-01 | 2000-03-14 | Hitachi Ltd | Multiple system processor |
JP2008518298A (en) * | 2004-10-25 | 2008-05-29 | ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング | Method and apparatus for generating a signal in a computer system having a plurality of components |
JP2007252175A (en) * | 2006-02-16 | 2007-09-27 | Matsushita Electric Ind Co Ltd | Capacitor device |
JP2008299767A (en) * | 2007-06-04 | 2008-12-11 | Hitachi Ltd | Diagnostic device and diagnostic method |
JP2011238082A (en) * | 2010-05-12 | 2011-11-24 | Renesas Electronics Corp | Computer system |
Also Published As
Publication number | Publication date |
---|---|
JP5788022B2 (en) | 2015-09-30 |
WO2013093999A1 (en) | 2013-06-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8436570B2 (en) | Motor driving system, motor controller, and safety function expander | |
JP5830952B2 (en) | Inverter device | |
JP5788022B2 (en) | Fail-safe electronic control unit | |
JPH02148206A (en) | Power unit | |
JP5182463B2 (en) | Projection apparatus and control method | |
JP6077614B2 (en) | Inverter control method | |
JP2007525760A (en) | Electronic circuit device for detecting a defective clock | |
JPH10207586A (en) | Power-off control system for computer | |
WO2014188764A1 (en) | Functional safety control device | |
JPWO2005080249A1 (en) | Elevator control device and elevator control method | |
CN112818322B (en) | Functional safety software concept for motor drives | |
JP2007244167A (en) | Power supply control unit and power supply control method | |
JP5360151B2 (en) | Motor drive system and control method thereof | |
JP2009142004A (en) | Motor controller and air conditioner using it | |
JP2011008493A (en) | System abnormality detection system by watchdog timer | |
JP2005312090A (en) | Motor drive device | |
JPS6389941A (en) | Monitor and control equipment for microprocessor applied equipment | |
JP5489880B2 (en) | Central processing unit, control system, and port setting method | |
JP4492102B2 (en) | Motor control device | |
JPH04359696A (en) | Inverter controller | |
JPH0581065A (en) | Self diagnostic method for programmable controller system | |
KR101410870B1 (en) | Structure for Power Supplying for Cluster System of Construction Heavy Machine | |
JPH04127214A (en) | Power unit control system | |
US20170269941A1 (en) | Method for forcibly resetting microcontroller | |
JP2011176898A (en) | Motor control apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150407 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150605 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150630 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150728 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5788022 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |