JPWO2013038892A1 - Esd保護デバイスおよびその製造方法 - Google Patents
Esd保護デバイスおよびその製造方法 Download PDFInfo
- Publication number
- JPWO2013038892A1 JPWO2013038892A1 JP2013533593A JP2013533593A JPWO2013038892A1 JP WO2013038892 A1 JPWO2013038892 A1 JP WO2013038892A1 JP 2013533593 A JP2013533593 A JP 2013533593A JP 2013533593 A JP2013533593 A JP 2013533593A JP WO2013038892 A1 JPWO2013038892 A1 JP WO2013038892A1
- Authority
- JP
- Japan
- Prior art keywords
- discharge
- protection device
- esd protection
- powder
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01T—SPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
- H01T1/00—Details of spark gaps
- H01T1/20—Means for starting arc or facilitating ignition of spark gap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01T—SPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
- H01T21/00—Apparatus or processes specially adapted for the manufacture or maintenance of spark gaps or sparking plugs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01T—SPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
- H01T4/00—Overvoltage arresters using spark gaps
- H01T4/10—Overvoltage arresters using spark gaps having a single gap or a plurality of gaps in parallel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01T—SPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
- H01T4/00—Overvoltage arresters using spark gaps
- H01T4/10—Overvoltage arresters using spark gaps having a single gap or a plurality of gaps in parallel
- H01T4/12—Overvoltage arresters using spark gaps having a single gap or a plurality of gaps in parallel hermetically sealed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Thermistors And Varistors (AREA)
- Conductive Materials (AREA)
Abstract
絶縁信頼性が高く、良好な放電特性を有する、ESD保護デバイスを提供する。
互いに対向するように配置された第1および第2の放電電極と、第1および第2の放電電極間に跨るように形成された放電補助電極と、第1および第2の放電電極ならびに放電補助電極を保持する絶縁体基材とを備える、ESD保護デバイスにおいて、放電補助電極が、炭化ケイ素からなる半導体膜(23)によって覆われた複数の金属粒子(24)の集合体から構成される。このような放電補助電極を得るため、炭化ケイ素からなる半導体粉末が金属粒子表面に固着された半導体複合化金属粉末を焼成することが行なわれるが、この半導体複合化金属粉末における半導体粉末の被覆量Q[重量%]と金属粉末の比表面積S[m2/g]との関係は、Q/S≧8となるように選ばれる。
互いに対向するように配置された第1および第2の放電電極と、第1および第2の放電電極間に跨るように形成された放電補助電極と、第1および第2の放電電極ならびに放電補助電極を保持する絶縁体基材とを備える、ESD保護デバイスにおいて、放電補助電極が、炭化ケイ素からなる半導体膜(23)によって覆われた複数の金属粒子(24)の集合体から構成される。このような放電補助電極を得るため、炭化ケイ素からなる半導体粉末が金属粒子表面に固着された半導体複合化金属粉末を焼成することが行なわれるが、この半導体複合化金属粉末における半導体粉末の被覆量Q[重量%]と金属粉末の比表面積S[m2/g]との関係は、Q/S≧8となるように選ばれる。
Description
この発明は、ESD(Electrostatic Discharge; 静電気放電)保護デバイスおよびその製造方法に関するもので、特に、ESD保護デバイスにおいて静電気放電を促進するために設けられる放電補助電極についての改良に関するものである。
この発明にとって興味ある過電圧保護素子が、たとえば特開2008−85284号公報(特許文献1)に記載されている。
特許文献1には、放電を促進するために設けられる放電補助電極となるべき過電圧保護素子材料として、非導体粉末(たとえば、炭化ケイ素:粒径1〜50μm)と、金属導体粉末(たとえば、銅:粒径0.01〜5μm)と、粘着剤(たとえば、ガラス粉末)とを含むものが記載されている。
また、特許文献1には、過電圧保護素子の製造方法として、所定の割合で非導体粉末と金属導体粉末と粘着剤とを均一に混合させて、材料ペーストを形成する工程と、基板上にその材料ペーストを印刷する工程と、その基板に焼成処理(温度:300〜1200℃)を施す工程とを含むものが記載されている。
しかしながら、特許文献1に記載の技術では、粘着剤としてのガラスが粉末として添加されるため、ガラス粉末の分散状態によっては、ガラス成分が不均一に存在することがあり、その結果、金属導体粉末と非導体粉末とが十分に結合されないおそれがある。そのため、特に高電圧のESDが生じた際、ショート不良が発生しやすいという課題がある。
上記のような課題を解決し得るものとして、たとえば国際公開第2009/098944号パンフレット(特許文献2)に記載されたものがある。
特許文献2には、放電補助電極として、無機材料(Al2O3等)によりコートされた導電材料(Cu粉末等)を分散させたものを用いることが記載されている。特許文献2に記載の技術によれば、特許文献1に記載の技術に比べて、導電材料の露出が少ないため、絶縁信頼性を高くすることができる。また、導電材料の含有量を増やしても、導電材料同士の短絡が生じにくいため、導電材料を増やすことによって、放電しやすくすることができ、それによって、ピーク電圧を下げることができる。
しかしながら、特許文献1に記載の技術についても、以下のような解決すべき課題がある。
特許文献2に記載の技術における、「無機材料によりコートされた導電材料」は、特許文献2の段落[0034]および[0094]ならびに図4に記載されているように、無機材料からなる微粒子を導電材料の表面にコートしたものにすぎない。したがって、導電材料の表面を完全に無機材料で覆うのは比較的困難であり、導電材料が露出してしまう可能性がある。そのため、絶縁信頼性に関しては、一層の改善が求められるところである。
そこで、この発明の目的は、上述したような問題を解決し得る、すなわち、絶縁信頼性が高く、また、良好な放電特性を有する、ESD保護デバイスおよびその製造方法を提供しようとすることである。
この発明は、互いに対向するように配置された第1および第2の放電電極と、第1および第2の放電電極間に跨るように形成された放電補助電極と、第1および第2の放電電極ならびに放電補助電極を保持する絶縁体基材とを備える、ESD保護デバイスにまず向けられるものであって、上述した技術的課題を解決するため、放電補助電極が、炭化ケイ素からなる半導体膜によって覆われた複数の金属粒子の集合体から構成されていることを特徴としている。
このように、放電補助電極を構成する金属粒子を炭化ケイ素からなる半導体膜によって覆うことにより、放電時の絶縁信頼性を高くすることができる。
炭化ケイ素に由来するSiO2が半導体膜の表面に存在すると、このSiO2がガラス状物質の網目形成成分として機能し、金属粒子同士を強固に結合させることができ、よって、ESD保護デバイスの信頼性を高めることができる。
金属粒子は、銅または銅を主成分とした銅系合金であることが好ましい。これによって、比較的安価にESD保護デバイスを提供することができる。また、銅は比較的高融点であるので、放電時の絶縁信頼性をより向上させることができる。融点が低いと放電時の熱で金属粒子が溶融して焼結し、ショートするおそれがあるからである。
この発明に係るESD保護デバイスにおいて、好ましくは、第1および第2の放電電極ならびに放電補助電極は、絶縁体基材の内部に配置され、絶縁体基材は、第1および第2の放電電極間のギャップを配置する空洞を有し、絶縁体基材の表面上に形成されかつ第1および第2の放電電極にそれぞれ電気的に接続される、第1および第2の外部端子電極をさらに備える。これによって、ESD保護デバイスの耐湿性を向上させることができる。
この発明は、また、ESD保護デバイスの製造方法にも向けられる。
この発明に係るESD保護デバイスの製造方法は、炭化ケイ素からなる半導体粉末が金属粒子表面に固着された半導体複合化金属粉末を用意する工程と、絶縁体基材を用意する工程と、上記半導体複合化金属粉末を含む未焼成の放電補助電極を絶縁体基材の表面または内部に形成する工程と、放電補助電極上において互いに対向するように配置される第1および第2の放電電極を絶縁体基材の表面または内部に形成する工程と、未焼成の放電補助電極を焼成する工程とを備え、半導体複合化金属粉末における半導体粉末の被覆量Q[重量%]と金属粉末の比表面積S[m2/g]との関係が、Q/S≧8であることを特徴としている。
上述の放電補助電極を形成する工程と第1および第2の放電電極を形成する工程とは、いずれが先に実施されてもよい。
この発明に係るESD保護デバイスの製造方法の好ましい実施形態において、絶縁体基材を用意する工程は、第1および第2のセラミックグリーンシートを含む複数のセラミックグリーンシートを用意する工程を含む。この場合、未焼成の放電補助電極を形成する工程ならびに第1および第2の放電電極を形成する工程は、第1のセラミックグリーンシート上において実施される。また、この好ましい実施形態では、第1および第2の放電電極間のギャップを覆うように焼失層を形成する工程と、第1のセラミックグリーンシート上に、未焼成の放電補助電極、第1および第2の放電電極ならびに焼失層を覆うように第2のセラミックグリーンシートを積層し、未焼成の絶縁体基材を得る工程と、絶縁体基材の表面上に、第1および第2の放電電極にそれぞれ電気的に接続される、第1および第2の外部端子電極を形成する工程とがさらに実施される。そして、焼成する工程において、セラミックグリーンシートを焼結させて絶縁体基材を得るとともに、焼失層を焼失させることが行なわれる。
この発明に係るESD保護デバイスによれば、放電補助電極が炭化ケイ素からなる半導体膜によって覆われた複数の金属粒子の集合体から構成されているので、繰り返して静電気を印加しても特性の劣化が生じにくく、放電時の絶縁信頼性を高くすることができる。また、金属粒子の含有量を増やしても、金属粒子同士の短絡が生じにくいため、金属粒子を増やすことによって、放電しやすくすることができ、それによって、ピーク電圧を下げることができる。したがって、この発明に係るESD保護デバイスは、半導体装置などの種々の機器または装置の保護のために広く用いることができる。
この発明に係るESD保護デバイスの製造方法によれば、放電補助電極を形成するため、炭化ケイ素からなる半導体粉末が所定の被覆量をもって金属粒子表面に固着された半導体複合化金属粉末を用いるだけで、焼成後の放電補助電極を、上述したような作用効果を奏し得る、炭化ケイ素からなる半導体膜によって覆われた複数の金属粒子の集合体から構成することが可能となる。
図1を参照して、この発明の第1の実施形態によるESD保護デバイス11について説明する。
ESD保護デバイス11は、絶縁体基材12を備えている。絶縁体基材12は、たとえば、ガラスセラミック等の低温焼結セラミック(LTCC)、窒化アルミニウム、アルミナ等の高温焼結セラミック(HTCC)、フェライト等の磁性体セラミックから構成される。絶縁体基材12は、少なくとも上層部13と下層部14とを含む積層構造を有している。
絶縁体基材12の内部であって、上層部13と下層部14との間には、所定のギャップGを隔てて互いに対向するように配置された第1および第2の放電電極16および17と、第1および第2の放電電極16および17間に跨るように形成された放電補助電極18とが設けられている。絶縁体基材12における上記ギャップGが位置する部分は、空洞19とされる。
絶縁体基材12の外表面上には、第1および第2の外部端子電極20および21が形成される。第1および第2の外部端子電極20および21は、それぞれ、前述した第1および第2の放電電極16および17に電気的に接続される。
このようなESD保護デバイス11において、放電補助電極18は、図2に示すように、炭化ケイ素からなる半導体膜23によってそれぞれ覆われた複数の金属粒子24の集合体から構成されている。このように、放電補助電極18を構成する金属粒子24が、炭化ケイ素からなる半導体膜23によって覆われていると、放電時の絶縁信頼性を高くすることができる。なお、金属粒子24には、絶縁信頼性を実質的に損なわない限り、半導体膜23によって覆われない部分がわずかに存在していてもよい。
金属粒子24を構成する金属として、好ましくは、銅または銅を主成分とした銅系合金が用いられるが、その他、銀、アルミニウム、モリブデン、タングステン等を用いることもできる。
ESD保護デバイス11は、たとえば、次にようにして製造される。
まず、絶縁体基材12となるべき複数のセラミックグリーンシートが用意される。複数のセラミックグリーンシートのうち、第1のセラミックグリーンシートは、絶縁体基材12のたとえば下層部14を形成するためのものであり、第2のセラミックグリーンシートは、同じく上層部13を形成するためのものである。
また、放電補助電極18を形成するため、炭化ケイ素からなる半導体粉末が金属粒子表面に固着された半導体複合化金属粉末が用意される。半導体複合化金属粉末は、たとえば、炭化ケイ素からなる半導体粉末と金属粉末とを所定の割合で調合し、メカノフュージョン法を適用することにより製造される。このとき、半導体粉末と金属粉末との調合割合は、得られた半導体複合化金属粉末における半導体粉末の被覆量Q[重量%]と金属粉末の比表面積S[m2/g]との関係が、Q/S≧8となるように選ばれる。
次に、第1のセラミックグリーンシート上に、上記半導体複合化金属粉末を含むペーストを用いて、放電補助電極18となるべき未焼成のペースト膜が所定のパターンをもって形成される。
次に、第1のセラミックグリーンシート上であって、上記未焼成の放電補助電極18としてのペースト膜上において所定のギャップGを隔てて互いに対向するように、第1および第2の放電電極16および17が形成される。放電電極16および17は、たとえば、導電性ペーストを付与することによって形成される。
次に、第1および第2の放電電極16および17間のギャップGを覆うように焼失層が形成される。焼失層は、後述する焼成工程において焼失して、前述した空洞19を絶縁体基材12の内部に残すためのものである。焼失層は、たとえば、樹脂ビーズを含むペーストによって形成される。
なお、上述した放電補助電極18、第1および第2の放電電極16および17ならびに焼失層をそれぞれ形成するために用いるペーストは、直接付与対象物上に付与されても、あるいは、転写法などを用いて付与されてもよい。
次に、第1のセラミックグリーンシート上に、未焼成の放電補助電極18、第1および第2の放電電極16および17ならびに焼失層を覆うように第2のセラミックグリーンシートが積層され、圧着される。これによって、未焼成の絶縁体基材12が得られる。
次に、未焼成の絶縁体基材12の表面上に、第1および第2の外部端子電極20および21が形成される。外部端子電極20および21は、たとえば、導電性ペーストを付与することによって形成される。
次に、焼成工程が実施される。焼成工程では、セラミックグリーンシートが焼結してなる絶縁体基材12が得られるとともに、放電電極16および17、放電補助電極18ならびに外部端子電極20および21が焼結する。
上述の焼成工程では、未焼成の放電補助電極18に含まれる半導体複合化金属粉末における金属粒子表面では、炭化ケイ素からなる半導体粉末が溶融し、図2に示すように、金属粒子24の表面を覆う炭化ケイ素からなる半導体膜23を生成する。
また、この焼成過程では、金属粒子24表面上の炭化ケイ素の一部が酸素と接触することにより、ガラス状物質の網目形成成分となり得るSiO2を生成し得る。このSiO2は、たとえ少量であっても、金属粒子24同士を強固に結合するように働く。よって、ESD保護デバイス11の信頼性を高めることができる。
この焼成工程では、また、焼失層が焼失し、空洞19が絶縁体基材12の内部に形成される。
以上のようにして、ESD保護デバイス11が完成される。
なお、金属粒子24を構成する金属として、銅または銅系合金が用いられ、放電補助電極18が絶縁体基材12と共焼成される場合には、絶縁体基材12はLTCCから構成されることが好ましい。
図3には、この発明の第2の実施形態によるESD保護デバイス11aが示されている。図3において、図1に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
図3に示したESD保護デバイス11aは、放電補助電極18と絶縁体基材12とが接する界面に沿って、たとえばAl2O3からなる保護層26が形成されていることを特徴としている。この構成は、特に、絶縁体基材12がLTCCや磁性体セラミックから構成される場合に有効である。すなわち、絶縁体基材12がLTCCから構成される場合、保護層26は、焼成工程において、絶縁体基材12側からのガラス成分が放電補助電極18内に拡散・浸透することによって、放電補助電極18の絶縁性が劣化することを防止するように作用する。また、絶縁体基材12が磁性体セラミックから構成される場合、保護層26は、ESD印加時に磁性体セラミックの材料が還元され、絶縁体基材12の絶縁性が劣化することを防止するように作用する。
この発明の範囲内において、さらに、以下のような変形例も可能である。
図示の実施形態では、放電電極16および17ならびに放電補助電極18が、絶縁体基材12の内部に配置されたが、絶縁体基材の外表面上に配置されてもよい。
また、放電電極16および17ならびに放電補助電極18が絶縁体基材12の内部に配置される場合であっても、空洞19は、必ずしも形成されていなくてもよい。
また、放電補助電極18には、炭化ケイ素からなる半導体膜によって覆われた金属粒子24の他に、炭化ケイ素などの半導体粉末やアルミナなどの絶縁体粉末を含んでいてもよい。
さらに、ESD保護デバイス11aは、その他の機能素子とともに基板に内蔵されていてもよい。
また、前述した製造方法では、放電電極16および17ならびに放電補助電極18を焼結させるための焼成と同時に、絶縁体基材12を焼結させるための焼成を実施したが、焼結したセラミックからなる絶縁体基材を予め用意し、この絶縁体基材上に、放電電極および放電補助電極を形成するようにしてもよい。
次に、この発明による効果を確認するために実施した実験例について説明する。
[実験例]
〈評価試料の作製〉
(1)セラミックグリーンシートの作製
セラミック材料として、Ba、Al、およびSiを主たる成分とする材料を用意した。そして、各材料を所定の組成になるよう調合し、800〜1000℃で仮焼した。得られた仮焼粉末をジルコニアボールミルで12時間粉砕し、セラミック粉末を得た。
〈評価試料の作製〉
(1)セラミックグリーンシートの作製
セラミック材料として、Ba、Al、およびSiを主たる成分とする材料を用意した。そして、各材料を所定の組成になるよう調合し、800〜1000℃で仮焼した。得られた仮焼粉末をジルコニアボールミルで12時間粉砕し、セラミック粉末を得た。
次に、このセラミック粉末に、トルエンおよびエキネンを含む有機溶剤を加え、これらを混合した後、さらに、バインダおよび可塑剤を加え、再びこれらを混合することにより、スラリーを得た。
次に、このスラリーをドクターブレード法により成形し、厚さ50μmのセラミックグリーンシートを作製した。ここで作製されたセラミックグリーンシートの1つが、図4ないし図8において、セラミックグリーンシート31として図示され、また、他の1つが、図7および図8において、セラミックグリーンシート36として図示されている。
(2)放電補助電極用ペーストの作製
素原料として、表1記載の半導体粉末、および表2記載の金属粉末を用意した。
素原料として、表1記載の半導体粉末、および表2記載の金属粉末を用意した。
表1および表2において、「平均粒子径」はレーザー回折式粒度分布法にて、「SSA」(比表面積)はBET法にて、「比重」は気相置換法にて、それぞれ測定した。
次いで、表3の「半導体粉末種」の欄に示す記号で示された表1記載の半導体粉末と表3の「金属粉末種」の欄に示す記号で示された表2記載の金属粉末とを表3の「重量組成」および「体積組成」の欄に示された割合で調合し、メカノフュージョン法にて、表3記載の半導体複合化金属粉末を得た。
表3において、この発明の範囲外の試料については、その試料番号に*を付している。
表3において、「比重」は気相置換法にて測定した。また、「半導体量/金属粉末のSSA」における「半導体量」は、金属粒子表面に固着された半導体粉末の被覆量を示すもので、ICP-AES法(誘導結合プラズマ発光分析)にて測定し、「金属粉末のSSA」はBET法にて測定した。
他方、重量平均分子量が5×104のエトセル樹脂と重量平均分子量が8×103のアルキッド樹脂とをターピネオールに溶解することによって、有機ビヒクルを得た。有機ビヒクル中において、エトセル樹脂の含有率を9.0重量%、アルキッド樹脂の含有率を4.5重量%、ターピネオールの含有率を86.5重量%とした。
次に、表1記載の半導体粉末、表2記載の金属粉末または表3記載の半導体複合化金属粉末と、上記有機ビヒクルとを、表4に示す数値の体積%となるように調合し、三本ロールにて分散処理し、放電補助電極用ペーストS−1〜S−26を得た。
表4において、この発明の範囲外の試料については、その試料番号に*を付している。
(3)放電電極用ペーストの作製
平均粒径1μmのCu粉末を40重量%と、平均粒径3μmのCu粉末を40重量%と、エチルセルロースをターピネオールに溶解して作製した有機ビヒクルを20重量%とを調合し、3本ロールにより混合することにより、放電電極用ペーストを作製した。
平均粒径1μmのCu粉末を40重量%と、平均粒径3μmのCu粉末を40重量%と、エチルセルロースをターピネオールに溶解して作製した有機ビヒクルを20重量%とを調合し、3本ロールにより混合することにより、放電電極用ペーストを作製した。
(4)焼失層用樹脂ビーズペーストの作製
焼成時に焼失して空洞となる焼失層を形成するために樹脂ビーズペーストを作製した。平均粒径1μmの架橋アクリル樹脂ビーズ38重量%と、エチルセルロースをジヒドロターピニルアセテートに溶解して作製した有機ビヒクル62重量%とを調合し、3本ロールにより混合することにより、焼失層用樹脂ビーズペーストを作製した。
焼成時に焼失して空洞となる焼失層を形成するために樹脂ビーズペーストを作製した。平均粒径1μmの架橋アクリル樹脂ビーズ38重量%と、エチルセルロースをジヒドロターピニルアセテートに溶解して作製した有機ビヒクル62重量%とを調合し、3本ロールにより混合することにより、焼失層用樹脂ビーズペーストを作製した。
(5)外部端子電極用ペーストの作製
平均粒径が約1μmのCu粉末を80重量%と、転移点620℃、軟化点720℃で平均粒径が約1μmのホウケイ酸アルカリ系ガラスフリットを5重量%と、エチルセルロースをターピネオールに溶解して作製した有機ビヒクルを15重量%とを調合し、3本ロールにより混合することにより、外部端子電極用ペーストを作製した。
平均粒径が約1μmのCu粉末を80重量%と、転移点620℃、軟化点720℃で平均粒径が約1μmのホウケイ酸アルカリ系ガラスフリットを5重量%と、エチルセルロースをターピネオールに溶解して作製した有機ビヒクルを15重量%とを調合し、3本ロールにより混合することにより、外部端子電極用ペーストを作製した。
(6)各ペーストの印刷
まず、図4に示すように、セラミックグリーンシート31の一方主面上に放電補助電極用ペーストを塗布することによって、150μm×100μmの寸法の未焼成の放電補助電極32を形成した。ここで、放電補助電極用ペーストとして、表4に示した種々の組成の放電補助電極用ペーストS−1〜S26のいずれかを、表5の「放電補助電極ペースト」の欄に示すように用いた。
まず、図4に示すように、セラミックグリーンシート31の一方主面上に放電補助電極用ペーストを塗布することによって、150μm×100μmの寸法の未焼成の放電補助電極32を形成した。ここで、放電補助電極用ペーストとして、表4に示した種々の組成の放電補助電極用ペーストS−1〜S26のいずれかを、表5の「放電補助電極ペースト」の欄に示すように用いた。
次いで、セラミックグリーンシート31の上記主面上であって、未焼成の放電補助電極32と一部重なるように、放電電極用ペーストを塗布することによって、図5に示すように、未焼成の第1および第2の放電電極33および34を形成した。未焼成の第1および第2の放電電極33および34は、未焼成の放電補助電極32の上において、20μmのギャップGを隔てて互いに対向するものであり、対向部の幅Wは100μmとした。図5には、その他の部分の寸法も表示されている。
次いで、図6に示すように、未焼成の第1および第2の放電電極33および34のギャップGを覆うようにして焼失層用樹脂ビーズペーストを塗布して、140μm×150μmの寸法の未焼成の焼失層35を形成した。
(7)積層・圧着
上記のように、未焼成の放電補助電極層32、未焼成の放電電極33および34ならびに未焼成の焼失層35を形成した第1のセラミックグリーンシート31の主面上に、図7に示すように、ペーストが塗布されていない第2のセラミックグリーンシート36を複数枚、積層・圧着し、未焼成の絶縁体基材37を得た。この絶縁体基材37は、焼成後の厚みが0.3mmになるようにした。
上記のように、未焼成の放電補助電極層32、未焼成の放電電極33および34ならびに未焼成の焼失層35を形成した第1のセラミックグリーンシート31の主面上に、図7に示すように、ペーストが塗布されていない第2のセラミックグリーンシート36を複数枚、積層・圧着し、未焼成の絶縁体基材37を得た。この絶縁体基材37は、焼成後の厚みが0.3mmになるようにした。
(8)カットおよび外部端子電極用ペーストの印刷
上記絶縁体基材37を、焼成後において1.0mm×0.5mmの平面寸法となるように、マイクロカッターにてカットした。なお、図5に示した寸法および図4ないし図7に示したセラミックグリーンシート31等の外形状は、このカット工程の後の段階でのものであると理解すべきである。
上記絶縁体基材37を、焼成後において1.0mm×0.5mmの平面寸法となるように、マイクロカッターにてカットした。なお、図5に示した寸法および図4ないし図7に示したセラミックグリーンシート31等の外形状は、このカット工程の後の段階でのものであると理解すべきである。
次いで、図8に示すように、絶縁体基材37の外表面上に外部端子電極用ペーストを塗布し、それによって、第1および第2の放電電極33および34とそれぞれ接続される未焼成の第1および第2の外部端子電極38および39を形成した。このようにして、未焼成のESD保護デバイス40を得た。
(9)焼成
上記未焼成のESD保護デバイス40を、N2/H2/H2Oを用いて雰囲気制御した焼成炉にて、980〜1000℃の範囲にある適当な最高温度で焼成し、図9に示すような空洞部41を有するESD保護デバイス42を得た。なお、焼成炉の雰囲気は、終始Cuが酸化しない酸素濃度に設定した。
上記未焼成のESD保護デバイス40を、N2/H2/H2Oを用いて雰囲気制御した焼成炉にて、980〜1000℃の範囲にある適当な最高温度で焼成し、図9に示すような空洞部41を有するESD保護デバイス42を得た。なお、焼成炉の雰囲気は、終始Cuが酸化しない酸素濃度に設定した。
〈特性評価〉
次に、上述のようにして作製した各試料に係るESD保護デバイスについて、以下の方法で、初期特性として初期ショート特性とピーク電圧特性、ならびに信頼性特性として繰返しピーク電圧特性と繰返しショート特性をそれぞれ評価した。
次に、上述のようにして作製した各試料に係るESD保護デバイスについて、以下の方法で、初期特性として初期ショート特性とピーク電圧特性、ならびに信頼性特性として繰返しピーク電圧特性と繰返しショート特性をそれぞれ評価した。
(1)初期ショート特性
各試料に係るESD保護デバイスの外部端子電極間に50Vの直流電圧を印加して、絶縁抵抗を測定した。108Ω以上の絶縁抵抗を示したものを初期ショート特性が良好であると判定し、表5の「初期ショート」の欄に「○」と表示し、108Ω未満の絶縁抵抗を示したものを初期ショート特性が不良であると判定し、同欄に「×」と表示した。
各試料に係るESD保護デバイスの外部端子電極間に50Vの直流電圧を印加して、絶縁抵抗を測定した。108Ω以上の絶縁抵抗を示したものを初期ショート特性が良好であると判定し、表5の「初期ショート」の欄に「○」と表示し、108Ω未満の絶縁抵抗を示したものを初期ショート特性が不良であると判定し、同欄に「×」と表示した。
なお、初期ショート特性が不良と判定されたESD保護デバイスについては、実用に供し得ないと判定し、以降の特性評価(ピーク電圧特性、繰返しピーク電圧特性、繰返しショート特性)を実施しなかった。
(2)ピーク電圧特性
静電気試験ガンを用いて、各試料に係るESD保護デバイスに8kVの静電気を印加した。その際に、オシロスコープで測定される電圧をピーク電圧と定義し、ピーク電圧が500V未満のものをピーク電圧特性が良好であると判定し、表5の「ピーク電圧」の欄に「○」と表示し、ピーク電圧が500V以上のものをピーク電圧特性が不良であると判定し、同欄に「×」と表示した。
静電気試験ガンを用いて、各試料に係るESD保護デバイスに8kVの静電気を印加した。その際に、オシロスコープで測定される電圧をピーク電圧と定義し、ピーク電圧が500V未満のものをピーク電圧特性が良好であると判定し、表5の「ピーク電圧」の欄に「○」と表示し、ピーク電圧が500V以上のものをピーク電圧特性が不良であると判定し、同欄に「×」と表示した。
(3)繰返しピーク電圧特性
上記ピーク電圧特性の評価の場合と同様の装置を用い、各試料に係るESD保護デバイスに8kVの静電気を100回印加した。100回印加した後、再度、8kVの静電気を印加してピーク電圧を測定し、ピーク電圧が500V未満のものを繰返しピーク電圧特性が良好であると判定し、表5の「繰返しピーク電圧」の欄に「○」と表示し、ピーク電圧が500V以上のものを繰返しピーク電圧特性が不良であると判定し、同欄に「×」と表示した。
上記ピーク電圧特性の評価の場合と同様の装置を用い、各試料に係るESD保護デバイスに8kVの静電気を100回印加した。100回印加した後、再度、8kVの静電気を印加してピーク電圧を測定し、ピーク電圧が500V未満のものを繰返しピーク電圧特性が良好であると判定し、表5の「繰返しピーク電圧」の欄に「○」と表示し、ピーク電圧が500V以上のものを繰返しピーク電圧特性が不良であると判定し、同欄に「×」と表示した。
(4)繰返しショート特性
上記ピーク電圧特性および繰返しピーク電圧特性の評価の場合と同様の装置を用い、各試料に係るESD保護デバイスに8kVの静電気を100回印加した。印加毎に各試料の絶縁抵抗を測定し、1度も106Ω未満の抵抗値が測定されなかったものを繰返しショート特性が良好であると判定し、表5の「繰返しショート」の欄に「○」と表示し、1度でも106Ω未満の抵抗値が測定されたものを繰返しショート特性が不良であると判定し、同欄に「×」と表示した。
上記ピーク電圧特性および繰返しピーク電圧特性の評価の場合と同様の装置を用い、各試料に係るESD保護デバイスに8kVの静電気を100回印加した。印加毎に各試料の絶縁抵抗を測定し、1度も106Ω未満の抵抗値が測定されなかったものを繰返しショート特性が良好であると判定し、表5の「繰返しショート」の欄に「○」と表示し、1度でも106Ω未満の抵抗値が測定されたものを繰返しショート特性が不良であると判定し、同欄に「×」と表示した。
(5)総合評価
上記初期ショート特性、ピーク電圧特性、繰返しピーク電圧特性および繰返しショート特性の各評価において、すべて良好と判定されたものを実用に供し得ると判定し、表5の「総合評価」の欄に「○」と表示し、少なくとも1つの特性(ここでは、初期ショート特性)において不良と判定されたものを実用に供し得ないと判定し、表5の「総合評価」の欄に「×」と表示した。
上記初期ショート特性、ピーク電圧特性、繰返しピーク電圧特性および繰返しショート特性の各評価において、すべて良好と判定されたものを実用に供し得ると判定し、表5の「総合評価」の欄に「○」と表示し、少なくとも1つの特性(ここでは、初期ショート特性)において不良と判定されたものを実用に供し得ないと判定し、表5の「総合評価」の欄に「×」と表示した。
表5において、この発明の範囲外の試料については、その試料番号に*を付している。
この発明の範囲内の試料3〜5、10、および15のESD保護デバイスは、優れた初期特性(初期ショート特性、ピーク電圧特性)と優れた信頼性特性(繰返しピーク電圧特性、繰返しショート特性)を有していた。これら試料について、放電補助電極部のSEM観察を行なったところ、Cu粉末同士がSiO2からなる薄いガラス状物質によって結合された状態であった。
これらに対して、この発明の範囲外の試料1、2、6〜9、11〜14、および16のESD保護デバイスは、初期ショート特性が不良であった。これら試料について、放電補助電極部のSEM観察を行なったところ、Cu粉末同士が粒成長した状態であった。初期ショート特性が不良になったのは、試料1、2、6〜9、および11〜14については、表3の「半導体量/金属粉末のSSA」が8未満であり、Cu粉末の単位表面当りに被覆している炭化ケイ素粉末量が少ないために、露出しているCu粉末表面が多くなり、その露出面同士が焼結したことが原因と推察される。また、試料16については、半導体粉末として、表1に示した平均粒子径が500nmと大きい半導体粉末H−2を用いたために、露出しているCu粉末表面が多くなり、その露出面同士が焼結したことが原因と推察される。
また、この発明の範囲外の試料17〜26のESD保護デバイスについても、初期ショート特性が不良であった。これら試料について、放電補助電極部のSEM観察を行なったところ、Cu粉末同士が粒成長した箇所と、ガラス状物質が偏析した箇所とが確認された。初期ショート特性が不良になったのは、炭化ケイ素粉末がCu粉末表面に固着された半導体複合化金属粉末を用いず、炭化ケイ素粉末とCu粉末とを複合化しない状態で用いたため、露出しているCu粉末表面が多く、その露出面同士が焼結したことが原因と推察される。
以上の実験例からわかるように、この発明によれば、安定した特性を備え、繰り返して静電気を印加しても特性の劣化が生じにくいESD保護デバイスを得ることができる。したがって、この発明は、半導体装置などをはじめとする種々の機器、装置の保護のために用いられるESD保護デバイスの分野に広く適用することが可能である。
11,11a,42 ESD保護デバイス
12 絶縁体基材
16,17 放電電極
18 放電補助電極
19,41 空洞
20,21 外部端子電極
23 半導体膜
24 金属粒子
31,36 セラミックグリーンシート
32 未焼成の放電補助電極
33,34 未焼成の放電電極
35 未焼成の焼失層
37 未焼成の絶縁体基材
38,39 未焼成の外部端子電極
40 未焼成のESD保護デバイス
G ギャップ
12 絶縁体基材
16,17 放電電極
18 放電補助電極
19,41 空洞
20,21 外部端子電極
23 半導体膜
24 金属粒子
31,36 セラミックグリーンシート
32 未焼成の放電補助電極
33,34 未焼成の放電電極
35 未焼成の焼失層
37 未焼成の絶縁体基材
38,39 未焼成の外部端子電極
40 未焼成のESD保護デバイス
G ギャップ
しかしながら、特許文献2に記載の技術についても、以下のような解決すべき課題がある。
Claims (6)
- 互いに対向するように配置された第1および第2の放電電極と、
前記第1および第2の放電電極間に跨るように形成された放電補助電極と、
前記第1および第2の放電電極ならびに前記放電補助電極を保持する絶縁体基材と
を備え、
前記放電補助電極は、炭化ケイ素からなる半導体膜によって覆われた複数の金属粒子の集合体から構成されている、
ESD保護デバイス。 - 前記半導体膜の表面にSiO2が存在する、請求項1に記載のESD保護デバイス。
- 前記金属粒子は、銅または銅を主成分とした銅系合金である、請求項1または2に記載のESD保護デバイス。
- 前記第1および第2の放電電極ならびに前記放電補助電極は、前記絶縁体基材の内部に配置され、前記絶縁体基材は、前記第1および第2の放電電極間のギャップを配置する空洞を有し、前記絶縁体基材の表面上に形成されかつ前記第1および第2の放電電極にそれぞれ電気的に接続される、第1および第2の外部端子電極をさらに備える、請求項1ないし3のいずれかに記載のESD保護デバイス。
- 炭化ケイ素からなる半導体粉末が金属粒子表面に固着された半導体複合化金属粉末を用意する工程と、
絶縁体基材を用意する工程と、
前記半導体複合化金属粉末を含む未焼成の放電補助電極を前記絶縁体基材の表面または内部に形成する工程と、
前記放電補助電極上において互いに対向するように配置される第1および第2の放電電極を前記絶縁体基材の表面または内部に形成する工程と、
前記未焼成の放電補助電極を焼成する工程と
を備え、
前記半導体複合化金属粉末における前記半導体粉末のコート量Q[重量%]と前記金属粉末の比表面積S[m2/g]との関係が、Q/S≧8である、
ESD保護デバイスの製造方法。 - 前記絶縁体基材を用意する工程は、第1および第2のセラミックグリーンシートを含む複数のセラミックグリーンシートを用意する工程を含み、
前記未焼成の放電補助電極を形成する工程ならびに前記第1および第2の放電電極を形成する工程は、前記第1のセラミックグリーンシート上において実施され、
前記第1および第2の放電電極間のギャップを覆うように焼失層を形成する工程と、
前記第1のセラミックグリーンシート上に、前記未焼成の放電補助電極、前記第1および第2の放電電極ならびに前記焼失層を覆うように前記第2のセラミックグリーンシートを積層し、未焼成の前記絶縁体基材を得る工程と、
前記絶縁体基材の表面上に、前記第1および第2の放電電極にそれぞれ電気的に接続される、第1および第2の外部端子電極を形成する工程と
をさらに備え、
前記焼成する工程は、前記セラミックグリーンシートを焼結させて前記絶縁体基材を得る工程および前記焼失層を焼失させる工程を含む、
請求項5に記載のESD保護デバイスの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013533593A JP5713112B2 (ja) | 2011-09-14 | 2012-08-26 | Esd保護デバイスおよびその製造方法 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011200089 | 2011-09-14 | ||
JP2011200089 | 2011-09-14 | ||
PCT/JP2012/071518 WO2013038892A1 (ja) | 2011-09-14 | 2012-08-26 | Esd保護デバイスおよびその製造方法 |
JP2013533593A JP5713112B2 (ja) | 2011-09-14 | 2012-08-26 | Esd保護デバイスおよびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2013038892A1 true JPWO2013038892A1 (ja) | 2015-03-26 |
JP5713112B2 JP5713112B2 (ja) | 2015-05-07 |
Family
ID=47883126
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013533593A Active JP5713112B2 (ja) | 2011-09-14 | 2012-08-26 | Esd保護デバイスおよびその製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9117834B2 (ja) |
JP (1) | JP5713112B2 (ja) |
KR (1) | KR101540388B1 (ja) |
CN (1) | CN103797669B (ja) |
WO (1) | WO2013038892A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5796677B2 (ja) * | 2012-03-28 | 2015-10-21 | 株式会社村田製作所 | Esd保護装置 |
WO2019005159A1 (en) * | 2017-06-30 | 2019-01-03 | Intel Corporation | METAL-INSULATION TRANSITION DEVICES FOR PROTECTION AGAINST ELECTROSTATIC DISCHARGE |
TWI790003B (zh) * | 2021-11-18 | 2023-01-11 | 佳邦科技股份有限公司 | 過電壓保護元件 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009098944A1 (ja) * | 2008-02-05 | 2009-08-13 | Murata Manufacturing Co., Ltd. | Esd保護デバイス |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003297524A (ja) * | 2002-03-29 | 2003-10-17 | Mitsubishi Materials Corp | サージアブソーバ及びその製造方法 |
CN100559919C (zh) * | 2005-12-30 | 2009-11-11 | 上海长园维安电子线路保护股份有限公司 | 贴片式高分子基esd防护器件的制造方法 |
TW200816232A (en) | 2006-09-28 | 2008-04-01 | Inpaq Technology Co Ltd | Material of an over voltage protection device, over voltage protection device and manufacturing method thereof |
CN101183576A (zh) * | 2007-12-13 | 2008-05-21 | 上海维安热电材料股份有限公司 | 具有过流和esd双重防护的插件型热敏元件及其制造方法 |
WO2010067503A1 (ja) * | 2008-12-10 | 2010-06-17 | 株式会社 村田製作所 | Esd保護デバイス |
CN102576586B (zh) * | 2009-09-30 | 2015-06-03 | 株式会社村田制作所 | Esd保护器件及其制造方法 |
-
2012
- 2012-08-26 JP JP2013533593A patent/JP5713112B2/ja active Active
- 2012-08-26 CN CN201280044289.6A patent/CN103797669B/zh active Active
- 2012-08-26 KR KR1020147006596A patent/KR101540388B1/ko active IP Right Grant
- 2012-08-26 WO PCT/JP2012/071518 patent/WO2013038892A1/ja active Application Filing
-
2014
- 2014-03-13 US US14/208,331 patent/US9117834B2/en active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009098944A1 (ja) * | 2008-02-05 | 2009-08-13 | Murata Manufacturing Co., Ltd. | Esd保護デバイス |
Also Published As
Publication number | Publication date |
---|---|
WO2013038892A1 (ja) | 2013-03-21 |
JP5713112B2 (ja) | 2015-05-07 |
US20140191360A1 (en) | 2014-07-10 |
CN103797669B (zh) | 2016-08-17 |
CN103797669A (zh) | 2014-05-14 |
US9117834B2 (en) | 2015-08-25 |
KR101540388B1 (ko) | 2015-07-29 |
KR20140046072A (ko) | 2014-04-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101392455B1 (ko) | Esd 보호 디바이스 및 그 제조 방법 | |
KR101593078B1 (ko) | Esd 보호 디바이스 및 그 제조방법 | |
JP5637314B2 (ja) | Esd保護デバイスおよびその製造方法 | |
CN102484355B (zh) | Esd保护器件及其制造方法 | |
JP2006310760A (ja) | 積層セラミック電子部品及びその製造方法 | |
JP5811268B2 (ja) | Esd保護デバイスおよびその製造方法 | |
JP5713112B2 (ja) | Esd保護デバイスおよびその製造方法 | |
JP5716835B2 (ja) | Esd保護デバイスおよびその製造方法 | |
JP6394836B2 (ja) | Esd保護デバイスおよびその製造方法 | |
JP5783320B2 (ja) | Esd保護デバイス |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150210 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150223 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5713112 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |