JPWO2012127632A1 - 通信制御装置、通信制御方法および通信制御回路 - Google Patents
通信制御装置、通信制御方法および通信制御回路 Download PDFInfo
- Publication number
- JPWO2012127632A1 JPWO2012127632A1 JP2013505702A JP2013505702A JPWO2012127632A1 JP WO2012127632 A1 JPWO2012127632 A1 JP WO2012127632A1 JP 2013505702 A JP2013505702 A JP 2013505702A JP 2013505702 A JP2013505702 A JP 2013505702A JP WO2012127632 A1 JPWO2012127632 A1 JP WO2012127632A1
- Authority
- JP
- Japan
- Prior art keywords
- state
- unit
- communication control
- data
- power saving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
- G06F1/3215—Monitoring of peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
- G06F1/3253—Power saving in bus
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Communication Control (AREA)
- Power Sources (AREA)
- Information Transfer Systems (AREA)
Abstract
通信制御回路(20)は、他の通信制御回路へデータを送信するSerDes(21、22)を有する。また、通信制御回路(20)は、SerDes(21、22)がこれから送信するデータ量を監視し、監視したデータ量に応じて、SerDes(22)の状態を電力の消費が少ない状態である省電力状態に遷移させるか否かを判別する。そして、通信制御回路(20)は、SerDes(22)の状態を省電力状態に遷移させると判別した場合には、SerDes(22)の状態を省電力状態に遷移するように制御する。
Description
本発明は、通信制御装置、通信制御方法および通信制御回路に関する。
従来、伝送経路を介して1ビット幅のデータを送信するシリアル伝送技術において、データを送信するビット速度を高速化した高速シリアル伝送技術が知られている。また、このような高速シリアル伝送技術を用いてデータ通信を行うLSI(Large Scale Integration)が知られている。
このようなLSIは、高速シリアル伝送技術を用いてデータを送受信する回路であるIO(Input Output)マクロを有する。しかし、高速シリアル伝送技術のIOマクロは、GHz単位の高周波数で動作するので、LSIの消費電力を増大させてしまう。
このような消費電力の増大を抑えるため、送受信したデータ量を所定の時間間隔ごとに計数し、計数したデータ量に応じて伝送経路であるバスの帯域を制御することで、電力の消費を抑える技術が知られている。
例えば、このような技術が適用されたLSIは、伝送経路を介して送受信したデータ量を所定の時間間隔ごとに計数し、計数したデータ量が所定の閾値以下であるか否かを判別する。そして、LSIは、計数したデータ量が所定の閾値以下であると判別した場合には、IOマクロの動作を抑止することで、伝送経路の状態を電力の消費が少ない省電力状態に遷移させる。
しかし、送受信したデータ量に応じて伝送経路の状態を制御する技術では、現在送受信している最中のデータ量ではなく、過去に送受信したデータ量に応じて伝送経路の状態を制御する。このため、過去に送受信したデータ量に対して、現在又は将来送受信するデータ量が大きく増減する場合は、送受信したデータ量を再度計数するまでの間、適切に電力の消費を抑えることができないという問題があった。
例えば、LSIは、送受信したデータ量を計数し、計数したデータ量が所定の閾値よりも多い場合には、伝送経路の状態を省電力状態に遷移させず、データの送受信を継続する。しかし、LSIは、その後送信されるデータ量が所定の閾値以下である場合であっても、計数したデータ量が所定の閾値より少ないと判別するまでは、そのままデータの送受信を行ってしまう。この結果、LSIは、送受信するデータ量が所定の閾値以下であるにもかかわらず、伝送経路の状態を省電力状態に遷移させないので、電力の消費を抑えることができない。
また、伝送経路は、省電力状態から通常の動作状態へ遷移するには、ある程度時間を要する。しかし、LSIは、過去に送受信したデータ量に応じて伝送経路の状態を制御する。このため、LSIは、伝送経路が省電力状態である場合に送信するデータが生成されても、新たに送信するデータがIOマクロに到着してから伝送経路の状態を通常の動作状態へ遷移させるので、データの送信時に要する遅延時間を増加させてしまう。
なお、高性能のサーバやスーパーコンピュータ等が有するLSIは、データの転送性能を向上させるため、複数の伝送経路を介してデータの送受信を行うマルチリンク方式を用いて他のLSIとデータの送受信を行う場合がある。しかし、このようなマルチリンク方式を用いてデータを送受信するLSIも、過去に送受信したデータ量に応じて各伝送経路の状態を制御した場合には、今後送受信するデータ量が急に増えた際に、適切に電力の消費を抑えることができない。
また、図7は、伝送経路ごとに省電力状態に遷移させる技術を説明するための図である。図7に示す例では、LSIは、2つの伝送経路BUS−AとBUS−Bとを有する。また、図7に示すLTSSM(Link Training Status State Machine)とは、各伝送経路の状態を示しており、「L0」とは、通常の動作状態を示すものとし、「L0s」とは、省電力状態であることを示すものとする。
このようなLSIは、各伝送経路が送受信したデータ量を所定の時間間隔ごとに計数し、計数されたデータ量が「0」である伝送経路の状態を省電力状態に遷移させる。しかし、このようなLSIは、1つの伝送経路で送受信可能な数のデータを、両方の伝送経路を用いて送受信した場合には、図7中αに示す範囲において、両方の伝送経路を「L0」状態にしてしまう。この結果、LSIは、図7中αに示す範囲において、無駄な電力を消費してしまう。
開示の技術は、一つの側面では、送受信するデータ量が増減する場合においても、適切に電力の消費を抑えることができる。
開示の技術は、一つの側面では、他の通信制御装置へデータを送信する送信回路を有する通信制御装置である。また、通信制御装置は、送信回路がこれから送信するデータ量を監視し、監視したデータ量に応じて、送信回路の状態を電力の消費が少ない状態である省電力状態に遷移させるか否かを判別する。そして、通信制御装置は、送信回路の状態を省電力状態に遷移させると判別した場合には、送信回路の状態を省電力状態に遷移するように送信回路を制御する。
一つの側面では、送受信するデータ量が増減する場合においても、適切に電力の消費を抑えることができる。
以下に添付図面を参照して本願に係る通信制御装置、通信制御方法および通信制御回路について説明する。
以下の実施例1では、図を用いて、通信制御装置を有するLSI(Large Scale Integration)の一例を説明する。図1は、実施例1に係るLSIを説明するための図である。なお、LSI1は、少なくとも、マルチリンク方式を用いて、他のLSIにデータを送信するLSIである。
図1に示すように、LSI1は、通信制御回路2を有する。また、通信制御回路2は、複数のSerDes(Serializer/Deserializer)3〜6を有し、各SerDes3〜6を用いて、LSI7との間でデータの送受信を行う。なお、図1に示す例では、LSI1は、4つの伝送経路を介してデータの送受信を行っているが、実施例はこれに限定されるものではなく、任意の数の伝送経路を介してデータの送受信を行ってよい。
また、LSI7は、通信制御回路8を有する。また、通信制御回路8は、複数のSerDes9〜12を有し、各SerDes9〜12を用いて、LSI1との間でデータの送受信を行う。なお、LSI7は、LSI1と同様の構成を有するものとし、以下の説明を省略する。
例えば、LSI1は、LSI7と処理を並列で実行する情報処理装置であり、自装置が実行する処理によって算出した値をLSI7に通知するため、算出した値を格納したパケットを生成し、生成したパケットを各SerDes3〜6を介してLSI7へ送信する。また、LSI1は、LSI7が有するSerDes9〜12からパケットを受信した場合には、受信したパケットに格納された値を取得し、取得した値を用いて処理を実行する。
SerDes3は、LSI7が有するSerDes9へパケットを送信する送信部である。具体的には、SerDes3は、送信するパケットを取得した場合には、取得したパケットをシリアルデータに変換し、変換したシリアルデータをLSI7が有するSerDes9へ送信する。
また、SerDes3は、LSI7が有するSerDes9から送信されたシリアルデータを受信した場合には、受信したシリアルデータをパラレルデータに変換する。そして、LSI1は、図示を省略した各種情報処理を実行するユニットや回路等に変換後のパラレルデータを送信する。
また、SerDes3は、LTSSM(Link Training Status State Machine)を有し、LTSSが後述する省電力状態に遷移する旨の通知を取得した場合には、パケットの送信および受信を停止し、電力の消費を抑える省電力状態に遷移する。また、SerDes3は、省電力状態である際に、LTSSMが通常の動作状態に遷移する旨の通知を取得した場合には、パケットの送信および受信を行える状態へと遷移する。なお、他のSerDes4〜6、9〜12は、SerDes3と同様の処理を実行するものとし、以下の説明を省略する。
次に、図2を用いて、上述した通信制御回路2と同様の処理を実行する通信制御回路20について説明する。図2は、実施例1に係る通信制御回路を説明するための図である。なお、以下に説明する通信制御回路20は、2つの伝送経路を用いてパケットの送受信を行うものとする。
図2に示す例では、通信制御回路20は、SerDes21、22、DMA(Direct Memory Access)コントローラ23、24、複数のキュー25、26、プライオリティ回路27、経路選択回路28、パワーマネージャ30を有する。
なお、図2に示す例では、通信制御回路20が有するSerDes21、22は、SerDes3と同様の処理を実行するものとし、以下の説明を省略する。
次に、通信制御回路20が有する各部23〜28、30が実行する処理について説明する。まず、DMAコントローラ23は、送信対象となるデータを受信した場合には、受信したデータを格納したパケットを生成する。
具体的には、DMAコントローラ23は、上述した各種情報処理を実行するユニットや回路等から送信対象となるデータを受信した場合には、受信したデータを格納したパケットを生成する。そして、DMAコントローラ23は、生成したパケットをキュー25に送信する。なお、DMAコントローラ23は、任意のプロトコルに対応したパケットを生成することができる。
DMAコントローラ24は、DMAコントローラ23と同様に、送信対象となるデータを受信した場合には、受信したデータを格納したパケットを生成する。そして、各DMAコントローラ24は、生成したパケットをそれぞれキュー26に送信する。つまり、DMAコントローラ23は、生成したパケットをキュー25に送信し、DMAコントローラ24は、生成したパケットをキュー26に送信する。
キュー25は、送信されるパケットが生成された場合には、生成されたパケットを一時的に記憶するバッファである。具体的には、キュー25は、DMAコントローラ23によって生成されたパケットを受信する。そして、キュー25は、受信したパケットを一時的に記憶する。
また、キュー25は、自装置が一時的に記憶しているパケットの数、つまり、自装置が記憶するエントリ数を示す信号をパワーマネージャ30に送信する。そして、キュー25は、後述するプライオリティ回路27からパケットを送信する旨の通知を受け付けた場合には、自装置が記憶するパケットのうち、一番最初に受信したパケットを、経路選択回路28に送出する。
キュー26は、キュー25と同様に、各DMAコントローラ24によって生成されたパケットを受信した場合には、受信したパケットを一時的に記憶する。そして、キュー25、26は、後述するプライオリティ回路27からパケットを送信する旨の通知を受け付けた場合には、自装置が記憶するパケットのうち、一番最初に受信したパケットを、経路選択回路28に送出する。また、キュー26は、自装置が記憶するエントリ数を示す信号をパワーマネージャ30に送信する。
プライオリティ回路27は、キュー25、26が記憶するパケットを送信する順序を決定する。具体的には、通常のパケット発行処理を実行するプライオリティ回路27は、各キュー25、26が記憶するパケットであって、各キュー25、26が一番最初に記憶したパケットの中から次に発行するパケットを選択する。
なお、プライオリティ回路27が各キュー25、26に記憶されたパケットのうち次に送信するパケットを決定する方法としては、ラウンドロビン方式で各キュー25、26を交互に選択し、選択したキューが一番最初に記憶したパケットを選択してもよい。また、プライオリティ回路27は、LRU(Least Recently Used)方式を用いて、記憶するパケットを選択された回数が最も少ないキューが一番最初に記憶したパケットを選択しても良い。つまり、プライオリティ回路27は、キューを選択する際に任意の方法を用いることができる。
また、プライオリティ回路27は、各SerDes21、22の動作を確認し、通常の動作状態であるSerDesであって、パケットの送信中ではないSerDesを判別する。そして、プライオリティ回路27は、通常の動作状態であるSerDesであって、パケットの送信中ではないSerDesを判別した場合には、判別したSerDesを示す通知を経路選択回路28に送信する。また、プライオリティ回路27は、選択したパケットを記憶するキューにパケットを送信する旨の通知を送信する。
以下、プライオリティ回路27が実行する処理の例について説明する。まず、各SerDes21、22が通常の動作状態であり、次に送信するパケットをキュー25が記憶している際にプライオリティ回路27が実行する処理の例について説明する。
例えば、通常のパケット発行処理を実行するプライオリティ回路27は、各キュー25、26が記憶するパケットのうち、キュー25が一番最初に記憶したパケットを発行するパケットとして選択する。また、プライオリティ回路27は、各SerDes21、22の動作状態を確認し、各SerDes21、22が通常の動作状態であり、かつ、SerDes21がパケットの送信中ではないと判別する。このような場合には、プライオリティ回路27は、キュー25にパケットを送信する旨の通知を送信するとともに、経路選択回路28に対してSerDes21を示す通知を送信する。
すると、キュー25は、自装置が記憶するパケットのうち一番最初に記憶したパケットを経路選択回路28に送出する。また、経路選択回路28は、後述するように、プライオリティ回路27からSerDes21を示す通知を取得した場合には、各キュー25、26から送出されたパケットをSerDes21へと伝達する。このため、SerDes21は、キュー25が送出したパケットを適切に取得し、取得したパケットを他のLSIへと送信することができる。
次に、SerDes22が省電力状態に遷移しており、次に送信すべきパケットをキュー26が記憶している際にプライオリティ回路27が実行する処理の例について説明する。
このような場合には、プライオリティ回路27は、キュー26に記憶されたパケットを次に送信するパケットとして選択する。また、プライオリティ回路27は、通常の動作状態であるSerDes21がパケットの送信中であるか否かを判別する。そして、プライオリティ回路27は、通常の動作状態であるSerDes21がパケットの送信中ではないと判別した場合には、SerDes21を示す通知を経路選択回路28に送信する。また、プライオリティ回路27は、パケットを送信する旨の通知をキュー26に送信する。
すると、キュー26は、自装置が記憶するパケットのうち一番最初に記憶されたパケットを経路選択回路28に送出する。また、経路選択回路28は、後述するように、プライオリティ回路27からSerDes21を示す通知を取得した場合には、各キュー25、26から送出されたパケットをSerDes21へと伝達する。このため、SerDes21は、キュー26が送出したパケットを適切に取得し、取得したパケットを他のLSIへと送信することができる。
経路選択回路28は、各キュー25〜26が送出したパケットを各SerDes21、22のいずれかに伝達する回路である。具体的には、経路選択回路28は、プライオリティ回路27からいずれかのSerDesを示す通知を取得した場合には、各キュー25、26が送出したパケットを通知が示すSerDesへと伝達する。また、経路選択回路28は、後述するパワーマネージャ30からいずれかのSerDesを示すディスエーブル信号を受信した場合には、受信したディスエーブル信号が示すSerDesと各キュー25、26との接続を遮断する。
例えば、経路選択回路28は、プライオリティ回路27からSerDes21を示す通知を取得した場合には、キュー25、26が送信したパケットをSerDes21へと伝達する。また、経路選択回路28は、プライオリティ回路27からSerDes22を示す通知を取得した場合には、キュー25、26が送信したパケットをSerDes22へ伝達する。
このように、プライオリティ回路27および経路選択回路28は、各SerDes21、22の動作状態に応じて、各キュー25、26が記憶するパケットを各SerDes21、22に分散させる。この結果、LSI1は、他のLSIとの通信に用いる複数の伝送経路の使用率を向上させることができる。結果として、LSI1は、通信性能を向上させることができる。
また、例えば、経路選択回路28は、パワーマネージャ30からSerDes21を示すディスエーブル信号を受信した場合には、各キュー25、26とSerDes21との接続を遮断する。また、例えば、経路選択回路28は、パワーマネージャ30からSerDes22を示すディスエーブル信号を受信した場合には、各キュー25、26とSerDes22との接続を遮断する。
ここで、経路選択回路28がパワーマネージャ30から通知されたディスエーブル信号が示すSerDesと各キュー25、26との接続を遮断する方法としては、任意の方法を用いることができる。
例えば、経路選択回路28は、キュー25、26とSerDes21との間にFET(Field-Effect Transistor)を有する。そして、経路選択回路28は、SerDes21を示すディスエーブル信号を用いて、FETを制御し、キュー25、26とSerDes21との間の接続を遮断するようにしてもよい。
パワーマネージャ30は、各SerDes21、22がこれから送信するデータ量を監視する。そして、パワーマネージャ30は、監視したデータ量に応じて、各SerDes21、22の状態を電力の消費が通常の状態よりも少ない省電力状態に遷移させるか否かを判別する。ここで、パワーマネージャ30は、あらかじめ設定された数のSerDesを通常の動作状態に保つように、省電力状態に遷移させるSerDesの数を判別する。
その後、パワーマネージャ30は、各SerDes21、22の状態を省電力状態に遷移させると判別した場合には、各SerDes21、22の動作を制御し、各SerDes21、22の状態を省電力状態に遷移させる。
具体的には、パワーマネージャ30は、各キュー25、26が記憶しているデータ量を監視し、監視したデータ量の合計があらかじめ定められた所定の閾値よりも大きいか否かを判別する。そして、パワーマネージャ30は、監視したデータ量の合計が所定の閾値以下であると判別した場合には、各SerDes21、22のうち、一部のSerDesに対して、省電力状態に遷移する旨の通知を送信する。また、パワーマネージャ30は、監視したデータ量の合計が所定の閾値よりも大きいと判別した場合には、各SerDesに対して、通常の動作状態に遷移する旨の通知を送信する。
以下、図3を用いて、パワーマネージャ30を構成する回路の一例について説明する。図3は、実施例1に係るパワーマネージャの一例について説明するための回路図である。
図3に示す例では、パワーマネージャ30は、加算器31、比較器32、カウンタ33を有する。また、パワーマネージャ30は、ANDゲートであるInst_A、比較器32からの信号が反転入力されるANDゲートであるInst_Bを有する。
また、図3に示す例では、パワーマネージャ30には、入力端子である図3中Aからキュー25のエントリ数を示す信号が入力され、入力端子である図3中Bからキュー26のエントリ数を示す信号が入力される。
また、図3に示す例では、パワーマネージャ30は、入力端子である図3中Cに論理値が「High」の信号が出力された場合には、SerDes22が有するLTSSMに通常の動作状態に遷移する旨を示す信号を送信する。また、パワーマネージャ30は、入力端子である図3中Dに論理値が「High」の信号が出力された場合には、SerDes22が有するLTSSMに省電力状態に遷移する旨を示す信号を送信する。
加算器31は、キュー25のエントリ数とキュー26のエントリ数との合計を算出し、算出した数を示す信号を比較器32へ送信する。つまり、加算器31は、キュー25が記憶するパケットの数とキュー26が記憶するパケットの数との合計を算出し、算出した数を比較器32へ送信する。
比較器32は、加算器31が算出したパケットの数を示す信号を受信した場合には、受信した信号が示すパケットの数が、あらかじめ定められた閾値であるTINTよりも大きいか否かを判別する。
そして、比較器32は、受信した信号が示すパケットの数があらかじめ定められた閾値であるTINTよりも大きいと判別した場合には、Inst_AおよびInst_Bに対して、論理値が「High」の信号を送信する。一方、比較器32は、受信した信号が示すパケットの数があらかじめ定められた閾値であるTINT以下であると判別した場合には、Inst_AおよびInst_Bに対して、論理値が「Low」の信号を送信する。
カウンタ33は、所定の時間間隔ごとに、Inst_AおよびInst_Bに対して論理値が「High」のパルス信号を送信する。具体的には、カウンタ33は、各SerDes21、22が1つのパケットを送信するために必要な時間を1サイクルとした場合に、TINTサイクルごとにパルス信号を出力する。例えば、カウンタ33は、TINTサイクルの時間が経過するごとに、Inst_AおよびInst_Bに対して論理値が「High」信号のパルス信号を送信する。
Inst_Aは、比較器32から論理値が「High」の信号を受信し、かつ、カウンタ33から論理値が「High」の信号を受信した場合には、論理値が「High」の信号を図3中Cに出力する。つまり、パワーマネージャ30は、これから送信されるパケットの量が所定の閾値であるTINTよりも多い場合には、SerDes21およびSerDes22の状態を通常の動作状態とする。この結果、通信制御回路20は、効率的なパケットの送信を実行させることができる。
一方、Inst_Bは、比較器32から論理値が「Low」の信号を受信し、かつ、カウンタ33から論理値が「High」の信号を受信した場合には、論理値が「High」の信号を図3中Dに出力する。つまり、パワーマネージャ30は、これから送信されるパケットの量が所定の閾値であるTINT以下である場合には、SerDes22の状態を省電力状態に遷移させる。この結果、通信制御回路20は、電力の消費を適切に抑えることができる。
このように、パワーマネージャ30は、1つのSerDesが所定の時間内に送信することができる数のパケットよりも多くのパケットをキュー25、26が記憶している場合には、SerDes21、22を通常の動作状態に保持する。また、パワーマネージャ30は、SerDes21、22が所定の時間内に送信することができる数以下のパケットをキュー25、26が記憶している場合には、SerDes22の状態を省電力状態に保持する。
このように、パワーマネージャ30は、これから送信するパケットの数が所定の閾値よりも大きいか否かを判別し、これから送信するパケットの数が所定の閾値以下であると判別した場合には、SerDes22の状態を省電力状態に遷移させる。このため、通信制御回路20は、適切に電力の消費を抑えることができる。
つまり、通信制御回路20、送信するパケットの数が所定の閾値よりも多い場合には、SerDes21およびSerDes22を用いて、パケットの送信を行う。また、通信制御回路20は、今後送信するパケットが所定の閾値以下である場合、つまり、SerDes21のみを用いて残りのパケットを適切に送信できると判別した場合には、SerDes22を省電力状態に遷移させる。
このため、通信制御回路20は、図4に示すように、SerDes21のみで残りのパケットを適切に送信できる場合に、SerDes22を通常の動作状態とせず、省電力状態に遷移させることができるので、適切に電力の消費を抑えることができる。図4は、実施例1に係る通信制御回路が実行する省電力制御を説明するための図である。
また、通信制御回路20は、SerDes22を省電力状態に遷移させた場合には、プライオリティ回路27および経路選択回路28を用いて、キュー25、26に格納されたパケットをSerDes21に集約させる。このため、通信制御回路20は、キュー25、26に格納されたパケットを適切に送信することができる。
また、通信制御回路20は、SerDes22が省電力状態である際に、キュー25、26が記憶するパケットの数が所定の閾値よりも大きくなった場合には、SerDes22の状態を通常の動作状態に戻す。つまり、通信制御回路20は、SerDes22が省電力状態である際に、キュー25、26が記憶するパケットを今後SerDes21のみでは適切に送信できないと判別した場合には、SerDes22の状態を通常の動作状態に戻す。このため、通信制御回路20は、パケットのレイテンシを増大させることなく電力の消費を抑えることができる。
また、通信制御回路20は、SerDes21を通常の動作状態に保持し、SerDes22の状態のみを遷移させる。つまり、通常制御回路20は、常にSerDes21を通常の動作状態にするので、送信するパケットが全く無い状態から急に多くのパケットが生成された場合にも、パケットのレイテンシを増大させずに送信することができる。
例えば、各通信制御回路2、8、各SerDes3〜6、9〜12、各DMAコントローラ23、24、プライオリティ回路27、経路選択回路28、パワーマネージャ30は、電子回路である。ここで、電子回路の例として、ASIC(Application Specific Integrated Circuit)やFPGA(Field Programmable Gate Array)などの集積回路、またはワイヤードロジックを構成する回路などを適用する。
また、キュー25、26とは、バッファであり、RAM(Random Access Memory)、フラッシュメモリ(flash memory)などの半導体メモリ素子等が適用される。
[実施例1の効果]
上述したように、通信制御回路20は、これから送信されるパケットの数を監視し、監視したパケットの数に応じて、SerDes22の状態を省電力状態に遷移させるか否かを判別する。そして、通信制御回路20は、SerDes22の状態を省電力状態に遷移させると判別した場合には、SerDes22の状態を省電力状態に遷移させるように制御する。
上述したように、通信制御回路20は、これから送信されるパケットの数を監視し、監視したパケットの数に応じて、SerDes22の状態を省電力状態に遷移させるか否かを判別する。そして、通信制御回路20は、SerDes22の状態を省電力状態に遷移させると判別した場合には、SerDes22の状態を省電力状態に遷移させるように制御する。
このため、通信制御回路20は、現在又は将来送信するパケットの数が大きく増減する場合にも、今後送信するパケットの数に追随してSerDes22の状態を遷移させるので、適切に電力の消費を抑えることができる。
また、通信制御回路20は、各キュー25、26が記憶するパケットの数を監視することで、これから送信されるパケットの数を監視する。このため、通信制御回路20は、適切に、これから送信されるパケットの数、つまり、現在又は将来送信されるデータ量を監視することができる。
また、通信制御回路20は、あらかじめ定められたSerDes21を通常の動作状態に保つようにするので、送信するパケットが全く無い状態から急に多くのパケットが生成された場合にも、パケットのレイテンシを増大させずに送信することができる。
以下の実施例2では各DMAコントローラ23、24がパケットを生成しているか否かでSerDes22の状態を制御する通信制御回路を説明する。
上述したように、実施例1に係る通信制御回路20は、各キュー25、26が記憶するパケットの数に応じて、SerDes22の状態を省電力状態に遷移させるか否かを判別していた。しかし、例えば、通信制御回路20は、各キュー25、26が記憶するパケットの数だけではなく、各DMAコントローラ23、24がパケットを生成しているか否かをに応じて、SerDes22の状態を省電力状態に遷移させるか否か判別してもよい。
そこで、以下の説明では、各DMAコントローラ23、24がパケットを生成しているか否かに応じて、SerDes22の状態を省電力状態に遷移させるか否かを判別する通信制御回路20について説明する。
図5は、実施例2に係る通信制御回路を説明するための図である。図5に示す例では、通信制御回路20aは、複数のSerDes21、22、複数のDMAコントローラ23a、24a、複数のキュー25、26、プライオリティ回路27、経路選択回路28、パワーマネージャ30aを有する。なお、各SerDes21、22、各キュー25、26、プライオリティ回路27、経路選択回路28については、実施例1に係る各部21、22、25〜28と同様の処理を実行するものとし、以下の説明を省略する。
DMAコントローラ23aは、DMAコントローラ23と同様に、パケットを生成するし、生成したパケットをキュー25に送信する。さらに、DMAコントローラ23aは、パケットを生成中である場合には、パワーマネージャ30aにパケットを生成中であるか否かを示す信号として、論理値が「High」である信号を送信する。また、また、DMAコントローラ23aは、パケットを生成中ではない、つまり動作していない場合には、パワーマネージャ30aにパケットを生成中であるか否かを示す信号として、論理値が「Low」である信号を送信する。
DMAコントローラ24aも同様に、パケットを生成し、生成したパケットをキュー26に送信する。さらに、DMAコントローラ24aは、パケットを生成中である場合には、パワーマネージャ30aに論理値が「High」である信号を送信し、パケットを生成していない場合には、パワーマネージャ30aに論理値が「Low」である信号を送信する。
パワーマネージャ30aは、各DMAコントローラ23a、24aがパケットを生成しているか否かを監視し、各DMAコントローラ23a、24aがパケットを生成していない場合には、SerDes22の状態を省電力状態に遷移させると判別する。そして、パワーマネージャ30aは、SerDes22の状態を省電力状態に遷移させると判別した場合には、SerDes22の状態を省電力状態に遷移させるように制御する。
以下、図6を用いて、パワーマネージャ30aを構成する回路の一例について説明する。図6は、実施例2に係るパワーマネージャの一例について説明するための回路図である。図6に示す例では、パワーマネージャ30aは、ANDゲートであるInst_C、Inst_D、Inst_Cからの信号が反転入力されるInst_E、カウンタ33とを有する。なお、カウンタ33は、実施例1に係るカウンタ33と同様に、TINTサイクルごとに、論理値が「High」のパルス信号を出力するカウンタである。
また、図6に示す例では、パワーマネージャ30aには、図6中EからDMAコントローラ23aがパケット生成中である旨を示す信号が入力され、図6中FからDMAコントローラ24aがパケット生成中である旨を示す信号が入力される。
また、図6に示す例では、パワーマネージャ30aは、図6中Gに論理値が「High」の信号が出力された場合には、SerDes22が有するLTSSMに通常の動作状態に遷移する旨を示す信号を送信する。また、パワーマネージャ30aは、図6中Hに論理値が「High」の信号が出力された場合には、SerDes22が有するLTSSMに省電力状態に遷移する旨を示す信号を送信する。
Inst_Cは、各DMAコントローラ23a、24aからパケットを生成中であるか否かを示す信号を受信する。そして、Inst_Cは、受信した信号の論理値が両方とも「High」である場合、つまり、各DMAコントローラ23a、24aが両方ともパケットを生成中である場合には、論理値が「High」の信号を出力する。
また、Inst_Cは、受信した信号の論理値が両方とも「Low」ではない場合、つまり、各DMAコントローラ23a、24aのいずれか、又は、両方ともパケットを生成していない場合には、論理値が「Low」の信号を出力する。
Inst_Dは、Inst_Cが出力した信号とカウンタ33が出力した信号とを受信する。そして、Inst_Dは、受信した信号の論理値が「High」である場合には、論理値が「High」の信号を図6中Gに出力する。つまり、パワーマネージャ30aは、各DMAコントローラ23a、24aが両方ともパケットを生成中である場合には、SerDes21とSerDes22との状態を通常の動作状態とする。このため、通信制御回路20aは、効率的なパケットの送信を実行させることができる。
またInst_Eは、Inst_Cから論理値が「Low」の信号を受信し、かつ、カウンタ33から論理値が「High」の信号を受信した場合には、論理値が「High」の信号を受信した場合には、図6中Hに論理値が「High」の信号を出力する。つまり、パワーマネージャ30aは、各DMAコントローラ23a、24aのいずれか一方、若しくは、両方ともがパケットを生成していない場合には、SerDes22の状態を省電力状態に遷移させる。このため、通信制御回路20aは、電力の消費を適切に抑えることができる。
[実施例2の効果]
上述したように、通信制御回路20aは、パケットを生成する複数のDMAコントローラ23a、24aを有し、各DMAコントローラ23a、24aがパケットを生成しているか否かを監視する。そして、通信制御回路20aは、各DMAコントローラ23a、24aのいずれか、又は、両方がパケットを生成していない場合には、SerDes22の動作を省電力状態に遷移させる。
上述したように、通信制御回路20aは、パケットを生成する複数のDMAコントローラ23a、24aを有し、各DMAコントローラ23a、24aがパケットを生成しているか否かを監視する。そして、通信制御回路20aは、各DMAコントローラ23a、24aのいずれか、又は、両方がパケットを生成していない場合には、SerDes22の動作を省電力状態に遷移させる。
このため、通信制御回路20aは、パケット送信時のレイテンシを防止しつつ、適切に電力の消費を抑えることができる。例えば、通信制御回路20aは、SerDes22が省電力状態の際に各DMAコントローラ23a、24aがパケットを生成し始めた時点で、SerDes22の状態を通常の動作状態に遷移するよう制御する。このため、通信制御回路20aは、各DMAコントローラ23a、24aが生成したパケットを送信する際に、SerDes22を省電力状態から通常の動作状態へと遷移させるための時間を起因とするレイテンシの増加を抑えることができる。
これまで本発明の実施例について説明したが実施例は、上述した実施例以外にも様々な異なる形態にて実施されてよいものである。そこで、以下では実施例3として本発明に含まれる他の実施例を説明する。
(1)伝送経路の数について
上述した各通信制御回路20、20aは、2つのSerDes21、22を有していた。つまり、各通信制御回路20、20aは、2つの伝送経路を介して、パケットの送信を行っていた。しかし、実施例は、これに限定されるものではなく、通信制御回路は、任意の数のSerDesを有し、各SerDesがそれぞれ異なる伝送経路を介して、パケットの送信を行うようにしてもよい。
上述した各通信制御回路20、20aは、2つのSerDes21、22を有していた。つまり、各通信制御回路20、20aは、2つの伝送経路を介して、パケットの送信を行っていた。しかし、実施例は、これに限定されるものではなく、通信制御回路は、任意の数のSerDesを有し、各SerDesがそれぞれ異なる伝送経路を介して、パケットの送信を行うようにしてもよい。
また、各通信制御回路20、20aは、これから送信するパケットの数に応じて、省電力状態に遷移させるSerDesの数を判別し、判別した数のSerDesを省電力状態に遷移させるように制御してもよい。
つまり、通信制御回路は、複数のSerDesを有するとともに、キューに格納されたパケットの数に応じて、省電力状態に遷移させるSerDesの数を選択する。そして、通信制御回路は、複数のSerDesのうち、選択した数のSerDesを省電力状態に遷移するように制御するようにしてもよい。
例えば、このような処理を行う通信制御回路は、自装置が有するキューに格納されたパケットの合計数を計数する。そして、通信制御回路は、計数した数のパケットを1サイクルの間に送信することができるSerDesの数を算出する。その後、通信制御回路は、算出した数のSerDesを通常の動作状態に保持し、他のSerDesを省電力状態に遷移させるように制御してもよい。
また、通信制御回路は、複数のSerDesを有するとともに、自装置が有するDMAコントローラのうち、パケットを生成中であるDMAコントローラの数を計数する。そして、通信制御回路は、計数したDMAコントローラの数に応じて、省電力状態に遷移させるSerDesの数を選択し、選択した数のSerDesを省電力状態に遷移するように制御してもよい。
例えば、このような処理を行う通信制御回路は、自装置が有するDMAコントローラのうち、パケットを生成中であるDMAコントローラの数を計数する。そして、通信制御回路は、計数したDMAコントローラの数に応じた数のSerDesを通常の動作状態に保持し、他のSerDesを省電力状態に遷移させるように制御してもよい。
このような通信制御回路は、適切に電力の消費を抑え、パケットの送信において許容されるレイテンシ、各SerDesがパケットを送信する速度、送信するパケットが生成される速度等と、削減される電力の量とのバランスを柔軟に設定することを可能とする。
(2)DMAコントローラの数について
上述した通信制御回路20は、SerDes21、22と同数のDMAコントローラ23、24を有していた。つまり、通信制御回路20は、パケットを送受信する伝送経路と同数のDMAコントローラを有していた。しかし、実施例は、これに限定されるものではなく、通信制御回路20は、伝送経路と異なる数のDMAコントローラを有してもよい。また、通信制御回路20aも、伝送経路と異なる数のDMAコントローラを有してもよい。
上述した通信制御回路20は、SerDes21、22と同数のDMAコントローラ23、24を有していた。つまり、通信制御回路20は、パケットを送受信する伝送経路と同数のDMAコントローラを有していた。しかし、実施例は、これに限定されるものではなく、通信制御回路20は、伝送経路と異なる数のDMAコントローラを有してもよい。また、通信制御回路20aも、伝送経路と異なる数のDMAコントローラを有してもよい。
(3)これから送信するパケットの数について
上述した通信制御回路20は、これから送信するデータの量を判別するために、各キュー25、26に格納されたキューの数を監視した。また、通信制御回路20aは、これから送信するデータの量を判別するために、各DMAコントローラ23a、24aがパケットを生成しているか否かを監視した。しかし、実施例は、これに限定されるものではない。
上述した通信制御回路20は、これから送信するデータの量を判別するために、各キュー25、26に格納されたキューの数を監視した。また、通信制御回路20aは、これから送信するデータの量を判別するために、各DMAコントローラ23a、24aがパケットを生成しているか否かを監視した。しかし、実施例は、これに限定されるものではない。
例えば、通信制御回路は、パケットを生成しているDMAコントローラの数を計数するとともに、キューが記憶するパケットの数を計数する。そして、通信制御回路は、計数したDMAコントローラの数と計数したパケットの数とに応じて、省電力状態に遷移させるSerDesの数を判別してもよい。なお、通信制御回路は、省電力状態に遷移させるSerDesの数を判別する際に、DMAコントローラの数および計数したパケットの数の各々に任意の重み付けをしてもよい。
1、7 LSI
2、8、20 通信制御回路
3〜6、9〜12、21、22 SerDes
23、23a、24、24a DMAコントローラ
25、26 キュー
27 プライオリティ回路
28 経路選択回路
30、30a パワーマネージャ
31 加算器
32 比較器
33 カウンタ
2、8、20 通信制御回路
3〜6、9〜12、21、22 SerDes
23、23a、24、24a DMAコントローラ
25、26 キュー
27 プライオリティ回路
28 経路選択回路
30、30a パワーマネージャ
31 加算器
32 比較器
33 カウンタ
Claims (8)
- 他の通信制御装置へデータを送信する送信部と、
前記送信部がこれから送信するデータ量を監視する監視部と、
前記監視部によって監視されたデータ量に応じて、前記送信部の状態を、電力の消費が通常の状態よりも少ない省電力状態に遷移させるか否かを判別する判別部と、
前記判別部が前記送信部の状態を省電力状態に遷移させると判別した場合には、該送信部の状態を省電力状態に遷移させるように制御する制御部と、
を有することを特徴とする通信制御装置。 - 前記送信部によって送信されるデータを一時的に記憶する一時記憶部をさらに有し、
前記監視部は、前記一時記憶部が記憶するデータ量を監視し、
前記判別部は、前記監視部によって監視されたデータ量が所定の閾値よりも少ないと判別した場合には、前記送信部の状態を省電力状態に遷移させると判別することを特徴とする請求項1に記載の通信制御装置。 - 前記送信部によって送信されるデータを生成するデータ生成部をさらに有し、
前記監視部は、前記データ生成部がデータを生成しているか否かを監視し、
前記判別部は、前記監視部によって前記データ生成部がデータを生成していないことが監視された場合には、前記送信部の状態を省電力状態に遷移させると判別することを特徴とする請求項1に記載の通信制御装置。 - 前記送信部を複数有し、
前記判別部は、前記監視部によって監視された前記一次記憶部が記憶するデータ量に応じて、省電力状態に遷移させる前記送信部の数を判別し、
前記制御部は、前記判別部によって判別された数の前記送信部を省電力状態に遷移させるように制御することを特徴とする請求項2に記載の通信制御装置。 - 前記送信部を複数有し、
前記データ生成部を複数有し、
前記判別部は、前記監視部によってデータを生成していないデータ生成部が監視された場合には、当該データを生成していないデータ生成部の数を計数し、計数した数に応じて省電力状態に遷移させる前記送信部の数を判別し、
前記制御部は、前記判別部によって判別された数の前記送信部を省電力状態に遷移させるように制御することを特徴とする請求項3に記載の通信制御装置。 - 前記判別部は、あらかじめ設定された数の前記送信部を通常の動作状態に保つように、前記省電力状態に遷移させる送信部の数を判別することを特徴とする請求項4または5に記載の通信制御装置。
- 他の通信制御装置へデータを送信する送信回路を有する通信制御装置によって実行される通信制御方法であって、
前記送信回路がこれから送信するデータ量を監視し、
前記監視したデータ量に応じて、前記送信回路の状態を電力の消費が通常の状態よりも少ない状態である省電力状態に遷移させるか否かを判別し、
前記送信回路の状態を省電力状態に遷移させると判別した場合には、該送信回路の状態を省電力状態に遷移させるように制御することを特徴とする通信制御方法。 - 他の通信制御装置へデータを送信する送信部と、
前記送信部がこれから送信するデータ量を監視する監視部と、
前記監視部によって監視されたデータ量に応じて、前記送信部の状態を、電力の消費が通常の状態よりも少ない省電力状態に遷移させるか否かを判別する判別部と、
前記判別部が前記送信部の状態を省電力状態に遷移させると判別した場合には、該送信部の状態を省電力状態に遷移させるように制御する制御部と、
を有することを特徴とする通信制御回路。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2011/056850 WO2012127632A1 (ja) | 2011-03-22 | 2011-03-22 | 通信制御装置、通信制御方法および通信制御回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2012127632A1 true JPWO2012127632A1 (ja) | 2014-07-24 |
Family
ID=46878825
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013505702A Ceased JPWO2012127632A1 (ja) | 2011-03-22 | 2011-03-22 | 通信制御装置、通信制御方法および通信制御回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20140013144A1 (ja) |
EP (1) | EP2690522A1 (ja) |
JP (1) | JPWO2012127632A1 (ja) |
WO (1) | WO2012127632A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9874928B2 (en) | 2015-06-22 | 2018-01-23 | Honeywell International Inc. | DNP3 based Ethernet port power saving for solar power energized RTU system |
US10834672B2 (en) * | 2015-09-23 | 2020-11-10 | International Business Machines Corporation | Power management of network links |
US10412673B2 (en) * | 2017-05-28 | 2019-09-10 | Mellanox Technologies Tlv Ltd. | Power-efficient activation of multi-lane ports in a network element |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007328671A (ja) * | 2006-06-09 | 2007-12-20 | Alaxala Networks Corp | 情報処理装置 |
JP2010055152A (ja) * | 2008-08-26 | 2010-03-11 | Hitachi Ltd | 記憶制御装置 |
JP2010233002A (ja) * | 2009-03-27 | 2010-10-14 | Nec Corp | 通信装置、通信装置の制御方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002259327A (ja) | 2001-02-28 | 2002-09-13 | Hitachi Ltd | バス制御回路 |
US8027358B2 (en) * | 2006-06-29 | 2011-09-27 | Intel Corporation | Dynamic link width modulation |
US20090006708A1 (en) * | 2007-06-29 | 2009-01-01 | Henry Lee Teck Lim | Proportional control of pci express platforms |
US8762760B2 (en) * | 2010-09-14 | 2014-06-24 | Xilinx, Inc. | Method and apparatus for adaptive power control in a multi-lane communication channel |
-
2011
- 2011-03-22 JP JP2013505702A patent/JPWO2012127632A1/ja not_active Ceased
- 2011-03-22 WO PCT/JP2011/056850 patent/WO2012127632A1/ja active Application Filing
- 2011-03-22 EP EP11861547.5A patent/EP2690522A1/en not_active Withdrawn
-
2013
- 2013-09-04 US US14/018,229 patent/US20140013144A1/en not_active Abandoned
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007328671A (ja) * | 2006-06-09 | 2007-12-20 | Alaxala Networks Corp | 情報処理装置 |
JP2010055152A (ja) * | 2008-08-26 | 2010-03-11 | Hitachi Ltd | 記憶制御装置 |
JP2010233002A (ja) * | 2009-03-27 | 2010-10-14 | Nec Corp | 通信装置、通信装置の制御方法 |
Also Published As
Publication number | Publication date |
---|---|
EP2690522A1 (en) | 2014-01-29 |
WO2012127632A1 (ja) | 2012-09-27 |
US20140013144A1 (en) | 2014-01-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10243856B2 (en) | Load balancing systems, devices, and methods | |
US10074053B2 (en) | Clock gating for system-on-chip elements | |
CN110278157B (zh) | 拥塞控制方法及网络设备 | |
US20190342199A1 (en) | Managing congestion in a network | |
US10193831B2 (en) | Device and method for packet processing with memories having different latencies | |
US8601181B2 (en) | System and method for read data buffering wherein an arbitration policy determines whether internal or external buffers are given preference | |
KR100922965B1 (ko) | 네트워크온칩 장치와 이를 위한 동작 주파수 제어 방법 | |
US8473818B2 (en) | Reliable communications in on-chip networks | |
US9244875B1 (en) | Systems and methods for transition-minimized data bus inversion | |
JP5482466B2 (ja) | データ転送装置及びデータ転送装置の動作周波数制御方法 | |
Catania et al. | Energy efficient transceiver in wireless network on chip architectures | |
WO2012127632A1 (ja) | 通信制御装置、通信制御方法および通信制御回路 | |
US8908709B1 (en) | Methods and apparatus for power management associated with a switch fabric | |
JP5109717B2 (ja) | 送信回路 | |
US20140082392A1 (en) | Semiconductor device and communication method | |
CN113868166B (zh) | 自适应请求应答***、方法、设备和计算机介质 | |
TWI676888B (zh) | 提供用於串列鏈結之低功率模式之系統及方法 | |
CN113568563A (zh) | 用于ssd的自适应存储调度器 | |
US9753524B1 (en) | Methods and apparatus for limiting a number of current changes while clock gating to manage power consumption of processor modules | |
JP6090492B1 (ja) | メモリアクセス制御装置、情報処理システム、メモリアクセス制御方法、及び、プログラム | |
US20190007317A1 (en) | Technologies for efficiently determining a root of congestion with a multi-stage network switch | |
US20240113985A1 (en) | Techniques For Managing Packet Scheduling From Queue Circuits | |
WO2022140946A1 (zh) | 通信装置和时钟管理方法 | |
Mineo et al. | Runtime online links voltage scaling for low energy networks on chip | |
Sallam et al. | The connection-then-credit flow control protocol for networks-on-chips: Implementation trade-offs |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140826 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141016 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141118 |
|
A045 | Written measure of dismissal of application [lapsed due to lack of payment] |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20150324 |