JPWO2012081085A1 - 割込み要因管理装置及び割込み処理システム - Google Patents
割込み要因管理装置及び割込み処理システム Download PDFInfo
- Publication number
- JPWO2012081085A1 JPWO2012081085A1 JP2012548566A JP2012548566A JPWO2012081085A1 JP WO2012081085 A1 JPWO2012081085 A1 JP WO2012081085A1 JP 2012548566 A JP2012548566 A JP 2012548566A JP 2012548566 A JP2012548566 A JP 2012548566A JP WO2012081085 A1 JPWO2012081085 A1 JP WO2012081085A1
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- occurrence notification
- factor
- interrupt factor
- bus bridge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
周辺機器は割り込み発生通知をバスブリッジに送信し、バスブリッジは割り込み発生通知を受信し、受信した割込み発生通知をCPUに転送するとともに、割込み発生通知の送信元の周辺機器から割込み要因を読み出し、読み出した割込み要因をメモリに書き込み、CPUは割込み発生通知を受信すると、高速にアクセス可能なメモリから割込み要因を読み出し、読み出し要因に対応させた割込み処理を開始し、割込み処理の開始までの割り込み処理時間を短縮することができる。
Description
本発明は、計算機における割込み処理に関する。
計算機における割り込み処理では、周辺機器からの割り込みに対してCPU(Central Processing Unit)を高速に応答させるために、周辺機器の割り込み発生の通知からCPUが割り込み要因ごとの処理を開始するまでの割り込み処理時間の短縮が求められている。
周辺機器とCPUがバスブリッジを介して接続され、割り込み発生の通知と割り込み要因の通知(または、読み出し)が別々に実施される割り込み処理方式において、割り込み処理時間を短縮する技術として、例えば、特許文献1に記載の技術がある。
特許文献1の割り込み処理方式では、バスブリッジが周辺機器からの割り込み発生通知の送信を受け、CPUに割り込み発生通知を転送すると同時に、周辺機器から割り込み要因を読み出し、読み出した割込み要因をバスブリッジ内に記憶しておく。
これにより、CPUは周辺機器より高速にアクセス可能なバスブリッジから割り込み要因を読み出すことが可能となり、割り込み処理時間を短縮することができる。
このとき、バスブリッジによる周辺機器からの割り込み要因の読み出しがCPUによるバスブリッジへの割り込み要因読み出しの開始前に完了する場合の割り込み処理時間は、図4のようになる。
これにより、CPUは周辺機器より高速にアクセス可能なバスブリッジから割り込み要因を読み出すことが可能となり、割り込み処理時間を短縮することができる。
このとき、バスブリッジによる周辺機器からの割り込み要因の読み出しがCPUによるバスブリッジへの割り込み要因読み出しの開始前に完了する場合の割り込み処理時間は、図4のようになる。
特許文献1の割り込み処理方式では、図4に示すように、CPUからバスブリッジへのアクセスが低速であるため、CPUによる割り込み要因読み出し時間が長くなるという課題がある。
この発明は、上記のような課題を解決することを主な目的の一つとしており、CPUによる割り込み要因読み出し時間を短縮し、割り込み処理時間を短縮することを主な目的とする。
本発明に係る割込み要因管理装置は、
いずれかの機器から送信された割込み発生通知を受信する割込み発生通知受信部と、
前記割込み発生通知受信部により割込み発生通知が受信された際に、前記割込み発生通知の送信元の機器から割込み要因を読み出す割込み要因読み出し部と、
前記割込み要因読み出し部により読み出された割込み要因を、前記割込み発生通知を処理するプロセッサ装置がアクセスするメモリ装置に書き込む割込み要因書き込み部とを有することを特徴とする。
いずれかの機器から送信された割込み発生通知を受信する割込み発生通知受信部と、
前記割込み発生通知受信部により割込み発生通知が受信された際に、前記割込み発生通知の送信元の機器から割込み要因を読み出す割込み要因読み出し部と、
前記割込み要因読み出し部により読み出された割込み要因を、前記割込み発生通知を処理するプロセッサ装置がアクセスするメモリ装置に書き込む割込み要因書き込み部とを有することを特徴とする。
本発明によれば、割込み発生通知の送信元の機器から割込み要因を読み出すとともに、読み出した割込み要因を、プロセッサ装置がアクセスするメモリ装置に書き込む。
このため、プロセッサ装置は高速にアクセスできるメモリ装置から割込み要因を読み出すことができ、割り込み処理時間を短縮することができる。
このため、プロセッサ装置は高速にアクセスできるメモリ装置から割込み要因を読み出すことができ、割り込み処理時間を短縮することができる。
実施の形態1.
本実施の形態では、周辺機器とCPUがバスブリッジを介して接続され、割り込み発生の通知と割り込み要因の通知(または、読み出し)が別々に実施される割り込み処理方式において、割り込み処理時間を短縮する構成を説明する。
より具体的には、本実施の形態では、バスブリッジが周辺機器から読み出した割り込み要因をCPUから最も高速にアクセス可能な外部機器であるメモリに書き込んでおくことで、CPUによる割り込み要因読み出し時間を短縮し、割り込み処理時間を短縮する。
本実施の形態では、周辺機器とCPUがバスブリッジを介して接続され、割り込み発生の通知と割り込み要因の通知(または、読み出し)が別々に実施される割り込み処理方式において、割り込み処理時間を短縮する構成を説明する。
より具体的には、本実施の形態では、バスブリッジが周辺機器から読み出した割り込み要因をCPUから最も高速にアクセス可能な外部機器であるメモリに書き込んでおくことで、CPUによる割り込み要因読み出し時間を短縮し、割り込み処理時間を短縮する。
図1は、本実施の形態に係る割込み処理システムの構成例を示す。
図1において、周辺機器1は、割り込み発生通知の送信と割り込み要因の記憶を行う。
バスブリッジ2は、割り込み発生通知と割り込み要因の転送を行う。
なお、バスブリッジ2は、割込み要因管理装置の例である。
チップセット3は、バスブリッジ2とCPU4とメモリ5の通信を仲介する。
プロセッサ装置たるCPU4は、割り込み発生通知を受け、割り込み要因を読み出し、割り込み要因ごとの処理を行う。
メモリ装置5(以下、メモリ5とも表記する)は、バスブリッジ2により書き込まれる割り込み要因を記録する。
なお、本割込み処理システムでは、CPU4はバスブリッジ2よりもメモリ5に高速にアクセスできるものとする。
また、CPU4とバスブリッジ2はそれぞれメモリ5にアクセスできるものとする。
バスブリッジ2は、割り込み発生通知と割り込み要因の転送を行う。
なお、バスブリッジ2は、割込み要因管理装置の例である。
チップセット3は、バスブリッジ2とCPU4とメモリ5の通信を仲介する。
プロセッサ装置たるCPU4は、割り込み発生通知を受け、割り込み要因を読み出し、割り込み要因ごとの処理を行う。
メモリ装置5(以下、メモリ5とも表記する)は、バスブリッジ2により書き込まれる割り込み要因を記録する。
なお、本割込み処理システムでは、CPU4はバスブリッジ2よりもメモリ5に高速にアクセスできるものとする。
また、CPU4とバスブリッジ2はそれぞれメモリ5にアクセスできるものとする。
図2は、本実施の形態に係るバスブリッジ2の構成例を示す。
図2において、バスI/F(インタフェース)回路23は、いずれかの周辺機器1から送信された割り込み発生通知を受信する。
バスI/F回路23は、割込み発生通知受信部の例である。
バスI/F回路23は、割込み発生通知受信部の例である。
バスI/F回路24は、バスI/F回路23により受信された割り込み発生通知をチップセット3を介してCPU4に送信する。
バスI/F回路24は、割込み発生通知送信部の例である。
バスI/F回路24は、割込み発生通知送信部の例である。
割り込み要因転送回路21は、バスI/F回路23により割込み発生通知が受信された際に、割込み発生通知の送信元の周辺機器1から割込み要因を読み出す。
割り込み要因転送回路21は、割込み要因読み出し部の例である。
割り込み要因転送回路21は、割込み要因読み出し部の例である。
バス変換回路22は、周辺機器1とチップセット3の通信を変換する。
また、バス変換回路22は、割り込み要因転送回路21により読み出された割込み要因を、CPU4がアクセスするメモリ5に書き込む。
バス変換回路22は、割込み要因書き込み部の例である。
また、バス変換回路22は、割り込み要因転送回路21により読み出された割込み要因を、CPU4がアクセスするメモリ5に書き込む。
バス変換回路22は、割込み要因書き込み部の例である。
次に、図2及び図3を参照して、本実施の形態に係る割込み処理システムにおける動作を説明する。
まず、周辺機器1は割込みの発生を通知する割り込み発生通知をバスブリッジ2に送信する。
バスブリッジ2では、バスI/F回路23が割り込み発生通知を受信し、受信した割り込み発生通知を割り込み要因転送回路21とバス変換回路22に転送する。
バス変換回路22は、受信した割り込み発生通知をバスI/F回路24とチップセット3を介してCPU4に送信する。
CPU4は割り込み発生通知に基づき、割り込み処理を開始する。
一方、割り込み要因転送回路21は、割り込み発生通知を受信すると、バスI/F回路23を介して、周辺機器1から割り込み要因を読み出す。
割り込み要因転送回路21は、割り込み発生通知から、割り込み発生通知の送信元の周辺機器1を判別可能である。
受信した割り込み要因はバスI/F回路23によって、バス変換回路22に転送され、バス変換回路22はバスI/F回路24とチップセット3を介してメモリ5に割り込み要因を書き込む。
CPU4は、割り込み要因ごとの処理を開始する前に、メモリ5に書き込まれた割り込み要因を読み出す。
バスブリッジ2では、バスI/F回路23が割り込み発生通知を受信し、受信した割り込み発生通知を割り込み要因転送回路21とバス変換回路22に転送する。
バス変換回路22は、受信した割り込み発生通知をバスI/F回路24とチップセット3を介してCPU4に送信する。
CPU4は割り込み発生通知に基づき、割り込み処理を開始する。
一方、割り込み要因転送回路21は、割り込み発生通知を受信すると、バスI/F回路23を介して、周辺機器1から割り込み要因を読み出す。
割り込み要因転送回路21は、割り込み発生通知から、割り込み発生通知の送信元の周辺機器1を判別可能である。
受信した割り込み要因はバスI/F回路23によって、バス変換回路22に転送され、バス変換回路22はバスI/F回路24とチップセット3を介してメモリ5に割り込み要因を書き込む。
CPU4は、割り込み要因ごとの処理を開始する前に、メモリ5に書き込まれた割り込み要因を読み出す。
図3に示すように、バス変換回路22は、割込み発生通知を受信したCPU4が割込み要因の読み出しのためにメモリ5にアクセスするタイミングに先立ち、読み出した割込み要因をメモリ5に書き込んでいる。
また、バスブリッジ2によるメモリ5への割込み要因の書き込み時間31とCPU4によるメモリ5からの割込み要因の読み出し時間32の合計時間は、図4のCPUによるバスブリッジからの割込み要因の読み出し時間41に比べて、大幅に短い。
このように、CPU4は割り込み要因の読み出しを高速にアクセス可能なメモリ5から実施することで、割込み処理の開始までの割り込み処理時間を短縮することができる。
また、バスブリッジ以外の回路は、改変が不要なため、開発コストを安価に抑えることができる。
また、バスブリッジ2によるメモリ5への割込み要因の書き込み時間31とCPU4によるメモリ5からの割込み要因の読み出し時間32の合計時間は、図4のCPUによるバスブリッジからの割込み要因の読み出し時間41に比べて、大幅に短い。
このように、CPU4は割り込み要因の読み出しを高速にアクセス可能なメモリ5から実施することで、割込み処理の開始までの割り込み処理時間を短縮することができる。
また、バスブリッジ以外の回路は、改変が不要なため、開発コストを安価に抑えることができる。
以上、本実施の形態では、割り込み発生の通知を受け、割り込み要因をメモリに転送するバスブリッジ及び当該バスブリッジを含む割込み処理システムを説明した。
1 周辺機器、2 バスブリッジ、3 チップセット、4 CPU、5 メモリ装置、21 割り込み要因転送回路、22 バス変換回路、23 バスI/F回路、24 バスI/F回路。
Claims (4)
- いずれかの機器から送信された割込み発生通知を受信する割込み発生通知受信部と、
前記割込み発生通知受信部により割込み発生通知が受信された際に、前記割込み発生通知の送信元の機器から割込み要因を読み出す割込み要因読み出し部と、
前記割込み要因読み出し部により読み出された割込み要因を、前記割込み発生通知を処理するプロセッサ装置がアクセスするメモリ装置に書き込む割込み要因書き込み部とを有することを特徴とする割込み要因管理装置。 - 前記割込み要因管理装置は、
前記割込み発生通知受信部により受信された割込み発生通知を、前記プロセッサ装置に対して送信する割込み発生通知送信部を有し、
前記割込み要因書き込み部は、
前記割込み発生通知送信部から送信された割込み発生通知を受信した前記プロセッサ装置が割込み要因の読み出しのために前記メモリ装置にアクセスするタイミングに先立ち、前記割込み要因読み出し部により読み出された割込み要因を前記メモリ装置に書き込むことを特徴とする請求項1に記載の割込み要因管理装置。 - 所定のメモリ装置に接続されているプロセッサ装置と、
前記プロセッサ装置と前記メモリ装置に接続されているバスブリッジとを有し、
前記バスブリッジが、
いずれかの機器から送信された割込み発生通知を受信し、受信した割込み発生通知を前記プロセッサ装置に対して送信し、受信した割込み発生通知の送信元の機器から割込み要因を読み出し、読み出した割込み要因を前記メモリ装置に書き込み、
前記プロセッサ装置は、
前記バスブリッジから送信された割込み発生通知を受信した際に、前記メモリ装置から、前記バスブリッジにより前記メモリ装置に書き込まれた割込み要因を読み出すことを特徴とする割込み処理システム。 - 前記プロセッサ装置が前記メモリ装置から割込み要因を読み出す際の読み出し時間が、前記プロセッサ装置が前記割込み要因を前記バスブリッジから読み出す場合に要する時間よりも短いことを特徴とする請求項3に記載の割込み処理システム。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2010/072479 WO2012081085A1 (ja) | 2010-12-14 | 2010-12-14 | 割込み要因管理装置及び割込み処理システム |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2012081085A1 true JPWO2012081085A1 (ja) | 2014-05-22 |
Family
ID=46244214
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012548566A Pending JPWO2012081085A1 (ja) | 2010-12-14 | 2010-12-14 | 割込み要因管理装置及び割込み処理システム |
Country Status (7)
Country | Link |
---|---|
US (1) | US20130166805A1 (ja) |
JP (1) | JPWO2012081085A1 (ja) |
KR (1) | KR20130045894A (ja) |
CN (1) | CN103250137A (ja) |
DE (1) | DE112010006065T5 (ja) |
TW (1) | TW201224764A (ja) |
WO (1) | WO2012081085A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105190582B (zh) * | 2013-05-16 | 2018-01-16 | 三菱电机株式会社 | 总线中继装置 |
US9368454B2 (en) * | 2013-10-10 | 2016-06-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device with shielding layer in post-passivation interconnect structure |
CN107301138B (zh) * | 2017-06-01 | 2019-05-17 | 深圳震有科技股份有限公司 | 一种串行总线桥接方法及串行总线*** |
CN109947580A (zh) * | 2019-03-27 | 2019-06-28 | 上海燧原智能科技有限公司 | 中断处理方法、装置、设备和存储介质 |
CN114064221A (zh) * | 2020-07-29 | 2022-02-18 | 深圳市中兴微电子技术有限公司 | 中断处理方法、装置、***、设备及存储介质 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006236234A (ja) * | 2005-02-28 | 2006-09-07 | Canon Inc | 割込み処理回路 |
JP2009009191A (ja) * | 2007-06-26 | 2009-01-15 | Fujitsu Ltd | 情報処理装置、ホスト装置およびデバイス |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04177535A (ja) * | 1990-11-13 | 1992-06-24 | Hitachi Commun Syst Inc | 割込み要因発生時での処理制御方式 |
US5919255A (en) * | 1997-03-12 | 1999-07-06 | Texas Instruments Incorporated | Method and apparatus for processing an interrupt |
US5907712A (en) * | 1997-05-30 | 1999-05-25 | International Business Machines Corporation | Method for reducing processor interrupt processing time by transferring predetermined interrupt status to a system memory for eliminating PIO reads from the interrupt handler |
US6434651B1 (en) * | 1999-03-01 | 2002-08-13 | Sun Microsystems, Inc. | Method and apparatus for suppressing interrupts in a high-speed network environment |
US6205509B1 (en) * | 1999-07-15 | 2001-03-20 | 3Com Corporation | Method for improving interrupt response time |
JP2001236238A (ja) * | 2000-02-24 | 2001-08-31 | Matsushita Electric Ind Co Ltd | 割込処理方法 |
GB2403822B (en) * | 2003-07-07 | 2006-05-10 | Advanced Risc Mach Ltd | Data processing apparatus and method for handling interrupts |
US7117285B2 (en) * | 2003-08-29 | 2006-10-03 | Sun Microsystems, Inc. | Method and system for efficiently directing interrupts |
CN100557586C (zh) * | 2005-06-01 | 2009-11-04 | 索尼株式会社 | 信息处理装置和信息处理方法 |
US8463971B2 (en) * | 2005-08-22 | 2013-06-11 | Oracle America Inc. | Approach for distributing interrupts from high-interrupt load devices |
JP2007310526A (ja) * | 2006-05-17 | 2007-11-29 | Fuji Xerox Co Ltd | 割込み要因保持装置、データ転送装置及び割込み要因方法 |
WO2007147443A1 (en) * | 2006-06-23 | 2007-12-27 | Freescale Semiconductor, Inc. | Interrupt response control apparatus and method therefor |
GB0722707D0 (en) * | 2007-11-19 | 2007-12-27 | St Microelectronics Res & Dev | Cache memory |
US8291202B2 (en) * | 2008-08-08 | 2012-10-16 | Qualcomm Incorporated | Apparatus and methods for speculative interrupt vector prefetching |
-
2010
- 2010-12-14 KR KR1020137001520A patent/KR20130045894A/ko not_active Application Discontinuation
- 2010-12-14 WO PCT/JP2010/072479 patent/WO2012081085A1/ja active Application Filing
- 2010-12-14 CN CN2010800704033A patent/CN103250137A/zh active Pending
- 2010-12-14 JP JP2012548566A patent/JPWO2012081085A1/ja active Pending
- 2010-12-14 DE DE112010006065T patent/DE112010006065T5/de not_active Withdrawn
- 2010-12-14 US US13/819,404 patent/US20130166805A1/en not_active Abandoned
-
2011
- 2011-02-09 TW TW100104247A patent/TW201224764A/zh unknown
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006236234A (ja) * | 2005-02-28 | 2006-09-07 | Canon Inc | 割込み処理回路 |
JP2009009191A (ja) * | 2007-06-26 | 2009-01-15 | Fujitsu Ltd | 情報処理装置、ホスト装置およびデバイス |
Also Published As
Publication number | Publication date |
---|---|
TW201224764A (en) | 2012-06-16 |
DE112010006065T5 (de) | 2013-10-17 |
KR20130045894A (ko) | 2013-05-06 |
CN103250137A (zh) | 2013-08-14 |
US20130166805A1 (en) | 2013-06-27 |
WO2012081085A1 (ja) | 2012-06-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11567895B2 (en) | Method, apparatus and system for dynamic control of clock signaling on a bus | |
KR101988260B1 (ko) | 임베디드 멀티미디어 카드, 및 이의 동작 방법 | |
KR101543581B1 (ko) | 시스템 온 칩 및 이를 포함하는 전자 시스템 | |
US10049073B2 (en) | Interface emulator using FIFOs | |
US20110314323A1 (en) | Semiconductor device and data processor | |
WO2012081085A1 (ja) | 割込み要因管理装置及び割込み処理システム | |
WO2013154541A1 (en) | Remote direct memory access with reduced latency | |
US10802742B2 (en) | Memory access control | |
JP2008009817A (ja) | 半導体装置及びデータ転送方法 | |
US9015272B2 (en) | Microcomputer | |
US20230325262A1 (en) | Message notification method and apparatus | |
TW201344444A (zh) | 主機板及應用於該主機板的資料處理方法 | |
JP2016511856A (ja) | 周期的アクティビティアライメント | |
JPWO2012124431A1 (ja) | 半導体装置 | |
US8645602B2 (en) | Microcomputer | |
CN116601616A (zh) | 一种数据处理装置、方法及相关设备 | |
US20180336147A1 (en) | Application processor including command controller and integrated circuit including the same | |
JP2010072888A (ja) | Dma転送制御システム | |
TWI427481B (zh) | 工業標準構造介面匯流排的橋接系統、裝置與其方法 | |
EP3327521B1 (en) | Duplexing process control device | |
JP2006092077A (ja) | バスシステム | |
JP2018010464A (ja) | メモリ制御装置及び半導体集積回路 | |
JP2012103892A (ja) | トランザクション制御装置 | |
JP2010205028A (ja) | 半導体装置及び半導体集積回路 | |
JP2000222350A (ja) | データ転送システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131029 |