KR101543581B1 - 시스템 온 칩 및 이를 포함하는 전자 시스템 - Google Patents

시스템 온 칩 및 이를 포함하는 전자 시스템 Download PDF

Info

Publication number
KR101543581B1
KR101543581B1 KR1020090015802A KR20090015802A KR101543581B1 KR 101543581 B1 KR101543581 B1 KR 101543581B1 KR 1020090015802 A KR1020090015802 A KR 1020090015802A KR 20090015802 A KR20090015802 A KR 20090015802A KR 101543581 B1 KR101543581 B1 KR 101543581B1
Authority
KR
South Korea
Prior art keywords
memory
mode
chip
microprocessor
selection circuit
Prior art date
Application number
KR1020090015802A
Other languages
English (en)
Other versions
KR20100096762A (ko
Inventor
조성구
박재현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020090015802A priority Critical patent/KR101543581B1/ko
Priority to US12/704,139 priority patent/US8539153B2/en
Publication of KR20100096762A publication Critical patent/KR20100096762A/ko
Application granted granted Critical
Publication of KR101543581B1 publication Critical patent/KR101543581B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/60—Details of cache memory
    • G06F2212/601—Reconfiguration of cache memory
    • G06F2212/6012—Reconfiguration of cache memory of operating mode, e.g. cache mode or local memory mode
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Microcomputers (AREA)

Abstract

시스템 온 칩 및 이를 포함하는 전자 시스템이 개시된다. 전자 시스템은 시스템 온 칩 및 시스템 버스를 포함한다. 시스템 온 칩은 내부에 포함된 캐쉬(cache) 메모리와 티시엠(tightly-coupled memory)이 하나의 메모리 공간을 공유한다. 시스템 버스를 통해 시스템 온 칩이 외부 장치와 통신한다. 따라서, 시스템 온 칩은 캐쉬 메모리와 티시엠이 하나의 메모리 공간을 공유하기 때문에 반도체 집적회로 내에서 차지하는 면적이 적고 낮은 제조 단가로 제조할 수 있다.

Description

시스템 온 칩 및 이를 포함하는 전자 시스템{SYSTEM ON CHIP AND ELECTRONIC SYSTEM HAVING THE SAME}
본 발명은 전자 시스템에 관한 것으로, 특히 시스템 온 칩을 포함하는 전자 시스템에 관한 것이다.
일반적으로 시스템 온 칩(System-On-Chip; SOC)은 마이크로프로세서와 데이터를 저장하기 위한 내부 메모리를 하나의 반도체 집적회로 내에 포함하는 반도체 장치이다. 시스템 온 칩에 포함된 내부 메모리는 티시엠(Tightly-Coupled-Memory; TCM) 또는 캐쉬(Cache) 메모리로 사용된다. 티시엠 메모리는 시스템 부팅시 필요한 인스트럭션 및 데이터를 미리 가져와서 저장하는 메모리이고, 캐쉬 메모리는 프로그램의 수행 중에 자주 엑세스하는 인스트럭션 또는 데이터를 임시로 저장하는 메모리이다.
종래에는 티시엠(TCM)을 위한 메모리 공간과 캐쉬 메모리(Cache)를 위한 메모리 공간이 독립적으로 존재했다. 따라서, 티시엠(TCM)과 캐쉬 메모리(Cache)가 시스템 온 칩 내에서 차지하는 면적이 넓었다.
본 발명의 목적은 캐쉬 메모리와 티시엠이 하나의 메모리 공간을 공유하는 시스템 온 칩을 제공하는 것이다.
본 발명의 다른 목적은 상기 시스템 온 칩을 포함하는 전자 시스템을 제공하는 것이다.
상기 목적을 달성하기 위하여 본 발명의 하나의 실시형태에 따른 전자 시스템은 시스템 온 칩 및 시스템 버스를 포함한다.
시스템 온 칩은 내부에 포함된 캐쉬(cache)와 티시엠(tightly-coupled memory)이 하나의 메모리 공간을 공유한다. 시스템 버스를 통해 상기 시스템 온 칩이 외부 장치와 통신한다.
본 발명의 하나의 실시예에 의하면, 상기 전자 시스템은 상기 시스템 버스에 연결되고 상기 시스템 온 칩과 통신하는 내부 메모리를 포함할 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 전자 시스템은 상기 시스템 버스에 연결되고 외부 메모리 장치를 제어하는 메모리 컨트롤러를 포함할 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 시스템 온 칩은 마이크로프로세서, 내부 메모리 및 선택 회로를 포함할 수 있다.
마이크로프로세서는 상기 시스템 버스에 연결되고, 상기 시스템 버스에 연결된 장치들을 제어하고 프로그램을 수행한다. 선택 회로는 메모리 선택신호에 응답하여 상기 내부 메모리를 티시엠 모드 또는 캐쉬 메모리 모드로 설정하고, 상기 마 이크로프로세서의 출력신호를 상기 티시엠 모드 또는 상기 캐쉬 메모리 모드로 상기 내부 메모리에 전송하거나, 상기 내부 메모리의 출력신호를 상기 마이크로프로세서에 전송할 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 내부 메모리는 적어도 하나의 SRAM으로 구성될 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 시스템 온 칩은 마이크로프로세서, 제 1 내부 메모리, 제 2 내부 메모리, 제 1 선택 회로 및 제 2 선택 회로를 포함할 수 있다.
마이크로프로세서는 상기 시스템 버스에 연결되고, 상기 시스템 버스에 연결된 장치들을 제어하고 프로그램을 수행한다. 제 1 선택 회로는 메모리 선택신호에 응답하여 상기 제 1 내부 메모리를 티시엠 모드 또는 캐쉬 메모리 모드로 설정한다. 또한, 제 1 선택 회로는 상기 마이크로프로세서로부터 인스트럭션을 수신하고 상기 인스트럭션을 상기 티시엠 모드 또는 상기 캐쉬 메모리 모드로 상기 제 1 내부 메모리에 전송하거나, 상기 제 1 내부 메모리에 저장된 인스트럭션을 상기 마이크로프로세서에 전송한다. 제 2 선택 회로는 상기 메모리 선택신호에 응답하여 상기 제 2 내부 메모리를 상기 티시엠 모드 또는 상기 캐쉬 메모리 모드로 설정한다. 또한, 제 2 선택 회로는 상기 마이크로프로세서로부터 데이터를 수신하고 상기 데이터를 상기 티시엠 모드 또는 상기 캐쉬 메모리 모드로 상기 제 2 내부 메모리에 전송하거나, 상기 제 2 내부 메모리에 저장된 데이터를 상기 마이크로프로세서에 전송한다.
본 발명의 하나의 실시형태에 따른 시스템 온 칩은 마이크로프로세서, 내부 메모리 및 선택 회로를 포함한다.
마이크로프로세서는 상기 시스템 버스에 연결되고, 상기 시스템 버스에 연결된 장치들을 제어하고 프로그램을 수행한다. 선택 회로는 메모리 선택신호에 응답하여 상기 내부 메모리를 티시엠 모드 또는 캐쉬 메모리 모드로 설정하고, 상기 마이크로프로세서의 출력신호를 상기 티시엠 모드 또는 상기 캐쉬 메모리 모드로 상기 내부 메모리에 전송하거나, 상기 내부 메모리의 출력신호를 상기 마이크로프로세서에 전송할 수 있다. 및 시스템 버스를 포함한다.
본 발명의 하나의 실시예에 의하면, 상기 마이크로프로세서의 출력신호 및 상기 내부 메모리의 출력신호는 인스트럭션일 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 마이크로프로세서의 출력신호 및 상기 내부 메모리의 출력신호는 데이터일 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 시스템 온 칩은 모바일 시스템 또는 컴퓨터 시스템에 사용될 수 있다.
본 발명에 따른 시스템 온 칩은 캐쉬 메모리와 티시엠이 하나의 메모리 공간을 공유하기 때문에 반도체 집적회로 내에서 차지하는 면적이 적고 낮은 제조 단가로 제조할 수 있다. 본 발명에 따른 시스템 온 칩은 모바일 시스템에서는 내부 메모리를 티시엠 메모리로 사용하여 인스트럭션과 데이터를 고속으로 처리할 수 있으며, 컴퓨터 시스템에서는 내부 메모리를 캐쉬 메모리로 사용하여 시스템 성능을 향 상시킬 수 있다. 따라서, 본 발명의 시스템 온 칩을 구비한 전자 시스템은 시스템 사이즈를 줄일 수 있고, 전력소모를 줄일 수 있다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 안 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이 다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
한편, 어떤 실시예가 달리 구현 가능한 경우에 특정 블록 내에 명기된 기능 또는 동작이 순서도에 명기된 순서와 다르게 일어날 수도 있다. 예를 들어, 연속하 는 두 블록이 실제로는 실질적으로 동시에 수행될 수도 있고, 관련된 기능 또는 동작에 따라서는 상기 블록들이 거꾸로 수행될 수도 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 설명한다.
도 1은 본 발명의 하나의 실시예에 따른 시스템 온 칩을 포함하는 전자 시스템(100)의 하나의 예를 나타내는 블록도이다.
도 1을 참조하면, 전자 시스템(100)은 시스템 온 칩(SOC)(110), 시스템 버스(105) 및 외부 장치(120)를 포함한다.
시스템 온 칩(SOC)(110)은 내부에 포함된 캐쉬 메모리와 티시엠(tightly-coupled memory) 메모리가 하나의 메모리 공간을 공유한다. 외부 장치(120)는 시스템 버스(105)를 통해서 시스템 온 칩(110)과 통신을 한다.
시스템 온 칩(SOC)(110)은 캐쉬(Cache) 메모리와 티시엠(TCM)이 하나의 메모리 공간을 공유하기 때문에 반도체 집적회로 내에서 차지하는 면적이 적고 낮은 제조 단가로 제조할 수 있다.
도 2는 도 1의 전자 시스템을 상세히 나타낸 블록도이다.
도 2를 참조하면, 시스템 온 칩(SOC)(110)은 마이크로프로세서(111), 제 1 선택 회로(112), 제 2 선택 회로(113), 제 1 내부 메모리(TCM/CACHE)(114) 및 제 2 내부 메모리(TCM/CACHE)(115)를 포함한다.
마이크로프로세서(111)는 시스템 버스(105)에 연결되고, 시스템 버스(105)에 연결된 장치들을 제어하고 프로그램을 수행한다. 마이크로프로세서(111)는 중앙처리장치(CPU)일 수 있다.
제 1 내부 메모리(114)는 티시엠(TCM) 모드 또는 캐쉬(CACHE) 메모리 모드로 인스트럭션(instruction; I)을 저장한다. 제 2 내부 메모리(115)는 티시엠 모드 또는 캐쉬 메모리 모드로 데이터(data: D)를 저장한다. 제 1 내부 메모리(114)와 제 2 내부 메모리(115)는 적어도 하나의 SRAM(Static Random Access Memory)으로 구성할 수 있다.
제 1 선택 회로(112)는 메모리 선택신호(MEM_SEL)에 응답하여 제 1 내부 메모리(114)를 티시엠 모드 또는 캐쉬 메모리 모드로 설정하고, 마이크로프로세서(111)로부터 인스트럭션(I)을 수신하고 인스트럭션(I)을 티시엠 모드 또는 캐쉬 메모리 모드로 제 1 내부 메모리(114)에 전송하거나, 제 1 내부 메모리(114)에 저장된 인스트럭션을 마이크로프로세서(111)에 전송한다.
제 2 선택 회로(113)는 메모리 선택신호(MEM_SEL)에 응답하여 제 2 내부 메모리(115)를 티시엠 모드 또는 캐쉬 메모리 모드로 설정하고, 마이크로프로세서(111)로부터 데이터(D)를 수신하고 데이터(D)를 티시엠 모드 또는 캐쉬 메모리 모드로 제 2 내부 메모리(115)에 전송하거나, 제 2 내부 메모리(115)에 저장된 데이터를 마이크로프로세서(111)에 전송한다.
도 2에서, SCA_I는 캐쉬 메모리 모드로 제 1 선택 회로(112)와 제 1 내부 메모리(114) 사이에 전송되는 신호들을 나타내고, STCM_I는 티시엠 모드로 제 1 선택 회로(112)와 제 1 내부 메모리(114) 사이에 전송되는 신호들(제어신호, 어드레스, 데이터 등)을 나타낸다. 또한, SCA_D는 캐쉬 메모리 모드로 제 2 선택 회로(113)와 제 2 내부 메모리(115) 사이에 전송되는 신호들을 나타내고, STCM_D는 티시엠 모드 로 제 2 선택 회로(113)와 제 2 내부 메모리(115) 사이에 전송되는 신호들(제어신호, 어드레스, 데이터 등)을 나타낸다.
또한, 도2를 참조하면, 전자 시스템(100a)은 시스템 버스(105)에 연결된 메모리 컨트롤러(130), 다른 내부 메모리(150), DMA(Direct Memory Access)(160) 및 IP 블록들(170)을 포함할 수 있다. 또한, 메모리 컨트롤러(130)에는 외부 메모리(140)가 연결될 수 있다.
IP 블록들(170)은 시스템 버스(105)를 통해 마이크로프로세서(111)와 통신을 하며, 다른 마이크로프로세서, 프린터, 모니터 등일 수 있다.
도 1 및 도 2에 있는 시스템 버스(105)는 AHB(Amba High Performance Bus)일 수 있다.
도 3은 도 2의 블록도에 포함된 제 1 내부 메모리(114) 및 제 1 선택 회로(112)를 상세히 나타낸 블록도이다.
도 3을 참조하면, 제 1 선택 회로(112)는 메모리 선택신호(MEM_SEL)에 응답하여 제 1 내부 메모리(114)를 티시엠 모드 또는 캐쉬 메모리 모드로 설정하고, 마이크로프로세서(111)로부터 인스트럭션(I)을 수신하고 인스트럭션(I)을 티시엠 모드 또는 캐쉬 메모리 모드로 제 1 내부 메모리(114)에 전송하거나, 제 1 내부 메모리(114)에 저장된 인스트럭션을 마이크로프로세서(111)에 전송한다.
도 3에서, 참조부호 116은 캐쉬 메모리 모드로 신호를 전송할 때 사용되는 제어신호 및 데이터이며, 참조부호 117은 티시엠 메모리 모드로 신호를 전송할 때 사용되는 제어신호 및 데이터이다. 여기서, 제어신호는 어드레스를 포함할 수 있 다.
제 1 선택 회로(112)는 제 1 내지 제 5 멀티플렉서(MUX1-MUX5)를 포함하며, 캐쉬 메모리 모드에서는 참조부호 116으로 표시된 제어신호들(CLK, CE, WE0, 어드레스(A) 및 데이터(D, Q)를 선택하고 제 1 내부 메모리(114)와 통신하고, 티시엠 메모리 모드에서는 참조부호 117로 표시된 제어신호들(CSN, WEN, CK, MCS0, MCS1, BWEN), 어드레스(A) 및 데이터(DI, DOUT)를 선택하고 제 1 내부 메모리(114)와 통신한다.
도 4는 도 2의 블록도에 포함된 제 2 내부 메모리(115) 및 제 2 선택 회로(113)를 상세히 나타낸 블록도이다.
도 4를 참조하면, 제 2 선택 회로(113)는 메모리 선택신호(MEM_SEL)에 응답하여 제 2 내부 메모리(115)를 티시엠 모드 또는 캐쉬 메모리 모드로 설정하고, 마이크로프로세서(111)로부터 데이터(D)를 수신하고 데이터(D)를 티시엠 모드 또는 캐쉬 메모리 모드로 제 2 내부 메모리(115)에 전송하거나, 제 2 내부 메모리(115)에 저장된 데이터를 마이크로프로세서(111)에 전송한다.
도 4에서, 참조부호 116은 캐쉬 메모리 모드로 신호를 전송할 때 사용되는 제어신호 및 데이터이며, 참조부호 117은 티시엠 메모리 모드로 신호를 전송할 때 사용되는 제어신호 및 데이터이다. 여기서, 제어신호는 어드레스를 포함할 수 있다.
제 2 선택 회로(113)는 제 6 내지 제 10 멀티플렉서(MUX6-MUX10)를 포함하며, 캐쉬 메모리 모드에서는 참조부호 116으로 표시된 제어신호들(CLK, CE, WE), 어드레스(A) 및 데이터(D, Q)를 선택하고 제 2 내부 메모리(115)와 통신하고, 티시엠 메모리 모드에서는 참조부호 117로 표시된 제어신호들(CSN, WEN, CK, MCS0, MCS1, BWEN), 어드레스(A) 및 데이터(DI, DOUT)를 선택하고 제 2 내부 메모리(115)와 통신한다.
도 5는 본 발명의 다른 하나의 실시예에 따른 시스템 온 칩을 포함하는 전자 시스템(200)의 하나의 예를 나타내는 블록도이다.
도 5를 참조하면, 전자 시스템(200)은 시스템 온 칩(210), 모바일 프로세서(220), 무선 안테나(230) 및 제 1 외부 메모리 장치(240)를 포함한다. 제 1 외부 메모리 장치(240)는 HDD(Hard Disc Drive)(241), SSD(Solid State Drive)(243), 및/또는 플래쉬 메모리(FLASH MEMORY)(245)를 포함할 수 있다. 모바일 프로세서(220)는 셀룰라 폰(Cellular Phone) 프로세서 또는 카메라 프로세서일 수 있다.
도 5와 같이, 모바일 프로세서와 함께 사용하는 시스템 온 칩(210)에서는 내부 메모리를 티시엠 메모리로 사용하여 인스트럭션과 데이터를 고속으로 처리할 수 있다.
도 6은 본 발명의 또 다른 하나의 실시예에 따른 시스템 온 칩을 포함하는 전자 시스템(300)의 하나의 예를 나타내는 블록도이다.
도 6을 참조하면, 전자 시스템(300)은 시스템 온 칩(210), 주변 장치(220), 무선 안테나(230), 제 1 외부 메모리 장치(240) 및 제 2 외부 메모리 장치를 포함한다. 제 1 외부 메모리 장치(240)는 HDD(241), SSD(243), 및/또는 플래쉬 메모리(FLASH MEMORY)(245)를 포함할 수 있다. 제 2 외부 메모리 장치(320)는 멀티 칩 패키지의 메모리 장치로서 OneNAND, NOR 플래쉬 메모리, 그리고 PSRAM의 일종인 UtRAM을 포함할 수 있다. 주변 장치(220)는 프린터, 모니터 등을 포함할 수 있다.
도 6과 같이, 컴퓨터 시스템과 함께 사용하는 시스템 온 칩(210)에서는 내부 메모리를 캐쉬 메모리로 사용하여 시스템 성능을 향상시킬 수 있다.
따라서, 본 발명의 시스템 온 칩은 캐쉬 메모리와 티시엠이 하나의 메모리 공간을 공유하기 때문에 반도체 집적회로 내에서 차지하는 면적이 적고 낮은 제조 단가로 제조할 수 있다. 시스템 온 칩(210)은 모바일 시스템에서는 내부 메모리를 티시엠 메모리로 사용하여 인스트럭션과 데이터를 고속으로 처리할 수 있으며, 컴퓨터 시스템에서는 내부 메모리를 캐쉬 메모리로 사용하여 시스템 성능을 향상시킬 수 있다. 따라서, 본 발명의 시스템 온 칩을 구비한 전자 시스템은 시스템 사이즈를 줄일 수 있고, 전력소모를 줄일 수 있다.
본 발명은 시스템 온 칩 및 이를 포함하는 전자 시스템에 적용이 가능하며, 특히 시스템 온 칩을 포함하는 모바일 시스템 및 컴퓨터 시스템에 적용이 가능하다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 본 발명의 하나의 실시예에 따른 시스템 온 칩을 포함하는 전자 시스템의 하나의 예를 나타내는 블록도이다.
도 2는 도 1의 전자 시스템을 상세히 나타낸 블록도이다.
도 3은 도 2의 블록도에 포함된 제 1 티시엠/캐쉬 및 제 1 선택 회로를 상세히 나타낸 블록도이다.
도 4는 도 2의 블록도에 포함된 제 2 티시엠/캐쉬 및 제 2 선택 회로를 상세히 나타낸 블록도이다.
도 5는 본 발명의 다른 하나의 실시예에 따른 시스템 온 칩을 포함하는 전자 시스템의 하나의 예를 나타내는 블록도이다.
도 6은 본 발명의 또 다른 하나의 실시예에 따른 시스템 온 칩을 포함하는 전자 시스템의 하나의 예를 나타내는 블록도이다.
<도면의 주요부분에 대한 부호의 설명>
100, 200, 300 : 전자 시스템
110, 210 : 시스템 온 칩(SOC)
120 : 외부 장치
111 : 마이크로프로세서
112, 113 : 선택 회로
114, 115 : 내부 메모리(TCM/CACHE)
130 : 메모리 컨트롤러
140 : 외부 메모리
150 : 내부 메모리
160 : DMA
170 : IP BLOCK
220 : 모바일 프로세서
230 : 무선 안테나
240 : 제 1 외부 메모리 장치
241 : HDD
243 : SSD
245 : 플래쉬 메모리(FLASH MEMORY)
320 : 제 2 외부 메모리 장치

Claims (10)

  1. 내부에 포함된 캐쉬(cache) 메모리와 티시엠(tightly-coupled memory)이 하나의 메모리 공간을 공유하는 시스템 온 칩; 및
    상기 시스템 온 칩이 외부 장치와 통신하기 위한 시스템 버스를 포함하고,
    상기 시스템 온 칩은,
    티시엠 모드 또는 캐쉬 메모리 모드로 설정되는 제 1 및 제 2 내부 메모리들;
    제 1 인스트럭션을 상기 티시엠 모드 또는 상기 캐쉬 메모리 모드로 상기 제 1 내부 메모리에 전송하거나, 상기 제 1 내부 메모리에 저장된 제 2 인스트럭션을 수신하는 제 1 선택 회로; 및
    제 1 데이터를 상기 티시엠 모드 또는 상기 캐쉬 메모리 모드로 상기 제 2 내부 메모리에 전송하거나, 상기 제 2 내부 메모리에 저장된 제 2 데이터를 수신하는 제 2 선택 회로를 포함하는 전자 시스템.
  2. 제 1 항에 있어서, 상기 전자 시스템은
    상기 시스템 버스에 연결되고 상기 시스템 온 칩과 통신하는 시스템 내부 메모리를 더 포함하는 것을 특징으로 하는 전자 시스템.
  3. 제 1 항에 있어서, 상기 전자 시스템은
    상기 시스템 버스에 연결되고 외부 메모리 장치를 제어하는 메모리 컨트롤러를 포함하는 것을 특징으로 하는 전자 시스템.
  4. 삭제
  5. 제 1 항에 있어서, 상기 제 1 및 제 2 내부 메모리들은
    적어도 하나의 SRAM으로 구성되는 것을 특징으로 하는 전자 시스템.
  6. 제 1 항에 있어서, 상기 시스템 온 칩은
    상기 시스템 버스에 연결되고, 상기 시스템 버스에 연결된 장치들을 제어하고 프로그램을 수행하는 마이크로프로세서를 더 포함하고,
    상기 제 1 및 제 2 선택 회로들은 메모리 선택신호에 응답하여 상기 제 1 및 제 2 내부 메모리들을 상기 티시엠 모드 또는 상기 캐쉬 메모리 모드로 각각 설정하고,
    상기 제 1 선택 회로는 상기 마이크로프로세서로부터 상기 제 1 인스트럭션을 수신하고 상기 제 2 인스트럭션을 상기 마이크로프로세서에 전송하며,
    상기 제 2 선택 회로는 상기 마이크로프로세서로부터 상기 제 1 데이터를 수신하고 상기 제 2 데이터를 상기 마이크로프로세서에 전송하는 것을 특징으로 하는 전자 시스템.
  7. 시스템 버스에 연결되고, 상기 시스템 버스에 연결된 장치들을 제어하고 프로그램을 수행하는 마이크로프로세서;
    티시엠 모드 또는 캐쉬 메모리 모드로 설정되는 제 1 및 제 2 내부 메모리들;
    제 1 인스트럭션을 상기 티시엠 모드 또는 상기 캐쉬 메모리 모드로 상기 제 1 내부 메모리에 전송하거나, 상기 제 1 내부 메모리에 저장된 제 2 인스트럭션을 수신하는 제 1 선택 회로; 및
    제 1 데이터를 상기 티시엠 모드 또는 상기 캐쉬 메모리 모드로 상기 제 2 내부 메모리에 전송하거나, 상기 제 2 내부 메모리에 저장된 제 2 데이터를 수신하는 제 2 선택 회로를 포함하는 것을 특징으로 하는 시스템 온 칩.
  8. 제 7 항에 있어서,
    상기 제 1 선택 회로는 상기 마이크로프로세서로부터 상기 제 1 인스트럭션을 수신하고 상기 제 2 인스트럭션을 상기 마이크로프로세서에 전송하는 것을 특징으로 하는 시스템 온 칩.
  9. 제 7 항에 있어서,
    상기 제 2 선택 회로는 상기 마이크로프로세서로부터 상기 제 1 데이터를 수신하고 상기 제 2 데이터를 상기 마이크로프로세서에 전송하는 것을 특징으로 하는 시스템 온 칩.
  10. 제 7 항에 있어서, 상기 시스템 온 칩은
    모바일 시스템 또는 컴퓨터 시스템에 사용되는 것을 특징으로 하는 시스템 온 칩.
KR1020090015802A 2009-02-25 2009-02-25 시스템 온 칩 및 이를 포함하는 전자 시스템 KR101543581B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090015802A KR101543581B1 (ko) 2009-02-25 2009-02-25 시스템 온 칩 및 이를 포함하는 전자 시스템
US12/704,139 US8539153B2 (en) 2009-02-25 2010-02-11 System on chip and electronic system having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090015802A KR101543581B1 (ko) 2009-02-25 2009-02-25 시스템 온 칩 및 이를 포함하는 전자 시스템

Publications (2)

Publication Number Publication Date
KR20100096762A KR20100096762A (ko) 2010-09-02
KR101543581B1 true KR101543581B1 (ko) 2015-08-11

Family

ID=42631904

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090015802A KR101543581B1 (ko) 2009-02-25 2009-02-25 시스템 온 칩 및 이를 포함하는 전자 시스템

Country Status (2)

Country Link
US (1) US8539153B2 (ko)
KR (1) KR101543581B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101595043B1 (ko) 2008-09-18 2016-02-17 마벨 월드 트레이드 리미티드 적어도 부분적으로 부팅 동안에 어플리케이션들을 메모리에 프리로딩하는 방법
US9141394B2 (en) * 2011-07-29 2015-09-22 Marvell World Trade Ltd. Switching between processor cache and random-access memory
CN106229010B (zh) * 2011-09-27 2019-07-19 意法半导体研发(深圳)有限公司 故障诊断电路
US9436629B2 (en) 2011-11-15 2016-09-06 Marvell World Trade Ltd. Dynamic boot image streaming
US9575768B1 (en) 2013-01-08 2017-02-21 Marvell International Ltd. Loading boot code from multiple memories
US9736801B1 (en) 2013-05-20 2017-08-15 Marvell International Ltd. Methods and apparatus for synchronizing devices in a wireless data communication system
US9521635B1 (en) 2013-05-21 2016-12-13 Marvell International Ltd. Methods and apparatus for selecting a device to perform shared functionality in a deterministic and fair manner in a wireless data communication system
WO2015015305A1 (en) 2013-07-31 2015-02-05 Marvell Word Trade Ltd. Parallelizing boot operations
CN106708747A (zh) * 2015-11-17 2017-05-24 深圳市中兴微电子技术有限公司 一种存储器切换方法及装置
CN109075968A (zh) 2016-03-08 2018-12-21 马维尔国际贸易有限公司 用于安全设备认证的方法和装置
TWI611296B (zh) * 2017-04-13 2018-01-11 慧榮科技股份有限公司 記憶體控制器與資料儲存裝置
CN112749021A (zh) * 2019-10-29 2021-05-04 瑞昱半导体股份有限公司 通信***以及运作方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04291446A (ja) 1990-12-05 1992-10-15 Ncr Corp スケーラブルメモリ帯域を備えた緊密結合型多重プロセッサ
JPH05151064A (ja) 1991-11-29 1993-06-18 Yokogawa Electric Corp 密結合マルチプロセツサシステム
US5551001A (en) 1994-06-29 1996-08-27 Exponential Technology, Inc. Master-slave cache system for instruction and data cache memories
US6591347B2 (en) 1998-10-09 2003-07-08 National Semiconductor Corporation Dynamic replacement technique in a shared cache
US6789167B2 (en) * 2002-03-06 2004-09-07 Hewlett-Packard Development Company, L.P. Method and apparatus for multi-core processor integrated circuit having functional elements configurable as core elements and as system device elements
US7640396B2 (en) * 2005-11-02 2009-12-29 Lsi Corporation All purpose processor implementation to support different types of cache memory architectures
US7899990B2 (en) * 2005-11-15 2011-03-01 Oracle America, Inc. Power conservation via DRAM access
CN100504779C (zh) * 2006-06-30 2009-06-24 联想(北京)有限公司 一种加速bios运行的方法
US7765351B2 (en) * 2007-03-12 2010-07-27 International Business Machines Corporation High bandwidth low-latency semaphore mapped protocol (SMP) for multi-core systems on chips

Also Published As

Publication number Publication date
KR20100096762A (ko) 2010-09-02
US20100217935A1 (en) 2010-08-26
US8539153B2 (en) 2013-09-17

Similar Documents

Publication Publication Date Title
KR101543581B1 (ko) 시스템 온 칩 및 이를 포함하는 전자 시스템
KR101310044B1 (ko) 복수의 코어 프로세서들에서의 하나 이상의 코어들의 워크로드 성능을 증가시키는 방법
US8949534B2 (en) Multi-CPU system and computing system having the same
US8782456B2 (en) Dynamic and idle power reduction sequence using recombinant clock and power gating
US8825922B2 (en) Arrangement for processing trace data information, integrated circuits and a method for processing trace data information
EP1535169B1 (en) Improved inter-processor communication system for communication between processors
KR20130050383A (ko) 시스템 온 칩 내에 독립 로직 블록의 통합
US20110314323A1 (en) Semiconductor device and data processor
EP1317712A1 (en) Inter-processor communication system
KR20180063128A (ko) 멀티스테이지 부트 이미지 로딩 및 프로그램가능 로직 디바이스들의 구성
US20150356050A1 (en) Interface Emulator using FIFOs
WO2012081085A1 (ja) 割込み要因管理装置及び割込み処理システム
US9563586B2 (en) Shims for processor interface
US11327899B1 (en) Hardware-based virtual-to-physical address translation for programmable logic masters in a system on chip
EA039007B1 (ru) Устройство прямого отображения адресов данных, располагающихся во внешнем последовательном пзу, в адресное пространство микропроцессорного ядра, компьютерная система и способ передачи данных
US20180336147A1 (en) Application processor including command controller and integrated circuit including the same
US9442788B2 (en) Bus protocol checker, system on chip including the same, bus protocol checking method
US11706150B2 (en) Data encoding and packet sharing in a parallel communication interface
WO2016053146A1 (ru) Компьютерная система
KR101267611B1 (ko) 고속무선통신모뎀에서 외부 장치에 저장된 펌웨어 실행 방법
JP2007108858A (ja) ピン共有装置およびピン共有方法
KR20240017740A (ko) 소프트 플로트 함수 회로를 포함하는 시스템-온-칩
RU155208U1 (ru) Компьютерная система
CN102981998A (zh) 一种多核dsp芯片的多层amba总线架构
US20040064625A1 (en) Processor system containing CPU core

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180731

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190731

Year of fee payment: 5