JPWO2010140210A1 - 半導体記憶装置およびその製造方法 - Google Patents
半導体記憶装置およびその製造方法 Download PDFInfo
- Publication number
- JPWO2010140210A1 JPWO2010140210A1 JP2011518094A JP2011518094A JPWO2010140210A1 JP WO2010140210 A1 JPWO2010140210 A1 JP WO2010140210A1 JP 2011518094 A JP2011518094 A JP 2011518094A JP 2011518094 A JP2011518094 A JP 2011518094A JP WO2010140210 A1 JPWO2010140210 A1 JP WO2010140210A1
- Authority
- JP
- Japan
- Prior art keywords
- layer
- memory device
- semiconductor memory
- recording layer
- conductive material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 64
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000012782 phase change material Substances 0.000 claims abstract description 38
- 238000010438 heat treatment Methods 0.000 claims abstract description 12
- 239000004020 conductor Substances 0.000 claims description 38
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 29
- 229920005591 polysilicon Polymers 0.000 claims description 29
- 239000000463 material Substances 0.000 claims description 26
- 229910052751 metal Inorganic materials 0.000 claims description 21
- 239000002184 metal Substances 0.000 claims description 21
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 11
- 229910052721 tungsten Inorganic materials 0.000 claims description 11
- 239000010937 tungsten Substances 0.000 claims description 11
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 8
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 6
- 229910052750 molybdenum Inorganic materials 0.000 claims description 6
- 239000011733 molybdenum Substances 0.000 claims description 6
- 239000012535 impurity Substances 0.000 claims description 5
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 3
- 239000012212 insulator Substances 0.000 claims description 3
- 229910052714 tellurium Inorganic materials 0.000 claims description 3
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 claims description 3
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 2
- 229910052787 antimony Inorganic materials 0.000 claims description 2
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 claims description 2
- 238000005530 etching Methods 0.000 claims description 2
- 229910052732 germanium Inorganic materials 0.000 claims description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 2
- 230000000149 penetrating effect Effects 0.000 claims description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 2
- 229910001936 tantalum oxide Inorganic materials 0.000 claims description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims description 2
- 230000015654 memory Effects 0.000 abstract description 42
- 230000002093 peripheral effect Effects 0.000 abstract description 14
- 239000010410 layer Substances 0.000 description 251
- 239000011229 interlayer Substances 0.000 description 22
- 238000000034 method Methods 0.000 description 20
- 230000000694 effects Effects 0.000 description 15
- 238000004364 calculation method Methods 0.000 description 13
- 238000002844 melting Methods 0.000 description 12
- 230000008018 melting Effects 0.000 description 12
- 229910021332 silicide Inorganic materials 0.000 description 12
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 12
- 239000012790 adhesive layer Substances 0.000 description 8
- 230000007423 decrease Effects 0.000 description 5
- 238000002474 experimental method Methods 0.000 description 5
- 230000017525 heat dissipation Effects 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 4
- 238000002425 crystallisation Methods 0.000 description 4
- 230000008025 crystallization Effects 0.000 description 4
- 230000020169 heat generation Effects 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910021341 titanium silicide Inorganic materials 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 238000005280 amorphization Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 150000004770 chalcogenides Chemical class 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000005546 reactive sputtering Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910000927 Ge alloy Inorganic materials 0.000 description 1
- 229910000618 GeSbTe Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910001245 Sb alloy Inorganic materials 0.000 description 1
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 1
- 229910001215 Te alloy Inorganic materials 0.000 description 1
- WGLPBDUCMAPZCE-UHFFFAOYSA-N Trioxochromium Chemical compound O=[Cr](=O)=O WGLPBDUCMAPZCE-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 229910000423 chromium oxide Inorganic materials 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910021334 nickel silicide Inorganic materials 0.000 description 1
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- 239000011669 selenium Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 239000011593 sulfur Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
- H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
- H10N70/8413—Electrodes adapted for resistive heating
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
Landscapes
- Semiconductor Memories (AREA)
Abstract
相変化材料を含む記録層を備えた不揮発性メモリの書き換え電流を低減し、信頼性を向上させる。記録層と記録層を加熱するためのヒータ層との間に、熱伝導層を設ける。熱伝導層の熱伝導率は、記録層およびヒータ層よりも大きい。書き換え電流によりヒータ層に発生したジュール熱が、熱伝導層により記録層に平行な方向に拡散されるため、一様に記録層が加熱される。その結果、記録層の周辺部が効率的に加熱され、書き換え電流を低減することができる。また、書き換え電流の低減により、記録層の中心部が必要以上に加熱されることがなくなり、メモリの信頼性が向上する。
Description
本発明は、記録層の抵抗状態の変化でデータを記録する半導体記憶装置に関する。
相変化材料を記録層に用いる相変化メモリ装置が提案されている。相変化メモリ装置については例えば非特許文献１に詳述されている。相変化メモリ装置は、ＰＲＡＭ、ＯＵＭ、オボニック・メモリと呼ばれることもある。記録層の相変化材料には、電気抵抗が高いアモルファス相と電気抵抗が低い結晶相の２つの準安定な状態があり、相変化メモリ装置はこの抵抗の違いを‘０’と‘１’に対応させることでビット情報を記憶する。相変化材料としては、一般的にカルコゲナイドが用いられる。カルコゲナイドとは、硫黄、セレン、テルルのうちの少なくとも１元素を含む材料のことである。代表的な相変化材料はＧｅ（ゲルマニウム）とＳｂ（アンチモン）、Ｔｅ（テルル）の合金である。
非特許文献１に相変化メモリ装置の動作が記されている。相変化メモリ装置の動作原理を簡単に説明する。記録層に用いられる相変化材料がアモルファス相のときの電気抵抗値は、結晶相のときに比べて２桁から３桁も高い。この抵抗値の違いが読み出し信号の電流値に反映される。書き換え動作は、記録層もしくは記録層および記録層に近接するヒータ層に電流を流してジュール熱を発生させることで行う。記録層の相変化材料をアモルファス相にする場合、相変化材料を融点以上に熱してから急冷するようなパルス電流を印可する。融点は一般的に、６００℃程度であり、急冷する時間は一般的に、３ナノ秒程度である。記録層の相変化材料を結晶相にする場合、局所的に相変化材料の温度を結晶化温度以上、融点以下の温度で保持する。このときの温度は、一般的に４００℃程度であり、結晶化に要する時間は相変化材料の組成によって異なるが、一般的に５０ナノ秒程度である。以後、記録層の相変化材料を結晶化させることをセット動作、アモルファス化させることをリセット動作と呼ぶ。また、記録層の相変化材料がアモルファス、すなわち記録層の抵抗が高い状態をリセット状態と呼び、記録層の相変化材料が結晶、すなわち記憶部の抵抗が低い状態をセット状態と呼ぶ。
非特許文献２には、相変化メモリの書き換え電力と書き換え可能回数の関係が示されている。書き換えの電力が大きくなると書き換え可能回数が減少することが示されている。相変化メモリの動作不良の原因として、繰り返しの書き換えにより相変化材料組成の均一性が低下することや相変化材料内に空隙が生じることが知られている。
特許文献１には、記録層に接しているヒータ層を有する相変化メモリセルが示されている。誘電体の開口中にヒータ層が形成されており、ヒータ層においてジュール熱を発生させ、熱伝導により相変化材料を加熱する。
２００３ Ｓｙｍｐｏｓｉｕｍ ｏｎ ＶＬＳＩ Ｔｅｃｈｎｏｌｏｇｙ、第１７３頁から第１７４頁、ダイジェスト・オブ・テクニカル・ペーパーズ
２００３ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ Ｍｅｅｔｉｎｇ， ２００３、Ｔｅｃｈｎｉｃａｌ Ｄｉｇｅｓｔ、第２５５頁から第２５８頁、ダイジェスト・オブ・テクニカル・ペーパーズ
従来の絶縁膜の開口中にヒータ層を備える相変化メモリ装置では、セット動作、リセット動作とも、記録層に接するヒータ層に電流を印加することで、記録層の相変化材料を融点以上に加熱する。本発明の発明者は、絶縁膜の開口中にヒータ層を備える相変化メモリ装置について加熱特性を検討し、その結果、以下のような課題が存在することを見出した。
第一に、ヒータ層の中心に比べて、ヒータ層の周辺部が加熱されづらく、結果、周辺部に接する記録層を融点以上に加熱するために多くの電流が必要になることを見出した。多くの電流を要するということは、消費電力の増大に繋がる。
また一方で、記録層の周辺部を融点まで加熱すると、記録層の中心部の温度が必要以上に高温になってしまうという問題があることも見出した。必要以上に記録層が高温になるのは、相変化メモリの書き換え可能回数の性能にとって不利となる。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。加熱によって抵抗状態が変化する記録層にデータを記録する半導体記憶装置であって、記録層と、セット動作時、リセット動作時に記録層を加熱するためのヒータ層と、前記記録層と前記ヒータ層との間に、前記記録層および前記ヒータ層よりも高い熱伝導率を持つ層とを設ける。以下、この高い熱伝導率を持つ層を、熱伝導層と呼ぶ。熱伝導層が、セット動作時、リセット動作時に、記録層に沿う方向に前記ヒータ層で発生する熱を拡散する。これにより、セット動作時、リセット動作時に記録層の周辺部が中心部と同様に加熱される。
本発明によれば、セット動作時、リセット動作時に、記録層の周辺部が中心部と同様に加熱されるので、記録層の周辺部を融点まで加熱するための電流を小さくでき、かつ、記録層の中心部の温度が必要以上に高温になるのを防ぐことができる。したがって、従来よりも高信頼かつ低電力動作する半導体記憶装置を実現することができる。
（実施の形態１）
図１は、本発明の好ましい第１の実施の形態による半導体記憶装置（相変化メモリ装置）の構造を示す断面模式図である。図１は、メモリアレイ上面模式図である図２に示されたＩ−Ｉ部の断面模式図である。図２に示されたＩＩ−ＩＩ方向の断面模式図が図３に示されている。
図１は、本発明の好ましい第１の実施の形態による半導体記憶装置（相変化メモリ装置）の構造を示す断面模式図である。図１は、メモリアレイ上面模式図である図２に示されたＩ−Ｉ部の断面模式図である。図２に示されたＩＩ−ＩＩ方向の断面模式図が図３に示されている。
図１に示すように、本実施形態による半導体記憶装置は導電性の上部熱伝導層１０２と導電性の下部熱伝導層１０９に挟まれた記録層１０１とその上下に配置された導電性の上部ヒータ層１０３及び導電性の下部ヒータ層１０７とを、層間絶縁膜１３１に設けられた開口中に備える。図１の破線Ａで囲まれた記録層１０１などが含まれる部分を、以下メモリセルと呼ぶ。
上部ヒータ層１０３とビット線１０５は、上部電極１０４によって電気的に接続されている。下部ヒータ層１０７の下には下部電極１０８と、接着層１２１と、シリサイド層１２２と、第三ポリシリコン層１２３と、第二ポリシコン層１２４と、第１のポリシリコン層１２５と、ワード線１２６とが順に設けられている。ワード線１２６は、層間絶縁膜１３２によって区切られている。さらにその下には周辺回路１２７が形成されている。周辺回路１２７とワード線１２６とは、断面図には表されていない、層間絶縁膜１３３を貫通するプラグなどによって電気的に接続されている。
上部熱伝導層１０２及び下部熱伝導層１０９の材料には、熱伝導率が上部ヒータ層１０３及び下部ヒータ層１０７に用いられる材料よりもそれぞれ熱伝導率が高く、かつ、記録層１０１に用いられる材料よりも熱伝導率が高い材料を用いる。好ましくは物理的、化学的に安定であり、高温下でも原子の移動が生じにくい材料を用いる。例えば、タングステンやモリブデンを用いることができる。タングステンの熱伝導率の一例は１７８Ｗ／ｍ・Ｋであり、モリブデンの熱伝導率は約１３８Ｗ／ｍ・Ｋである。但し、成膜方法や添加する元素により変化することは言うまでもない。
また、上部熱伝導層１０２及び下部熱伝導層１０９の厚さは、５ｎｍ以下が望ましい。熱伝導層が厚いと、書き換え時に高温に加熱する領域が増加するため、タングステンやモリブデンなどの熱伝導率が高い材料からの層間絶縁膜１３１への放熱が多くなり、結果として書き換え電流が増加に繋がり、本願発明の効果を弱めるからである。
記録層１０１には、加熱により電気抵抗が変化する材料を用いる。例えば、相変化材料の結晶相とアモルファス相を用いることで実現できる。この場合、相変化材料には、ゲルマニウム−アンチモン−テルルの合金や前記合金に酸素や窒素、インジウム、亜鉛、銀を添加した材料を用いることが出来る。
記録層１０１の厚さは、薄くしたほうが記録層１０１内部の温度は均一になる。しかし、記録層１０１が薄すぎるとショートする可能性があるため、膜厚は４〜２０ｎｍ程度が望ましい。記録層１０１の膜厚が４〜２０ｎｍ程度と薄い場合、記録層１０１の保熱効果は無視できる。そのため、リセット状態では記録層１０１が全体に渡ってアモルファスになり、セット状態では記録層１０１の全体に渡って結晶になり易く、記録層１０１が結晶とアモルファスの混在状態になることが少ない。そのため、データの‘０’と‘１’を弁別することが容易になり、ビット情報を確実に記憶し、再生できる高信頼なメモリを提供できる。
上部ヒータ層１０３及び下部ヒータ層１０７には、通電によりジュール熱を発生する材料を用いる。例えば、窒化チタンや窒化アルミニウム、窒化タンタル、不純物が添加されたポリシリコン（例えば、チタンシリサイドやタングステンシリサイド）、酸化チタン、酸化タンタル及び当該材料の積層構造を用いることができる。窒化チタン、チタンシリサイドの熱伝導率の一例は、それぞれ３Ｗ／ｍ・Ｋ、０．１５Ｗ／ｍ・Ｋである。このように、ヒータ層の熱伝導率は熱伝導層の熱伝導率よりも低い。但し、成膜方法や窒素もしくはシリコンの含有率により熱伝導率が大きく変化することは言うまでもない。ヒータ層の電気抵抗率は１〜１００ｍΩ・ｃｍであることが望ましい。電気抵抗率が１００ｍΩ・ｃｍより高いとメモリセルの抵抗比が少なくなり、読み出し速度が低下する。逆に電気抵抗率が１ｍΩ・ｃｍより低いと、ジュール熱による発熱量が低下する。適切な電気抵抗率がメモリセル構造に依存することは言うまでもない。このとき上部ヒータ層及び下部ヒータ層の膜厚は５〜５０ｎｍであることが望ましい。
ワード線１２６が設けられている層とビット線１０５が設けられている層との間に設けられている層間絶縁膜１３１に用いる材料としては、例えば、酸化シリコンを用いることができる。酸化シリコン（ＳｉＯ２）の熱伝導率は１．４Ｗ／ｍ・Ｋである。酸化シリコンの層間絶縁膜１３１は、後述のように、ＴＥＯＳ（テトラエチルオルソシリケート）原料を用いたプラズマＣＶＤ（化学的気相成長）法や、ＳＯＧ（スピンオングラス）で形成することができる。
接着層１２１は下部ヒータ層１０７とシリサイド層１２２の原子相互拡散を抑制するために設けられる。しかし接着層１２１は、必ずしも必要な層では無い。接着層１２１の材料には、例えば、窒化チタンを用いることができる。また、シリサイド層１２２は第三ポリシリコン層１２３との接触抵抗の低減のために設けられる。シリサイド層１２２も、必ずしも必要な層では無い。シリサイド層１２２の材料には、例えば、チタンシリサイドやニッケルシリサイドを用いることができる。
第１のポリシリコン層１２５の材料にはホウ素やガリウム、インジウムの何れかを含むｐ型ポリシリコンを用いることができる。第二のポリシリコン層１２４の材料は真性ポリシリコンを用いることができる。第三ポリシリコン層１２３の材料はリンや砒素を不純物として含むｎ型ポリシリコンを用いることができる。第二のポリシリコン層の材料としてｎ−型（ｎ型であるが第三ポリシリコンに比べて不純物濃度が低い）ポリシリコンを用いることも出来ることは言うまでもない。第１のポリシリコン層１２５と、第二のポリシリコン層１２４と、第三ポリシリコン層１２３とで選択素子であるダイオードを構成する。当該選択素子によって、メモリアレイの中の任意のメモリセルを選択して、読み出し動作、セット動作およびリセット動作を行うことができる。
上部電極１０４は後述するようにＣＭＰ（化学機械研磨）を用いる工程でＣＭＰストッパ層として利用することができる。電気抵抗が低い金属が望ましく、例えばタングステンを用いることが出来る。
ワード線１２６やビット線１０５は半導体工程で通常使用される配線材料で形成することができる。例えば、タングステンや窒化チタン、銅と窒化チタンの積層膜、タングステンと窒化チタンの積層膜を用いることができる。
周辺回路１２７には、読み出し動作向けのセンスアンプや書き込み動作向けのカレントミラー回路、ビット線セレクタ、ワード線セレクタ、昇圧回路などが含まれることがある。
上部電極１０４から第１のポリシリコン層１２５までのピラー１２８は柱状に加工されている。言い換えると、ピラー１２８は層間絶縁膜１３１の開口の中に形成されている。
メモリのアレイを模式的に示した図２には、複数のビット線１０５と、複数のビット線１０５と交差する複数のワード線１２６と、複数のピラー１２８が示されている。複数のビット線１０５と複数のワード線１２６の交点のそれぞれにピラー１２８が配置されている。すなわち、それぞれの交点に、ビット線１０５とワード線１２６との間を貫通する層間絶縁膜１３１の開口があり、その開口の中にピラー１２８が存在する。
リセット動作において、メモリセルに電流が流れることで、主に上部ヒータ層１０３及び下部ヒータ層１０７、記録層１０１にジュール熱が発生する。ヒータ層から層間絶縁膜１３１に放熱されるため、ヒータ層の内部には温度ムラが存在する。次に、上部熱伝導層１０２や下部熱伝導１０９は熱伝導率が高い材料により構成されているため、その内部の温度はほぼ均一である。その結果、記録層１０１の温度ムラは少なく、ほぼ均一に加熱される。その温度が融点を超えたところで電流を止め、記録層１０１の相変化材料を急冷することで、相変化材料をアモルファス化させる。セット動作も同様にジュール熱により加熱し、一定時間、加熱した状態で保持することで結晶化させる。
本実施例のようなピラー構造では、メモリセル間の熱ディスターブ（メモリセル間の熱伝導により、例えばあるメモリセルに書き込み動作を行ったときに、隣のメモリセルに記憶した情報が失われる現象）を防ぐことがメモリ集積度の高密度化のために重要である。特にリセット状態のメモリセルに隣接するメモリセルにリセット動作を行うと、情報が消失しやすい。熱ディスターブを防ぐ一つの方法として、まず全てのメモリセルをリセット状態にしてから（ブロック動作による一括消去）、セット状態にするメモリセルのみ、さらにセット動作を行うことができる。セット動作に要する温度は低いため、熱ディスターブは軽減される。さらに、もう一つの方法として、まず全てのメモリセルをセット状態にしてから（ブロック動作による一括書き込み）、リセット状態にするメモリセルのみ、さらにリセット動作を行うことができる。相変化材料のアモルファス化には結晶化に比べて高い温度が必要なため、セット状態のメモリセルがリセットされることは少ない。よって、熱ディスターブは軽減される。
本発明のメモリ装置の効果を確かめるために、図４に示した構造に対して計算機実験を行った。図４は図１の破線Ａで囲まれたメモリセル部分に対応する模式断面図である。計算機実験では、メモリセルに電流を印加した際の図４のＡ１点からＤ１点の間での温度を求めた。図５に、計算結果をプロットした。図５の横軸は、Ａ１点〜Ｄ１点の位置を示し、縦軸は記録層１０１の温度を示す。計算機実験の結果から、記録層１０１の全体に渡って、相変化材料の一般的な融点である約６００℃に均一に加熱されるのが分かる。
比較対象として、熱伝導層が無い場合のメモリセルについても同様に計算した。図６に、比較対象のための計算機実験を行ったメモリセルの構造を示す。図６に示したメモリセルの構造は、熱伝導層１０２と熱伝導層１０９が無いことを除けば、図４に示したメモリセルの構造と同じである。図７に、熱伝導層１０２と熱伝導層１０９が無い場合の、メモリセルに電流を印加した際の図６のＡ２点からＤ２点の間での温度を計算した結果を示す。図７の横軸は、Ａ２点〜Ｄ２点の位置を示し、縦軸は記録層１０１の温度を示す。なお、記録層１０１の周辺部、すなわちＡ２点とＤ２点とで相変化材料の一般的な融点である約６００℃となるように計算した。全体が融点を超える温度まで加熱されることが、記録層の抵抗値の変化による記録のために必要だからである。図７に示した計算結果から、熱伝導層を設けない場合には、記録層１０１の中心部では１２００℃を超える高温となることが確かめられた。考えられる原因としては、以下の通りである。層間絶縁膜１３１への放熱により、記録層１０１の温度ムラが大きくなることが考えられる。相変化材料の例であるＧｅ、Ｓｂ、Ｔｅ合金の熱伝導率０．３７Ｗ／ｍ・Ｋ程度に比べて、層間絶縁膜の例であるＳｉＯ２の熱伝導率は１．４Ｗ／ｍ・Ｋと大きい。そのため、層間絶縁膜への放熱が大きな記録層内の温度ムラをもたらすことが考えられる。
図６に示した計算ではリセット動作に要する電流が９３マイクロアンペアであったのに対し、図４に示した計算ではリセット動作に要する電流は８０マイクロアンペアと少ないことが計算により求められた。メモリセルの大きさは１Ｆ２として計算した。Ｆは最小加工寸法であり、今回の計算では３０ｎｍとした。熱伝導層が存在することで、少ない電流値、すなわち低消費電力が達成できることが確かめられた。
以上の計算結果から、熱伝導層が均一な記録層の加熱に寄与することが確かめられた。また、熱伝導層を備えることで、記録層の中心部の温度の上昇が約半分に抑えられるという顕著な効果が得られることが確かめられた。この顕著な効果は、書き換え可能回数の向上、すなわち記録層の高信頼化にとって有利である。また、熱伝導層を用いることで小さい電流値で、記録層への書き換えが可能であることが確かめられた。すなわち、低消費電力化が可能であることが確かめられた。
リセット動作時におけるヒータ層の熱伝導率と、記録層内の最高温度と最低温度の差を図１９に示す。安定した動作のためには温度差は２５０℃以下が望ましい。その領域１９０１を図１９中に示した。温度差２５０℃の線と破線で示した曲線の交点から分かるように、熱伝導層の熱伝導率を５Ｗ／Ｋ・ｍ以上にすることで、望ましい温度差である２５０℃以下を達成できることが確かめられた。
以下、図８〜図１２を用いて本願の半導体記憶装置の製造方法を説明する。
まず、通常の半導体製造工程により図８に示す構造を半導体基板８４２上に作製する。図８には素子分離領域８４１やサイドウォール８５２、拡散層８４４、ｐ型の領域８４３、ゲート絶縁膜８４５、ゲート電極８４６、シリサイド領域８４７からなるトランジスタやプラグ電極８４８と密着層８４９、シード層８５１、配線８５０からなる配線が示されている。次に、層間絶縁膜１３３の上部にワード線１２６を形成する。形成方法は、スパッタによる成膜とレジストマスクを用いたドライエッチングによる加工を使用することが出来る。ｐ型の領域８４３をｎ型の領域にしても良い事は言うまでもない。周辺回路はＣＭＯＳ回路で構成するのが望ましい。
次に、図９で示すように、第1のポリシリコン層１２５、第２のポリシリコン層１２４、第三のポリシリコン１２３、シリサイド層１２２、接着層１２１、下部電極１０８、下部ヒータ層１０７、下部熱伝導１０９、記録層１０１、上部熱伝導層１０２、上部ヒータ層１０３、上部電極１０４を形成するための各層を成膜する。第１のポリシリコン層１２５、第２のポリシリコン層１２４、第三のポリシリコン１２３はＣＶＤで成膜し、イオン打ち込みにより不純物を添加することで形成することができる。さらに、シリサイド層１２２と接着層１２１を形成する方法としては、例えば、チタンをスパッタし、次に、窒化チタンを反応性スパッタにより成膜した後に、熱処理を行うことでチタンをシリサイド化させることでシリサイド層１２２と接着層１２１を形成することができる。下部電極１０８、下部熱伝導１０９、記録層１０１、上部熱伝導層１０２、上部電極１０４の形成方法としてスパッタにより成膜することが出来る。下部ヒータ層１０７、上部ヒータ層１０３は反応性スパッタにより成膜することも出来る。
次に、レジストマスクを使用したドライエッチングにより、上部１０４から第１のポリシリコン層１２５までを図１０に示したように部分的に除去することで、ピラー構造１２８を形成する。さらに、層間絶縁膜１３１となる絶縁膜をピラーの間に埋め込み、ＣＭＰ（化学機械研磨）により上面を平坦化することで図１１に示す構造を得ることが出来る。層間絶縁膜１３１としてＴＥＯＳ（テトラエチルオルソシリケート）原料を用いてプラズマＣＶＤ（化学的気相成長）法やＳＯＧ（スピンオングラス）で形成した絶縁膜を用いることが出来る。その後、図１２に示したように、通常の半導体プロセスを用いてビット線１０５を形成する。上部ヒータ層１０３と記録層１０１、下部ヒータ層１０７を同一のレジストマスクを用いて加工することで容易にピラー状の構造を作製することが出来る。
さらに、上述のプロセスを繰り返すことにより、複数層の積層メモリアレイを作製できる。図１３には、４層メモリアレイの構造の例を示した。製造工程の歩留まりが向上するとメモリ容量当たりの製造コストが最小となるメモリアレイ層の数は増加する。現在の製造技術では、望ましくは４層から１６層である。
さらに通常の半導体工程を用いて、上部の配線やパッシベーションを形成して、高密度な相変化メモリ装置を製造する。
本実施例で示した製造プロセスでは、記録層とその上下の導電性の層の径が、各層のエッチングレートの違いによって幅を持つ。その場合であっても、図１に示した記録層１０１の直径ｄ１と上部ヒータ層１０３の直径ｄ２、下部ヒータ層１０７の直径ｄ３がほぼ等しく、２割以上のズレが無い構造を実現できるので、全く同一の径と仮定した場合と同様の効果を得ることが可能である。
（実施の形態２）
本発明の実施の形態２を説明する。本実施例ではヒータ層が導電性材料／絶縁膜／導電性材料の積層構造で作製されていることを特徴とする。
本発明の実施の形態２を説明する。本実施例ではヒータ層が導電性材料／絶縁膜／導電性材料の積層構造で作製されていることを特徴とする。
金属を用いるヒータ層ではその膜厚が厚くなり、ヒータ層から周辺の誘電体に放熱される熱が大きくなるため、動作に必要な電力が増加する。なぜなら、ジュール熱を発生させるため、ヒータ層においてはある一定の電気抵抗が必要であるが、電気抵抗率には一定の上限があるため、膜厚を厚くせざるを得ないからである。金属を用いるヒータ層の電気抵抗率の例は０．０１Ω・ｃｍであり、膜厚は３０ｎｍである。
そこで、書き換え動作に必要な電力を低減することを目的として、以下の構成とする。すなわち、ヒータ層を導電性材料／絶縁膜／導電性材料の積層構造を有する積層膜で作製する。上記積層膜は絶縁膜の厚みが１〜５ｎｍと薄いのにかかわらず、相変化メモリのヒータ層として十分な電気抵抗を持つ。導電性材料の膜厚は通常の半導体プロセスで均一に成膜出来る膜厚でよい。例えば、０．５〜２ｎｍである。我々の実験では、絶縁膜としてクロム酸化物を用いて、膜厚を１．５ｎｍとし、導電性材料としてタングステンを用いたときの電気抵抗は３１ｋΩであった（１Ｆ２換算、Ｆ＝３０ｎｍ）。従来の高抵抗の金属を用いる場合よりも、薄いヒータ層を形成可能である。
図１４に示す構造では、下部電極１０８上に下部ヒータ層１４０４ａが設けられており、その上に記録層１０１が形成されている。さらに、その上に上部ヒータ層１４０４ｂと上部電極１０４、ビット線１０５が設けられている。層間絶縁膜１３１中に、下部電極１０８から上部電極１０４までが形成されている。ヒータ層１４０４ａ及び１４０４ｂは導電性材料１４０２ａ／絶縁膜１４０１ａ／導電性材料１４０３ａ及び導電性材料１４０２ｂ／絶縁膜１４０１ａ／導電性材料１４０３ｂの積層構造である。好ましくはヒータ層は高温かつ高電界下で物理的に安定であり、電気抵抗が変動しないことが望ましい。好ましくは導電性材料は金属であり、高温下で物理的な変形が生じにくい材料が好ましい。例えば、タングステンやモリブデンを用いることが出来る。好ましくは絶縁体は誘電体である。絶縁膜としては、高温下で物理的に安定であることが望ましい。好ましくは金属の酸化物、もしくは窒化物、酸窒化物であることが望ましい。例えば、タンタル、クロム、タングステン、アルミの酸化物、もしくは窒化物を用いることができる。ヒータ層は安定した発熱が得られるように相変化材料を含む記録層よりも抵抗が高いことが望ましい。さらに、金属／絶縁膜／金属／絶縁膜／金属のように複数の絶縁膜を用いることができる。複数の絶縁膜を用いると良好な耐電流特性と発熱特性を両立させることがより容易になる。
また、絶縁膜はリセット電流を目標動作回数だけ通電させても絶縁膜が劣化せず、ヒータ層の抵抗が一定であることが望ましい。図２０に我々が取得した誘電体の膜厚と界面抵抗の関係を示す。導電性材料／誘電体／導電性材料の積層構造の電気特性を調べた。誘電体膜厚が厚くなると界面抵抗は上昇する。相変化材料を含む記録層の抵抗値２００１は膜厚や相変化材料の組成にも依存するが、約５×１０−１１Ω・ｍ２程度である。良好な発熱特性が得られる領域２００３を図中に示した。この誘電体の場合、１ｎｍより厚い膜厚にするのが望ましい。また、図２１に我々が取得した誘電体の膜厚と耐電流の関係を示す。金属／誘電体／金属の積層構造の電気特性を調べた。誘電体膜厚が厚くなると、より低い電流で誘電体が破壊される。リセット電流値２００２はメモリセルの構造に依存するが、約７×１０１０Ａ／ｍ２程度である。良好な耐電流特性が得られる領域２００４を図中に示した。この誘電体の場合、２ｎｍより薄い膜厚にするのが望ましい。望ましい絶縁膜の膜厚は絶縁膜の材料にもよるが、０．５〜２ｎｍが妥当である。
絶縁膜を挟む導電性材料が厚いと、書き換え時に高温に加熱する領域が増加するため、層間絶縁膜への放熱が多くなり、結果として書き換え電流が増加する問題が生じる。従って、導電性材料の厚みは５ｎｍ以下が望ましい。
本実施例の構造ではヒータ層を薄く出来るため、書き換え時に高温に加熱する領域が減少し、層間絶縁膜への放熱がさらに低下する長所がある。また、ジュール熱の発生量に関係する電気抵抗や保熱に関係する熱抵抗について、膜厚を変えることで調整ができるため、材料の組成を変更しなければならない従来のヒータ層に比べて、本発明のヒータ層は所望の性能を得るための設計の自由度が高いという利点がある。
（実施の形態３）
本発明の実施の形態３を説明する。本実施例ではヒータ層の間に熱伝導層が挟まれていることを特徴とする。
本発明の実施の形態３を説明する。本実施例ではヒータ層の間に熱伝導層が挟まれていることを特徴とする。
図１５を用いて説明する。熱伝導層１５０１が第一のヒータ層１５０２と第二のヒータ層１５０３の間に挟まれている。第１のヒータ層１５０２の上には記録層１０１が形成されている。記録層１０１の上には上部電極１０４が形成されている。書き換え時には、層間絶縁膜１３１へ逃げる熱があるために、ヒータ層の周辺部１５０５の温度は中心部１５０６に比べて低くなる。本実施の形態の装置では、熱伝導層１５０１によりヒータ層の温度が均一化され、結果、記録層１０１の温度が均一化される。これにより、信頼性の高い相変化メモリ装置を提供できる。
（実施の形態４）
本発明の実施の形態４を説明する。本実施例では記録層の間に熱伝導層が挟まれていることを特徴とする。
本発明の実施の形態４を説明する。本実施例では記録層の間に熱伝導層が挟まれていることを特徴とする。
図１６を用いて説明する。下部電極１０８上に下部ヒータ層１０７、第三の熱伝導層１６０１ｃ、第二の記録層１０１ｂ、第二の熱伝導層１６０１ｂ、第一の記録層１０１ａ、第一の熱伝導層１６０１ａ、上部ヒータ層１０３、上部電極１０４、ビット線１０５が形成されている。下部電極１０８から上部電極１０４は層間絶縁膜１３１中に形成されている。第１および第２の記録層内部の温度は熱伝導層により均一化される。相変化材料は一般的に熱伝導率が低く、保熱効果が高い。本実施の形態の装置を用いると相変化材料の保熱効果により、書き換え電流を低減しつつ、記録層内の温度均一性が高くできるため、高信頼の相変化メモリ装置を提供することができる。
（実施の形態５）
本発明の実施の形態５を説明する。本実施例では記録層の片側に導電性材料／絶縁膜／導電性材料の積層構造が隣接していることを特徴とする。
本発明の実施の形態５を説明する。本実施例では記録層の片側に導電性材料／絶縁膜／導電性材料の積層構造が隣接していることを特徴とする。
図１７を用いて説明する。下部電極１０８上に金属層１７０２／絶縁膜１７０１／金属層１７０３の積層構造からなるヒータ層１７０４、記録層１０１、上部電極１０４、ビット線１０５が形成されている。層間絶縁膜１３１中に下部電極１０８から金属１７０３までが形成されている。記録層１０１内部の温度は、ヒータ層１７０４の熱が金属層１７０３によって記録層に沿う方向に拡散されるために均一化される。従って、低電力、高信頼の相変化メモリ装置を得ることができる。さらに、ヒータ層１７０４は、金属層のみのヒータ層と置き換えが容易であり、低コストで、低電力、高信頼の相変化メモリ装置を得ることが可能である。
（実施の形態６）
本発明の実施の形態６を説明する。本実施例では記録層の間に金属／絶縁膜／金属の積層構造が挟まれていることを特徴とする。
本発明の実施の形態６を説明する。本実施例では記録層の間に金属／絶縁膜／金属の積層構造が挟まれていることを特徴とする。
図１８を用いて説明する。下部電極１０８上に第一の記録層１０１ａ、金属１８０２／絶縁膜１８０１／金属１８０３の積層構造からなるヒータ層１８０４、第二の相変化材料１０１ｂ、上部電極１０４、ビット線１０５が形成されている。リセット動作の時に、融点以上に加熱される部分は記録層中のヒータ層中心付近である。発熱部は主にヒータ層であり、保熱部は主に記録層である。記録層内部の温度は熱伝導層により均一化される効果がある。相変化材料は一般的に熱伝導率が低く、保熱効果が高い。本実施例を用いると相変化材料の保熱効果により、書き換え電流を低減しつつ、記録層内の温度均一性が高くできるため、高信頼の高密度メモリ装置を提供することができる。
本発明の半導体メモリ装置は、電子計算機の記録装置や、携帯端末の記録装置などに利用できる。
１０１ 記録層
１０２ 上部熱伝導層
１０３ 上部ヒータ層
１０４ 上部電極
１０５ ビット線
１３１ 層間絶縁膜
１０７ 下部ヒータ層
１０８ 下部電極
１０９ 下部熱伝導層
１２１ 接着層
１２２ シリサイド層
１２３ 第３のポリシリコン層
１２４ 第２のポリシコン層
１２５ 第１のポリシリコン層
１２６ ワード線
１２７ 周辺回路
１２８ ピラー
８４１ 素子分離領域
８４２ 半導体基板
８４３ ｐ型の領域
８４４ 拡散層
８４５ ゲート絶縁膜
８４６ ゲート電極
８４７ シリサイド領域
８４８ プラグ電極
８４９ 密着層
８５０ 配線
８５１ シード層
８５２ サイドウォール
１０２ 上部熱伝導層
１０３ 上部ヒータ層
１０４ 上部電極
１０５ ビット線
１３１ 層間絶縁膜
１０７ 下部ヒータ層
１０８ 下部電極
１０９ 下部熱伝導層
１２１ 接着層
１２２ シリサイド層
１２３ 第３のポリシリコン層
１２４ 第２のポリシコン層
１２５ 第１のポリシリコン層
１２６ ワード線
１２７ 周辺回路
１２８ ピラー
８４１ 素子分離領域
８４２ 半導体基板
８４３ ｐ型の領域
８４４ 拡散層
８４５ ゲート絶縁膜
８４６ ゲート電極
８４７ シリサイド領域
８４８ プラグ電極
８４９ 密着層
８５０ 配線
８５１ シード層
８５２ サイドウォール
Claims (18)
- 複数の第１配線と、
前記複数の第１配線と交差する複数の第２配線と、
前記複数の第１配線と前記複数の第２配線との間に、前記複数の第１配線と前記複数の第２配線の交点毎に貫通する開口を有する絶縁膜と、
前記開口中に、通電によりジュール熱を発生する第１の導電性材料層と、
前記開口中に、加熱によって抵抗状態が変化する記録層と、
前記第１の導電性材料層と前記記録層との間に、前記第１の導電性材料層と前記記録層とに比べ、熱伝導度が高い第２の導電性材料層とを有することを特徴とする半導体記憶装置。 - 請求項１に記載の半導体記憶装置において、
前記第２の導電性材料層が前記第１の導電性材料層の上に設けられ、
前記記録層が前記第２の導電性材料層の上に設けられていることを特徴とする半導体記憶装置。 - 請求項２に記載の半導体記憶装置において、
前記開口中に、さらに、
前記記録層の上に設けられている第３の導電性材料層と、
前記第３の導電性材料層の上に設けられている第４の導電性材料層とを有し、
前記第３の導電性材料層の電気伝導度は、前記第４の導電性材料層および前記記録層の熱伝導度よりも低いことを特徴とする半導体記憶装置。 - 請求項１に記載の半導体記憶装置において、
前記第１の導電性材料層の熱伝導度は、５Ｗ／Ｋ・ｍ以上であることを特徴とする半導体記憶装置。 - 請求項１に記載の半導体記憶装置において、
前記第２の導電性材料はタングステンを含むことを特徴とする半導体記憶装置。 - 請求項１に記載の半導体記憶装置において、
前記第２の導電性材料はモリブデンを含むことを特徴とする半導体記憶装置。 - 請求項１に記載の半導体記憶装置において、
前記第１の導電性材料の層は、窒化タンタル、窒化チタン、窒化アルミニウム、不純物が添加されているポリシリコン、酸化チタン、酸化タンタルのいずれかの材料を含むことを特徴とする半導体記憶装置。 - 請求項１に記載の半導体記憶装置において、
前記記録層は相変化材料を含むことを特徴とする半導体記憶装置。 - 請求項８に記載の半導体記憶装置において、
前記相変化材料はゲルマニウムと、アンチモンと、テルルとを含むことを特徴とする半導体記憶装置。 - 第１のヒータ層と、
前記第１のヒータ層上に形成されている相変化材料を含む記録層と、
前記第１のヒータ層と前記記録層との間に、前記第１のヒータ層と前記記録層とに比べて、熱伝導率が高い第１の熱伝導層とを有し、
前記第１のヒータ層からの熱を利用して、前記記録層の相変化材料の相状態を変化させて情報を記憶する半導体記憶装置。 - 請求項１０に記載の半導体記憶装置において、
前記第１の熱伝導層の熱伝導度は、５Ｗ／Ｋ・ｍ以上であることを特徴とする半導体記憶装置。 - 請求項１０に記載の半導体記憶装置において、
前記第１の熱伝導層はタングステンを含むことを特徴とする半導体記憶装置。 - 請求項１０に記載の半導体記憶装置において、
前記第１の熱伝導層はモリブデンを含むことを特徴とする半導体記憶装置。 - 請求項１０に記載の半導体記憶装置において、
前記第１のヒータ層の上に前記第１の熱伝導層が設けられ、
前記第１の熱伝導層の上に前記記録層が設けられていることを特徴とする半導体記憶装置。 - 請求項１０に記載の半導体記憶装置において、
前記記録層の上に設けられている第２の熱伝導層と、
前記第２の熱伝導層の上に設けられている第２のヒータ層とを有し、
前記第２の熱伝導層の熱伝導率は、前記第２のヒータ層および前記記録層の熱伝導率よりも高いことを特徴とする半導体記憶装置。 - 請求項１０に記載の半導体記憶装置において、
前記第１のヒータ層は、
金属層と絶縁体層との積層構造を有することを特徴とする半導体記憶装置。 - 請求項１３に記載の半導体記憶装置において、
前記第１のヒータ層の前記絶縁体層は、前記金属層に挟まれていることを特徴とする半導体記憶装置。 - 加熱によって抵抗状態が変化する記録層を有する半導体記憶装置の製造方法であって、
第１の導電性材料層を形成する第１工程と、
前記第１の導電性材料層と前記記録層とに比べ、熱伝導度が高い第２の導電性材料層を形成する第２工程と、
前記記録層を設けるための、加熱によって抵抗状態が変化する材料の層を形成する第３工程と、
前記第１の導電性材料層と、前記第２の導電性材料層と、前記加熱によって抵抗状態が変化する材料の層とを部分的にエッチングする第４の工程と、
前記第４の工程でエッチングされた部分に絶縁膜を形成する第５の工程とを有することを特徴とする半導体記憶装置の製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2009/060001 WO2010140210A1 (ja) | 2009-06-01 | 2009-06-01 | 半導体記憶装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPWO2010140210A1 true JPWO2010140210A1 (ja) | 2012-11-15 |
Family
ID=43297356
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011518094A Pending JPWO2010140210A1 (ja) | 2009-06-01 | 2009-06-01 | 半導体記憶装置およびその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPWO2010140210A1 (ja) |
| TW (1) | TW201117367A (ja) |
| WO (1) | WO2010140210A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US12016186B2 (en) | 2020-06-15 | 2024-06-18 | Samsung Electronics Co., Ltd. | Semiconductor memory device |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9287498B2 (en) | 2011-09-14 | 2016-03-15 | Intel Corporation | Dielectric thin film on electrodes for resistance change memory devices |
| JP5940924B2 (ja) * | 2012-07-20 | 2016-06-29 | 株式会社日立製作所 | 低電力で動作する半導体記憶装置 |
| US8735861B2 (en) * | 2012-08-31 | 2014-05-27 | Kabushiki Kaisha Toshiba | Semiconductor storage device and method of manufacturing same |
| JP2015138565A (ja) | 2014-01-22 | 2015-07-30 | 株式会社東芝 | 半導体記憶装置 |
| JP2021040067A (ja) * | 2019-09-04 | 2021-03-11 | キオクシア株式会社 | 半導体記憶装置 |
| CN111969107A (zh) * | 2020-08-25 | 2020-11-20 | 长江存储科技有限责任公司 | 相变存储器及其制造方法 |
| US20220149275A1 (en) * | 2020-11-06 | 2022-05-12 | International Business Machines Corporation | Uniform Voltage Drop in Arrays of Memory Devices |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004274055A (ja) * | 2003-03-04 | 2004-09-30 | Samsung Electronics Co Ltd | 記憶素子のための貯蔵セル、ならびに相変化記憶素子及びその形成方法 |
| JP2005502197A (ja) * | 2001-08-30 | 2005-01-20 | マイクロン テクノロジー インコーポレイテッド | 金属をドープしたカルコゲニド材料を使用する集積回路装置及び製造 |
| JP2006352082A (ja) * | 2005-05-19 | 2006-12-28 | Renesas Technology Corp | 半導体記憶装置及びその製造方法 |
| JP2008021668A (ja) * | 2006-07-10 | 2008-01-31 | Renesas Technology Corp | 相変化型不揮発性メモリおよびその製造方法 |
| JP2008053494A (ja) * | 2006-08-25 | 2008-03-06 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| JP2008182227A (ja) * | 2007-01-23 | 2008-08-07 | Samsung Electronics Co Ltd | 選択的に成長された相変化層を備える相変化メモリ素子及びその製造方法 |
| JP2008218492A (ja) * | 2007-02-28 | 2008-09-18 | Elpida Memory Inc | 相変化メモリ装置 |
| JP2008252112A (ja) * | 2008-05-15 | 2008-10-16 | Renesas Technology Corp | 不揮発性半導体記憶装置および不揮発性メモリセル |
-
2009
- 2009-06-01 JP JP2011518094A patent/JPWO2010140210A1/ja active Pending
- 2009-06-01 WO PCT/JP2009/060001 patent/WO2010140210A1/ja active Application Filing
-
2010
- 2010-05-28 TW TW099117214A patent/TW201117367A/zh unknown
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005502197A (ja) * | 2001-08-30 | 2005-01-20 | マイクロン テクノロジー インコーポレイテッド | 金属をドープしたカルコゲニド材料を使用する集積回路装置及び製造 |
| JP2004274055A (ja) * | 2003-03-04 | 2004-09-30 | Samsung Electronics Co Ltd | 記憶素子のための貯蔵セル、ならびに相変化記憶素子及びその形成方法 |
| JP2006352082A (ja) * | 2005-05-19 | 2006-12-28 | Renesas Technology Corp | 半導体記憶装置及びその製造方法 |
| JP2008021668A (ja) * | 2006-07-10 | 2008-01-31 | Renesas Technology Corp | 相変化型不揮発性メモリおよびその製造方法 |
| JP2008053494A (ja) * | 2006-08-25 | 2008-03-06 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| JP2008182227A (ja) * | 2007-01-23 | 2008-08-07 | Samsung Electronics Co Ltd | 選択的に成長された相変化層を備える相変化メモリ素子及びその製造方法 |
| JP2008218492A (ja) * | 2007-02-28 | 2008-09-18 | Elpida Memory Inc | 相変化メモリ装置 |
| JP2008252112A (ja) * | 2008-05-15 | 2008-10-16 | Renesas Technology Corp | 不揮発性半導体記憶装置および不揮発性メモリセル |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US12016186B2 (en) | 2020-06-15 | 2024-06-18 | Samsung Electronics Co., Ltd. | Semiconductor memory device |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2010140210A1 (ja) | 2010-12-09 |
| TW201117367A (en) | 2011-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10950791B2 (en) | Apparatuses including electrodes having a conductive barrier material and methods of forming same | |
| KR100782482B1 (ko) | ＧｅＢｉＴｅ막을 상변화 물질막으로 채택하는 상변화 기억 셀, 이를 구비하는 상변화 기억소자, 이를 구비하는 전자 장치 및 그 제조방법 | |
| US7969011B2 (en) | MIIM diodes having stacked structure | |
| JP5342189B2 (ja) | 不揮発性記憶装置及びその製造方法 | |
| JP4577693B2 (ja) | 不揮発性メモリ素子及びその製造方法 | |
| JP5544104B2 (ja) | 抵抗メモリ素子及びその形成方法 | |
| JP4847743B2 (ja) | 不揮発性メモリ素子 | |
| JP4577694B2 (ja) | 不揮発性メモリ素子及びその製造方法 | |
| WO2010140210A1 (ja) | 半導体記憶装置およびその製造方法 | |
| JP2009218598A (ja) | 抵抗メモリ素子及びその形成方法 | |
| TW200400657A (en) | Memory structures | |
| JP2010087007A (ja) | 相変化メモリ装置及びその製造方法 | |
| US20090221146A1 (en) | Nonvolatile memory device and manufacturing method for the same | |
| US7964935B2 (en) | Phase change random access memory and semiconductor device | |
| JP2007019559A (ja) | 半導体記憶装置及びその製造方法 | |
| KR20100055102A (ko) | 가변 저항 메모리 장치, 그것의 제조 방법, 그리고 그것을 포함하는 메모리 시스템 | |
| US11678594B2 (en) | Semiconductor storage device | |
| JP2006303294A (ja) | 相変化型不揮発性メモリ及びその製造方法 | |
| JP2008130804A (ja) | 半導体記憶装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130730 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131203 |