JPWO2010058492A1 - デルタシグマ変調器及び無線通信装置 - Google Patents

デルタシグマ変調器及び無線通信装置 Download PDF

Info

Publication number
JPWO2010058492A1
JPWO2010058492A1 JP2010539104A JP2010539104A JPWO2010058492A1 JP WO2010058492 A1 JPWO2010058492 A1 JP WO2010058492A1 JP 2010539104 A JP2010539104 A JP 2010539104A JP 2010539104 A JP2010539104 A JP 2010539104A JP WO2010058492 A1 JPWO2010058492 A1 JP WO2010058492A1
Authority
JP
Japan
Prior art keywords
signal
digital
analog
delta
quantizer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2010539104A
Other languages
English (en)
Inventor
陽介 三谷
陽介 三谷
松川　和生
和生 松川
高山　雅夫
雅夫 高山
道正　志郎
志郎 道正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Publication of JPWO2010058492A1 publication Critical patent/JPWO2010058492A1/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/38—Calibration
    • H03M3/386—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H03M3/388—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/424—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/456—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a first order loop filter in the feedforward path

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

量子化器の出力信号をデジタル処理してＤＡＣを経てアナログフィルタへフィードバックするループを有するデルタシグマ変調器において、量子化器１１０は、アナログフィルタ部１００からのアナログ信号をデジタル信号に量子化する。量子化器１１０のデジタル信号は、可変ゲイン１２３及び遅延素子１２４からなる１次の再帰型フィルタ回路１２５でデジタル処理される。ＬＵＴ１２１は、前記量子化器１１０からのデジタル信号と、前記再帰型フィルタ回路１２５からの出力信号であるテーブル制御信号Ｓ１２００とを入力し、この両信号に応じた補償値を予め記憶する。そして、このＬＵＴ１２１からの補償値が遅延を補正されたデジタル出力信号となると共に、このデジタル出力信号はＤＡＣ１３０でアナログ信号に変換された後、前記アナログフィルタ部１００でアナログ入力信号と減算される。従って、高速・広帯域の信号に対して遅延の影響が軽減されて、出力信号の精度が向上する。

Description

本発明は、デルタシグマ変調器及びこれを用いた無線通信装置に関する。
一般に、アナログデジタル変換器（Analog-to-Digital Converter；ＡＤＣ）において利用されているデルタシグマ変調器は、例えば非特許文献１に記載されるように、ノイズシェーピング技術とオーバーサンプリング技術により、ナイキストアナログデジタル変換器と比較して、高精度かつ低電力を実現できる方法として知られている。
そして、高速・広帯域のデルタシグマ変調器に適した技術として、非特許文献１及び２に記載される連続時間型デルタシグマ変調器が知られている。
この基本的な連続時間型デルタシグマ変調器の一例について説明する。図１１は、連続時間型デルタシグマ変調器の概略構成を示すブロック図である。
図１１に示す連続時間型デルタシグマ変調器は、任意の周波数特性を持つループフィルタ５０２と、ループフィルタ５０２の出力信号を量子化し、デジタル出力信号として出力する量子化器５０３と、量子化器５０３の出力信号をアナログ値に変換しフィードバックするデジタルアナログ変換器（Digital-to-Analog Converer；ＤＡＣ）５０４と、ＤＡＣ５０４から出力されたアナログ値とアナログ入力信号との差を演算する減算器５０１とを備え、この減算器５０１の出力が前記ループフィルタ５０２に入力される。
図１２は、前記連続時間型デルタシグマ変調器の線形モデルを示すブロック図である。同図では、ループフィルタ６０２の伝達関数をＨ（ｓ）、図１１の量子化器５０３を量子化ノイズＥの加算器６０３と置き、ＤＡＣ６０５のステップ応答を伝達関数で表現してＤＡＣ（ｓ）とおくと、アナログ入力信号Ｘ及びデジタル出力信号Ｙとの関係を表す伝達関数は下記式１のように表現できる。一般に、量子化ノイズＥにかかる項はノイズ伝達関数（Noise Transfer Function；ＮＴＦ）、アナログ入力信号Ｘにかかる項は信号伝達関数（Signal Transfer Function；ＳＴＦ）と呼ばれる。
Figure 2010058492
ここで、高速な信号を取り扱った場合に、量子化器内部の出力遅延及びＤＡＣのスイッチング時間に起因する遅延のため、量子化器の出力からループフィルタまでのフィードバック経路の信号に遅延が生じる。このため、前記ノイズ伝達関数ＮＴＦ及び信号伝達関数ＳＴＦが変化する。
このように帰還経路の伝達関数が変化することは、すなわち、ループフィルタ５０２を構成するアナログ積分器で積分される電荷量に誤差が生じることを意味する。結果として、安定性に著しく影響を与え、出力信号の精度低下や発振などの問題が生じる。この遅延は一般にエクセスループディレイと呼ばれている。
このエクセスループディレイに起因する安定性の低下及び出力信号の精度低下に対処する方法として、従来、特許文献２及び３並びに非特許文献３及び４に、軽減する方法の一例が記載されている。これらの文献では、量子化器の出力信号をデジタル−アナログ変換した信号を、前記量子化器の入力部へフィードバックして、ループフィルタ（アナログフィルタ部）の出力信号との差を量子化器の入力信号とすることにより、遅延によって安定性が低下した伝達関数を安定な伝達関数に変換している。
しかしながら、従来の前記特許文献２及び３並びに非特許文献３及び４に記載の方法では、量子化器の入力部へフィードバックするためのデジタルアナログ変換器が追加で必要となる。このフィードバック信号を量子化器の入力部でセトリングさせるためには、ゲイン帯域幅の高いオペアンプを必要とし、消費電力及びコストが増加してしまうという課題がある。
また、量子化器の入力部でアナログフィルタ部の出力信号との差を減算するために、量子化器への入力振幅が小さくなる。そのため、量子化器の入力レンジが狭くなり、量子化器オフセット及び製造ばらつきによる影響を受け易く、精度低下の問題が生じる。
これに対処して、従来、特許文献１には、エクセスループディレイに対処し、かつ追加のＤＡＣを必要としない方法の一例が記載されている。この方法は、具体的には、量子化器の出力信号をデジタル変調ループ回路を通過させた後、デジタルアナログ変換器を通してアナログフィルタ部の一部へとフィードバックする技術である。
米国特許出願公開２００５／００６８２１３号公報 特許第３３６２７１８号明細書 米国特許第６４１４６１５号明細書
Steven R. Norsworthy, Richard Schereier and Gabor C.Temes, "Delta-Sigma Data Converters Theory, Design and Simulation," IEEE press 1997. H. Inose, Y. Yasuda, "A unity bit Coding Method by Negative Feedback," Proceedings of the IEEE, Nov. 1963. W. Gao, O. Shoaei and W.M. Snelgrove, "Excess Loop Delay Effects in Continuous-Time Delta-Sigma Modulators and the Compensation Solution," in Proc. IEEE ISCAS, vol. 1, pp. 65-68, 1997. P. Benabes, M. Keramat and R. Kielbasa, "A Methodology for designing Continuous-time Sigma-Delta Modulators," in Proc. European Design and Test Conf., pp. 46-50, 1997.
しかしながら、前記特許文献１に記載の方法は、下記に示すような課題が存在する。すなわち、
１．デジタル変調ループ自身の遅延のため、安定性が低下し、異常発振し易いという問題点がある。また、特許文献１に記載の構成では、量子化器の出力はデジタル変調ループによって演算処理され、その演算処理された出力は直接ＤＡＣへ入力される構成となっている。このような構成では、例えば複数個のＤＡＣ部分においてダイナミックエレメントマッチング（ＤＥＭ）などの製造ばらつきの影響を低減する手法を追加した場合には、エクセスループディレイが増大してしまい、結果として精度及び安定性を低下させてしまう。
２．デジタル変調ループの構成が明らかでなく、特許文献１に記載の構成で任意のフィードバックゲインを実現しようとした場合に、演算処理が複雑になり、大規模な演算回路が必要となって、現実的ではない。そのため、数値を丸め、又は小数点以下を打ち切る方法が考えられるが、本来のゲインと異なるため、その際に生じる量子化誤差によって精度及び安定性の低下を招く。
本発明は、前記の問題点に鑑みて、その目的は、高速・広帯域の信号に対して遅延の影響を軽減し、出力信号の精度を向上させるデルタシグマ変調器及びこれを用いた無線通信装置を提供することにある。
前記の目的を達成するため、本発明では、追加のＤＡＣを必要としないデルタシグマ変調器として、ループフィルタの伝達関数が遅延してもこの遅延を補償して元の伝達関数に一致させる再帰型フィルタなどのデジタルフィルタを追加し、このデジタルフィルタの出力と量子化器のデジタル出力とに応じた遅延のない適切な出力デジタル信号を予めテーブルに記憶しておく構成を採用する。これにより、デジタル変調ループでの遅延量を小さくして、エクセスループディレイに起因するデルタシグマ変調器の安定性を向上させることとする。
すなわち、本発明のデルタシグマ変調器は、アナログフィルタと、前記アナログフィルタの出力をデジタル信号に変換し、第１のデジタル信号として出力する量子化器と、前記量子化器からの第１のデジタル信号を所定のデジタル処理し、この処理結果をテーブル制御信号として出力するデジタルフィルタと、前記量子化器からの第１のデジタル信号及び前記デジタルフィルタからのテーブル制御信号に対応した第２のデジタル信号を予め記憶しているテーブルと、前記テーブルからの前記第２のデジタル信号をアナログ帰還信号として変換するデジタルアナログ変換器と、入力アナログ信号と前記デジタルアナログ変換器の出力信号との差を減算し、この減算結果の信号を前記アナログフィルタに出力する減算器とを備えることを特徴とする。
本発明のデルタシグマ変調器は、アナログフィルタと、前記アナログフィルタの出力をデジタル信号に変換し、第１のデジタル信号として出力する量子化器と、前記量子化器からの第１のデジタル信号を所定のデジタル処理し、この処理結果を第１のテーブル制御信号として出力するデジタルフィルタと、前記デジタルフィルタからの第１のテーブル制御信号に基づいてＤＡＣ選択信号を生成するＤＥＭアドレス生成部と、前記量子化器からの第１のデジタル信号及び前記デジタルフィルタからの第１のテーブル制御信号並びに前記ＤＥＭアドレス生成部のＤＡＣ選択信号に対応した第２のデジタル信号を予め記憶しているテーブルと、前記テーブルからの前記第２のデジタル信号をアナログ帰還信号として変換するデジタルアナログ変換器と、入力アナログ信号と前記デジタルアナログ変換器の出力信号との差を減算し、この減算結果の信号を前記アナログフィルタに出力する減算器とを備えることを特徴とする。
本発明は、前記デルタシグマ変調器において、前記テーブルは、このテーブルの出力ゲインを調整する調整手段を備えることを特徴とする。
本発明は、前記デルタシグマ変調器において、前記デジタルフィルタは、任意の次数の再帰型フィルタ回路であることを特徴とする。
本発明の無線通信装置は、前記デルタシグマ変調器を有する受信部と、送信信号を変調する送信部と、アンテナと、前記送信部から前記アンテナへの送信信号の供給と前記アンテナから前記受信部への受信信号の供給とを切り替える送受切替部とを備えることを特徴とする。
以上により、本発明のデルタシグマ変調器では、量子化器からのデジタル信号と、任意の次数の再帰型フィルタ回路などのデジタルフィルタによって量子化器からのデジタル信号をデジタル処理した結果のテーブル制御信号との両者に応じて、エクセスループディレイが生じた場合にもアナログフィルタの伝達関数が変化しないような補償値（第２のデジタル信号）が、予め、テーブルに記憶されている。従って、フィードバック経路での信号の遅延量を小さくすることができ、結果としてエクセスループディレイに起因するデルタシグマ変調器の安定性が向上し、また、出力信号の精度低下を回避することが可能となる。更に、テーブルには予め補償値が記憶されているので、適切な補償値を毎回演算することなく出力でき、小規模な回路を実現できる。
特に、本発明では、ＤＥＭ回路を適用した場合においても、フィードバック経路での信号の遅延量を小さくすることができ、エクセスループディレイに起因するデルタシグマ変調器の安定性を向上させることが可能となる。
また、本発明では、高速・広帯域の信号についても、受信信号の品質を保ったまま無線通信装置を実現することが可能となる。
以上説明したように、本発明によれば、フィードバック経路での信号の遅延量を小さくすることができ、結果としてエクセスループディレイに起因するデルタシグマ変調器の安定性を向上できると共に、出力信号の精度低下を回避することができる効果を奏する。
図１は本発明の実施形態１に係るデルタシグマ変調器の構成を示すブロック図である。 図２は同デルタシグマ変調器に備えるＬＵＴの具体例を示す図である。 図３は量子化器、補正信号生成部及びＤＡＣの接続関係を示す図である。 図４は量子化器、補正信号生成部及びＤＡＣの具体例を示す図である。 図５は本発明の実施形態２に係るデルタシグマ変調器の構成を示すブロック図である。 図６は本発明の実施形態３に係るデルタシグマ変調器の構成を示すブロック図である。 図７は同デルタシグマ変調器に備えるＬＵＴの具体例を示す図である。 図８はＤＥＭの動作モデルの説明図である。 図９は本発明の実施形態４に係る無線受信装置の構成を示すブロック図である。 図１０は本発明の実施形態５に係る無線通信装置の構成を示すブロック図である。 図１１は従来のデルタシグマ変調器の構成を示すブロック図である。 図１２は従来のデルタシグマ変調器の伝達関数を示す線形モデルを示す図である。
以下、本発明の実施形態を図面に基づいて説明する。
（第１の実施形態）
図１は、本発明の実施形態１に係るデルタシグマ変調器の構成を示すブロック図である。
図１に示すように、デルタシグマ変調器は、特定の周波数を通過させるアナログフィルタ部１００、アナログ信号をデジタル信号に量子化する量子化器１１０、量子化器１１０からのデジタル信号Ｓ１１０１に応じて補正したデジタル出力信号を生成する補正信号生成部１２０、補正信号生成部１２０から出力されたデジタル出力信号をアナログ帰還信号として受け取ってデジタル−アナログ変換してアナログ信号Ｓ１３００をアナログフィルタ部１００へ出力する任意ビットのＤＡＣ（デジタルアナログ変換器）１３０から構成される。
前記アナログフィルタ部１００は、アナログ入力信号からＤＡＣ１３０からのフィードバック信号Ｓ１３００を減算して出力する減算器１０１と、ループフィルタ（アナログフィルタ）１０２とを備えている。
更に、補正信号生成部１２０は、ＬＵＴ（テーブル）１２１、減算器１２２、可変ゲイン１２３、遅延素子１２４を備えている。前記減算器１２２、可変ゲイン１２３及び遅延素子１２４は、１次の再帰型フィルタ回路（デジタルフィルタ）１２５を構成し、前記減算器１２２は、前記量子化器１１０から出力されたデジタル信号Ｓ１１０１から可変ゲイン１２３の出力信号を減算し、その減算結果を前記ＬＵＴ２１へのＬＵＴ制御信号（テーブル制御信号）Ｓ１２００として出力する。また、前記遅延素子１２４は、前記減算器１２２からのＬＵＴ制御信号Ｓ１２００を遅延させて出力し、前記可変ゲイン１２３は前記遅延素子１２４から出力された信号に所定ゲインを与えて出力する。この可変ゲイン１２３の所定ゲインは、外部のマイコン（ＣＰＵ）６０００により制御される。
ここで、１次の再帰型フィルタ回路１２５を用いた補正の原理について説明する。先ず、初めに、エクセスループディレイが生じた場合に伝達関数が変化しないよう、遅延を予め考慮したループフィルタを作成する。
手順は次の通りである。先ず、ループフィルタ１０２の伝達関数Ｈ（ｚ）を１クロックサイクル遅延させた場合の伝達関数はＨ（ｚ）・ｚ−１となる。
次に、１クロックサイクル遅延させても元の伝達関数と同じ伝達関数になるように、元の伝達関数Ｈ（ｚ）を、下記式２に示す関係を満たすように変更し、Ｈ（ｚ）’とする。
Figure 2010058492
ここで作成されたループフィルタＨ（ｚ）’は、遅延ｚ−１が生じた場合においても、補正係数αを加えることにより、元の伝達関数Ｈ（ｚ）とほぼ同じ伝達関数を実現できる。これらの伝達関数の具体例を３次のループフィルタで示す。
３次のループフィルタの伝達関数を下記式３とすると、前記式２を満たす伝達関数Ｈ（ｚ）’は、下記式４で示される。
Figure 2010058492
Figure 2010058492
実際の回路でこれらの伝達関数を実現するには、フィードバックパスにαのゲインを持つパスを追加すれば良い。この部分の伝達関数は、１次のフィルタを例示すると、下記式５のようになる。これは１次の再帰型フィルタの伝達関数である。
Figure 2010058492
図１に戻って、前記ＬＵＴ１２１は、量子化器１１０から出力されたデジタル信号（第１のデジタル信号）Ｓ１１０１と、前記減算器１２２から出力されたＬＵＴ制御信号Ｓ１２００とを入力する。このＬＵＴ１２１は、図２に示すように、量子化器１１０からデジタル入力信号と、前記減算器１２２からのＬＵＴ制御信号Ｓ１２００とに対応した出力デジタル信号が予め保持される。この出力デジタル信号は、ＬＵＴ１２１への入力デジタル信号をＸ、ＬＵＴ１２１からの出力信号をＹとし、可変ゲイン１２３のゲインをａ、ＬＵＴ１２１のゲインをｋとすると、下記式６の伝達関数を実現するような対応関係の信号である。
Figure 2010058492
この式６で表現される伝達関数が、デルタシグマ変調器の帰還経路の伝達関数として追加される。そして、ＬＵＴ１２１からの出力デジタル信号Ｙが補正デジタル信号（第２のデジタル信号）であって、デルタシグマ変調器１０００のデジタル出力信号となる。
次に、本実施形態１に係るデルタシグマ変調器１０００の動作について説明する。
上述したように、量子化器１１０から出力されたデジタル信号Ｓ１１０１に基づいて補正信号生成部１２０が生成したデジタル出力信号が帰還部のＤＡＣ１３０に入力される。このとき、ＬＵＴ制御信号１２００は、量子化器１１０から出力された信号に対して、いわゆる１次の再帰型フィルタ処理されたデジタル信号として出力される。
加えて、ＬＵＴ１２１は、量子化器１１０の出力信号Ｓ１１０１のゲインを調整するために、任意のビット幅を選択して出力するようなデータ（調整手段）が記憶されている。このデータは、前記式６における係数ｋである。例えば、ＬＵＴ１２１を含む補正信号生成部１２０、量子化器１１０、ＤＡＣ１３０を含め、全体として前記式６の伝達関数を実現するような構成をとる場合には、図３及び図４に示すように、量子化器１１０の分解能をＮビット、ＤＡＣの分解能をＭビットとすると、補正信号生成部１２０のＬＵＴ１２１では、係数ｋ＝Ｍ／Ｎを選択する。このＬＵＴ１２１を用いて、補正信号生成部１２０はエクセスループディレイの補正に対応する伝達関数を決定する。従って、量子化器１１０とＤＡＣ１３０とをつなぐ補正信号生成部１２０において、伝達関数を最適にするような数値の対応関係を保持することにより、誤差を最小限に抑えることが可能となる。
また、予め計算した補償値がＬＵＴ１２１に格納されているので、毎回演算することなく出力信号を得ることが可能となり、かつ小規模な回路で実現できる。
以上、本実施形態によると、エクセスループディレイの補正信号生成処理による追加の遅延量を最小限にして、高速・広帯域の信号に対しても出力信号の精度を保つことができる。
また、ＬＵＴ１２１は、ＳＲＡＭにより構成できるので、情報を書き換えることが可能である。従って、遅延量の変動に対応してＬＵＴ１２１の内容を必要に応じて変更すれば、出力信号の精度を保つことが可能となる。
（第２の実施形態）
次に、本発明の実施形態２について図面を参照して説明する。
図５は、本発明の実施形態２に係るデルタシグマ変調器２０００の構成を示すブロック図である。
本発明の実施形態２においては、本発明の実施形態１と同じ構成要素には同じ参照符を付してその説明を省略する。
図５に示すように、本実施形態２に係るデルタシグマ変調器２０００は、本発明の実施形態１に係るデルタシグマ変調器１０００において、補正信号生成部１２０におけるＬＵＴ制御信号Ｓ１５００が２次の再帰型フィルタ回路１５８で生成される構成が異なる。
前記補正信号生成部１５０は、ＬＵＴ１５１、２個の減算器１５２、１５３、２個の遅延素子１５６、１５７、２個の可変ゲイン１５４、１５５を備えている。
第１の遅延素子１５７は、第２の減算器１５３からのＬＵＴ制御信号Ｓ１５００を遅延させて出力する。第１の可変ゲイン１５５は前記第１の遅延素子１５７から出力された信号に所定ゲインを与えて出力する。また、第２の遅延素子１５６は前記第１の遅延素子１５７から出力された信号を遅延させて出力する。第２の可変ゲイン１５４は、前記第２の遅延素子１５６から出力された信号に所定ゲインを与えて出力する。第１の減算器１５２は、量子化器１１０から出力されたデジタル信号Ｓ１１０１と第２の可変ゲイン１５４の出力信号との差分を減算して出力する。第２の減算器１５３は、前記第１の減算器１５２の出力信号から第１の可変ゲイン１５５の出力を減算してＬＵＴ制御信号Ｓ１５００としてＬＵＴ１５１と前記第１の遅延素子１５７とに出力する。
前記ＬＵＴ１５１は、図示しないが、前記第１の実施形態と同様に、量子化器１１０から出力されたデジタル信号Ｓ１１０１と、第２の減算器１５３から出力されたＬＵＴ制御信号Ｓ１５００とに対応した出力デジタル信号を予め記憶しており、この両信号に対応した出力デジタル信号を出力する。この出力デジタル信号は、ＬＵＴ１５１への入力デジタル信号をＸ、ＬＵＴ１５１からの出力デジタル信号をＹとし、第２の可変ゲイン１５４のゲインをａ、第１の可変ゲイン１５５のゲインをｂ、ＬＵＴ１２１のゲインをｋとすると、下記式７の伝達関数を実現するような対応関係の信号である。
Figure 2010058492
この伝達関数はデルタシグマ変調器の帰還経路の伝達関数として追加される。
このように、本実施形態では、補正信号生成部１５０におけるＬＵＴ制御信号Ｓ１５００が２次の再帰型フィルタ回路１５８で生成されるので、１次の再帰型フィルタ回路と比べて、量子化誤差をより一層に少なくできる。
（第３の実施形態）
次に、本発明の実施形態３について図面を参照して説明する。
図６は、本発明の実施形態３に係るデルタシグマ変調器３０００の構成を示すブロック図である。
図６に示すように、本発明の実施形態３に係るデルタシグマ変調器３０００は、前記実施形態１に係るデルタシグマ変調器１０００において、補正信号生成部におけるＤＥＭアドレス生成部１６５が追加された構成が異なる。
ここで、ＤＡＣ１３０にＤＥＭ機構を備えた場合のＤＥＭ動作について説明する。多ビットのＤＡＣにおいて、素子ばらつきがある場合、出力信号が歪み、結果としてＳＮＲが低下する。このような場合にＤＡＣのばらつきを補償する手法としてＤＥＭ機構が一般的に用いられる。ここでは、代表的なＤＥＭアルゴリズムであるＤＷＡ方式について説明すると、このＤＷＡ方式は、ＤＡＣ１３０を構成する複数個のＤＡＣ素子を順番に選択することにより、各素子の使用回数を平均化する方法である。例えば、ＤＥＭ制御信号が３ビットの場合を例に挙げて説明すると、図８に示すように７個のＤＡＣ素子が円形に配置されている場合に、最初にＤＡＣへの制御信号が４だとすると、ＤＡＣ１、２、３、４が選択され、次に、制御信号が５だとすると、ＤＡＣ５、６、７、１、２が選択される。このように、全てのＤＡＣ素子を順番に選択して、使用するＤＡＣ素子を平均化するのである。
図６では、補正信号生成部１６０は、ＬＵＴ１６１、減算器１６２、可変ゲイン１６３、遅延素子１６４、及びＤＥＭアドレス生成部１６５を備えている。前記減算器１６２、可変ゲイン１６３及び遅延素子１６４は、前記第１の実施形態と同様に１次の再帰型フィルタ回路（デジタルフィルタ）１６６を構成する。前記ＤＥＭアドレス生成部１６５は、減算器１６２からのＬＵＴ制御信号（第１のテーブル制御信号）Ｓ１６００を受けて、このＬＵＴ制御信号に応じてＤＥＭアドレス制御信号Ｓ１６０１を出力する。
前記ＬＵＴ１６１は、量子化器１１０から出力されたデジタル信号（第１のデジタル信号）Ｓ１１０１と、前記減算器１６２から出力されたＬＵＴ制御信号（第１のテーブル制御信号）Ｓ１６００と、前記ＤＥＭアドレス生成部１６５からのＤＥＭアドレス制御信号（ＤＡＣ選択信号）Ｓ１６０１とを入力する。このＬＵＴ１６１は、図７に示すように、量子化器１１０からデジタル入力信号と、前記減算器１２２からのＬＵＴ制御信号Ｓ１６００と、前記ＤＥＭアドレス生成部１６５からのＤＥＭアドレス制御信号（ＤＡＣ選択信号）Ｓ１６０１とに対応した出力デジタル信号（第２のデジタル信号）が予め保持される。この出力デジタル信号は、ＬＵＴ１６１への入力デジタル信号をＸ、ＬＵＴ１６１からの出力デジタル信号をＹとし、可変ゲイン１６３のゲインをａ、ＬＵＴ１６１のゲインをｋとして、前記式６の伝達関数を実現するような対応関係の信号である。
次に、本実施形態３に係るデルタシグマ変調器３０００の動作について説明する。
本実施形態３では、ＬＵＴ１６１から出力されるデジタル出力信号によって駆動されるＤＡＣ１３０の個数それ自体は変化せず、フィードバックされるトータルの電流値は同じである。しかし、駆動されるＤＡＣ１３０の位置は異なる。このため、補正信号生成部１６０は前記式２に示したものと同一の伝達関数を実現する。
従って、本実施形態によれば、ＤＡＣ１３０にＤＥＭ機構を追加した構成においても、エクセスループディレイの補正信号生成処理による追加の遅延量を最小限にし、高速・広帯域の信号に対しても出力信号の精度を保つことができる。
（第４の実施形態）
次に、本発明の実施形態４について図面を参照して説明する。
図９は、本発明の実施形態４に係る無線受信装置の構成を示す。
図９に示すように、本実施形態４に係る無線受信装置４０００は、上述した実施形態１〜３の何れかに係るデルタシグマ変調器２０５と、低雑音増幅器（ＬＮＡ）２０２、ミキサ２０３、自動利得制御回路（ＡＧＣ）２０４、デジタルベースバンド処理部２０６を有する受信部２０１と、アンテナ２００とを備えている。
以上の構成とすることにより、広帯域の信号に対して精度を保った無線受信装置を実現することが可能となる。
（第５の実施形態）
次に、本発明の実施形態５について、図面を参照して説明する。
図１０は、本発明の実施形態５に係る無線通信装置５０００の構成を示す。
図１０に示すように、本実施形態５に係る無線通信装置は、上述した実施形態１〜３の何れかに係るデルタシグマ変調器２０５と、低雑音増幅器（ＬＮＡ）２０２、ミキサ２０３、自動利得制御回路（ＡＧＣ）２０４、デジタルベースバンド処理部２０６を有する受信部２０１と、送信信号に対して変調処理を含む所定の送信処理を施す送信部２０７と、送信信号と受信信号との切り替えを行う送受切替部２０８と、アンテナ２００とを備えている。
以上の構成とすることにより、広帯域の信号に対して精度を保った無線通信装置を実現することが可能となる。従って、例えば携帯電話に適用すれば、高品質な送受話をすることが可能となる。
以上、各種の実施形態について説明したが、本発明は、既述した実施形態１、２、３の構成に限定されない。例えば、補正信号生成部１２０の可変ゲイン１２３については、固定ゲインとしても良い。また、補正信号生成部１５０のＬＵＴ制御信号Ｓ１５００は任意の次数の再帰フィルタ処理で生成しても良い。更に、ＤＥＭアドレス生成部１６５は、１次再帰型フィルタ回路１６６に代えて、２次再帰型フィルタ回路と共に備えても良い。
以上説明したように、本発明は、フィードバック経路での信号の遅延量を小さくして、結果としてエクセスループディレイに起因するデルタシグマ変調器の安定性を向上できるので、高速・広帯域の信号に対して出力信号の精度を保つことができ、データ変換回路、無線通信装置、音声機器、映像機器等の電子機器に有用である。
１００ アナログフィルタ部
１０２、５０２、６０２ ループフィルタ（アナログフィルタ）
１０１、１２２、１５２、
１５３、５０１、６０１ 減算器
１１０、５０３ 量子化器
１２０、１５０、１６０ 補正信号生成部
１２１、１５１、１６１ ＬＵＴ（テーブル）
１２３、１５４、
１５５、１６３ 可変ゲイン
１２４、１５６、
１５７、１６４ 遅延素子
１２５、１６６ １次の再帰型フィルタ（デジタルフィルタ）
１５８ ２次の再帰型フィルタ（デジタルフィルタ）
１３０、５０４、６０５ デジタルアナログ変換器（ＤＡＣ）
１６５ ＤＥＭアドレス生成部
ｋ 係数（調整手段）
２００ アンテナ
２０１ 受信部
２０７ 送信部
２０８ 送受切替部
５０００ 無線通信装置
本発明は、デルタシグマ変調器及びこれを用いた無線通信装置に関する。
一般に、アナログデジタル変換器（Analog-to-Digital Converter；ＡＤＣ）において利用されているデルタシグマ変調器は、例えば非特許文献１に記載されるように、ノイズシェーピング技術とオーバーサンプリング技術により、ナイキストアナログデジタル変換器と比較して、高精度かつ低電力を実現できる方法として知られている。
そして、高速・広帯域のデルタシグマ変調器に適した技術として、非特許文献１及び２に記載される連続時間型デルタシグマ変調器が知られている。
この基本的な連続時間型デルタシグマ変調器の一例について説明する。図１１は、連続時間型デルタシグマ変調器の概略構成を示すブロック図である。
図１１に示す連続時間型デルタシグマ変調器は、任意の周波数特性を持つループフィルタ５０２と、ループフィルタ５０２の出力信号を量子化し、デジタル出力信号として出力する量子化器５０３と、量子化器５０３の出力信号をアナログ値に変換しフィードバックするデジタルアナログ変換器（Digital-to-Analog Converer；ＤＡＣ）５０４と、ＤＡＣ５０４から出力されたアナログ値とアナログ入力信号との差を演算する減算器５０１とを備え、この減算器５０１の出力が前記ループフィルタ５０２に入力される。
図１２は、前記連続時間型デルタシグマ変調器の線形モデルを示すブロック図である。同図では、ループフィルタ６０２の伝達関数をＨ（ｓ）、図１１の量子化器５０３を量子化ノイズＥの加算器６０３と置き、ＤＡＣ６０５のステップ応答を伝達関数で表現してＤＡＣ（ｓ）とおくと、アナログ入力信号Ｘ及びデジタル出力信号Ｙとの関係を表す伝達関数は下記式１のように表現できる。一般に、量子化ノイズＥにかかる項はノイズ伝達関数（Noise Transfer Function；ＮＴＦ）、アナログ入力信号Ｘにかかる項は信号伝達関数（Signal Transfer Function；ＳＴＦ）と呼ばれる。
Figure 2010058492
ここで、高速な信号を取り扱った場合に、量子化器内部の出力遅延及びＤＡＣのスイッチング時間に起因する遅延のため、量子化器の出力からループフィルタまでのフィードバック経路の信号に遅延が生じる。このため、前記ノイズ伝達関数ＮＴＦ及び信号伝達関数ＳＴＦが変化する。
このように帰還経路の伝達関数が変化することは、すなわち、ループフィルタ５０２を構成するアナログ積分器で積分される電荷量に誤差が生じることを意味する。結果として、安定性に著しく影響を与え、出力信号の精度低下や発振などの問題が生じる。この遅延は一般にエクセスループディレイと呼ばれている。
このエクセスループディレイに起因する安定性の低下及び出力信号の精度低下に対処する方法として、従来、特許文献２及び３並びに非特許文献３及び４に、軽減する方法の一例が記載されている。これらの文献では、量子化器の出力信号をデジタル−アナログ変換した信号を、前記量子化器の入力部へフィードバックして、ループフィルタ（アナログフィルタ部）の出力信号との差を量子化器の入力信号とすることにより、遅延によって安定性が低下した伝達関数を安定な伝達関数に変換している。
しかしながら、従来の前記特許文献２及び３並びに非特許文献３及び４に記載の方法では、量子化器の入力部へフィードバックするためのデジタルアナログ変換器が追加で必要となる。このフィードバック信号を量子化器の入力部でセトリングさせるためには、ゲイン帯域幅の高いオペアンプを必要とし、消費電力及びコストが増加してしまうという課題がある。
また、量子化器の入力部でアナログフィルタ部の出力信号との差を減算するために、量子化器への入力振幅が小さくなる。そのため、量子化器の入力レンジが狭くなり、量子化器オフセット及び製造ばらつきによる影響を受け易く、精度低下の問題が生じる。
これに対処して、従来、特許文献１には、エクセスループディレイに対処し、かつ追加のＤＡＣを必要としない方法の一例が記載されている。この方法は、具体的には、量子化器の出力信号をデジタル変調ループ回路を通過させた後、デジタルアナログ変換器を通してアナログフィルタ部の一部へとフィードバックする技術である。
米国特許出願公開２００５／００６８２１３号公報 特許第３３６２７１８号明細書 米国特許第６４１４６１５号明細書
Steven R. Norsworthy, Richard Schereier and Gabor C.Temes, "Delta-Sigma Data Converters Theory, Design and Simulation," IEEE press 1997. H. Inose, Y. Yasuda, "A unity bit Coding Method by Negative Feedback," Proceedings of the IEEE, Nov. 1963. W. Gao, O. Shoaei and W.M. Snelgrove, "Excess Loop Delay Effects in Continuous-Time Delta-Sigma Modulators and the Compensation Solution," in Proc. IEEE ISCAS, vol. 1, pp. 65-68, 1997. P. Benabes, M. Keramat and R. Kielbasa, "A Methodology for designing Continuous-time Sigma-Delta Modulators," in Proc. European Design and Test Conf., pp. 46-50, 1997.
しかしながら、前記特許文献１に記載の方法は、下記に示すような課題が存在する。すなわち、
１．デジタル変調ループ自身の遅延のため、安定性が低下し、異常発振し易いという問題点がある。また、特許文献１に記載の構成では、量子化器の出力はデジタル変調ループによって演算処理され、その演算処理された出力は直接ＤＡＣへ入力される構成となっている。このような構成では、例えば複数個のＤＡＣ部分においてダイナミックエレメントマッチング（ＤＥＭ）などの製造ばらつきの影響を低減する手法を追加した場合には、エクセスループディレイが増大してしまい、結果として精度及び安定性を低下させてしまう。
２．デジタル変調ループの構成が明らかでなく、特許文献１に記載の構成で任意のフィードバックゲインを実現しようとした場合に、演算処理が複雑になり、大規模な演算回路が必要となって、現実的ではない。そのため、数値を丸め、又は小数点以下を打ち切る方法が考えられるが、本来のゲインと異なるため、その際に生じる量子化誤差によって精度及び安定性の低下を招く。
本発明は、前記の問題点に鑑みて、その目的は、高速・広帯域の信号に対して遅延の影響を軽減し、出力信号の精度を向上させるデルタシグマ変調器及びこれを用いた無線通信装置を提供することにある。
前記の目的を達成するため、本発明では、追加のＤＡＣを必要としないデルタシグマ変調器として、ループフィルタの伝達関数が遅延してもこの遅延を補償して元の伝達関数に一致させる再帰型フィルタなどのデジタルフィルタを追加し、このデジタルフィルタの出力と量子化器のデジタル出力とに応じた遅延のない適切な出力デジタル信号を予めテーブルに記憶しておく構成を採用する。これにより、デジタル変調ループでの遅延量を小さくして、エクセスループディレイに起因するデルタシグマ変調器の安定性を向上させることとする。
すなわち、請求項１記載の発明のデルタシグマ変調器は、アナログフィルタと、前記アナログフィルタの出力をデジタル信号に変換し、第１のデジタル信号として出力する量子化器と、前記量子化器からの第１のデジタル信号を所定のデジタル処理し、この処理結果を第１のテーブル制御信号として出力するデジタルフィルタと、前記デジタルフィルタからの第１のテーブル制御信号に基づいてＤＡＣ選択信号を生成するＤＥＭアドレス生成部と、前記量子化器からの第１のデジタル信号及び前記デジタルフィルタからの第１のテーブル制御信号並びに前記ＤＥＭアドレス生成部のＤＡＣ選択信号に対応した第２のデジタル信号を予め記憶しているテーブルと、前記テーブルからの前記第２のデジタル信号をアナログ帰還信号として変換するデジタルアナログ変換器と、入力アナログ信号と前記デジタルアナログ変換器の出力信号との差を減算し、この減算結果の信号を前記アナログフィルタに出力する減算器とを備えることを特徴とする。
請求項２記載の発明は、前記請求項１記載のデルタシグマ変調器において、前記テーブルは、このテーブルの出力ゲインを調整する調整手段を備えることを特徴とする。
請求項３記載の発明は、前記請求項１記載のデルタシグマ変調器において、前記デジタルフィルタは、任意の次数の再帰型フィルタ回路であることを特徴とする。
請求項４載の発明の無線通信装置は、前記請求項１〜３の何れか１項に記載のデルタシグマ変調器を有する受信部と、送信信号を変調する送信部と、アンテナと、前記送信部から前記アンテナへの送信信号の供給と前記アンテナから前記受信部への受信信号の供給とを切り替える送受切替部とを備えることを特徴とする。
以上により、本発明のデルタシグマ変調器では、量子化器からのデジタル信号と、任意の次数の再帰型フィルタ回路などのデジタルフィルタによって量子化器からのデジタル信号をデジタル処理した結果のテーブル制御信号との両者に応じて、エクセスループディレイが生じた場合にもアナログフィルタの伝達関数が変化しないような補償値（第２のデジタル信号）が、予め、テーブルに記憶されている。従って、フィードバック経路での信号の遅延量を小さくすることができ、結果としてエクセスループディレイに起因するデルタシグマ変調器の安定性が向上し、また、出力信号の精度低下を回避することが可能となる。更に、テーブルには予め補償値が記憶されているので、適切な補償値を毎回演算することなく出力でき、小規模な回路を実現できる。
特に、本発明では、ＤＥＭ回路を適用した場合においても、フィードバック経路での信号の遅延量を小さくすることができ、エクセスループディレイに起因するデルタシグマ変調器の安定性を向上させることが可能となる。
また、本発明では、高速・広帯域の信号についても、受信信号の品質を保ったまま無線通信装置を実現することが可能となる。
以上説明したように、請求項１〜４記載の発明によれば、フィードバック経路での信号の遅延量を小さくすることができ、結果としてエクセスループディレイに起因するデルタシグマ変調器の安定性を向上できると共に、出力信号の精度低下を回避することができる効果を奏する。
本発明の実施形態１に係るデルタシグマ変調器の構成を示すブロック図である。 同デルタシグマ変調器に備えるＬＵＴの具体例を示す図である。 量子化器、補正信号生成部及びＤＡＣの接続関係を示す図である。 量子化器、補正信号生成部及びＤＡＣの具体例を示す図である。 本発明の実施形態２に係るデルタシグマ変調器の構成を示すブロック図である。 本発明の実施形態３に係るデルタシグマ変調器の構成を示すブロック図である。 同デルタシグマ変調器に備えるＬＵＴの具体例を示す図である。 ＤＥＭの動作モデルの説明図である。 本発明の実施形態４に係る無線受信装置の構成を示すブロック図である。 本発明の実施形態５に係る無線通信装置の構成を示すブロック図である。 従来のデルタシグマ変調器の構成を示すブロック図である。 従来のデルタシグマ変調器の伝達関数を示す線形モデルを示す図である。
以下、本発明の実施形態を図面に基づいて説明する。
（第１の実施形態）
図１は、本発明の実施形態１に係るデルタシグマ変調器の構成を示すブロック図である。
図１に示すように、デルタシグマ変調器は、特定の周波数を通過させるアナログフィルタ部１００、アナログ信号をデジタル信号に量子化する量子化器１１０、量子化器１１０からのデジタル信号Ｓ１１０１に応じて補正したデジタル出力信号を生成する補正信号生成部１２０、補正信号生成部１２０から出力されたデジタル出力信号をアナログ帰還信号として受け取ってデジタル−アナログ変換してアナログ信号Ｓ１３００をアナログフィルタ部１００へ出力する任意ビットのＤＡＣ（デジタルアナログ変換器）１３０から構成される。
前記アナログフィルタ部１００は、アナログ入力信号からＤＡＣ１３０からのフィードバック信号Ｓ１３００を減算して出力する減算器１０１と、ループフィルタ（アナログフィルタ）１０２とを備えている。
更に、補正信号生成部１２０は、ＬＵＴ（テーブル）１２１、減算器１２２、可変ゲイン１２３、遅延素子１２４を備えている。前記減算器１２２、可変ゲイン１２３及び遅延素子１２４は、１次の再帰型フィルタ回路（デジタルフィルタ）１２５を構成し、前記減算器１２２は、前記量子化器１１０から出力されたデジタル信号Ｓ１１０１から可変ゲイン１２３の出力信号を減算し、その減算結果を前記ＬＵＴ２１へのＬＵＴ制御信号（テーブル制御信号）Ｓ１２００として出力する。また、前記遅延素子１２４は、前記減算器１２２からのＬＵＴ制御信号Ｓ１２００を遅延させて出力し、前記可変ゲイン１２３は前記遅延素子１２４から出力された信号に所定ゲインを与えて出力する。この可変ゲイン１２３の所定ゲインは、外部のマイコン（ＣＰＵ）６０００により制御される。
ここで、１次の再帰型フィルタ回路１２５を用いた補正の原理について説明する。先ず、初めに、エクセスループディレイが生じた場合に伝達関数が変化しないよう、遅延を予め考慮したループフィルタを作成する。
手順は次の通りである。先ず、ループフィルタ１０２の伝達関数Ｈ（ｚ）を１クロックサイクル遅延させた場合の伝達関数はＨ（ｚ）・ｚ−１となる。
次に、１クロックサイクル遅延させても元の伝達関数と同じ伝達関数になるように、元の伝達関数Ｈ（ｚ）を、下記式２に示す関係を満たすように変更し、Ｈ（ｚ）’とする。
Figure 2010058492
ここで作成されたループフィルタＨ（ｚ）’は、遅延ｚ−１が生じた場合においても、補正係数αを加えることにより、元の伝達関数Ｈ（ｚ）とほぼ同じ伝達関数を実現できる。これらの伝達関数の具体例を３次のループフィルタで示す。
３次のループフィルタの伝達関数を下記式３とすると、前記式２を満たす伝達関数Ｈ（ｚ）’は、下記式４で示される。
Figure 2010058492
Figure 2010058492
実際の回路でこれらの伝達関数を実現するには、フィードバックパスにαのゲインを持つパスを追加すれば良い。この部分の伝達関数は、１次のフィルタを例示すると、下記式５のようになる。これは１次の再帰型フィルタの伝達関数である。
Figure 2010058492
図１に戻って、前記ＬＵＴ１２１は、量子化器１１０から出力されたデジタル信号（第１のデジタル信号）Ｓ１１０１と、前記減算器１２２から出力されたＬＵＴ制御信号Ｓ１２００とを入力する。このＬＵＴ１２１は、図２に示すように、量子化器１１０からデジタル入力信号と、前記減算器１２２からのＬＵＴ制御信号Ｓ１２００とに対応した出力デジタル信号が予め保持される。この出力デジタル信号は、ＬＵＴ１２１への入力デジタル信号をＸ、ＬＵＴ１２１からの出力信号をＹとし、可変ゲイン１２３のゲインをａ、ＬＵＴ１２１のゲインをｋとすると、下記式６の伝達関数を実現するような対応関係の信号である。
Figure 2010058492
この式６で表現される伝達関数が、デルタシグマ変調器の帰還経路の伝達関数として追加される。そして、ＬＵＴ１２１からの出力デジタル信号Ｙが補正デジタル信号（第２のデジタル信号）であって、デルタシグマ変調器１０００のデジタル出力信号となる。
次に、本実施形態１に係るデルタシグマ変調器１０００の動作について説明する。
上述したように、量子化器１１０から出力されたデジタル信号Ｓ１１０１に基づいて補正信号生成部１２０が生成したデジタル出力信号が帰還部のＤＡＣ１３０に入力される。このとき、ＬＵＴ制御信号１２００は、量子化器１１０から出力された信号に対して、いわゆる１次の再帰型フィルタ処理されたデジタル信号として出力される。
加えて、ＬＵＴ１２１は、量子化器１１０の出力信号Ｓ１１０１のゲインを調整するために、任意のビット幅を選択して出力するようなデータ（調整手段）が記憶されている。このデータは、前記式６における係数ｋである。例えば、ＬＵＴ１２１を含む補正信号生成部１２０、量子化器１１０、ＤＡＣ１３０を含め、全体として前記式６の伝達関数を実現するような構成をとる場合には、図３及び図４に示すように、量子化器１１０の分解能をＮビット、ＤＡＣの分解能をＭビットとすると、補正信号生成部１２０のＬＵＴ１２１では、係数ｋ＝Ｍ／Ｎを選択する。このＬＵＴ１２１を用いて、補正信号生成部１２０はエクセスループディレイの補正に対応する伝達関数を決定する。従って、量子化器１１０とＤＡＣ１３０とをつなぐ補正信号生成部１２０において、伝達関数を最適にするような数値の対応関係を保持することにより、誤差を最小限に抑えることが可能となる。
また、予め計算した補償値がＬＵＴ１２１に格納されているので、毎回演算することなく出力信号を得ることが可能となり、かつ小規模な回路で実現できる。
以上、本実施形態によると、エクセスループディレイの補正信号生成処理による追加の遅延量を最小限にして、高速・広帯域の信号に対しても出力信号の精度を保つことができる。
また、ＬＵＴ１２１は、ＳＲＡＭにより構成できるので、情報を書き換えることが可能である。従って、遅延量の変動に対応してＬＵＴ１２１の内容を必要に応じて変更すれば、出力信号の精度を保つことが可能となる。
（第２の実施形態）
次に、本発明の実施形態２について図面を参照して説明する。
図５は、本発明の実施形態２に係るデルタシグマ変調器２０００の構成を示すブロック図である。
本発明の実施形態２においては、本発明の実施形態１と同じ構成要素には同じ参照符を付してその説明を省略する。
図５に示すように、本実施形態２に係るデルタシグマ変調器２０００は、本発明の実施形態１に係るデルタシグマ変調器１０００において、補正信号生成部１２０におけるＬＵＴ制御信号Ｓ１５００が２次の再帰型フィルタ回路１５８で生成される構成が異なる。
前記補正信号生成部１５０は、ＬＵＴ１５１、２個の減算器１５２、１５３、２個の遅延素子１５６、１５７、２個の可変ゲイン１５４、１５５を備えている。
第１の遅延素子１５７は、第２の減算器１５３からのＬＵＴ制御信号Ｓ１５００を遅延させて出力する。第１の可変ゲイン１５５は前記第１の遅延素子１５７から出力された信号に所定ゲインを与えて出力する。また、第２の遅延素子１５６は前記第１の遅延素子１５７から出力された信号を遅延させて出力する。第２の可変ゲイン１５４は、前記第２の遅延素子１５６から出力された信号に所定ゲインを与えて出力する。第１の減算器１５２は、量子化器１１０から出力されたデジタル信号Ｓ１１０１と第２の可変ゲイン１５４の出力信号との差分を減算して出力する。第２の減算器１５３は、前記第１の減算器１５２の出力信号から第１の可変ゲイン１５５の出力を減算してＬＵＴ制御信号Ｓ１５００としてＬＵＴ１５１と前記第１の遅延素子１５７とに出力する。
前記ＬＵＴ１５１は、図示しないが、前記第１の実施形態と同様に、量子化器１１０から出力されたデジタル信号Ｓ１１０１と、第２の減算器１５３から出力されたＬＵＴ制御信号Ｓ１５００とに対応した出力デジタル信号を予め記憶しており、この両信号に対応した出力デジタル信号を出力する。この出力デジタル信号は、ＬＵＴ１５１への入力デジタル信号をＸ、ＬＵＴ１５１からの出力デジタル信号をＹとし、第２の可変ゲイン１５４のゲインをａ、第１の可変ゲイン１５５のゲインをｂ、ＬＵＴ１２１のゲインをｋとすると、下記式７の伝達関数を実現するような対応関係の信号である。
Figure 2010058492
この伝達関数はデルタシグマ変調器の帰還経路の伝達関数として追加される。
このように、本実施形態では、補正信号生成部１５０におけるＬＵＴ制御信号Ｓ１５００が２次の再帰型フィルタ回路１５８で生成されるので、１次の再帰型フィルタ回路と比べて、量子化誤差をより一層に少なくできる。
（第３の実施形態）
次に、本発明の実施形態３について図面を参照して説明する。
図６は、本発明の実施形態３に係るデルタシグマ変調器３０００の構成を示すブロック図である。
図６に示すように、本発明の実施形態３に係るデルタシグマ変調器３０００は、前記実施形態１に係るデルタシグマ変調器１０００において、補正信号生成部におけるＤＥＭアドレス生成部１６５が追加された構成が異なる。
ここで、ＤＡＣ１３０にＤＥＭ機構を備えた場合のＤＥＭ動作について説明する。多ビットのＤＡＣにおいて、素子ばらつきがある場合、出力信号が歪み、結果としてＳＮＲが低下する。このような場合にＤＡＣのばらつきを補償する手法としてＤＥＭ機構が一般的に用いられる。ここでは、代表的なＤＥＭアルゴリズムであるＤＷＡ方式について説明すると、このＤＷＡ方式は、ＤＡＣ１３０を構成する複数個のＤＡＣ素子を順番に選択することにより、各素子の使用回数を平均化する方法である。例えば、ＤＥＭ制御信号が３ビットの場合を例に挙げて説明すると、図８に示すように７個のＤＡＣ素子が円形に配置されている場合に、最初にＤＡＣへの制御信号が４だとすると、ＤＡＣ１、２、３、４が選択され、次に、制御信号が５だとすると、ＤＡＣ５、６、７、１、２が選択される。このように、全てのＤＡＣ素子を順番に選択して、使用するＤＡＣ素子を平均化するのである。
図６では、補正信号生成部１６０は、ＬＵＴ１６１、減算器１６２、可変ゲイン１６３、遅延素子１６４、及びＤＥＭアドレス生成部１６５を備えている。前記減算器１６２、可変ゲイン１６３及び遅延素子１６４は、前記第１の実施形態と同様に１次の再帰型フィルタ回路（デジタルフィルタ）１６６を構成する。前記ＤＥＭアドレス生成部１６５は、減算器１６２からのＬＵＴ制御信号（第１のテーブル制御信号）Ｓ１６００を受けて、このＬＵＴ制御信号に応じてＤＥＭアドレス制御信号Ｓ１６０１を出力する。
前記ＬＵＴ１６１は、量子化器１１０から出力されたデジタル信号（第１のデジタル信号）Ｓ１１０１と、前記減算器１６２から出力されたＬＵＴ制御信号（第１のテーブル制御信号）Ｓ１６００と、前記ＤＥＭアドレス生成部１６５からのＤＥＭアドレス制御信号（ＤＡＣ選択信号）Ｓ１６０１とを入力する。このＬＵＴ１６１は、図７に示すように、量子化器１１０からデジタル入力信号と、前記減算器１２２からのＬＵＴ制御信号Ｓ１６００と、前記ＤＥＭアドレス生成部１６５からのＤＥＭアドレス制御信号（ＤＡＣ選択信号）Ｓ１６０１とに対応した出力デジタル信号（第２のデジタル信号）が予め保持される。この出力デジタル信号は、ＬＵＴ１６１への入力デジタル信号をＸ、ＬＵＴ１６１からの出力デジタル信号をＹとし、可変ゲイン１６３のゲインをａ、ＬＵＴ１６１のゲインをｋとして、前記式６の伝達関数を実現するような対応関係の信号である。
次に、本実施形態３に係るデルタシグマ変調器３０００の動作について説明する。
本実施形態３では、ＬＵＴ１６１から出力されるデジタル出力信号によって駆動されるＤＡＣ１３０の個数それ自体は変化せず、フィードバックされるトータルの電流値は同じである。しかし、駆動されるＤＡＣ１３０の位置は異なる。このため、補正信号生成部１６０は前記式２に示したものと同一の伝達関数を実現する。
従って、本実施形態によれば、ＤＡＣ１３０にＤＥＭ機構を追加した構成においても、エクセスループディレイの補正信号生成処理による追加の遅延量を最小限にし、高速・広帯域の信号に対しても出力信号の精度を保つことができる。
（第４の実施形態）
次に、本発明の実施形態４について図面を参照して説明する。
図９は、本発明の実施形態４に係る無線受信装置の構成を示す。
図９に示すように、本実施形態４に係る無線受信装置４０００は、上述した実施形態１〜３の何れかに係るデルタシグマ変調器２０５と、低雑音増幅器（ＬＮＡ）２０２、ミキサ２０３、自動利得制御回路（ＡＧＣ）２０４、デジタルベースバンド処理部２０６を有する受信部２０１と、アンテナ２００とを備えている。
以上の構成とすることにより、広帯域の信号に対して精度を保った無線受信装置を実現することが可能となる。
（第５の実施形態）
次に、本発明の実施形態５について、図面を参照して説明する。
図１０は、本発明の実施形態５に係る無線通信装置５０００の構成を示す。
図１０に示すように、本実施形態５に係る無線通信装置は、上述した実施形態１〜３の何れかに係るデルタシグマ変調器２０５と、低雑音増幅器（ＬＮＡ）２０２、ミキサ２０３、自動利得制御回路（ＡＧＣ）２０４、デジタルベースバンド処理部２０６を有する受信部２０１と、送信信号に対して変調処理を含む所定の送信処理を施す送信部２０７と、送信信号と受信信号との切り替えを行う送受切替部２０８と、アンテナ２００とを備えている。
以上の構成とすることにより、広帯域の信号に対して精度を保った無線通信装置を実現することが可能となる。従って、例えば携帯電話に適用すれば、高品質な送受話をすることが可能となる。
以上、各種の実施形態について説明したが、本発明は、既述した実施形態１、２、３の構成に限定されない。例えば、補正信号生成部１２０の可変ゲイン１２３については、固定ゲインとしても良い。また、補正信号生成部１５０のＬＵＴ制御信号Ｓ１５００は任意の次数の再帰フィルタ処理で生成しても良い。更に、ＤＥＭアドレス生成部１６５は、１次再帰型フィルタ回路１６６に代えて、２次再帰型フィルタ回路と共に備えても良い。
以上説明したように、本発明は、フィードバック経路での信号の遅延量を小さくして、結果としてエクセスループディレイに起因するデルタシグマ変調器の安定性を向上できるので、高速・広帯域の信号に対して出力信号の精度を保つことができ、データ変換回路、無線通信装置、音声機器、映像機器等の電子機器に有用である。
１００ アナログフィルタ部
１０２、５０２、６０２ ループフィルタ（アナログフィルタ）
１０１、１２２、１５２、
１５３、５０１、６０１ 減算器
１１０、５０３ 量子化器
１２０、１５０、１６０ 補正信号生成部
１２１、１５１、１６１ ＬＵＴ（テーブル）
１２３、１５４、
１５５、１６３ 可変ゲイン
１２４、１５６、
１５７、１６４ 遅延素子
１２５、１６６ １次の再帰型フィルタ（デジタルフィルタ）
１５８ ２次の再帰型フィルタ（デジタルフィルタ）
１３０、５０４、６０５ デジタルアナログ変換器（ＤＡＣ）
１６５ ＤＥＭアドレス生成部
ｋ 係数（調整手段）
２００ アンテナ
２０１ 受信部
２０７ 送信部
２０８ 送受切替部
５０００ 無線通信装置

Claims (5)

  1. アナログフィルタと、
    前記アナログフィルタの出力をデジタル信号に変換し、第１のデジタル信号として出力する量子化器と、
    前記量子化器からの第１のデジタル信号を所定のデジタル処理し、この処理結果をテーブル制御信号として出力するデジタルフィルタと、
    前記量子化器からの第１のデジタル信号及び前記デジタルフィルタからのテーブル制御信号に対応した第２のデジタル信号を予め記憶しているテーブルと、
    前記テーブルからの前記第２のデジタル信号をアナログ帰還信号として変換するデジタルアナログ変換器と、
    入力アナログ信号と前記デジタルアナログ変換器の出力信号との差を減算し、この減算結果の信号を前記アナログフィルタに出力する減算器とを備える
    ことを特徴とするデルタシグマ変調器。
  2. アナログフィルタと、
    前記アナログフィルタの出力をデジタル信号に変換し、第１のデジタル信号として出力する量子化器と、
    前記量子化器からの第１のデジタル信号を所定のデジタル処理し、この処理結果を第１のテーブル制御信号として出力するデジタルフィルタと、
    前記デジタルフィルタからの第１のテーブル制御信号に基づいてＤＡＣ選択信号を生成するＤＥＭアドレス生成部と、
    前記量子化器からの第１のデジタル信号及び前記デジタルフィルタからの第１のテーブル制御信号並びに前記ＤＥＭアドレス生成部のＤＡＣ選択信号に対応した第２のデジタル信号を予め記憶しているテーブルと、
    前記テーブルからの前記第２のデジタル信号をアナログ帰還信号として変換するデジタルアナログ変換器と、
    入力アナログ信号と前記デジタルアナログ変換器の出力信号との差を減算し、この減算結果の信号を前記アナログフィルタに出力する減算器とを備える
    ことを特徴とするデルタシグマ変調器。
  3. 前記請求項１又は２記載のデルタシグマ変調器において、
    前記テーブルは、このテーブルの出力ゲインを調整する調整手段を備える
    ことを特徴とするデルタシグマ変調器。
  4. 前記請求項１又は２記載のデルタシグマ変調器において、
    前記デジタルフィルタは、任意の次数の再帰型フィルタ回路である
    ことを特徴とするデルタシグマ変調器。
  5. 前記請求項１〜４の何れか１項に記載のデルタシグマ変調器を有する受信部と、
    送信信号を変調する送信部と、
    アンテナと、
    前記送信部から前記アンテナへの送信信号の供給と前記アンテナから前記受信部への受信信号の供給とを切り替える送受切替部と
    を備えることを特徴とする無線通信装置。
JP2010539104A 2008-11-20 2009-04-14 デルタシグマ変調器及び無線通信装置 Withdrawn JPWO2010058492A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008296916 2008-11-20
JP2008296916 2008-11-20
PCT/JP2009/001714 WO2010058492A1 (ja) 2008-11-20 2009-04-14 デルタシグマ変調器及び無線通信装置

Publications (1)

Publication Number Publication Date
JPWO2010058492A1 true JPWO2010058492A1 (ja) 2012-04-12

Family

ID=42197937

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010539104A Withdrawn JPWO2010058492A1 (ja) 2008-11-20 2009-04-14 デルタシグマ変調器及び無線通信装置

Country Status (3)

Country Link
US (1) US20110200077A1 (ja)
JP (1) JPWO2010058492A1 (ja)
WO (1) WO2010058492A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5935044B2 (ja) * 2011-01-27 2016-06-15 パナソニックＩｐマネジメント株式会社 受信装置
US10073812B2 (en) * 2014-04-25 2018-09-11 The University Of North Carolina At Charlotte Digital discrete-time non-foster circuits and elements
US9490835B2 (en) * 2014-06-10 2016-11-08 Mediatek Inc. Modulation circuit and modulation method with digital ELD compensation
US9780942B2 (en) * 2014-06-20 2017-10-03 GM Global Technology Operations LLC Optimized data converter design using mixed semiconductor technology for cellular communications
US9692458B2 (en) 2014-06-20 2017-06-27 GM Global Technology Operations LLC Software programmable cellular radio architecture for telematics and infotainment
US9722638B2 (en) 2014-06-20 2017-08-01 GM Global Technology Operations LLC Software programmable, multi-segment capture bandwidth, delta-sigma modulators for cellular communications
US9622173B2 (en) * 2014-06-20 2017-04-11 GM Global Technology Operations LLC Power efficient, variable sampling rate delta-sigma data converters for cellular communications systems
US9698845B2 (en) 2014-11-06 2017-07-04 GM Global Technology Operations LLC High oversampling ratio dynamic element matching scheme for high dynamic range digital to RF data conversion for radio communication systems
WO2016073925A1 (en) * 2014-11-06 2016-05-12 GM Global Technology Operations LLC Software programmable cellular radio architecture for wide bandwidth radio systems including telematics and infotainment systems
US9853843B2 (en) * 2014-11-06 2017-12-26 GM Global Technology Operations LLC Software programmable, multi-segment capture bandwidth, delta-sigma modulators for flexible radio communication systems
WO2016073932A1 (en) * 2014-11-06 2016-05-12 GM Global Technology Operations LLC Power efficient, variable sampling rate delta-sigma data converters for flexible radio communication systems
US9985809B2 (en) * 2014-11-06 2018-05-29 GM Global Technology Operations LLC Dynamic range of wideband RF front end using delta sigma converters with envelope tracking and injected digitally equalized transmit signal
WO2016073934A1 (en) * 2014-11-06 2016-05-12 GM Global Technology Operations LLC Optimized data converter design using mixed semiconductor technology for flexible radio communication systems
US9960785B1 (en) * 2017-04-06 2018-05-01 Analog Devices Global Dual-input analog-to-digital converter for improved receiver gain control
US11563444B1 (en) * 2021-09-09 2023-01-24 Textron Systems Corporation Suppressing spurious signals in direct-digital synthesizers

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI107664B (fi) * 1999-09-03 2001-09-14 Nokia Mobile Phones Ltd Delta-sigma-modulaattori, jossa on kaksivaiheinen kvantisointi, sekä menetelmä kaksivaiheisen kvantisoinnin käyttämiseksi delta-sigma-modulaatiossa
US6414615B1 (en) * 2000-03-22 2002-07-02 Raytheon Company Excess delay compensation in a delta sigma modulator analog-to-digital converter
WO2002023728A2 (en) * 2000-09-11 2002-03-21 Broadcom Corporation Method and apparatus for mismatched shaping of an oversampled converter
US6577257B2 (en) * 2000-09-11 2003-06-10 Broadcom Corporation Methods and systems for digital dither
JP4270342B2 (ja) * 2003-07-02 2009-05-27 株式会社ルネサステクノロジ ビット変換回路またはシフト回路を内蔵した半導体集積回路およびａ／ｄ変換回路を内蔵した半導体集積回路並びに通信用半導体集積回路
US20050068213A1 (en) * 2003-09-25 2005-03-31 Paul-Aymeric Fontaine Digital compensation of excess delay in continuous time sigma delta modulators
US7904048B2 (en) * 2007-06-29 2011-03-08 Texas Instruments Incorporated Multi-tap direct sub-sampling mixing system for wireless receivers

Also Published As

Publication number Publication date
US20110200077A1 (en) 2011-08-18
WO2010058492A1 (ja) 2010-05-27

Similar Documents

Publication Publication Date Title
WO2010058492A1 (ja) デルタシグマ変調器及び無線通信装置
US8212702B2 (en) Delta-sigma analog-to-digital conversion apparatus and method thereof
US6271782B1 (en) Delta-sigma A/D converter
US8581764B2 (en) Delta-sigma modulator and signal processing system
US8120518B2 (en) Digital feedforward sigma-delta modulator in analog-to-digital converter and modulation method thereof
US7936293B2 (en) Delta-sigma modulator
US7535392B2 (en) Delta sigma modulator and method for compensating delta sigma modulators for loop delay
US9231614B2 (en) Cancellation of feedback digital-to-analog converter errors in multi-stage delta-sigma analog-to-digital converters
US7522079B1 (en) Sigma-delta modulator with DAC resolution less than ADC resolution and increased tolerance of non-ideal integrators
CN104980154A (zh) 数模转换器静态误失配误差的估计
JP6945331B2 (ja) アナログ・ディジタル変換器およびミリ波レーダシステム
CN107689794B (zh) Δ-σ调制器及用于δ-σ调制器的方法
US7436336B2 (en) Analog digital converter (ADC) having improved stability and signal to noise ratio (SNR)
US10432214B2 (en) Apparatus for applying different transfer functions to code segments of multi-bit output code that are sequentially determined and output by multi-bit quantizer and associated delta-sigma modulator
US20040233081A1 (en) Analog-to-digital converter with correction of offset errors
US20100283650A1 (en) multi-bit sigma-delta modulator with reduced number of bits in feedback path
JP2006507743A (ja) パルス幅変調型ノイズシェーパ
EP2340613B1 (en) Sigma-delta modulator
JP2004248288A (ja) 適応シグマ−デルタ変調器およびシグマ−デルタ変調を実施する方法
Silva et al. Low-distortion delta-sigma topologies for MASH architectures
JP3785361B2 (ja) Δςモジュレータ、ａ／ｄコンバータおよびｄ／ａコンバータ
KR102441025B1 (ko) 반도체 장치 및 그 동작 방법
KR20180085996A (ko) 다중 모드를 지원하는 연속시간 델타 시그마 모듈레이터
US7605728B2 (en) Method for calibrating a multi-bit digital-to-analog converter, multi-bit digital-to-analog converter in which this method is applied and converter provided with such a multi-bit digital-to-analog converter
JP2004274606A (ja) モジュレータ

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20120703