JPWO2010047063A1 - 高純度結晶質酸化インジウム半導体膜を有する薄膜トランジスタ、及びその製造方法 - Google Patents

高純度結晶質酸化インジウム半導体膜を有する薄膜トランジスタ、及びその製造方法 Download PDF

Info

Publication number
JPWO2010047063A1
JPWO2010047063A1 JP2010534675A JP2010534675A JPWO2010047063A1 JP WO2010047063 A1 JPWO2010047063 A1 JP WO2010047063A1 JP 2010534675 A JP2010534675 A JP 2010534675A JP 2010534675 A JP2010534675 A JP 2010534675A JP WO2010047063 A1 JPWO2010047063 A1 JP WO2010047063A1
Authority
JP
Japan
Prior art keywords
thin film
film transistor
semiconductor film
indium oxide
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010534675A
Other languages
English (en)
Inventor
井上 一吉
一吉 井上
雅司 笠見
雅司 笠見
矢野 公規
公規 矢野
重和 笘井
重和 笘井
浩和 川嶋
浩和 川嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Idemitsu Kosan Co Ltd
Original Assignee
Idemitsu Kosan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Idemitsu Kosan Co Ltd filed Critical Idemitsu Kosan Co Ltd
Publication of JPWO2010047063A1 publication Critical patent/JPWO2010047063A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

結晶質酸化インジウム半導体膜を有し、前記半導体膜に含まれる全金属元素に対する正4価以上の金属元素の含有率が10原子ppm以下である薄膜トランジスタ。

Description

本発明は、高純度な結晶質酸化インジウムからなる半導体膜を有する薄膜トランジスタ及びその製造方法に関する。
近年、表示装置の発展は目覚ましく、液晶表示装置やEL表示装置等、種々の表示装置がパソコンやワープロ等のOA機器へ活発に導入されている。これらの表示装置は、いずれも表示素子を透明導電膜で挟み込んだサンドイッチ構造を有している。
上記の表示装置を駆動させる薄膜トランジスタ(TFT)等のスイッチング素子には、現在、シリコン系の半導体膜が主に使用されている。それは、シリコン系薄膜の安定性、加工性の良さの他、スイッチング速度が速い等が良好なためである。このシリコン系薄膜は、一般に化学蒸気析出法(CVD)法により作製されている。
しかしながら、シリコン系薄膜が非晶質の場合、スイッチング速度が比較的遅く、高速な動画等を表示する場合は画像を表示できないという難点を有している。また、結晶質のシリコン系薄膜の場合には、スイッチング速度は比較的速いが、結晶化するために800℃以上の高温や、レーザーによる加熱等が必要であり、製造時に多大なエネルギーと工程を要する。また、シリコン系の薄膜は、電圧素子としても性能は優れているものの、電流を流した場合、その特性の経時変化が問題となっている。
シリコン系薄膜よりも安定性に優れるとともに、ITO膜と同等の光透過率を有する透明半導体膜を得るための材料等として、酸化インジウム、酸化ガリウム及び酸化亜鉛からなるスパッタリングターゲットや、酸化亜鉛と酸化マグネシウムからなる透明半導体薄膜が提案されている(例えば、特許文献1)。酸化インジウム、酸化ガリウム及び酸化亜鉛、又は酸化亜鉛と酸化マグネシウムからなる透明半導体膜は、弱酸でのエッチング性が非常に早い特徴を持っている。しかしながら、金属薄膜のエッチング液でもエッチングされ、透明半導体膜上の金属薄膜をエッチングする場合に、同時にエッチングされてしまうことがあり、透明半導体膜上の金属薄膜だけを選択的にエッチングする場合には不適であった。
一方、酸化インジウムの結晶質を含む膜、特に多結晶膜は、酸素欠損を生成しやすく、成膜時の酸素分圧を上げたり、酸化処理等をしても、キャリヤー密度を2×10+17cm−3にすることが困難と考えられていた。そのために、半導体膜又はTFTとしての試みはほとんどなされていなかった。
また、特許文献2に酸化インジウムに正2価の金属酸化物を含有させたビックスバイト構造を有する酸化インジウム半導体膜が記載されている。正2価の金属酸化物を含有させることにより、キャリヤー濃度を低減する試みがなされている。しかしながら、正2価の金属酸化物の場合、ビックスバイト構造のエネルギーバンド構造のバンドギャップ内に不純物順位を形成することがあり、これが、移動度を低下させる場合がある。
特許文献3には、結晶質の酸化インジウム薄膜を用いた薄膜トランジスタが記載されている。しかしながら、チャンネル部分のトラップ密度が高くなる場合があった。このため、S値を十分に低減できないことや、ノーマリーオンのトランジスタになる等の問題があった。また、薄膜中のトラップ密度が高いと、トラップによりオフ電流値が十分低減できないという問題があった。
この点について、特許文献3では酸化インジウム薄膜の膜厚を20nmとすることにより、オフ電流値が低減できることが記載されている。しかしながら、膜厚を20nmに制御して、均一に、かつ大面積に成膜することは技術的に難しい。そのため、薄膜トランジスタの特性がばらつく原因となる可能性があった。
特開2004−119525号公報 国際公開第07/058248号パンフレット 特開2008−130814号公報
本発明の目的は、結晶質酸化インジウムからなる半導体膜を使用した薄膜トランジスタであって、半導体膜のトラップ密度を低減することにより高性能な薄膜トランジスタを提供することである。
本発明者らは、結晶質酸化インジウムからなる半導体膜の不純物、具体的には、正4価以上の金属元素が半導体膜のトラップ密度に影響を与えることを見出した。そして、この金属元素の含有率を所定値以下とすることにより、高性能な薄膜トランジスタが得られることをつきとめ、本発明を完成させた。
本発明によれば、以下の薄膜トランジスタ等が提供される。
1.結晶質酸化インジウム半導体膜を有し、前記半導体膜に含まれる全金属元素に対する正4価以上の金属元素の含有率が10原子ppm以下である薄膜トランジスタ。
2.結晶質酸化インジウム半導体膜を有し、前記半導体膜に含まれる全金属元素に対する正4価以上の金属元素の含有率が1原子ppm以下である薄膜トランジスタ。
3.結晶質酸化インジウム半導体膜を有し、前記半導体膜に含まれる全金属元素に対する正4価以上の金属元素の含有率が0.1原子ppm以下である薄膜トランジスタ。
4.前記正4価以上の金属元素がSnである1〜3のいずれかに記載の薄膜トランジスタ。
5.さらに、前記半導体膜に含まれる全金属元素に対する正2価以下の金属元素の含有率が50原子ppm以下である1〜4のいずれかに記載の薄膜トランジスタ。
6.チャンネルエッチ型である1〜5のいずれかに記載の薄膜トランジスタ。
7.エッチストッパー型である1〜5のいずれかに記載の薄膜トランジスタ。
8.純度が99.99原子%以上の酸化インジウムターゲットを用いて半導体膜を成膜する成膜工程と、前記半導体膜を酸化処理する工程、及び/又は前記半導体膜を結晶化する工程を含む、1〜7のいずれかに記載の薄膜トランジスタの製造方法。
9.前記酸化インジウムターゲットの純度が99.995原子%以上である8に記載の薄膜トランジスタの製造方法。
10.前記成膜工程をスパッタリングで実施し、スパッタリング中の雰囲気の酸素濃度を5〜20体積%とする8又は9に記載の薄膜トランジスタの製造方法。
11.前記半導体膜を酸素の存在下に、150〜450℃で0.1〜1200分間熱処理する8〜10のいずれかに記載の薄膜トランジスタの製造方法。
本発明によれば、結晶質酸化インジウム薄膜の不純物濃度が低いことにより、薄膜中、特にチャンネル部分のトラップ密度を少なくできる。その結果、S値を十分低減することができる。
本発明のチャンネルエッチ型薄膜トランジスタの実施形態を示す概略断面図である。 本発明のエッチストッパー型薄膜トランジスタの実施形態を示す概略断面図である。 実施例1で作製したチャンネルエッチ型薄膜トランジスタの概略断面図である。 実施例1で作製した薄膜トランジスタの出力曲線を示す図である。 実施例1で作製した薄膜トランジスタの伝達曲線を示す図である。 実施例3で作製したエッチストッパー型薄膜トランジスタの概略断面図である。 実施例5で作製した薄膜トランジスタの伝達曲線を示す図である。
本発明の薄膜トランジスタ(TFT)は、結晶質酸化インジウム半導体膜を有し、半導体膜に含まれる全金属元素に対する正4価以上の金属元素の含有率が10原子ppm以下であることを特徴とする。
図1は、本発明の薄膜トランジスタの実施形態を示す概略断面図である。
薄膜トランジスタ1は、基板10及び絶縁膜30の間にゲート電極20を挟持しており、ゲート絶縁膜30上には半導体膜40が活性層として積層されている。さらに、半導体膜40の端部付近を覆うようにしてソース電極50及びドレイン電極52がそれぞれ設けられている。半導体膜40、ソース電極50及びドレイン電極52で囲まれた部分にチャンネル部60を形成している。
尚、図1の薄膜トランジスタ1はいわゆるチャンネルエッチ型薄膜トランジスタである。本発明の薄膜トランジスタは、チャンネルエッチ型薄膜トランジスタに限定されず、本技術分野で公知の素子構成を採用できる。
図2は、本発明の薄膜トランジスタの他の実施形態を示す概略断面図である。尚、上述した薄膜トランジスタ1と同じ構成部材には同じ番号を付し、その説明を省略する。
薄膜トランジスタ2は、エッチストッパー型の薄膜トランジスタである。薄膜トランジスタ2は、チャンネル部60を覆うようにエッチストッパー70が形成されている点を除き、上述した薄膜トランジスタ1と同じ構成である。半導体膜40の端部付近及びエッチストッパー70の端部付近を覆うようにしてソース電極50及びドレイン電極52がそれぞれ設けられている。
本発明では半導体膜40に、高純度な結晶質酸化インジウムからなる薄膜を使用する。ここで、高純度とは、結晶質酸化インジウム薄膜が不純物として、正4価以上の金属元素を実質的に含まないことを意味する。具体的には、半導体膜を形成する全金属元素に占める正4価以上の金属元素の含有率が10原子ppm以下であることを意味する。これらの含有率を極めて低くすることにより、薄膜中や絶縁膜−半導体膜界面におけるトラップ密度を低減することができる。その結果、S値を低減することができる。
薄膜中の不純物は電子の散乱に寄与し、移動度の低下を引き起こす。不純物濃度が低ければ散乱を抑制し、酸化インジウムが本来有する高い移動度を維持することができる。
また、不純物により結晶構造に乱れが生じ、酸素欠損を十分低減することができずにノーマリーオン動作を示す薄膜トランジスタになる場合がある。本発明では、不純物濃度が極めて低い結晶質酸化インジウムの半導体膜を使用するので、ノーマリーオフで、高移動度、低オフ電流値、さらにS値が低く高い動作安定性を示す高性能な薄膜トランジスタが得られる。
尚、本発明においてノーマリーオフとは、閾値電圧の値が負(正)である場合と定義する。閾値電圧は伝達曲線(Id−Vg)のグラフのX切片から求める。
特に、正4価以上の金属元素の含有率を10原子ppm以下とすることにより、室温付近における半導体膜のキャリヤー密度を2×10+17cm−3未満に保つことが可能となる。これにより、良好な薄膜トランジスタ特性が得られる。
尚、半導体膜のキャリヤー密度は、室温付近において好ましくは2×10+17cm−3未満である。キャリヤー密度が2×10+17cm−3以上では、TFTとして駆動しないおそれがある。また、TFTとして駆動したとしても閾値電圧がマイナスに大きくノーマリーオンを示したり、On/Off比が小さくなる場合がある。
正2価以下の金属元素の含有率を50原子ppm以下とすることにより、得られるTFTの移動度を高くすることができる。
正4価以上の金属元素及び正2価以下の金属元素は、薄膜内において、金属酸化物として存在している。
半導体膜に含まれる正4価以上の金属酸化物としては、酸化チタン、酸化ジルコニウム、酸化ハフニウム、酸化バナジウム、酸化ニオブ、酸化タンタル、酸化クロム、酸化モリブデン、酸化タングステン、酸化マンガン、等の正4価以上の重金属酸化物、及び酸化ケイ素、酸化ゲルマニウム、酸化スズ、酸化鉛、酸化アンチモン、酸化ビスマス、酸化セリウムから選択される1種又は2種以上の酸化物である。これらの酸化物は、結晶中に取り込まれた場合には、キャリヤーを発生する場合がある。その結果、室温付近の温度においてのキャリヤー密度を、2×10+17cm−3未満に制御できない場合がある。
上記金属酸化物のうち、特に、酸化チタン、酸化ジルコニウム、酸化スズ、は、厳密に管理することが好ましい。
半導体膜に含まれる正2価以下の金属酸化物としては、酸化リチウム、酸化ナトリウム、酸化カリウム、酸化ルビジウム、酸化セシウム、酸化マグネシウム、酸化カルシウム、酸化ストロンチウム、酸化バリウム、等の正2価以下のアルカリ、アルカリ土類属酸化物、及び酸化亜鉛、から選択される1種又は2種以上の酸化物である。これらの酸化物は、結晶中に取り込まれた場合には、バンドギャップ内に不純物順位を形成する場合がある。その結果、キャリヤートラップが発生し、移動度が低下する場合がある。
上記金属酸化物のうち、特に、酸化ナトリウム、酸化カリウム、酸化マグネシウム、酸化カルシウム、酸化亜鉛は、厳密に管理することが好ましい。
本発明において、半導体膜の全金属元素に対する正4価以上の金属酸化物の金属元素(M4)の含有率は、10原子ppm以下であり、好ましくは5原子ppm以下であり、より好ましくは1原子ppm以下であり、さらに好ましくは0.5原子ppm以下であり、特に好ましくは0.1原子ppm以下である。原子比が10原子ppm超では、キャリヤー密度が2×10+17cm−3以上になる場合があり、TFT特性として作動しなくなる場合がある。また、TFTとして駆動したとしても閾値電圧がマイナスに大きくなりノーマリーオンを示したり、オフ電流値が増加しOn/Off比が小さくなる場合がある。また薄膜中、及び(又は)絶縁膜−半導体膜の界面のトラップ密度が増加し、S値が増大するおそれがある。
M4のうち、特にSnの含有率が高い場合、元素の酸化力が強いため、キャリヤー密度が増加し、TFTとして駆動したとしても閾値電圧がマイナスに大きくなりノーマリーオンを示したり、オフ電流値が増加しOn/Off比が小さくなる場合がある。また薄膜中、及び(又は)絶縁膜−半導体膜の界面のトラップ密度が増加し、S値が増大するおそれがある。Snの含有率は好ましくは1原子ppm以下であり、さらに好ましくは0.5原子ppm以下であり、特に好ましくは0.1原子ppm以下である。
本発明において、半導体膜の全金属元素に対する正2価以下の金属酸化物の金属元素(M2)の含有率は、50原子ppm以下であることが好ましい。原子比が50原子ppm超では、移動度が低くなる場合があり、TFT特性として作動しなくなる場合がある。また薄膜中、及び(又は)絶縁膜−半導体膜の界面のトラップ密度が増加し、S値が増大するおそれがある。
金属元素(M2)の比率は、より好ましくは、10原子ppm以下であり、さらに好ましくは5原子ppm以下であり、特に好ましくは1原子ppm以下である。
金属元素(M)の比率は、ICP−Mass(Inductively Coupled Plasma Mass)測定により、各元素の存在量を測定することで求めることができる。
また、金属元素(M)比率は、例えば、半導体膜を形成する際に使用するスパッタリングターゲットの各元素の存在量を調整することで実施できる。半導体膜の組成は、スパッタリングターゲットの組成とほぼ一致する。
本発明では、結晶質酸化インジウム半導体膜を使用することにより、ソース電極50及びドレイン電極52のエッチングの際に、半導体膜がエッチングされることを抑制できる。また、TFTの耐久性を高くできる。
尚、「結晶質膜」とは、X線回折により、結晶ピークを確認できることで確認できる膜である。
結晶質膜は、単結晶膜、エピタキシャル膜及び多結晶膜のいずれであってもよく、工業生産が容易かつ大面積化が可能であることから、好ましくはエピタキシャル膜及び多結晶膜であり、特に好ましくは多結晶膜である。
結晶質膜が多結晶膜の場合、当該多結晶膜がナノクリスタルからなることが好ましい。X線回折からScherrer’s equationを用いて求めた平均結晶粒径は通常500nm以下、好ましくは300nm以下、より好ましくは150nm以下、さらに好ましくは80nm以下である。500nmより大きいとトランジスタを微細化した際のばらつきが大きくなるおそれがある。
本発明の薄膜トランジスタにおいて、基板、ゲート電極、ゲート絶縁膜、ソース・ドレイン電極等の構成部材は、公知のものが使用でき、特に限定されない。
例えば、各電極にはAl、Cu、Au等の金属薄膜が使用でき、ゲート絶縁膜には、酸化シリコン膜、酸化ハフニウム膜等の酸化物薄膜を使用できる。
続いて、本発明の薄膜トランジスタの製造方法を説明する。
本発明の製造方法は、酸化インジウム半導体膜を成膜する成膜工程と、半導体膜を酸化処理する工程、及び/又は結晶化する工程を含む。尚、ゲート電極、ゲート絶縁膜、ソース・ドレイン電極等の構成部材は、公知の方法により形成できる。
例えば、基板上にAl、Cu、Au等の金属薄膜からなるゲート電極を形成し、その上に、酸化シリコン膜、酸化ハフニウム膜等からなる酸化物薄膜をゲート絶縁膜として形成する。その上に、金属マスクを装着して必要な部分だけに酸化インジウム膜からなる半導体膜を形成する。その後、金属マスクを用いて、必要部分にソース・ドレイン電極を形成することで、薄膜トランジスタを製造することができる。
半導体膜の成膜は、スパッタ法、イオンプレーティング法、蒸着法等がある。このなかでは、スパッタ法が好ましい。
スパッタリングでは、焼結ターゲットを用いる方法が好ましい。具体的に、99.99原子%以上、又は99.995原子%(4N)以上の高純度酸化インジウムの焼結ターゲットが好ましい。焼結ターゲットは、本技術分野において公知の方法により製造できる。
高純度の酸化インジウム焼結体ターゲットを用いることにより、不純物濃度の極めて低い結晶質酸化インジウム薄膜を得ることができる。
スパッタリングの条件は、使用するターゲットや、半導体膜の膜厚等にあわせて適宜調整することができる。スパッタリング方法は、RFスパッタ法、DCスパッタ法、ACスパッタ法が使用できる。中でも、DCスパッタ法、ACスパッタ法が、成膜速度も速く、好ましい。
成膜中に酸素を存在させることが好ましい。スパッタ中に酸素を存在させることにより、次工程の酸化処理にて、効果的に酸化処理することが出来る。
スパッタリング中の雰囲気の酸素濃度は5〜20体積%であることが好ましく、さらに前記酸素濃度7〜17%であることが好ましく、特に8〜14体積%であることが好ましい。
本発明の薄膜トランジスタの製造方法では、半導体膜の形成後、薄膜を酸化処理する工程、及び/又は薄膜を結晶化する工程を行う。
半導体膜の結晶化及び酸化処理には、酸素の存在下にランプアニ―ル装置、レーザーアニール装置、熱風加熱装置、接触加熱装置等を用いることが出来る。
半導体膜を酸素の存在下に、150〜450℃、0.1〜1200分の条件で熱処理することが好ましい。150℃未満では、半導体膜が十分に結晶化しない場合があり、450℃超では、基板や半導体膜にダメージを与える場合がある。熱処理温度は、180℃〜350℃がさらに好ましく、特に200℃〜300℃が好ましい。
また、熱処理時間が0.1分未満では、熱処理時間が短すぎて膜の結晶化が不十分となる場合があり、1200分超では時間が掛かりすぎ生産的ではない。熱処理時間は、1分〜600分がさらに好ましく、特に5分〜60分が好ましい。
尚、半導体膜の結晶化及び/又は酸化処理は、半導体膜の形成後、すぐに実施してもよく、また、ソース・ドレイン電極等、他の構成部材の形成後に実施してもよい。
本発明の製造方法は、特に、チャンネルエッチ型の薄膜トランジスタの製造方法に適している。本発明の半導体膜は結晶質であるため、Al等の金属薄膜からソース・ドレイン電極及びチャンネル部を形成する方法として、フォトリソグラフィーを使用したエッチング工程を採用できる。即ち、金属薄膜を除去するエッチング液では、半導体膜はエッチングされず、金属薄膜を選択的にエッチングできる。尚、エッチストッパー型の薄膜トランジスタの製造方法であってもよい。
実施例において、「ppm」は原子ppmを意味する。
実施例1
(A)薄膜トランジスタの作製
図3に示すチャンネルエッチ型の薄膜トランジスタを作製した。
100nm厚みの熱酸化膜(SiO膜)付きの導電性シリコン基板10を使用した。熱酸化膜がゲート絶縁膜30として機能し、導電性シリコン部がゲート電極20として機能する。
ゲート絶縁膜30上に、純度が4N以上の高純度酸化インジウム(湘南電子材料研究所作製)からなるターゲット(正4価以上の金属元素:Sn,Ti,Zrの総合計:0.09ppm(Sn:0.02ppm)、正2価以下の金属元素:Na,K,Mg,Znの総合計:0.8ppm)を用いて、スパッタリング法で50nmの半導体膜40を成膜した。
尚、ターゲットの不純物はICP−Mass(Inductively Coupled Plasma Mass)により測定した。
スパッタリングは、背圧が5×10−4Paとなるまで真空排気したあと、アルゴン9.0sccm、酸素1.0sccmを流しながら、圧力を0.2Paに調整し、T−S間距離を10cm、基板温度を室温とし、スパッタパワー100Wにて行った。
半導体膜40の上に金属マスクを設置し、ソース・ドレイン電極間間隙(L)が200μm、幅(W)が1000μmのチャンネル部60が形成されるように、チャンネル部60の両端部付近に、金を蒸着してソース電極50及びドレイン電極52を形成した。
その後、熱風加熱炉内で、空気中、300℃で1時間熱処理し、薄膜トランジスタを作製した。
この薄膜トランジスタの電界効果移動度は60cm/V・sec、On/Off比は5×10であり、閾値電圧(Vth)は7.1V、S値は1.1V/dec.で、ノーマリーオフの特性を示す薄膜トランジスタであった。また、出力特性は明瞭なピンチオフを示した。
実施例及び比較例について、半導体膜形成に使用したターゲットの不純物量、素子構成、及び薄膜トランジスタの性能を表1に示す
Figure 2010047063
(B)半導体膜の評価
石英ガラス基板上に、上記(A)のスパッタリングと同じ条件にて半導体膜を形成した。この半導体膜は非晶質であった。その後、熱風加熱炉内で、空気中、300℃で1時間熱処理した。得られた半導体膜のX線回折(XRD)測定をしたところ、酸化インジウムのビックスバイト構造のピークが観察された。これにより、半導体膜が結晶質であることが確認できた。
尚、半導体膜の熱処理条件を、空気中、450℃で5時間とし、同じくXRD測定した。300℃にて熱処理したXRDのピーク強度を比較したところ、300℃で得られたピーク強度は、450℃で得られたピーク強度の約98%であった。
実施例1で作製した薄膜トランジスタの出力曲線を図4に、伝達曲線を図5に示す。図4は、ゲート電圧(Vgs)を−5V〜25Vと変更したときの、ドレイン電圧(Vds)と同電流(Ids)の関係を示したものである。図5は、ゲート電圧(Vgs)とドレイン電流(Ids)の関係を示したものであり、白丸からなる線は、ゲート電圧に対するドレイン電流を1/2乗した曲線であり、黒丸からなる線は、ゲート電圧に対するドレイン電流を示す曲線である。
図4及び図5において、「XE−Y」はX×10−Yを意味する。例えば、1.0E−05は1.0×10−5である。
実施例2
スパッタリングターゲットとして、高純度酸化インジウムからなるターゲット(正4価以上の金属元素:Sn,Ti,Zrの総合計:0.4ppm(Sn:0.1ppm)、正2価以下の金属元素:Na,K,Mg,Znの総合計:3ppm)、湘南電子材料研究所作製]を用いた他は、実施例1と同様にして、薄膜トランジスタを作製した。
この薄膜トランジスタの電界効果移動度は52cm/V・sec、On/Off比は10であり、Vthは5.5V、S値は1.5V/dec.で、ノーマリーオフの特性を示す薄膜トランジスタであった。また、出力特性は明瞭なピンチオフを示した。
また、半導体膜は結晶質性であった。
比較例1
スパッタリングターゲットとして、純度3Nの酸化インジウムからなるターゲット(正4価以上の金属元素:Sn,Ti,Zrの総合計:120ppm(Sn:30ppm)、正2価以下の金属元素:Na,K,Mg,Znの総合計:60ppm)を用いた他は、実施例1と同様にして、薄膜トランジスタを作製した。
この薄膜トランジスタの電界効果移動度は46cm/V・sec、On/Off比は2.5×10であり、Vthは−1.2V、S値は2.4V/dec.で、ノーマリーオンの特性を示す薄膜トランジスタであった。また、出力特性は明瞭なピンチオフを示した。
また、半導体膜は結晶質性であった。
このように、実施例のように純度が高い酸化インジウム焼結体ターゲットから成膜して得られた結晶質酸化インジウム膜を薄膜トランジスタに使用することにより、電界効果移動度、On/Off比及びS値の良好なトランジスタ特性を得ることができる。
実施例3
図6に示すエッチストッパー型の薄膜トランジスタを、フォトレジスト法にて作製した。
熱酸化膜(SiO膜)付きの導電性シリコン基板10上に、実施例1と同様にして、高純度酸化インジウムからなるターゲット(正4価以上の金属元素:Sn,Ti,Zrの総合計:0.09ppm(Sn:0.02ppm)、正2価以下の金属元素:Na,K,Mg,Znの総合計:0.8ppm)を用いて、スパッタリング法で50nmの半導体膜40を成膜した。
その後、エッチストッパーとなる層として、SiOをRFスパッタにて、酸素分圧15%、アルゴン85%の条件にて、300nm成膜した。
このSiO付き半導体膜上にレジストを塗布し、80℃で15分間プレベークした。その後、マスクを通してUV光(光強度:300mJ/cm)をレジスト膜に照射し、その後、3wt%のテトラメチルアンモニウムハイドロオキサイド(TMAH)にて現像した。純水で洗浄後、レジスト膜を130℃で15分ポストベークし、CF4を用いたドライエッチングによりSiOをエッチングして所望の形状のエッチストッパー70を形成した。
その後、半導体膜40、ゲート絶縁膜(熱酸化膜)30及びエッチストッパー70上に、モリブデン金属膜を300nm成膜した。
モリブデン金属膜にレジストを塗布し、80℃で15分間プレベークした。その後、マスクを通してUV光(光強度:300mJ/cm)をレジスト膜に照射し、その後、3wt%のテトラメチルアンモニウムハイドロオキサイド(TMAH)にて現像した。純水で洗浄後、レジスト膜を130℃で15分ポストベークし、所望の形状のソース・ドレイン電極形状のレジストパターンを形成した。
レジストパターン付き基板を、燐酸・酢酸・硝酸の混合酸で処理することで、モリブデン金属膜をエッチングし、ソース電極50及びドレイン電極52を形成した。同時に、半導体膜40のゲート絶縁膜30に接する部分も同時にエッチングした。その後レジストを剥離し、純水で洗浄しエアーブローして乾燥させ、薄膜トランジスタ(チャンネル部60のソース・ドレイン電極間間隙(L)が200μm、幅(W)が1000μm)を作製した。
その後、この薄膜トランジスタを熱風加熱炉内で空気中、300℃で1時間熱処理した。
この薄膜トランジスタの電界効果移動度は62cm/V・sec、On−Off比は3×10であり、Vthは6.8V、S値は0.9V/dec.で、ノーマリーオフの特性を示す薄膜トランジスタであった。また、出力特性は明瞭なピンチオフを示した。ゲート電極に20V電圧を100分間印加した後のシフト電圧(Vth)は、0.25Vであった。
半導体膜は結晶質であった。
比較例2
スパッタリングターゲットに、純度3Nの酸化インジウムからなるターゲット(正4価以上の金属元素:Sn,Ti,Zrの総合計:120ppm(Sn:30ppm)、正2価以下の金属元素:Na,K,Mg,Znの総合計:60ppm)からなるターゲットを使用した他は、実施例3と同様にして薄膜トランジスタを作製した。
この薄膜トランジスタの電界効果移動度は48cm/V・sec、On/Off比は10であり、Vthは−2.8V、S値は1.9V/dec.で、ノーマリーオフの特性を示す薄膜トランジスタであった。また、出力特性は明瞭なピンチオフを示した。ゲート電極に20V電圧を100分間印加した後のシフト電圧(Vth)は、0.4Vであった。
半導体膜は結晶質であった。
このようにフォトリソグラフィー及びリフトオフプロセスによりエッチストッパー型の薄膜トランジスタにおいても、純度の高い酸化インジウム焼結体ターゲットにより得た結晶質酸化インジウム薄膜を使用した場合はS値が低く、良好なトランジスタ特性を示す。
実施例4
チャンネル部60のソース・ドレイン電極間間隙(L)を20μm、幅(W)を100μmとした他は、実施例3と同様にして、薄膜トランジスタを作製した。
この薄膜トランジスタの電界効果移動度は32cm/V・sec、On/Off比は10であり、Vthは3.5V、S値は0.45V/dec.で、ノーマリーオフの特性を示す薄膜トランジスタであった。また、出力特性は明瞭なピンチオフを示した。ゲート電極に20V電圧を100分間印加した後のシフト電圧(Vth)は、0.18Vであった。
半導体膜は結晶質であった。
実施例5
チャンネル部60のソース・ドレイン電極間間隙(L)を10μm、幅(W)を20μmとした他は、実施例4と同様にして、薄膜トランジスタを作製した。
この薄膜トランジスタの電界効果移動度は36cm/V・sec、On/Off比は4.6×10であり、Vthは3.2V、S値は0.40V/dec.で、ノーマリーオフの特性を示す薄膜トランジスタであった。また、出力特性は明瞭なピンチオフを示した。ゲート電極に20V電圧を100分間印加した後のシフト電圧(Vth)は、0.16Vであった。
半導体膜は結晶質であった。
実施例5で作製した薄膜トランジスタの伝達曲線を図7に示す。
比較例3
スパッタリングターゲットに、純度3Nの酸化インジウムからなるターゲット(正4価以上の金属元素:Sn,Ti,Zrの総合計:120ppm(Sn:30ppm)、正2価以下の金属元素:Na,K,Mg,Znの総合計:60ppm)からなるターゲットを使用した他は、実施例4と同様にして薄膜トランジスタを作製した。
この薄膜トランジスタの電界効果移動度は27cm/V・sec、On/Off比は4×10であり、Vthは−2.2V、S値は1.0V/dec.で、ノーマリーオンの特性を示す薄膜トランジスタであった。また、出力特性は明瞭なピンチオフを示した。ゲート電極に20V電圧を100分間印加した後のシフト電圧(Vth)は、0.38Vであった。半導体膜は結晶質であった。
実施例4の薄膜トランジスタは、素子サイズを特許文献3に記載の素子と同程度のチャンネル長(L)及び幅(W)を持つ。この場合でも、本発明では良好なトランジスタ特性を有するトランジスタが得られた。
実施例5の薄膜トランジスタのソース・ドレイン電極間間隙(L)は10μm、幅(W)は20μmである。チャンネル幅を狭くした場合においても、本発明では良好なトランジスタ特性を有するトランジスタが得られた。
本発明の薄膜トランジスタは、ディスプレイ用パネル、RFIDタグ、X線ディテクタパネル・指紋センサ・フォトセンサ等のセンサ等に好適に使用できる。
本発明の薄膜トランジスタの製造方法は、特に、チャンネルエッチ型の薄膜トランジスタの製造方法に適している。
上記に本発明の実施形態及び/又は実施例を幾つか詳細に説明したが、当業者は、本発明の新規な教示及び効果から実質的に離れることなく、これら例示である実施形態及び/又は実施例に多くの変更を加えることが容易である。従って、これらの多くの変更は本発明の範囲に含まれる。
この明細書に記載の文献の内容を全てここに援用する。

Claims (11)

  1. 結晶質酸化インジウム半導体膜を有し、前記半導体膜に含まれる全金属元素に対する正4価以上の金属元素の含有率が10原子ppm以下である薄膜トランジスタ。
  2. 結晶質酸化インジウム半導体膜を有し、前記半導体膜に含まれる全金属元素に対する正4価以上の金属元素の含有率が1原子ppm以下である薄膜トランジスタ。
  3. 結晶質酸化インジウム半導体膜を有し、前記半導体膜に含まれる全金属元素に対する正4価以上の金属元素の含有率が0.1原子ppm以下である薄膜トランジスタ。
  4. 前記正4価以上の金属元素がSnである請求項1〜3のいずれかに記載の薄膜トランジスタ。
  5. さらに、前記半導体膜に含まれる全金属元素に対する正2価以下の金属元素の含有率が50原子ppm以下である請求項1〜4のいずれかに記載の薄膜トランジスタ。
  6. チャンネルエッチ型である請求項1〜5のいずれかに記載の薄膜トランジスタ。
  7. エッチストッパー型である請求項1〜5のいずれかに記載の薄膜トランジスタ。
  8. 純度が99.99原子%以上の酸化インジウムターゲットを用いて半導体膜を成膜する成膜工程と、前記半導体膜を酸化処理する工程、及び/又は前記半導体膜を結晶化する工程を含む、請求項1〜7のいずれかに記載の薄膜トランジスタの製造方法。
  9. 前記酸化インジウムターゲットの純度が99.995原子%以上である請求項8に記載の薄膜トランジスタの製造方法。
  10. 前記成膜工程をスパッタリングで実施し、スパッタリング中の雰囲気の酸素濃度を5〜20体積%とする請求項8又は9に記載の薄膜トランジスタの製造方法。
  11. 前記半導体膜を酸素の存在下に、150〜450℃で0.1〜1200分間熱処理する請求項8〜10のいずれかに記載の薄膜トランジスタの製造方法。
JP2010534675A 2008-10-23 2009-10-15 高純度結晶質酸化インジウム半導体膜を有する薄膜トランジスタ、及びその製造方法 Pending JPWO2010047063A1 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2008273422 2008-10-23
JP2008273422 2008-10-23
JP2009160564 2009-07-07
JP2009160564 2009-07-07
PCT/JP2009/005384 WO2010047063A1 (ja) 2008-10-23 2009-10-15 高純度結晶質酸化インジウム半導体膜を有する薄膜トランジスタ、及びその製造方法

Publications (1)

Publication Number Publication Date
JPWO2010047063A1 true JPWO2010047063A1 (ja) 2012-03-22

Family

ID=42119118

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010534675A Pending JPWO2010047063A1 (ja) 2008-10-23 2009-10-15 高純度結晶質酸化インジウム半導体膜を有する薄膜トランジスタ、及びその製造方法

Country Status (3)

Country Link
JP (1) JPWO2010047063A1 (ja)
TW (1) TWI482275B (ja)
WO (1) WO2010047063A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5817327B2 (ja) 2010-09-29 2015-11-18 東ソー株式会社 酸化物焼結体、その製造方法、それを用いて得られる酸化物透明導電膜及び太陽電池
JP5101719B2 (ja) 2010-11-05 2012-12-19 日東電工株式会社 透明導電性フィルム、その製造方法及びそれを備えたタッチパネル
JP5122670B2 (ja) 2010-11-05 2013-01-16 日東電工株式会社 透明導電性フィルムの製造方法
US9178076B2 (en) * 2011-08-11 2015-11-03 Idemitsu Kosan Co., Ltd. Thin-film transistor
CN105514174B (zh) * 2011-09-29 2019-03-08 株式会社半导体能源研究所 半导体器件
KR101506303B1 (ko) * 2011-09-29 2015-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
KR102006585B1 (ko) 2012-11-08 2019-08-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 금속 산화물 막 및 금속 산화물 막의 형성 방법
TWI692110B (zh) * 2017-06-05 2020-04-21 日商凸版印刷股份有限公司 半導體裝置、顯示裝置、及濺鍍靶材

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007058248A1 (ja) * 2005-11-18 2007-05-24 Idemitsu Kosan Co., Ltd. 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
JP2008130814A (ja) * 2006-11-21 2008-06-05 Canon Inc 薄膜トランジスタの製造方法
WO2008114588A1 (ja) * 2007-03-20 2008-09-25 Idemitsu Kosan Co., Ltd. スパッタリングターゲット、酸化物半導体膜及び半導体デバイス

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007058248A1 (ja) * 2005-11-18 2007-05-24 Idemitsu Kosan Co., Ltd. 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
JP2008130814A (ja) * 2006-11-21 2008-06-05 Canon Inc 薄膜トランジスタの製造方法
WO2008114588A1 (ja) * 2007-03-20 2008-09-25 Idemitsu Kosan Co., Ltd. スパッタリングターゲット、酸化物半導体膜及び半導体デバイス

Also Published As

Publication number Publication date
WO2010047063A1 (ja) 2010-04-29
TW201023357A (en) 2010-06-16
TWI482275B (zh) 2015-04-21

Similar Documents

Publication Publication Date Title
WO2010047077A1 (ja) 薄膜トランジスタ及びその製造方法
TWI511300B (zh) Thin film transistor having a crystalline indium oxide semiconductor film
WO2010047063A1 (ja) 高純度結晶質酸化インジウム半導体膜を有する薄膜トランジスタ、及びその製造方法
JP5966840B2 (ja) 酸化物半導体薄膜および薄膜トランジスタ
KR101263538B1 (ko) 반도체 박막, 그의 제조 방법 및 박막 트랜지스터
JP5386179B2 (ja) 半導体デバイス、画像表示装置、薄膜トランジスタの製造方法、及び、薄膜トランジスタ基板
JP6231880B2 (ja) 薄膜トランジスタ
JP2007109918A (ja) トランジスタおよびその製造方法
JP2009164393A (ja) アモルファス酸化物及び電界効果型トランジスタ
JP6505804B2 (ja) 薄膜トランジスタ
JP6107085B2 (ja) 酸化物半導体薄膜および薄膜トランジスタ
KR101132989B1 (ko) 박막 트랜지스터의 제조 방법 및 전기 광학 장치의 제조 방법
JP2007123699A (ja) 薄膜トランジスタとその製造方法
JP2011066070A (ja) 多結晶薄膜、その成膜方法、及び薄膜トランジスタ
TWI640492B (zh) 氧化物半導體薄膜、氧化物半導體薄膜之製造方法及使用其之薄膜電晶體
JP6036984B2 (ja) 酸窒化物半導体薄膜
KR102376258B1 (ko) 산화물 반도체 박막
JP2010219214A (ja) 半導体薄膜の製造方法、及び該半導体薄膜を備える薄膜トランジスタ
JP2010123836A (ja) In−Sn−Ln系半導体膜を有する薄膜トランジスタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120706

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140121

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140319

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140729