JPWO2009147789A1 - 回路設計システムおよび回路設計方法 - Google Patents
回路設計システムおよび回路設計方法 Download PDFInfo
- Publication number
- JPWO2009147789A1 JPWO2009147789A1 JP2010515743A JP2010515743A JPWO2009147789A1 JP WO2009147789 A1 JPWO2009147789 A1 JP WO2009147789A1 JP 2010515743 A JP2010515743 A JP 2010515743A JP 2010515743 A JP2010515743 A JP 2010515743A JP WO2009147789 A1 JPWO2009147789 A1 JP WO2009147789A1
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- switch
- description information
- structure description
- circuit design
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
Description
また、上記目的を達成するための本発明の一態様は、複数のスイッチを含むセルのアレイからなる、再構成可能回路の構造記述情報と、アプリケーションを特定するためのアプリケーション回路情報と、に基づいて、前記構造記述情報を生成する処理と、
前記生成された前記構造記述情報を評価する処理と、
前記評価結果に基づいて、前記構造記述情報から少なくとも1個の前記スイッチを削除して、前記構造記述情報を生成する処理と、をコンピュータに実行させるプログラムを格納する記憶媒体である。
(第1実施形態)
(第2実施形態)
その後、回路生成部12aは、スイッチ削除構造記述情報11aを取り込んだ配置配線ツールで、スイッチ削除構造記述情報11aによって表わされる再構成可能回路上に、アプリケーション回路ネットリスト情報11bによって表わされるアプリケーション回路を配置及び配線する(ステップS202)。そして、回路評価部12bは、上記配置及び配線結果を評価する(ステップS203)。
2 スイッチ
3 配線
4 機能ブロック
5 マルチプレクサ
6 バッファ
7 入力線
8 出力
10 回路設計システム
11 記憶装置
11a 構造記述情報
11b アプリケーション回路ネットリスト情報
11c 禁止リスト情報
12 CAD装置
12a 回路生成部
12b 回路評価部
Claims (17)
- 複数のスイッチを含むセルのアレイからなる、再構成可能回路の構造記述情報と、アプリケーションを特定するためのアプリケーション回路情報と、を記憶する記憶手段と、
前記記憶手段に記憶された前記構造記述情報と、前記アプリケーション回路情報と、に基づいて、前記構造記述情報を生成する回路生成手段と、
前記回路生成手段により生成された前記構造記述情報を評価する回路評価手段と、を備え、
前記回路生成手段は、前記回路評価手段による評価結果に基づいて、前記構造記述情報から少なくとも1個の前記スイッチを削除して、前記構造記述情報を生成する、ことを特徴とする回路設計システム。 - 請求項1記載の回路設計システムであって、
前記回路生成手段は、生成された前記構造記述情報のうち、前記スイッチの数が最少となる前記構造記述情報を採用する、ことを特徴とする回路設計システム。 - 請求項1又は2記載の回路設計システムであって、
前記回路生成手段は、全ての前記セルから同一の前記スイッチを削除する均一スイッチ削除を行い、該均一スイッチ削除後に、前記各セルから異なる前記スイッチを削除する不均一スイッチ削除を行う、ことを特徴とする回路設計システム。 - 請求項3記載の回路設計システムであって、
前記不均一スイッチ削除において、前記回路生成手段は、前記セルのアレイにおける偶数列のセルのスイッチと、奇数列のセルのスイッチとを交互に削除する、ことを特徴とする回路設計システム。 - 請求項3記載の回路設計システムであって、
前記不均一スイッチ削除において、前記回路生成手段は、前記セルのアレイにおける偶数行のセルのスイッチと、奇数行のセルのスイッチとを交互に削除する、ことを特徴とする回路設計システム。 - 請求項4又は5記載の回路設計システムであって、
回路生成手段は、前記回路生成手段により前記列毎に各セルのスイッチが削除され、生成された前記構造記述情報と、前記行毎に各セルのスイッチが削除され、生成された前記構造記述情報と、のうち評価が良好な方を採用する、ことを特徴とする回路設計システム。 - 請求項1乃至6のうちいずれか1項記載の回路設計システムであって、
前記記憶手段は、前記回路評価手段による評価結果に基づいて、前記回路生成手段により前記スイッチが削除されたときのスイッチ削除パターンを、禁止リスト情報として記憶し、
前記回路生成手段は、前記スイッチを削除したときの前記スイッチ削除パターンが、前記記憶手段に記憶された前記禁止リスト情報のスイッチ削除パターンと一致するとき、前記構造記述情報を生成しない、ことを特徴とする回路設計システム。 - 請求項1乃至7のうちいずれか1項記載の回路設計システムであって、
前記回路生成手段は、前記回路情報の全てのセルから未使用の前記スイッチを削除して、前記構造記述情報を生成する、ことを特徴とする回路設計システム。 - 請求項8記載の回路設計システムであって、
前記回路評価手段による、前記未使用のスイッチが削除された前記構造記述情報に対する評価結果が良好でないとき、前記回路生成手段は削除した前記未使用のスイッチの一部を元に戻す、ことを特徴とする回路設計システム。 - 請求項1乃至9のうちいずれか1項記載の回路設計システムであって、
前記回路生成手段は、前記構造記述情報の全てのセルから低使用頻度の前記スイッチを削除して、前記構造記述情報を生成する、ことを特徴とする回路設計システム。 - 請求項10記載の回路設計システムであって、
前記低使用頻度のスイッチは、前記セルのアレイのうち1、2又は3つの前記セルでのみ使用されているスイッチである、ことを特徴とする回路設計システム。 - 請求項1記載の回路設計システムであって、
前記回路評価手段は、生成された前記構造記述情報における配置及び配線の可否、配線性、回路遅延、消費電力、前記スイッチの数、及び、回路面積のうち少なくとも1つを評価する、ことを特徴とする回路設計システム。 - 複数のスイッチを含むセルのアレイからなる、再構成可能回路の構造記述情報と、アプリケーションを特定するためのアプリケーション回路情報と、を記憶し、
前記記憶された前記構造記述情報と、前記アプリケーション回路情報と、に基づいて、前記構造記述情報を生成し、
前記生成された前記構造記述情報を評価し、
前記評価結果に基づいて、前記構造記述情報から少なくとも1個の前記スイッチを削除して、前記構造記述情報を生成する、ことを特徴とする回路設計方法。 - 請求項13記載の回路設計方法であって、
前記生成された前記構造記述情報のうち、前記スイッチの数が最少となる前記構造記述情報を採用する、ことを特徴とする回路設計方法。 - 請求項13又は14記載の回路設計方法であって、
全ての前記セルから同一の前記スイッチを削除し、
該削除後に、前記各セルから異なる前記スイッチを削除する、ことを特徴とする回路設計方法。 - 請求項13乃至15のうちいずれか1項記載の回路設計方法であって、
前記評価結果に基づいて、前記スイッチが削除されたときのスイッチ削除パターンを、禁止リスト情報として記憶し、
前記スイッチを削除したときの前記スイッチ削除パターンが、前記記憶した前記禁止リスト情報のスイッチ削除パターンと一致するとき、前記構造記述情報を生成しない、ことを特徴とする回路設計方法。 - 複数のスイッチを含むセルのアレイからなる、再構成可能回路の構造記述情報と、アプリケーションを特定するためのアプリケーション回路情報と、に基づいて、前記構造記述情報を生成する処理と、
前記生成された前記構造記述情報を評価する処理と、
前記評価結果に基づいて、前記構造記述情報から少なくとも1個の前記スイッチを削除して、前記構造記述情報を生成する処理と、をコンピュータに実行させるプログラムを格納する記憶媒体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010515743A JP5158195B2 (ja) | 2008-06-06 | 2009-05-15 | 回路設計システムおよび回路設計方法 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008149704 | 2008-06-06 | ||
JP2008149704 | 2008-06-06 | ||
JP2010515743A JP5158195B2 (ja) | 2008-06-06 | 2009-05-15 | 回路設計システムおよび回路設計方法 |
PCT/JP2009/002141 WO2009147789A1 (ja) | 2008-06-06 | 2009-05-15 | 回路設計システムおよび回路設計方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2009147789A1 true JPWO2009147789A1 (ja) | 2011-10-20 |
JP5158195B2 JP5158195B2 (ja) | 2013-03-06 |
Family
ID=41397876
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010515743A Active JP5158195B2 (ja) | 2008-06-06 | 2009-05-15 | 回路設計システムおよび回路設計方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8640071B2 (ja) |
JP (1) | JP5158195B2 (ja) |
WO (1) | WO2009147789A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8856701B1 (en) * | 2013-03-12 | 2014-10-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of radio-frequency and microwave device generation |
CN104715095B (zh) * | 2013-12-17 | 2018-05-11 | 北京华大九天软件有限公司 | 一种图形化时钟质量检测分析的方法 |
JP6328974B2 (ja) | 2014-03-28 | 2018-05-23 | 株式会社メガチップス | 半導体装置及び半導体装置の設計手法 |
KR102239365B1 (ko) | 2017-10-20 | 2021-04-09 | 주식회사 엘지화학 | 배터리 충전 상태 추정 장치 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5329470A (en) * | 1988-12-02 | 1994-07-12 | Quickturn Systems, Inc. | Reconfigurable hardware emulation system |
US5457409A (en) * | 1992-08-03 | 1995-10-10 | Advanced Micro Devices, Inc. | Architecture of a multiple array high density programmable logic device with a plurality of programmable switch matrices |
US5128871A (en) * | 1990-03-07 | 1992-07-07 | Advanced Micro Devices, Inc. | Apparatus and method for allocation of resoures in programmable logic devices |
GB9223226D0 (en) * | 1992-11-05 | 1992-12-16 | Algotronix Ltd | Improved configurable cellular array (cal ii) |
US5436576A (en) * | 1994-05-20 | 1995-07-25 | Intel Corporation | Switch matrices using reduced number of switching devices for signal routing |
US5537341A (en) * | 1995-02-10 | 1996-07-16 | Jonathan Rose | Complementary architecture for field-programmable gate arrays |
US5521529A (en) * | 1995-06-02 | 1996-05-28 | Advanced Micro Devices, Inc. | Very high-density complex programmable logic devices with a multi-tiered hierarchical switch matrix and optimized flexible logic allocation |
JP3573193B2 (ja) * | 1998-10-21 | 2004-10-06 | 富士ゼロックス株式会社 | 情報処理システム |
US6301696B1 (en) * | 1999-03-30 | 2001-10-09 | Actel Corporation | Final design method of a programmable logic device that is based on an initial design that consists of a partial underlying physical template |
US6526563B1 (en) * | 2000-07-13 | 2003-02-25 | Xilinx, Inc. | Method for improving area in reduced programmable logic devices |
US7342414B2 (en) * | 2002-02-01 | 2008-03-11 | California Institute Of Technology | Fast router and hardware-assisted fast routing method |
US6738961B2 (en) * | 2002-02-28 | 2004-05-18 | Hewlett-Packard Development Company, L.P. | Computer readable medium and a method for representing an electronic circuit as a routing-resource graph |
US7124392B2 (en) * | 2002-09-27 | 2006-10-17 | Stmicroelectronics, Pvt. Ltd. | Mapping of programmable logic devices |
US6975139B2 (en) * | 2004-03-30 | 2005-12-13 | Advantage Logic, Inc. | Scalable non-blocking switching network for programmable logic |
JP4576538B2 (ja) * | 2004-05-12 | 2010-11-10 | 国立大学法人 岡山大学 | 多次元のスイッチトポロジーを有する集積回路 |
US20050257186A1 (en) * | 2004-05-13 | 2005-11-17 | Michael Zilbershlag | Operation system for programmable hardware |
JP2006172219A (ja) * | 2004-12-16 | 2006-06-29 | Toshiba Corp | 半導体集積回路の自動設計装置、半導体集積回路の自動設計方法、及び半導体集積回路の自動設計プログラム |
US7614029B2 (en) * | 2007-01-05 | 2009-11-03 | Achronix Semiconductor Corporation | Methods and systems for converting a synchronous circuit fabric into an asynchronous dataflow circuit fabric |
US7797665B1 (en) * | 2007-12-06 | 2010-09-14 | Xilinx, Inc. | Patterns for routing nets in a programmable logic device |
-
2009
- 2009-05-15 WO PCT/JP2009/002141 patent/WO2009147789A1/ja active Application Filing
- 2009-05-15 US US12/995,598 patent/US8640071B2/en active Active
- 2009-05-15 JP JP2010515743A patent/JP5158195B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
US8640071B2 (en) | 2014-01-28 |
US20110078645A1 (en) | 2011-03-31 |
JP5158195B2 (ja) | 2013-03-06 |
WO2009147789A1 (ja) | 2009-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4719265B2 (ja) | 確率的相互接続構造設計のためのシステムおよび方法 | |
JP3564295B2 (ja) | セル配置装置及び方法並びにセル配置プログラムを記録したコンピュータ読取り可能な記録媒体 | |
Fieres et al. | Realizing biological spiking network models in a configurable wafer-scale hardware system | |
JP5158195B2 (ja) | 回路設計システムおよび回路設計方法 | |
JP6250548B2 (ja) | 再構成可能な半導体装置の論理構成方法 | |
JPH03188650A (ja) | 配線経路処理方法、配線経路処理システム、及び半導体集積回路 | |
CN104182556B (zh) | 芯片的布局方法 | |
US20040088663A1 (en) | Placement processing for programmable logic devices | |
CN112149378A (zh) | 一种基于拥塞协商的拆线重布方法、设备及可读存储介质 | |
US8312405B1 (en) | Method of placing input/output blocks on an integrated circuit device | |
CN106709119A (zh) | 一种fpga芯片布线方法 | |
CN111753484B (zh) | 一种基于电路性能的多裸片结构fpga的布局方法 | |
US8015535B1 (en) | Run-time efficient methods for routing large multi-fanout nets | |
TW201501031A (zh) | 可重組之排序裝置與排序方法 | |
US11916551B2 (en) | Process of routing tile-to-tile interconnects of an FPGA, and method of manufacturing an FPGA | |
US8694948B2 (en) | Reconfigurable circuit generation device, method, and program | |
Wang et al. | FPGA segmented channel routing using genetic algorithms | |
Joy et al. | Layer assignment for printed circuit boards and integrated circuits | |
US7185299B1 (en) | Methods of estimating routing delays during the placement process in programmable logic devices | |
Petelin et al. | Wotan: A tool for rapid evaluation of FPGA architecture routability without benchmarks | |
Mohseni et al. | An improved nodal ordering for reducing the bandwidth in FEM | |
KR101382984B1 (ko) | 집적 회로의 회로 설계 구현 방법 및 컴퓨터 판독 가능 매체 | |
JP2011238011A (ja) | 半導体集積回路設計装置、半導体集積回路設計方法及びプログラム | |
US9372953B1 (en) | Increasing operating frequency of circuit designs using dynamically modified timing constraints | |
WO2010036872A1 (en) | Lightweight, in-system, reconfiguration-based variation tolerance |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120411 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120904 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121022 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121113 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121126 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5158195 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151221 Year of fee payment: 3 |