JPWO2009122458A1 - 量子ドットの製造方法 - Google Patents
量子ドットの製造方法 Download PDFInfo
- Publication number
- JPWO2009122458A1 JPWO2009122458A1 JP2009525826A JP2009525826A JPWO2009122458A1 JP WO2009122458 A1 JPWO2009122458 A1 JP WO2009122458A1 JP 2009525826 A JP2009525826 A JP 2009525826A JP 2009525826 A JP2009525826 A JP 2009525826A JP WO2009122458 A1 JPWO2009122458 A1 JP WO2009122458A1
- Authority
- JP
- Japan
- Prior art keywords
- film
- quantum dots
- gas
- type silicon
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002096 quantum dot Substances 0.000 title claims description 102
- 238000004519 manufacturing process Methods 0.000 title claims description 36
- 239000000758 substrate Substances 0.000 claims abstract description 45
- 238000010438 heat treatment Methods 0.000 claims abstract description 38
- 238000001816 cooling Methods 0.000 claims abstract description 9
- 239000010408 film Substances 0.000 claims description 189
- 229910052710 silicon Inorganic materials 0.000 claims description 59
- 239000010703 silicon Substances 0.000 claims description 56
- 239000000463 material Substances 0.000 claims description 27
- 239000010409 thin film Substances 0.000 claims description 19
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 9
- 229910052732 germanium Inorganic materials 0.000 claims description 6
- 230000000630 rising effect Effects 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 229910052799 carbon Inorganic materials 0.000 claims description 4
- 229910052757 nitrogen Inorganic materials 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 3
- 229910052718 tin Inorganic materials 0.000 claims description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 56
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 49
- 238000005268 plasma chemical vapour deposition Methods 0.000 abstract description 13
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 abstract description 2
- 239000007789 gas Substances 0.000 description 62
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 55
- 229910052581 Si3N4 Inorganic materials 0.000 description 43
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 43
- 238000004151 rapid thermal annealing Methods 0.000 description 35
- 238000000034 method Methods 0.000 description 23
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 22
- 238000010586 diagram Methods 0.000 description 12
- 229910004298 SiO 2 Inorganic materials 0.000 description 10
- 230000008569 process Effects 0.000 description 10
- 230000004888 barrier function Effects 0.000 description 6
- 239000000498 cooling water Substances 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 235000012239 silicon dioxide Nutrition 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 239000013078 crystal Substances 0.000 description 5
- 239000010453 quartz Substances 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 3
- 230000005476 size effect Effects 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- -1 phosphorus ions Chemical class 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910005793 GeO 2 Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005234 chemical deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02535—Group 14 semiconducting materials including tin
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
- H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
Abstract
ＳｉＨ４ガスおよびＮ２Ｏガスを用いたプラズマＣＶＤ法によって非晶質相からなるシリコン酸化膜（２）を基板（１）上に堆積する（工程（ｂ）参照）。その後、シリコン酸化膜（２）／基板（１）からなる試料をＲＴＡ装置にセットし、試料（＝シリコン酸化膜（２）／基板（１）に対してＲＴＡによる熱処理（急速加熱および急速冷却）を施す（工程（ｃ）参照）。この場合、昇温レートは、２００℃／ｓであり、熱処理温度は、１０００℃である。
Description
この発明は、量子ドットの製造方法に関し、特に、量子ドットのサイズおよび密度を制御可能な量子ドットの製造方法に関するものである。
従来、シリコンからなる量子ドットは、ＬＰＣＶＤ（Ｌｏｗ Ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて形成されていた（特開２００６−３２５６４号公報）。
すなわち、量子ドットは、シラン（ＳｉＨ４）ガスを材料ガスに用いて、０．５Ｔｏｒｒの反応圧力、５６０℃〜６００℃の基板温度で５０〜７０秒の間、反応を行なうことによって形成される。
しかし、従来の量子ドットの製造方法を用いて量子ドットを作製した場合、量子ドットのサイズおよび密度を制御することができるが、多層の量子ドットを作製する場合、層数に比例した作製時間が必要であるという問題がある。
そこで、この発明は、かかる問題を解決するためになされたものであり、その目的は、サイズおよび密度を制御可能な多層の量子ドットの製造方法を提供することである。
この発明によれば、量子ドットの製造方法は、第１の元素を含む第１の材料に対する、第２の元素を含む第２の材料の量比を基準値以上に設定して薄膜を基板上に堆積する第１の工程と、第１の工程において堆積された薄膜を基準昇温レート以上の昇温レートで設定温度に昇温する第２の工程と、薄膜を設定温度で熱処理する第３の工程とを備える。そして、基準値は、第１および第２の元素を含む絶縁膜を形成するときの第１の材料に対する第２の材料の量比である。
好ましくは、第１の工程において、非晶質相からなる薄膜が基板上に堆積される。
好ましくは、量子ドットの製造方法は、第３の工程の後、薄膜を基準降温レート以上の降温レートで冷却する第４の工程をさらに備える。
好ましくは、量子ドットの製造方法は、第３の工程の後、薄膜を基準降温レートよりも低い降温レートで冷却する第４の工程をさらに備える。
好ましくは、第１の元素は、酸素、窒素、およびカーボンのいずれかからなり、第２の元素は、Ｓｉ，Ｇｅ，Ｃ，Ｓｎのいずれかからなる。
好ましくは、第２の元素は、シリコンおよびゲルマニウムのいずれかからなる。
好ましくは、第１の基準値は、第１および第２の元素を含む絶縁膜を形成するときの第１の材料に対する第２の材料の量比であり、第２の基準値は、第３の元素および第２の元素を含む絶縁膜を形成するときの第３の元素を含む第３の材料に対する第２の材料の量比である。そして、第１の工程において、第１の材料に対する第２の材料の量比を第１の基準値以上に設定し、かつ、第３の材料に対する第２の材料の量比を第２の基準値以上に設定して薄膜を基板上に堆積する。
好ましくは、第１の元素は、酸素からなり、第２の元素は、シリコンおよびゲルマニウムのいずれかからなり、第３の元素は、窒素からなる。
好ましくは、昇温レートは、０．２℃／ｓ〜５００℃／ｓの範囲である。
好ましくは、降温レートは、５℃／ｓ〜５０℃／ｓの範囲である。
この発明による量子ドットの製造方法においては、第１および第２の元素を含む絶縁膜を形成するときの基準値以上に第２の元素を多く含む薄膜を形成し、その形成した薄膜を基準昇温レート以上の昇温レートで加熱して量子ドットを製造する。この場合、昇温レートおよび熱処理の時間長によって量子ドットのサイズおよび密度が変化する。
したがって、この発明によれば、量子ドットのサイズおよび密度を制御できる。
本発明の実施の形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰返さない。
図１は、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）装置の概略図である。図１を参照して、プラズマＣＶＤ装置１００は、反応室１０１と、電極板１０２と、サンプルホルダー１０３と、ヒーター１０４と、ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）電源１０５と、配管１０６〜１０８と、ガスボンベ１０９〜１１１とを備える。
反応室１０１は、中空の容器からなり、排気口１０１Ａを有する。電極板１０２およびサンプルホルダー１０３は、平板形状からなり、反応室１０１内に５０ｍｍの間隔で略平行に配置される。そして、電極板１０２およびサンプルホルダー１０３の各々は、２００ｍｍφの直径を有する。ヒーター１０４は、サンプルホルダー１０３内に配置される。
ＲＦ電源１０５は、電極板１０２とサンプルホルダー１０３とに接続される。配管１０６は、一方端が反応室１０１に接続され、他方端がガスボンベ１０９に接続される。また、配管１０７は、一方端が反応室１０１に接続され、他方端がガスボンベ１１０に接続される。さらに、配管１０８は、一方端が反応室１０１に接続され、他方端がガスボンベ１１１に接続される。
サンプルホルダー１０３は、基板１を保持する。ヒーター１０４は、基板１を所定の温度に加熱する。ＲＦ電源１０５は、電極板１０２とサンプルホルダー１０３との間に、１３．５６ＭＨｚのＲＦ電力を印加する。
ガスボンベ１０９は、Ｎ２Ｏ（１００％）ガスを保持し、ガスボンベ１１０は、水素（Ｈ２）ガスによって希釈された１０％のＳｉＨ４ガスを保持し、ガスボンベ１１１は、ＮＨ３（１００％）ガスを保持する。
配管１０６は、Ｎ２Ｏガスを反応室１０１内に供給する。配管１０７は、ＳｉＨ４ガスを反応室１０１内に供給する。配管１０８は、ＮＨ３ガスを反応室１０１内に供給する。反応室１０１内に供給されたＮ２Ｏガス、ＳｉＨ４ガスおよびＮＨ３ガスは、ロータリーポンプ等の排気装置（図示せず）によって排気口１０１Ａから排気される。その結果、反応室１０１内は、所定の圧力に設定される。
プラズマＣＶＤ装置１００は、Ｎ２ＯガスおよびＳｉＨ４ガスが反応室１０１内に供給された状態でＲＦ電源１０５によってＲＦ電力を電極板１０２とサンプルホルダー１０３との間に印加してシリコン酸化膜を基板１上に堆積する。また、プラズマＣＶＤ装置１００は、ＮＨ３ガスおよびＳｉＨ４ガスが反応室１０１内に供給された状態でＲＦ電源１０５によってＲＦ電力を電極板１０２とサンプルホルダー１０３との間に印加してシリコン窒化膜を基板１上に堆積する。さらに、プラズマＣＶＤ装置１００は、Ｎ２Ｏガス、ＮＨ３ガスおよびＳｉＨ４ガスが反応室１０１内に供給された状態でＲＦ電源１０５によってＲＦ電力を電極板１０２とサンプルホルダー１０３との間に印加してシリコン酸窒化膜を基板１上に堆積する。
図２は、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）装置の概略図である。
図２を参照して、ＲＴＡ装置２００は、容器２１０と、ホルダー２２０と、石英窓２３０と、ランプハウス２４０と、ランプ２５０と、配管２６０と、冷却器２７０と、熱電対２８０と、制御装置２９０とを備える。
容器２１０は、ガス流入口２１１と、ガス排出口２１２とを有する。ホルダー２２０は、容器２１０の底面２１０Ａに設置される。石英窓２３０は、ホルダー２２０に対向して容器２１０の上面２１０Ｂに設置される。
ランプハウス２４０は、石英窓２３０の上側に設置される。ランプ２５０は、ランプハウス２３０内に収納される。
配管２６０は、一部がホルダー２２０を貫通し、両端が冷却器２７０に接続される。熱電対２８０は、一方端がホルダー２２０内に埋め込まれており、他方端が制御装置２９０に接続される。
ガス流入口２１１は、たとえば、窒素（Ｎ２）ガスを外部から容器２１０内へ流す。ガス排出口２１２は、容器２１０内のＮ２ガスを外部へ排出する。
ホルダー２２０は、試料３００を支持する。石英窓２３０は、ランプ２５０からの光を透過させる。ランプ２５０は、石英窓２３０を介して試料３００を加熱する。配管２６０は、冷却水をホルダー２２０と冷却器２７０との間で循環させる。
冷却器２７０は、制御装置２９０からの制御に応じて、冷却水を配管２６０に流す。熱電対２８０は、試料３００の温度Ｔｓを検出し、その検出した温度Ｔｓを制御装置２９０へ出力する。
制御装置２９０は、熱電対２８０から温度Ｔｓを受ける。そして、制御装置２９０は、試料３００を加熱する場合、温度Ｔｓを２秒間で室温から１０００℃まで上昇させるためのパワーＰＷ１をランプ２５０に供給する。
また、制御装置２９０は、温度Ｔｓを１０００℃に保持するためのパワーＰＷ２をランプ２５０に供給する。
さらに、制御装置２９０は、温度Ｔｓを急冷する場合、冷却水を流すように冷却器２７０を制御する。
ＲＴＡ装置２００を用いて試料３００に対してＲＴＡによる熱処理を行なう場合、試料３００をホルダー２２０上にセットする。その後、ガス流入口２１１からＮ２ガスを容器２１０内へ流し、容器２１０内をＮ２ガスによって置換する。
その後、制御装置２９０は、パワーＰＷ１をランプ２５０に供給する。そして、ランプ２５０は、制御装置２９０からのパワーＰＷ１を受けて、試料３００を加熱し、試料３００の温度Ｔｓを２秒間で室温から１０００℃まで上昇させる。
そうすると、熱電対２８０は、試料３００の温度Ｔｓを検出し、その検出した温度Ｔｓを制御装置２９０へ出力する。
制御装置２９０は、温度Ｔｓを熱電対２８０から受け、その受けた温度Ｔｓに基づいて、温度Ｔｓを１０００℃に保持するためのパワーＰＷ２をランプ２５０に供給する。ランプ２５０は、制御装置２９０からのパワーＰＷ２を受けて、試料３００の温度Ｔｓを１０００℃に保持する。
そして、一定時間が経過すると、制御装置２９０は、ランプ２５０をオフするための信号ＯＦＦをランプ２５０へ出力し、ランプ２５０は、信号ＯＦＦに応じて試料３００の加熱を停止する。これによって、試料３００は、自然冷却される。
一方、制御装置２９０は、一定時間が経過し、かつ、試料３００を急冷する場合、冷却水を流すための信号ＷＯＮを生成して冷却器２７０へ出力する。そして、冷却器２７０は、制御装置２９０からの信号ＷＯＮに応じて、配管２６０に冷却水を流す。これによって、試料３００は、急冷される。
図３は、図２に示すＲＴＡ装置２００を用いたＲＴＡによる熱処理のタイミングチャートである。
図３において、縦軸は、温度を表し、横軸は、時間を表す。また、直線ｋ１，ｋ２，ｋ３は、ＲＴＡによる第１の熱処理方法を示し、直線ｋ１，ｋ２，ｋ４は、ＲＴＡによる第２の熱処理方法を示す。
図３を参照して、第１の熱処理方法が実行される場合、試料３００は、タイミングｔ０からタイミングｔ１までの５秒間で室温ＲＴから１０００℃まで加熱される（直線ｋ１参照）。そして、試料３００は、タイミングｔ１からタイミングｔ２までの１分間、１０００℃に保持される（直線ｋ２参照）。
その後、タイミングｔ２でランプ２５０がオフされ、冷却水が配管２６０に流される。そして、試料３００は、タイミングｔ２からタイミングｔ３までの３０秒で１０００℃から室温ＲＴまで冷却される（直線ｋ３参照）。
一方、第２の熱処理方法が実行される場合、試料３００は、第１の熱処理方法と同じ方法によって、室温ＲＴから１０００℃に加熱され、かつ、１０００℃に保持される。そして、タイミングｔ２でランプ２５０がオフされ、試料３００は、タイミングｔ２からタイミングｔ４までの３０分で１０００℃から室温ＲＴまで冷却される（直線ｋ４参照）。
このように、この発明においては、急速加熱および急速冷却によって試料３００を熱処理するとともに、急速加熱および自然冷却によって試料３００を熱処理する。
図４は、量子ドットを製造する工程図である。量子ドットを製造する動作が開始されると、シリコン（Ｓｉ）からなる基板１が準備され（図４の工程（ａ）参照）、基板１をＲＣＡ洗浄した後、図１に示すプラズマＣＶＤ装置１００のサンプルホルダー１０３に基板１を設置する。
そして、ガスボンベ１０９からＮ２Ｏガスを反応室１０１へ供給し、ガスボンベ１１０からＳｉＨ４ガスを反応室１０１へ供給し、表１に示す反応条件を用いてシリコン酸化膜２を基板１上に堆積する（図４の工程（ｂ）参照）。この段階で、シリコン酸化膜２は、結晶流を含まない非晶質相からなる。
その後、シリコン酸化膜２／基板１からなる試料３００をＲＴＡ装置２００のホルダー２２０上に設置し、上述した方法によって試料３００（＝シリコン酸化膜２／基板１に対してＲＴＡによる熱処理（急速加熱および急速冷却）を施す（図４の工程（ｃ）参照）。その結果、量子ドット２１がシリコン酸化膜２中に生成される。
図５は、量子ドットを製造する他の工程図である。量子ドットを製造する動作が開始されると、図４の工程（ａ），（ｂ）と同じ工程に従って、 シリコン酸化膜２を基板１上に堆積する（図５の工程（ａ），（ｂ）参照）。
その後、シリコン酸化膜２／基板１からなる試料３００をＲＴＡ装置２００のホルダー２２０上に設置し、上述した方法によって試料３００（＝シリコン酸化膜２／基板１に対してＲＴＡによる熱処理（急速加熱および自然冷却）を施す（図５の工程（ｃ）参照）。その結果、量子ドット２２がシリコン酸化膜２中に生成される。量子ドット２２は、量子ドット２１よりも直径が大きい。
図６は、図４に示す工程（ｂ）〜工程（ｄ）における概念図である。図６を参照して、図４に示す工程（ｂ）において堆積されたシリコン酸化膜２は、非晶質相からなる（図６の（ａ）参照）。そして、ＲＴＡによる熱処理において、試料３００（＝シリコン酸化膜２／基板１）が２秒間で室温ＲＴから１０００℃に加熱された段階で結晶粒２０が生成される（図６の（ｂ）参照）。
その後、試料３００（＝シリコン酸化膜２／基板１）が１０００℃に保持され、かつ、急速冷却されると、結晶粒２０が成長して量子ドット２１が生成される（図６の（ｃ）参照）。
図７は、図５に示す工程（ｂ）〜工程（ｄ）における概念図である。図５に示す工程（ｂ）においてシリコン酸化膜２が堆積された段階では、図６に示す場合と同様に、シリコン酸化膜２は、非晶質相からなり（図７の（ａ）参照）、５秒間で室温ＲＴから１０００℃まで加熱された段階では、図６に示す場合と同様に、結晶粒２０が生成される（図７の（ｂ）参照）。
その後、試料３００（＝シリコン酸化膜２／基板１）が１０００℃に保持され、かつ、自然冷却されると、結晶粒２０が成長して量子ドット２２が生成される（図７の（ｃ）参照）。
量子ドット２２は、量子ドット２１よりもサイズが大きく、量子ドット２１よりも密度が大きい。
上述したように、ＲＴＡによる熱処理における冷却速度を制御することによって、量子ドットのサイズおよび密度を制御できる。
なお、シリコン窒化膜２を形成する条件（表１）におけるＮ２Ｏガスに対するＳｉＨ４ガスの流量比は、絶縁膜としてのＳｉＯ２膜を形成するときのＮ２Ｏガスに対するＳｉＨ４ガスの流量比（＝基準流量比）よりも大きい。すなわち、この発明においては、シリコン酸化膜２は、ＳｉＨ４ガスの流量を基準よりも多くして形成され、所謂、シリコンリッチ酸化膜と呼ばれる。
したがって、この発明においては、シリコンリッチ酸化膜２をプラズマＣＶＤ装置１００を用いて基板１上に堆積し、その堆積したシリコンリッチ酸化膜２に対してＲＴＡによる熱処理を施すことによって、所望のサイズおよび所望の密度を有する量子ドットを製造することを特徴とする。
なお、上記においては、シリコン酸化膜に対してＲＴＡによる熱処理を施して量子ドットを製造する場合について説明したが、この発明においては、これに限らず、シリコン窒化膜に対してＲＴＡによる熱処理を施して量子ドットを製造してもよく、シリコン酸窒化膜に対してＲＴＡによる熱処理を施して量子ドットを製造してもよい。
シリコン窒化膜に対してＲＴＡによる熱処理を施して量子ドットを製造する場合、表２に示す反応条件を用いてシリコン窒化膜を基板１上に堆積し、その堆積したシリコン窒化膜に対してＲＴＡ装置２００を用いてＲＴＡによる熱処理を行なう。
この場合、シリコン窒化膜を形成する条件（表２）におけるＮＨ３ガスに対するＳｉＨ４ガスの流量比は、絶縁膜としてのＳｉ３Ｎ４膜を形成するときのＮＨ３ガスに対するＳｉＨ４ガスの流量比（＝基準流量比）よりも大きい。すなわち、この発明においては、シリコン窒化膜は、ＳｉＨ４ガスの流量を基準よりも多くして形成され、所謂、シリコンリッチ窒化膜と呼ばれる。
したがって、この発明においては、シリコンリッチ窒化膜をプラズマＣＶＤ装置１００を用いて基板１上に堆積し、その堆積したシリコンリッチ窒化膜に対してＲＴＡによる熱処理を施すことによって、所望のサイズおよび所望の密度を有する量子ドットを製造することを特徴とする。
さらに、シリコン酸窒化膜に対してＲＴＡによる熱処理を施して量子ドットを製造する場合、表３に示す反応条件を用いてシリコン酸窒化膜を基板１上に堆積し、その堆積したシリコン酸窒化膜に対してＲＴＡ装置２００を用いてＲＴＡによる熱処理を行なう。
この場合、シリコン酸窒化膜を形成する条件（表３）におけるＮＨ３ガスに対するＳｉＨ４ガスの流量比は、絶縁膜としてのＳｉ３Ｎ４膜を形成するときのＮＨ３ガスに対するＳｉＨ４ガスの流量比（＝基準流量比）よりも大きく、かつ、Ｎ２Ｏガスに対するＳｉＨ４ガスの流量比は、絶縁膜としてのＳｉＯ２膜を形成するときのＮ２Ｏガスに対するＳｉＨ４ガスの流量比（＝基準流量比）よりも大きい。すなわち、この発明においては、シリコン酸窒化膜は、ＳｉＨ４ガスの流量を基準よりも多くして形成され、所謂、シリコンリッチ酸窒化膜と呼ばれる。
したがって、この発明においては、シリコンリッチ酸窒化膜をプラズマＣＶＤ装置１００を用いて基板１上に堆積し、その堆積したシリコンリッチ酸窒化膜に対してＲＴＡによる熱処理を施すことによって、所望のサイズおよび所望の密度を有する量子ドットを製造することを特徴とする。
上述したシリコン酸化膜を熱処理した後の膜は、Ｓｉドット（半導体量子ドット）と、ＳｉＯ２（絶縁膜）とからなり、シリコン窒化膜を熱処理した後の膜は、Ｓｉドット（半導体量子ドット）と、Ｓｉ３Ｎ４（絶縁膜）とからなり、シリコン酸窒化膜を熱処理した後の膜は、Ｓｉドット（半導体量子ドット）と、ＳｉＯｘＮ４／３−２ｘ／３（０＜ｘ＜２）（絶縁膜）とからなる。
そして、この発明においては、半導体量子ドットがＳｉドットからなるものに限らず、半導体量子ドットがＧｅ，Ｃ，Ｓｎのいずれかからなり、その周囲が絶縁膜であるＳｉＯ２，ＳｉＯｘＮ４／３−２ｘ／３（０＜ｘ＜２），Ｓｉ３Ｎ４，ＧｅＯ２，ＧｅＯｘＮ４／３−２ｘ／３（０＜ｘ＜２），Ｇｅ３Ｎ４のいずれかからなっていればよい。
そして、ＲＴＡによる熱処理を施す前の薄膜は、半導体量子ドットを構成する元素を含む材料（固体または気体）に対する、絶縁膜を構成する元素を含む材料（固体または気体）の量比を絶縁膜を形成するときの量比（＝基準値）以上に設定して作製される。
この場合、ＲＴＡによる熱処理を施す前の薄膜は、上述したプラズマＣＶＤ装置１００に限らず、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）装置、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）装置、ＬＰＣＶＤ装置およびスパッタリング装置等の各種の装置を用いて作製される。
また、上記においては、ＲＴＡによる熱処理における昇温レートは、２００℃／ｓであると説明したが、この発明においては、これに限らず、ＲＴＡによる熱処理における昇温レートは、０．２℃／ｓ〜５００℃／ｓの範囲であればよく、一般的には、０．２℃／ｓ（＝基準昇温レート）以上であればよい。
さらに、ＲＴＡによる熱処理における降温レートは、急速冷却する場合、５℃／ｓ〜５０℃／ｓの範囲であればよく、一般的には、５℃／ｓ（＝基準降温レート）以上であればよい。
以下、上述した量子ドットの製造方法を用いて製造した量子ドットの発光素子への応用例について説明する。
図８は、この発明の実施の形態による製造方法を用いて作製した発光素子の断面図である。図８を参照して、発光素子４００は、基板４０１と、ｎ型シリコン酸化膜４０２と、ｉ型シリコン窒化膜４０３と、ｐ型シリコン酸窒化膜４０４と、ｐ＋型ポリシリコン（ｐｏｌｙ−Ｓｉ）膜４０５と、電極４０６，４０７とを備える。
基板４０１は、約０．１Ω・ｃｍの比抵抗を有するｎ＋型シリコン（ｎ＋−Ｓｉ）からなる。ｎ型シリコン酸化膜４０２は、後述するように、ｎ型Ｓｉからなる複数の量子ドットを含み、基板１の一主面に形成される。そして、ｎ型シリコン酸化膜４０２は、約１５０ｎｍの膜厚を有する。
ｉ型シリコン窒化膜４０３は、後述するように、ｉ型Ｓｉからなる複数の量子ドットを含み、ｎ型シリコン酸化膜４０２に接してｎ型シリコン酸化膜４０２上に形成される。そして、ｉ型シリコン窒化膜４０３は、約１０ｎｍの膜厚を有する。
ｐ型シリコン酸窒化膜４０４は、ｉ型シリコン窒化膜４０３に接して、ｉ型シリコン窒化膜４０３上に形成される。そして、ｐ型シリコン酸窒化膜４０４は、後述するように、ｐ型Ｓｉからなる複数の量子ドットを含み、ＳｉＯ１Ｎ０．３３の組成を有する。また、ｐ型シリコン酸窒化膜４０４は、約１００ｎｍの膜厚を有する。
ｐ＋型ｐｏｌｙ−Ｓｉ膜４０５は、ｐ＋型ｐｏｌｙ−Ｓｉ膜４０５１〜４０５４からなり、ｐ型シリコン酸窒化膜４０４に接してｐ型シリコン酸窒化膜４０４上に形成される。そして、ｐ＋型ｐｏｌｙ−Ｓｉ膜４０５は、約１０２０ｃｍ−３のボロン濃度を含み、約５０ｎｍの膜厚を有する。
電極４０６は、電極４０６１〜４０６４からなる。そして、電極４０６１〜４０６４は、それぞれ、ｐ＋型ｐｏｌｙ−Ｓｉ膜４０５１〜４０５４に接してｐ＋型ｐｏｌｙ−Ｓｉ膜４０５１〜４０５４上に形成される。電極４０６１〜４０６４の各々は、アルミニウム（Ａｌ）からなる。
電極４０７は、Ａｌからなり、基板４０１の裏面（ｎ型シリコン酸化膜４０２等が形成された面と反対面）に形成される。
図９は、図８に示すｎ型シリコン酸化膜４０２、ｉ型シリコン窒化膜４０３およびｐ型シリコン酸窒化膜４０４の拡大断面図である。図９を参照して、ｎ型シリコン酸化膜４０２は、複数の量子ドット４０２１を含む。複数の量子ドット４０２１の各々は、ｎ型Ｓｉドットからなり、約１０１９ｃｍ−３のリン（Ｐ）濃度を含む。そして、複数の量子ドット４０２１は、ｎ型シリコン酸化膜４０２中に不規則に配置される。
ｉ型シリコン窒化膜４０３は、複数の量子ドット４０３１を含む。複数の量子ドット４０３１の各々は、ｉ型Ｓｉドットからなる。そして、複数の量子ドット４０３１は、ｉ型シリコン窒化膜４０３中に不規則に配置される。
ｐ型シリコン酸窒化膜４０４は、複数の量子ドット４０４１を含む。複数の量子ドット４０４１の各々は、ｐ型Ｓｉドットからなり、約１０１９ｃｍ−３のＢ濃度を含む。そして、複数の量子ドット４０４１は、ｐ型シリコン酸窒化膜４０４中に不規則に配置される。
このように、ｎ型シリコン酸化膜４０２は、ｎ型Ｓｉドットからなる量子ドット４０２１を含み、ｉ型シリコン窒化膜４０３およびｐ型シリコン酸窒化膜４０４は、それぞれ、ｉ型Ｓｉドットからなる量子ドット４０３１およびｐ型Ｓｉドットからなる量子ドット４０４１を含む。したがって、ｎ型シリコン酸化膜４０２、ｉ型シリコン窒化膜４０３およびｐ型シリコン酸窒化膜４０４は、ｐｉｎ接合を形成する。
図１０は、図８に示す発光素子４００のゼロバイアス時のエネルギーバンド図である。図１０を参照して、基板４０１を構成するｎ＋Ｓｉ中には、伝導帯Ｅｃ１および価電子帯Ｅｖ１が存在し、ｎ＋Ｓｉは、１．１２ｅＶのエネルギーバンドギャップＥｇ１を有する。
また、ｐ＋ｐｏｌｙ−Ｓｉ膜４０５中には、伝導帯Ｅｃ２および価電子帯Ｅｖ２が存在し、ｐ＋ｐｏｌｙ−Ｓｉ膜４０５は、１．１２ｅＶのエネルギーバンドギャップＥｇ１を有する。
基板４０１を構成するｎ＋Ｓｉは、Ｐが高濃度にドーピングされ、ｐ＋ｐｏｌｙ−Ｓｉ膜４０５は、Ｂが高濃度にドーピングされているため、ｎ＋Ｓｉの伝導帯Ｅｃ１の端は、ｐ＋ｐｏｌｙ−Ｓｉ膜４０４の価電子帯Ｅｖ２の端にエネルギー的に近い。
ｎ型シリコン酸化膜４０２は、上述したように、複数の量子ドット４０２１を含むため、量子ドット４０２１と、量子ドット４０２１を含まないシリコンダイオキサイド（ＳｉＯ２）層４０２２との積層構造からなる。その結果、量子ドット４０２１は、ＳｉＯ２層４０２２によって挟み込まれる。
ＳｉＯ２層４０２２は、約９ｅＶのエネルギーバンドギャップを有する。また、量子ドット４０２１は、２つのＳｉＯ２層４０２２によって挟み込まれているので、量子サイズ効果によって、ｎ＋Ｓｉの伝導帯Ｅｃ１側にサブ準位Ｌｓｕｂ１を有し、ｎ＋Ｓｉの価電子帯Ｅｖ１側にサブ準位Ｌｓｕｂ２を有する。
サブ準位Ｌｓｕｂ１は、ｎ＋Ｓｉの伝導帯Ｅｃ１よりもエネルギー的に高く、サブ準位Ｌｓｕｂ２は、ｎ＋Ｓｉの価電子帯Ｅｖ１の端よりもエネルギー的に高い。その結果、サブ準位Ｌｓｕｂ１とサブ準位Ｌｓｕｂ２とのエネルギー差は、ｎ＋ＳｉのエネルギーギャップＥｇ１よりも大きい。
また、ｎ＋Ｓｉの伝導帯Ｅｃ１の端とＳｉＯ２層４０２２の伝導帯の端とのエネルギー差ΔＥ１は、約３．２３ｅＶであり、ｎ＋Ｓｉの価電子帯Ｅｖ１の端とＳｉＯ２層４０２２の価電子帯の端とのエネルギー差ΔＥ２は、約４．６５ｅＶである。したがって、ｎ型シリコン酸化膜４０２は、ｎ＋Ｓｉ中の正孔に対する障壁エネルギー（＝ΔＥ２）よりも小さい障壁エネルギー（＝ΔＥ１）をｎ＋Ｓｉ中の電子に対して有する。
ｉ型シリコン窒化膜４０３は、上述したように、複数の量子ドット４０３１を含むため、量子ドット４０３１と、量子ドット４０３１を含まないシリコン窒化膜（Ｓｉ３Ｎ４）層４０３２との積層構造からなる。その結果、量子ドット４０３１は、Ｓｉ３Ｎ４層４０３２によって挟み込まれる。
Ｓｉ３Ｎ４層４０３２は、約５．２ｅＶのエネルギーバンドギャップを有する。また、量子ドット４０３１は、２つのＳｉ３Ｎ４層４０３２によって挟み込まれているので、量子サイズ効果によって、ｐ＋ｐｏｌｙ−Ｓｉ膜４０５の伝導帯Ｅｃ２側にサブ準位Ｌｓｕｂ３を有し、ｐ＋ｐｏｌｙ−Ｓｉ膜４０５の価電子帯Ｅｖ４側にサブ準位Ｌｓｕｂ４を有する。
サブ準位Ｌｓｕｂ３は、ｐ＋ｐｏｌｙ−Ｓｉ膜４０５の伝導帯Ｅｃ２の端よりもエネルギー的に高く、サブ準位Ｌｓｕｂ４は、ｐ＋ｐｏｌｙ−Ｓｉ膜４０５の価電子帯Ｅｖ２の端よりもエネルギー的に高い。その結果、サブ準位Ｌｓｕｂ３とサブ準位Ｌｓｕｂ４とのエネルギー差は、ｐ＋ｐｏｌｙ−Ｓｉ膜４０５のエネルギーギャップＥｇ１よりも大きい。
ｐ型シリコン酸窒化膜４０４は、上述したように、複数の量子ドット４０４１を含むため、量子ドット４０４１と、量子ドット４０４１を含まないシリコン酸窒化膜層４０４２との積層構造からなる。その結果、量子ドット４０４１は、シリコン酸窒化膜層４０４２によって挟み込まれる。
シリコン酸窒化膜層４０４２は、７．１ｅＶのエネルギーバンドギャップを有する。また、量子ドット４０４１は、２つのシリコン酸窒化膜層４０４２によって挟み込まれているので、量子サイズ効果によって、ｐ＋Ｓｉの伝導帯Ｅｃ２側にサブ準位Ｌｓｕｂ５を有し、ｐ＋Ｓｉの価電子帯Ｅｖ２側にサブ準位Ｌｓｕｂ６を有する。
サブ準位Ｌｓｕｂ５は、ｐ＋Ｓｉの伝導帯Ｅｃ２よりもエネルギー的に高く、サブ準位Ｌｓｕｂ６は、ｐ＋Ｓｉの価電子帯Ｅｖ２の端よりもエネルギー的に高い。その結果、サブ準位Ｌｓｕｂ５とサブ準位Ｌｓｕｂ６とのエネルギー差は、ｐ＋ＳｉのエネルギーギャップＥｇ１よりも大きい。
また、ｐ＋Ｓｉの伝導帯Ｅｃ２の端とシリコン酸窒化膜層４０４２の伝導帯の端とのエネルギー差ΔＥ５は、４．２ｅＶであり、ｐ＋Ｓｉの価電子帯Ｅｖ２の端とシリコン酸窒化膜層４０４２の価電子帯の端とのエネルギー差ΔＥ６は、約１．７８ｅＶである。したがって、ｐ型シリコン酸窒化膜４０４は、ｐ＋Ｓｉ中の電子に対する障壁エネルギー（＝ΔＥ５）よりも小さい障壁エネルギー（＝ΔＥ６）をｐ＋Ｓｉ中の正孔に対して有する。
図１１は、図８に示す発光素子４００の電流通電時のエネルギーバンド図である。電極４０６側をプラス、電極４０７側をマイナスとして電極４０６，４０７間に電圧を印加すると、図１１に示すように、基板４０１を構成するｎ＋Ｓｉのエネルギーバンドが持ち上がり、ｎ＋Ｓｉ中の電子１１は、ｎ型シリコン酸化膜４０２中の複数の量子ドット４０２１を介してｎ型シリコン酸化膜４０２中を伝導し、ｉ型シリコン窒化膜４０３中に注入される。
そして、ｐ型シリコン酸窒化膜４０４は、電子に対してｉ型シリコン窒化膜４０３よりも大きい障壁を有するので、ｉ型シリコン窒化膜４０３中に注入された電子は、ｐ型シリコン酸窒化膜４０４によってブロックされ、ｉ型シリコン窒化膜４０３の量子ドット４０３１中に蓄積される。
一方、ｐ＋ｐｏｌｙ−Ｓｉ膜４０５中の正孔１２は、ｐ型シリコン酸窒化膜４０４中の量子ドット４０４１を介してｐ型シリコン酸窒化膜４０４中を伝導し、ｉ型シリコン窒化膜４０３中に注入される。そして、ｎ型シリコン酸化膜４０２は、正孔に対してｉ型シリコン窒化膜４０３よりも大きい障壁を有するので、ｉ型シリコン窒化膜４０３中に注入された正孔は、ｎ型シリコン酸化膜４０２によってブロックされ、ｉ型シリコン窒化膜４０３の量子ドット４０３１中に蓄積される。
そうすると、量子ドット４０３１に蓄積された電子１３は、量子ドット４０３１に蓄積された正孔１４と再結合して発光する。
このように、発光素子４００は、ｎ＋Ｓｉ４０１からｉ型シリコン窒化膜４０３へ注入された電子をｐ型シリコン酸窒化膜４０４によってｉ型シリコン窒化膜４０３中に閉じ込め、ｐ＋ｐｏｌｙ−Ｓｉ膜４０５からｉ型シリコン窒化膜４０３へ注入された正孔をｎ型シリコン酸化膜４０２によってｉ型シリコン窒化膜４０３中に閉じ込めることを特徴とする。つまり、発光素子４００は、正孔および電子の両方をｉ型シリコン窒化膜４０３中に閉じ込めることを特徴とする。その結果、発光素子４００の発光効率を高くできる。
また、ｎ型シリコン酸化膜４０２は、複数の量子ドット４０２１を不規則に含み、ｉ型シリコン窒化膜４０３は、複数の量子ドット４０３１を不規則に含み、ｐ型シリコン酸窒化膜４０４は、複数の量子ドット４０４１を不規則に含むので、不規則に配置された量子ドット４０２１，４０３１，４０４１の電界増強効果によって電子および正孔の注入効率が向上する。
したがって、この発明によれば、発光効率を高くできる。
図１２および図１３は、それぞれ、図８に示す発光素子４００の製造方法を説明するための第１および第２の工程図である。図１２を参照して、発光素子４００の製造が開始されると、ｎ＋Ｓｉからなる基板４０１が準備され（工程（ａ）参照）、基板４０１を洗浄した後、プラズマＣＶＤ装置１００のサンプルホルダー１０３上に基板１をセットする。
そして、表１に示す反応条件によってシリコン酸化膜４０１１を基板１の一主面に堆積する。その後、表２に示す反応条件によってシリコン窒化膜４０１２をシリコン酸化膜４０１１上に堆積する。さらに、その後、表３に示す反応条件によってシリコン酸窒化膜４０１３をシリコン窒化膜４０１２上に堆積する。
引き続いて、表３に示す反応条件においてＮ２ＯガスおよびＮＨ３ガスを停止させた反応条件によって、アモルファスシリコン（ａ−Ｓｉ）膜４０１４をシリコン酸窒化膜４０１３上に堆積する（図１２の工程（ｂ）参照）。
その後、リンイオン（Ｐ＋）をイオン注入によってシリコン酸化膜４０１１中へ注入する（図１２の工程（ｃ）参照）。この場合、Ｐ＋イオンがシリコン酸化膜４０１１中にのみ注入されるように、イオン注入の加速電圧が設定される。
そして、ボロンイオン（Ｂ＋）をイオン注入によってシリコン窒化膜４０１２、シリコン酸窒化膜４０１３およびａ−Ｓｉ膜４０１４中へ注入する（図１２の工程（ｄ）参照）。この場合、Ｂ＋イオンがシリコン窒化膜４０１２、シリコン酸窒化膜４０１３およびａ−Ｓｉ膜４０１４中に注入されるように、イオン注入の加速電圧が設定される。
そして、工程（ｄ）の後、基板１／ｎ型シリコン酸化膜４０１１／ｐ型シリコン窒化膜４０１２／ｐ型シリコン酸窒化膜４０１３／ｐ型ａ−Ｓｉ膜４０１４に対して、上述した方法によってＲＴＡによる熱処理を行なう（図１３の工程（ｅ）参照）。
これによって、ｎ型シリコン酸化膜４０２、ｉ型シリコン窒化膜４０３、ｐ型シリコン酸窒化膜４０４、およびｐ＋ｐｏｌｙ−Ｓｉ膜４０５が形成される（図１３の工程（ｆ）参照）。
その後、フォトリソグラフィー技術を用いてｐ＋ｐｏｌｙ−Ｓｉ膜４０５をｐ＋ｐｏｌｙ−Ｓｉ膜４０５１〜４０５４にパターンニングする（図１３の工程（ｇ）参照）。
そして、Ａｌのスパッタリングによって、電極４０６（４０６１〜４０６４）をそれぞれｐ＋ｐｏｌｙ−Ｓｉ膜４０５１〜４０５４上に形成するとともに、電極４０７を基板４０１の裏面に形成する（図１３の工程（ｈ）参照）。これによって、発光素子４００が完成する。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
この発明は、サイズおよび密度を制御可能な多層の量子ドットの製造方法に適用される。
Claims (10)
- 第１の元素を含む第１の材料に対する、第２の元素を含む第２の材料の量比を基準値以上に設定して薄膜を基板上に堆積する第１の工程と、
前記第１の工程において堆積された前記薄膜を基準昇温レート以上の昇温レートで設定温度に昇温する第２の工程と、
前記薄膜を前記設定温度で熱処理する第３の工程とを備え、
前記基準値は、前記第１および第２の元素を含む絶縁膜を形成するときの前記第１の材料に対する前記第２の材料の量比である、量子ドットの製造方法。 - 前記第１の工程において、非晶質相からなる前記薄膜が前記基板上に堆積される、請求の範囲第１項に記載の量子ドットの製造方法。
- 前記第３の工程の後、前記薄膜を基準降温レート以上の降温レートで冷却する第４の工程をさらに備える、請求の範囲第１項に記載の量子ドットの製造方法。
- 前記第３の工程の後、前記薄膜を基準降温レートよりも低い降温レートで冷却する第４の工程をさらに備える、請求の範囲第１項に記載の量子ドットの製造方法。
- 前記第１の元素は、酸素、窒素およびカーボンのいずれかからなり、
前記第２の元素は、Ｓｉ，Ｇｅ，ＣおよびＳｎのいずれかからなる、請求の範囲第１項に記載の量子ドットの製造方法。 - 前記第２の元素は、ＳｉおよびＧｅのいずれかからなる、請求の範囲第５項に記載の量子ドットの製造方法。
- 第１の基準値は、前記第１および第２の元素を含む絶縁膜を形成するときの前記第１の材料に対する前記第２の材料の量比であり、
第２の基準値は、第３の元素および前記第２の元素を含む絶縁膜を形成するときの前記第３の元素を含む第３の材料に対する前記第２の材料の量比であり、
前記第１の工程において、前記第１の材料に対する前記第２の材料の量比を前記第１の基準値以上に設定し、かつ、前記第３の材料に対する前記第２の材料の量比を前記第２の基準値以上に設定して前記薄膜を前記基板上に堆積する、請求の範囲第１項に記載の量子ドットの製造方法。 - 前記第１の元素は、酸素からなり、
前記第２の元素は、シリコンおよびゲルマニウムのいずれかからなり、
前記第３の元素は、窒素からなる、請求の範囲第７項に記載の量子ドットの製造方法。 - 前記昇温レートは、０．２℃／ｓ〜５００℃／ｓの範囲である、請求の範囲第１項に記載の量子ドットの製造方法。
- 前記降温レートは、５℃／ｓ〜５０℃／ｓの範囲である、請求の範囲第１項に記載の量子ドットの製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2008/000819 WO2009122458A1 (ja) | 2008-03-31 | 2008-03-31 | 量子ドットの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPWO2009122458A1 true JPWO2009122458A1 (ja) | 2011-07-28 |
Family
ID=41134880
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009525826A Pending JPWO2009122458A1 (ja) | 2008-03-31 | 2008-03-31 | 量子ドットの製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8470693B2 (ja) |
| JP (1) | JPWO2009122458A1 (ja) |
| WO (1) | WO2009122458A1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102064470B (zh) * | 2010-12-17 | 2012-11-07 | 贵州大学 | 全硅量子点纳米激光器及其制备方法 |
| KR102019858B1 (ko) * | 2013-07-18 | 2019-09-09 | 엘지이노텍 주식회사 | 발광소자 및 조명시스템 |
| JP6260449B2 (ja) * | 2014-05-14 | 2018-01-17 | 富士通株式会社 | 量子ドットアレイの製造装置及び製造方法 |
| CN107919266B (zh) * | 2016-10-08 | 2020-04-10 | 青岛翼晨镭硕科技有限公司 | 一种量子点结构的制作方法 |
| CN113359347B (zh) * | 2021-05-28 | 2022-12-23 | 深圳市华星光电半导体显示技术有限公司 | 一种量子点沉积装置 |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0817577A (ja) * | 1994-03-24 | 1996-01-19 | Univ Surrey | ルミネッセンスシリコン材料及びその形成方法及びルミネッセンス基材の処理方法及びエレクトロルミネッセンスデバイス |
| JPH09102596A (ja) * | 1995-10-04 | 1997-04-15 | Fujitsu Ltd | 量子ドットの製造方法及び量子ドット装置 |
| JPH11266055A (ja) * | 1998-03-18 | 1999-09-28 | Ion Kogaku Kenkyusho:Kk | 半導体発光素子およびその製造方法 |
| JP2001085545A (ja) * | 1999-09-16 | 2001-03-30 | Sony Corp | メモリ素子の製造方法 |
| JP2004014711A (ja) * | 2002-06-05 | 2004-01-15 | Sony Corp | 半導体素子およびその製造方法 |
| JP2004260044A (ja) * | 2003-02-27 | 2004-09-16 | Innotech Corp | トランジスタとそれを用いた半導体メモリ |
| JP2005347465A (ja) * | 2004-06-02 | 2005-12-15 | Sony Corp | 半導体発光デバイスおよび半導体発光デバイス製造方法 |
| JP2006225258A (ja) * | 2005-02-16 | 2006-08-31 | Samsung Electronics Co Ltd | シリコンナノワイヤおよびその製造方法 |
| JP2006228732A (ja) * | 2005-02-14 | 2006-08-31 | Sharp Corp | シリコンエレクトロルミネセンス素子およびその製造方法、並びに短波長光を放射させる方法。 |
| JP2006228916A (ja) * | 2005-02-17 | 2006-08-31 | Sony Corp | 発光素子 |
| JP2007088436A (ja) * | 2005-09-23 | 2007-04-05 | Samsung Electronics Co Ltd | Ｓｒｏ及びそれを適用した半導体素子の製造方法 |
| JP2007088311A (ja) * | 2005-09-26 | 2007-04-05 | Nissin Electric Co Ltd | シリコンドット形成方法及びシリコンドット形成装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6060743A (en) * | 1997-05-21 | 2000-05-09 | Kabushiki Kaisha Toshiba | Semiconductor memory device having multilayer group IV nanocrystal quantum dot floating gate and method of manufacturing the same |
| KR100450749B1 (ko) * | 2001-12-28 | 2004-10-01 | 한국전자통신연구원 | 어븀이 도핑된 실리콘 나노 점 어레이 제조 방법 및 이에이용되는 레이저 기화 증착 장비 |
| JP4517144B2 (ja) | 2004-07-14 | 2010-08-04 | 国立大学法人広島大学 | Ｍｏｓ電界効果トランジスタ型量子ドット発光素子の製造方法 |
| JP2007043147A (ja) * | 2005-07-29 | 2007-02-15 | Samsung Electronics Co Ltd | 原子層蒸着工程を用いたシリコンリッチナノクリスタル構造物の形成方法及びこれを用いた不揮発性半導体装置の製造方法 |
| KR100754396B1 (ko) * | 2006-02-16 | 2007-08-31 | 삼성전자주식회사 | 양자점 발광소자 및 그 제조방법 |
| KR100971210B1 (ko) * | 2007-12-26 | 2010-07-20 | 주식회사 동부하이텍 | 양자점 형성 및 그를 이용한 게이트 형성 방법 |
-
2008
- 2008-03-31 WO PCT/JP2008/000819 patent/WO2009122458A1/ja active Application Filing
- 2008-03-31 US US12/665,242 patent/US8470693B2/en not_active Expired - Fee Related
- 2008-03-31 JP JP2009525826A patent/JPWO2009122458A1/ja active Pending
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0817577A (ja) * | 1994-03-24 | 1996-01-19 | Univ Surrey | ルミネッセンスシリコン材料及びその形成方法及びルミネッセンス基材の処理方法及びエレクトロルミネッセンスデバイス |
| JPH09102596A (ja) * | 1995-10-04 | 1997-04-15 | Fujitsu Ltd | 量子ドットの製造方法及び量子ドット装置 |
| JPH11266055A (ja) * | 1998-03-18 | 1999-09-28 | Ion Kogaku Kenkyusho:Kk | 半導体発光素子およびその製造方法 |
| JP2001085545A (ja) * | 1999-09-16 | 2001-03-30 | Sony Corp | メモリ素子の製造方法 |
| JP2004014711A (ja) * | 2002-06-05 | 2004-01-15 | Sony Corp | 半導体素子およびその製造方法 |
| JP2004260044A (ja) * | 2003-02-27 | 2004-09-16 | Innotech Corp | トランジスタとそれを用いた半導体メモリ |
| JP2005347465A (ja) * | 2004-06-02 | 2005-12-15 | Sony Corp | 半導体発光デバイスおよび半導体発光デバイス製造方法 |
| JP2006228732A (ja) * | 2005-02-14 | 2006-08-31 | Sharp Corp | シリコンエレクトロルミネセンス素子およびその製造方法、並びに短波長光を放射させる方法。 |
| JP2006225258A (ja) * | 2005-02-16 | 2006-08-31 | Samsung Electronics Co Ltd | シリコンナノワイヤおよびその製造方法 |
| JP2006228916A (ja) * | 2005-02-17 | 2006-08-31 | Sony Corp | 発光素子 |
| JP2007088436A (ja) * | 2005-09-23 | 2007-04-05 | Samsung Electronics Co Ltd | Ｓｒｏ及びそれを適用した半導体素子の製造方法 |
| JP2007088311A (ja) * | 2005-09-26 | 2007-04-05 | Nissin Electric Co Ltd | シリコンドット形成方法及びシリコンドット形成装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2009122458A1 (ja) | 2009-10-08 |
| US20100304553A1 (en) | 2010-12-02 |
| US8470693B2 (en) | 2013-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4392052B2 (ja) | 発光素子およびその製造方法 | |
| TWI291235B (en) | Low temperature process for TFT fabrication | |
| JP2006261217A (ja) | 薄膜形成方法 | |
| WO2013071811A1 (zh) | 低温多晶硅薄膜的形成方法 | |
| TW201027783A (en) | Methods of making an emitter having a desired dopant profile | |
| US9048099B2 (en) | Multi-layer amorphous silicon structure with improved poly-silicon quality after excimer laser anneal | |
| JP2011023655A (ja) | 窒化シリコン薄膜成膜方法および窒化シリコン薄膜成膜装置 | |
| US9818606B2 (en) | Amorphous silicon thickness uniformity improved by process diluted with hydrogen and argon gas mixture | |
| WO2009122458A1 (ja) | 量子ドットの製造方法 | |
| JP2009528696A (ja) | 非晶質シリコンのジュール加熱結晶化方法（ＭｅｔｈｏｄｆｏｒＣｒｙｓｔａｌｌｉｚａｔｉｏｎｏｆＡｍｏｒｐｈｏｕｓＳｉｌｉｃｏｎｂｙＪｏｕｌｅＨｅａｔｉｎｇ） | |
| JP5057903B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP2000269139A (ja) | 多結晶シリコン膜の形成方法 | |
| US8980658B2 (en) | Light-emitting element | |
| US20070077735A1 (en) | Element of low temperature poly-silicon thin film and method of making poly-silicon thin film by direct deposition at low temperature and inductively-coupled plasma chemical vapor deposition equipment therefor | |
| JP2008177419A (ja) | シリコン薄膜形成方法 | |
| JP2012089556A (ja) | 半導体素子およびその製造方法 | |
| TWI719768B (zh) | 成長摻雜iv族材料的方法 | |
| JP4392051B2 (ja) | 発光素子およびその製造方法 | |
| TW200938649A (en) | Annealing method of zinc oxide thin film | |
| CN103184438B (zh) | 薄膜的热处理方法及热处理装置、化学气相沉积装置 | |
| CN105742370A (zh) | 低温多晶硅薄膜晶体管及其制备方法 | |
| JP2005244037A (ja) | シリコン膜の製造方法及び太陽電池の製造方法 | |
| JP2622373B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP2000277438A (ja) | 多結晶半導体膜の形成方法 | |
| JPH0461335A (ja) | シリコン酸化膜成長方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100330 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110901 |