JPWO2009001760A1 - データ伝送システムと方法並びに該データ伝送システムを備えた電子機器 - Google Patents
データ伝送システムと方法並びに該データ伝送システムを備えた電子機器 Download PDFInfo
- Publication number
- JPWO2009001760A1 JPWO2009001760A1 JP2009520547A JP2009520547A JPWO2009001760A1 JP WO2009001760 A1 JPWO2009001760 A1 JP WO2009001760A1 JP 2009520547 A JP2009520547 A JP 2009520547A JP 2009520547 A JP2009520547 A JP 2009520547A JP WO2009001760 A1 JPWO2009001760 A1 JP WO2009001760A1
- Authority
- JP
- Japan
- Prior art keywords
- node
- data
- transmission
- current
- transmission line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0298—Arrangement for terminating transmission lines
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Small-Scale Networks (AREA)
Abstract
Description
本発明は、日本国特許出願:特願2007−165089号(2007年6月22日出願)の優先権主張に基づくものであり、同出願の全記載内容は引用をもって本書に組み込み記載されているものとする。
本発明は、データ伝送技術に関し、特に、伝送線を介してデータを伝送するシステム、および、このデータ伝送システムを備えた電子機器に関する。
しかしながら、この特許文献2に開示された伝送方式にはいくつかの問題がある(以下は、本発明者の検討結果である)。
本発明の別の側面によれば、送信側から、差動モードで第1、第2の伝送線に送信データを送信する工程と、受信側では、前記第1、第2の伝送線に一端がそれぞれ接続され、他端同士が共通に接続される第1、第2の終端抵抗の共通接続点に対して電流源から電流を供給し、前記第1及び第2の終端抵抗の一端間の電位差に基づき、データの検出を行う工程と、を含むデータ伝送方法が提供される。
2 送信装置
3 受信装置
4 第1の出力端子
5 第2の出力端子
6 第1の伝送線
7 第2の伝送線
8 第1の入力端子
9 第2の入力端子
10 出力端子
11 トランスミッタ回路
12 データ入力端子
13 第1のインバータ
14 第2のインバータ
15、415 第1の出力トランジスタ
16、416 第2の出力トランジスタ
17、18 ノード
19 接地線
20 伝送線路
21 第1の終端抵抗
22 第2の終端抵抗
23 第1のノード
24 第2のノード
25 第3のノード
26、426 レシーバ回路
27、427 第1の入力端子
28、428 第2の入力端子
29、429 電流供給用端子
31 電源線VDD
32 定電流源
33 データ検出回路
34 差動電流データ検出回路
35 差動電圧データ検出回路
36、37、38 入力保護抵抗
40、60、80、81 バイアス端子
41 第1の差動電流検出回路
42 第2の差動電流検出回路
43 フリップフロップ
44、45、47、49、51、63、65、70、71、85、87、89、91 PチャネルMOSトランジスタ
46、48、50、52、67、68、72、73、86、88、90、92 NチャネルMOSトランジスタ
53、54 NAND
55 インバータ
56、57、58、59、96、97 ノード
64 第1の定電流源トランジスタ
69 第2の定電流源トランジスタ
100 受信回路(レシーバ回路)
101、102、113、114、123、124 NチャネルMOSトランジスタ
103 インバータ
104 第1の入力端子
105 第2の入力端子
106 バイアス端子
107 出力端子
110 第1の受信部
111、112、121、122 PチャネルMOSトランジスタ
120 第2の受信部
130 フリップフロップ
131、132 NAND
141、142、144、144、146、147 ノード
200 トランスミッタ回路
201、202 インバータ
203、204、205 NチャネルMOSトランジスタ
206 第1の入力端子
207 第2の入力端子
208 第1の出力端子
209 第2の出力端子
308 第1の入力端子
309 第2の入力端子
310 出力端子
312 終端抵抗
313 バイアス端子
314、315 ノード
330 レシーバ回路
332、333 定電流源
334 データ検出回路
341、342A、351A、352 PチャネルMOSトランジスタ
343、344A、353A、354 NチャネルMOSトランジスタ
360 フリップフロップ
361、362 NAND
401、402、403、404、405、406、407、408、409、410、411、412、413 ノード
414 接地線
419 電源線
420 容量
421 接地線
500 トランスミッタ回路
501 第1のインバータ
502 第2のインバータ
503 第1の出力トランジスタ
504 第2の出力トランジスタ
506 データ入力端子
508 第1の出力端子
509 第2の出力端子
517、518 ノード
519 接地線
図7は、レシーバ回路26の構成の一例を示すブロック図である。図7において、31は電源線VDD、32は定電流源、33はデータ検出回路、27は第1の入力端子、28は第2の入力端子、29は電流供給用端子である。
図8は、レシーバ回路26を実現する実施例2のレシーバ回路の構成を示すブロック図である。図8において、36は第1の入力端子27とデータ検出回路33の間に接続された入力保護抵抗、37は第2の入力端子28とデータ検出回路33の間に接続された入力保護抵抗、38は電流供給用端子29と定電流源32の間に接続された入力保護抵抗である。その他の構成要素は、前記実施例1と同じである。
図9は、レシーバ回路26のさらに別の構成を示すブロック図である。図9において、420は、定電流源32と接地線421との間に接続された容量である。その他の構成要素は、前記実施例2と同じである。
図10は、レシーバ回路26のさらに別の構成を示すブロック図である。図10において、34は、第1の入力端子27に流入する電流と第2の入力端子28に流入する電流との間に生じる電流差を検出する差動電流データ検出回路34である。その他の構成要素は、前記実施例2と同じである。
図11は、レシーバ回路26のさらに別の構成を示す図である。図11において、35は、第1の入力端子27と第2の入力端子28との間に生じる電位差を検出する差動電圧データ検出回路である。その他の構成要素は、前記実施例2、実施例4と同じである。
図12は、レシーバ回路26の回路構成の一例を示す図である。図12において、40はバイアス端子、41は第1の差動電流検出回路、42は第2の差動電流検出回路、43はフリップフロップである。入力保護抵抗36は、第1の入力端子27とノード401の間に接続される。
第1の差動電流検出回路41の第1のNチャネルMOSトランジスタ46と第2の差動電流検出回路42の第1のNチャネルMOSトランジスタ48が出力する定電流I0と、第1の差動電流検出回路41の第2のNチャネルMOSトランジスタ50が出力する電流I3と、
第2の差動電流検出回路42の第2のNチャネルMOSトランジスタ52が出力する電流I1とを、
定電流源32が出力する定電流ITよりも、十分小さいように設定することが可能となる。このため、第1の終端抵抗21と第2の終端抵抗22に安定した電位差を生成することが可能となる。
図14は、図9に示した実施例3におけるレシーバ回路26の回路構成の一例を示す図である。図14において、80は第1のバイアス端子、81は第2のバイアス端子、43はフリップフロップである。
図16は、図10の実施例4におけるレシーバ回路26の回路構成の一例を示す図である。図16において、60はバイアス端子、43はフリップフロップである。
本発明の活用例として、携帯電話やノートPCなどのような電子機器が挙げられる。
Claims (23)
- 第1の伝送線と第2の伝送線とを含む伝送線路と、
前記伝送線路の一端に接続された送信装置と、
前記伝送線路の他端に接続された受信装置と、
を備え、
前記送信装置は、
前記第1の伝送線の一端に接続され、送信用データに応じて、オン・オフ制御され、オン時に、前記第1の伝送線を接地端子と電気的に接続する第1の接続手段と、
前記第2の伝送線の一端に接続され、前記送信用データに応じて、前記第1の接続手段とは相補にオン・オフ制御され、オン時に、前記第2の伝送線を接地端子と電気的に接続する第2の接続手段と、
を備え、
前記受信装置は、
前記第1の伝送線の他端に接続された第1のノードに一端が接続された第1の終端抵抗と、
前記第2の伝送線の他端に接続された第2のノードに一端が接続され、他端が前記第1の終端抵抗の他端と第3のノードで共通に接続された第2の終端抵抗と、
レシーバ回路と、
を備え、
前記レシーバ回路は、
前記第3のノードに電流を供給する電流供給手段と、
前記第1のノードと前記第2のノードの間の電位差に応じて前記送信用データに対応する受信データを出力するデータ検出手段と、
を備えている、ことを特徴とするデータ伝送システム。 - 前記第1の終端抵抗の抵抗値と前記第2の終端抵抗の抵抗値は、前記伝送線路のディファレンシャルモードインピーダンスの半分と一致する、ことを特徴とする請求項1記載のデータ伝送システム。
- 前記第1の接続手段は、ドレインが前記第1の伝送線の一端に接続され、ソースが前記接地端子に接続された第1のMOSトランジスタを含み、
前記第1のMOSトランジスタは、オン抵抗が、前記伝送線路の特性インピーダンスと一致する、ことを特徴とする請求項1又は2記載のデータ伝送システム。 - 前記第2の接続手段は、ドレインが前記第2の伝送線に接続され、ソースが前記接地端子に接続された第2のMOSトランジスタを含み、
前記第2のMOSトランジスタのオン抵抗が、前記伝送線路の特性インピーダンスと一致し、
前記第2のMOSトランジスタのゲートと、前記第1のMOSトランジスタのゲートには、前記送信用データに基づき互いに相補の値の信号がそれぞれ供給される、ことを特徴とする請求項3記載のデータ伝送システム。 - 前記第1の接続手段は、オン時に、前記第1の伝送線を、前記接地端子のかわりに、電源端子と電気的に接続し、
前記第2の接続手段は、オン時に、前記第2の伝送線を、前記接地端子のかわりに、電源端子と電気的に接続する、ことを特徴とする請求項1又は2記載のデータ伝送システム。 - 前記電流供給手段は、前記第3のノードに引込電流を供給する、ことを特徴とする請求項5記載のデータ伝送システム。
- 前記第1の接続手段は、ドレインが前記第1の伝送線の一端に接続され、ソースが前記電源端子に接続された第1のMOSトランジスタを含み、
前記第1のMOSトランジスタのオン抵抗が、前記伝送線路の特性インピーダンスと一致する、ことを特徴とする請求項5又は6記載のデータ伝送システム。 - 前記第2の接続手段は、ドレインが前記第2の伝送線の一端に接続され、ソースが前記電源端子に接続された第2のMOSトランジスタを含み、
前記第2のMOSトランジスタのオン抵抗が前記伝送線路の特性インピーダンスと一致し、
前記第2のMOSトランジスタのゲートと、前記第1のMOSトランジスタのゲートには、前記送信用データに基づき互いに相補の値の信号がそれぞれ供給される、ことを特徴とする請求項7記載のデータ伝送システム。 - 前記電流供給手段が、前記第3のノードに定電流を供給する定電流源を備えている、ことを特徴とする請求項1乃至8のいずれか1項に記載のデータ伝送システム。
- 前記第1のノードと前記データ検出手段との間に接続された第1の入力保護抵抗と、
前記第2のノードと前記データ検出手段との間に接続された第2の入力保護抵抗と、
前記第3のノードと前記電流供給手段との間に接続された第3の入力保護抵抗と、
を備えている、ことを特徴とする請求項1乃至9のいずれか1項に記載のデータ伝送システム。 - 前記第1の入力保護抵抗の抵抗値と前記第2の入力保護抵抗の抵抗値は、前記伝送線路のコモンモードインピーダンスの2倍と一致する、ことを特徴とする請求項10記載のデータ伝送システム。
- 前記第1のノードと前記データ検出手段との間に接続された第1の入力保護抵抗と、
前記第2のノードと前記データ検出手段との間に接続された第2の入力保護抵抗と、
前記第3のノードと前記電流供給手段との間に接続された第3の入力保護抵抗と、
前記電流供給手段と接地端子との間に接続された容量と、
を備えている、ことを特徴とする請求項1乃至9のいずれか1項に記載のデータ伝送システム。 - 前記第3の入力保護抵抗の抵抗値は、前記伝送線路のコモンモードインピーダンスから前記伝送線路のディファレンシャルモードインピーダンスの1/4倍との差と一致する、ことを特徴とする請求項12記載のデータ伝送システム。
- 前記データ検出手段は、前記第1のノードを流れる電流と、前記第2のノードを流れる電流の間の電流差に応答して、前記受信データを生成する差動電流データ検出回路を含む、ことを特徴とする請求項1乃至請求項13のいずれか1項に記載のデータ伝送システム。
- 前記差動電流データ検出回路は、
前記第1のノードを流れる電流と前記第2のノードを流れる電流の間の電流差に応答して第1の検出信号を生成する第1の検出回路と、
前記第2のノードを流れる電流と前記第1のノードを流れる電流の間の電流差に応答して第2の検出信号を生成する第2の検出回路と、
前記第1の検出信号と前記第2の検出信号とを受けて前記受信データを生成し保持するフリップフロップ回路と、
を備えている、ことを特徴とする請求項14記載のデータ伝送システム。 - 前記データ検出手段は、
前記第1の入力保護抵抗に接続された第1の定電圧回路と、
前記第2の入力保護抵抗に接続された第2の定電圧回路と、
を備え、
前記第1のノードを流れる電流と前記第2のノードを流れる電流の間の電流差に応答して、前記受信データを生成する差動電流データ検出回路を含む、ことを特徴とする請求項10乃至13のいずれか1項に記載のデータ伝送システム。 - 前記データ検出手段は、
前記第1の入力保護抵抗の前記第1のノードと接続する一端と反対側の他端と、前記第2の入力保護抵抗の前記第2のノードと接続する一端と反対側の他端に、入力対が接続された差動対トランジスタを備え、前記第1のノードを流れる電流と前記第2のノードを流れる電流の間の電流差に応答して、前記受信データを生成する差動電圧データ検出回路を含む、ことを特徴とする請求項10乃至13のいずれか1項に記載のデータ伝送システム。 - 請求項1乃至17のいずれか1項に記載のデータ伝送システムを備えた電子機器。
- 送信装置からの送信データが差動モードで伝送される第1、第2の伝送線に、一端がそれぞれ接続され、他端同士が共通に接続される第1、第2の終端抵抗と、
前記第1、第2の終端抵抗の共通接続された他端に電流を供給する電流源と、
前記第1及び第2の終端抵抗の一端間の電位差に基づき、受信データを検出するデータ検出回路と、を備えている、受信装置。 - 前記電流源と終端抵抗と伝送線の電流パスに関して、前記送信装置において、前記第1、第2の伝送線のうち前記送信データの値に対応して活性化される一方の伝送線を接地電位として電流を流し、他方の伝送線をフローティングとする場合には、
前記電流源からの電流が、前記第1、第2の終端抵抗のうち活性化された一方の伝送線に対応する終端抵抗を介して、前記一方の伝送線、前記送信装置側の接地線へと流れ、前記送信装置側において、前記第1、第2の伝送線のうち前記送信データの値に対応して活性化される一方の伝送線を電源電位として電流を流し、他方の伝送線をフローティングとする場合には、
前記送信装置の電源からの電流が、前記活性化された一方の伝送線、前記第1、第2の終端抵抗のうち前記一方の伝送線に対応する終端抵抗を介して、前記電流源に流れる、請求項19記載の受信装置。 - 請求項19又は20記載の前記受信装置と、前記送信装置を備えたデータ伝送システム。
- 送信側から、差動モードで第1、第2の伝送線に送信データを送信する工程と、
受信側では、前記第1、第2の伝送線に一端がそれぞれ接続され、他端同士が共通に接続される第1、第2の終端抵抗の共通接続点に対して電流源から電流を供給し、前記第1及び第2の終端抵抗の一端間の電位差に基づき、データの検出を行う工程と、
を含む、ことを特徴とするデータ伝送方法。 - 前記送信側において、前記第1、第2の伝送線のうち前記送信データの値に対応して活性化される一方の伝送線を接地電位として電流を流し、他方の伝送線をフローティングとする構成の場合には、前記受信側の前記電流源からの電流が、前記第1、第2の終端抵抗のうち活性化された一方の伝送線に対応する終端抵抗を介して前記一方の伝送線、前記送信側の接地線へと流れ、
前記送信側において、前記第1、第2の伝送線のうち前記送信データの値に対応して活性化される一方の伝送線を電源電位として電流を流し、他方の伝送線をフローティングとする場合には、前記送信側の電源からの電流が、前記活性化された一方の伝送線、前記第1、第2の終端抵抗のうち前記一方の伝送線に対応する終端抵抗を介して、前記受信側の前記電流源に流れる、請求項22記載のデータ伝送方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009520547A JP4924715B2 (ja) | 2007-06-22 | 2008-06-20 | データ伝送システムと方法並びに該データ伝送システムを備えた電子機器 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007165089 | 2007-06-22 | ||
JP2007165089 | 2007-06-22 | ||
JP2009520547A JP4924715B2 (ja) | 2007-06-22 | 2008-06-20 | データ伝送システムと方法並びに該データ伝送システムを備えた電子機器 |
PCT/JP2008/061298 WO2009001760A1 (ja) | 2007-06-22 | 2008-06-20 | データ伝送システムと方法並びに該データ伝送システムを備えた電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2009001760A1 true JPWO2009001760A1 (ja) | 2010-08-26 |
JP4924715B2 JP4924715B2 (ja) | 2012-04-25 |
Family
ID=40185578
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009520547A Expired - Fee Related JP4924715B2 (ja) | 2007-06-22 | 2008-06-20 | データ伝送システムと方法並びに該データ伝送システムを備えた電子機器 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7965104B2 (ja) |
EP (1) | EP2169889A1 (ja) |
JP (1) | JP4924715B2 (ja) |
CN (1) | CN101690052B (ja) |
WO (1) | WO2009001760A1 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7439760B2 (en) | 2005-12-19 | 2008-10-21 | Rambus Inc. | Configurable on-die termination |
JP5358349B2 (ja) * | 2009-08-26 | 2013-12-04 | ザインエレクトロニクス株式会社 | データ送信回路及びデータ通信装置 |
JP5403548B2 (ja) * | 2009-10-23 | 2014-01-29 | 日立金属株式会社 | 差動信号用ハーネス |
US8786321B2 (en) * | 2010-12-30 | 2014-07-22 | Stmicroelectronics International N.V. | Power harvesting in open drain transmitters |
FR2977734B1 (fr) * | 2011-07-04 | 2014-05-23 | Axon Cable Sa | Portion de cable et equipement de communication pour raccorder des lignes abonnees a une ligne de bus de donnees |
WO2013043198A1 (en) * | 2011-09-23 | 2013-03-28 | Intel Corporation | Push-pull source-series terminated transmitter apparatus and method |
WO2013120259A1 (en) * | 2012-02-15 | 2013-08-22 | Qualcomm Incorporated | Surge protection for differential input/output interfaces |
US9252997B1 (en) * | 2014-07-10 | 2016-02-02 | Qualcomm Incorporated | Data link power reduction technique using bipolar pulse amplitude modulation |
JP6614903B2 (ja) * | 2014-11-04 | 2019-12-04 | キヤノン株式会社 | プリント回路板及びプリント配線板 |
US10623032B2 (en) * | 2016-09-15 | 2020-04-14 | Sony Semiconductor Solutions Corporation | Transmission device and system |
CN110574299B (zh) * | 2017-05-11 | 2021-12-07 | 雅马哈株式会社 | 发送装置及接收装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH098851A (ja) * | 1995-06-26 | 1997-01-10 | Fujitsu Ltd | 信号伝送システム及び信号終端回路 |
JP2001053598A (ja) * | 1999-08-16 | 2001-02-23 | Nec Corp | インターフェイス回路、該インターフェイス回路を備えた電子機器及び通信システム |
JP2006014268A (ja) * | 2004-05-28 | 2006-01-12 | Nec Electronics Corp | データ伝送装置、及び受信装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06104936A (ja) * | 1992-09-18 | 1994-04-15 | Hitachi Ltd | 信号伝送方法と信号伝送回路 |
JP3676736B2 (ja) * | 2002-01-17 | 2005-07-27 | Necエレクトロニクス株式会社 | データインタフェース回路 |
JP2007165089A (ja) | 2005-12-13 | 2007-06-28 | Sony Corp | 電池 |
-
2008
- 2008-06-20 CN CN200880021506.3A patent/CN101690052B/zh not_active Expired - Fee Related
- 2008-06-20 EP EP08777442A patent/EP2169889A1/en not_active Withdrawn
- 2008-06-20 WO PCT/JP2008/061298 patent/WO2009001760A1/ja active Application Filing
- 2008-06-20 JP JP2009520547A patent/JP4924715B2/ja not_active Expired - Fee Related
- 2008-06-20 US US12/665,763 patent/US7965104B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH098851A (ja) * | 1995-06-26 | 1997-01-10 | Fujitsu Ltd | 信号伝送システム及び信号終端回路 |
JP2001053598A (ja) * | 1999-08-16 | 2001-02-23 | Nec Corp | インターフェイス回路、該インターフェイス回路を備えた電子機器及び通信システム |
JP2006014268A (ja) * | 2004-05-28 | 2006-01-12 | Nec Electronics Corp | データ伝送装置、及び受信装置 |
Also Published As
Publication number | Publication date |
---|---|
CN101690052A (zh) | 2010-03-31 |
EP2169889A1 (en) | 2010-03-31 |
US7965104B2 (en) | 2011-06-21 |
JP4924715B2 (ja) | 2012-04-25 |
CN101690052B (zh) | 2013-10-23 |
WO2009001760A1 (ja) | 2008-12-31 |
US20100188175A1 (en) | 2010-07-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4924715B2 (ja) | データ伝送システムと方法並びに該データ伝送システムを備えた電子機器 | |
US7042254B2 (en) | Differential signal receiving device and differential signal transmission system | |
JP4766769B2 (ja) | 半導体集積回路 | |
US7633312B2 (en) | Data transmission apparatus and a data receiving apparatus used for the same | |
JP3967321B2 (ja) | 半導体集積回路 | |
US7471110B2 (en) | Current mode interface for off-chip high speed communication | |
JP4923442B2 (ja) | 差動信号伝送回路および差動信号伝送装置 | |
JP2001053598A (ja) | インターフェイス回路、該インターフェイス回路を備えた電子機器及び通信システム | |
EP1548944B1 (en) | Receiving device | |
US7550999B2 (en) | Receiver capable of increasing operation speed with suppressing increase of power consumption | |
US7876857B2 (en) | Data receiving apparatus | |
US7848457B2 (en) | Constant delay zero standby differential logic receiver and method | |
US20050093607A1 (en) | Data transmission circuit and method | |
WO2018020782A1 (ja) | リンギング抑制回路 | |
JP2007325156A (ja) | 受信装置および送受信システム | |
JP2016072719A (ja) | 送信回路および半導体集積回路 | |
JP2007097131A (ja) | 差動増幅装置 | |
JPH04260225A (ja) | 半導体集積回路 | |
KR100667180B1 (ko) | 전달 신호의 잡음 제거가 용이한 신호 전달 장치 | |
JP4679278B2 (ja) | 半導体装置 | |
KR20030035417A (ko) | 두 개의 직류 기준 신호들을 이용하여 차동 신호 방식을구현한 시스템 | |
JPWO2002076055A1 (ja) | インターフェース回路 | |
JP2006067307A (ja) | データ転送回路 | |
KR20070076073A (ko) | 차동신호 통신시스템 | |
JP2000004150A (ja) | 信号入出力回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110511 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120110 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120123 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150217 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |