JPWO2008142968A1 - 撮像素子およびそれを備えた撮像装置 - Google Patents

撮像素子およびそれを備えた撮像装置 Download PDF

Info

Publication number
JPWO2008142968A1
JPWO2008142968A1 JP2009515129A JP2009515129A JPWO2008142968A1 JP WO2008142968 A1 JPWO2008142968 A1 JP WO2008142968A1 JP 2009515129 A JP2009515129 A JP 2009515129A JP 2009515129 A JP2009515129 A JP 2009515129A JP WO2008142968 A1 JPWO2008142968 A1 JP WO2008142968A1
Authority
JP
Japan
Prior art keywords
base
signal
ccd
charge
image pickup
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009515129A
Other languages
English (en)
Inventor
秀樹 冨永
秀樹 冨永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shimadzu Corp
Original Assignee
Shimadzu Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shimadzu Corp filed Critical Shimadzu Corp
Publication of JPWO2008142968A1 publication Critical patent/JPWO2008142968A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14806—Structural or functional details thereof
    • H01L27/14812—Special geometry or disposition of pixel-elements, address lines or gate-electrodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/713—Transfer or readout registers; Split readout registers or multiple readout registers

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

この発明の撮像装置は、各々の垂直転送用ＣＣＤにそれぞれ接続された読み出しアンプ２２を垂直転送用ＣＣＤの数と同数に備え、電源部９ａおよびタイミングジェネレータ９ｂは、各読み出しアンプ２２を順次に駆動させるように制御することで、信号読み出し時の蓄積用ＣＣＤ、垂直転送用ＣＣＤの転送周期や信号の出力周波数を低減させることなく、読み出しアンプ２２では、垂直転送用ＣＣＤの数分の一だけ読み出し周波数を低くすることができ、それによって蓄積用ＣＣＤや垂直転送用ＣＣＤで発生する暗信号ノイズを低く抑えたまま、アンプの読み出しノイズを低減させることができる。

Description

この発明は、入射光を電荷に変換することでその光の強度に応じた信号電荷を発生させて撮像を行う撮像素子およびそれを備えた撮像装置に関する。
この種の撮像素子として、例えばＣＣＤ(Charge Coupled Device)型固体撮像素子がある。近年、かかるＣＣＤ型固体撮像素子（以下、『ＣＣＤ』と略記する）において、高速撮像を可能にするために、入射光を電荷に変換することでその光の強度に応じた信号電荷を発生させる光電変換部（例えばフォトダイオード）の傍らに、光電変換部から発生した信号電荷を蓄積して記憶する複数の電荷蓄積部（例えば蓄積用ＣＣＤセル）を備える素子がある（例えば、特許文献１参照）。この撮像素子では光電変換部や電荷蓄積部をチップ上に配設している。
特許文献１では、『画素周辺記録型撮像素子』と呼ばれるＣＣＤを採用している。このＣＣＤについて、図７を参照して説明する。図７に示すように、ＣＣＤ５０は、上述したフォトダイオード５１と蓄積用ＣＣＤ５２とを複数個備えるとともに、これら蓄積用ＣＣＤ５２内の信号電荷を図７に示す垂直方向に転送する垂直転送用ＣＣＤ５３とを備えている。そして、フォトダイオード５１からそれに隣接した蓄積用ＣＣＤ５２へ信号電荷を読み出す読み出しゲート５４を各フォトダイオード５１の傍らにそれぞれ配設している。その他に、垂直転送用ＣＣＤ５３から転送された信号電荷を図７に示す水平方向に転送する水平転送用ＣＣＤ５５を備えている。
この『画素周辺記録型撮像素子』では、ライン状の蓄積用ＣＣＤ５２は斜め方向に延びている。このように斜め方向にすることでチップ上に無駄な空地が生じないようにＣＣＤセルを詰め込むことができる。
このように、『画素周辺記録型撮像素子』では、複数の蓄積用ＣＣＤを備えることで、撮影速度が１．０×１０６フレーム／秒（１，０００，０００フレーム／秒）の高速撮像のように撮影周期が１μｓと短い場合であっても、短い撮影周期で蓄積用ＣＣＤからそれに隣接する蓄積用ＣＣＤに信号電荷を順次に蓄積しながら転送して撮像を行うことができる。
図７の説明に戻って、水平転送用ＣＣＤ５５の下流には読み出しアンプ５６を備えた読み出し部５７が接続されている。ここでフォトダイオードやフォトゲートなどに代表される光電変換部による露光・電荷発生と蓄積用ＣＣＤに代表される電荷蓄積部への転送・蓄積を『撮影』と呼び、垂直転送用ＣＣＤや水平転送用ＣＣＤなどに代表される電荷転送部による電荷転送と読み出しアンプを経由しての外部出力とを『読み出し』と呼べば、この『撮影』と『読み出し』との動作が時間的に完全に独立して行われることが『画素周辺記録型撮像素子』の特徴である。すなわち、読み出し周波数（アンプの駆動周波数）は撮影周波数（すなわち撮影速度）には一切律束されず、完全に独立に設定することができる。
なお、『撮影』と『読み出し』との動作を完全に独立させるために、フォトダイオード、読み出しゲート、蓄積用ＣＣＤおよび垂直転送用ＣＣＤをＣＣＤ構造として採用し、読み出しアンプを含んだ読み出し部をＣＭＯＳ(Complementary Metal Oxide Semiconductor)構造として採用して、半導体製造プロセスを用いて別々に形成する（例えば、非特許文献１参照）。具体的には、フォトダイオード、読み出しゲート、蓄積用ＣＣＤおよび垂直転送用ＣＣＤをＣＣＤ基盤上に配設し、読み出しアンプを含んだ読み出し部をＲＯＩＣ(CMOS Read Out Integrated Circuit)基盤上に配設する。そして、インジウムバンプによってＣＣＤ基盤とＲＯＩＣ基盤とを電気的に接続する。
特開平９−５５８８９号公報 Xinqiao(Chiao) Liu， Boyd A． Fowler， Steve K． Onishi， Paul Vu， David D． Wen， Hung Do， and Stuart Horn， "CCD/CMOS Hybrid FPA for Low Light Level Imaging" ， Fairchild Imaging， Inc． ， 1801 McCarthy Boulevard， Milpitas， CA 95035 U．S． Army Night Vision and Electronic Sensors Directorate， 10221 Burbeck Rd． ， Fort Belvoir， VA 22060-5806
しかしながら、このような構成を有するＣＣＤの場合には、次のような問題がある。
すなわち、蓄積用ＣＣＤに蓄積された信号電荷には蓄積時間に比例して暗信号ノイズが加算されていくので、『撮影』終了後は速やかに信号電荷を読み出さなければならない。このために『読み出し』時に読み出し周波数を上げて（すなわちサンプリング周期を小さくして）アンプを高速で駆動すれば、今度はアンプの読み出しノイズが増え等価ノイズ電子数分が信号電荷に加算されてしまう。図８はこのようなアンプの読み出しノイズとサンプリング周期との関係を示したものである。つまり、蓄積用ＣＣＤで発生する暗信号ノイズを小さくしようとして高速で読み出せば、今度はアンプの読み出しノイズが増えるというジレンマに陥る。
この発明は、このような事情に鑑みてなされたものであって、信号蓄積・滞留時に信号に加算される暗信号ノイズおよび読み出し時に信号に加算されるアンプの読み出しノイズの両方を低減させることができる撮像素子およびそれを備えた撮像装置を提供することを目的とする。
この発明は、このような目的を達成するために、次のような構成をとる。
すなわち、この発明の撮像素子は、入射光を電荷に変換することでその光の強度に応じた信号電荷を発生させる複数の光電変換手段と、その光電変換手段から発生した信号電荷を蓄積して記憶する複数の電荷蓄積手段と、これら複数の電荷蓄積手段の信号電荷を読み出して転送する電荷転送手段とを備えることで、前記光電変換手段によって信号電荷を発生させて、その信号電荷を前記電荷蓄積手段からそれに隣接する電荷蓄積手段に順次に蓄積しながら転送して撮像を行うように構成された撮像素子であって、各々の前記電荷転送手段にそれぞれ接続された読み出しアンプを電荷転送手段の数と同数に備え、各読み出しアンプを順次に駆動させるように構成することを特徴とするものである。
上述したように、電荷蓄積手段（蓄積用ＣＣＤ）に蓄積された信号電荷には蓄積時間に比例して暗信号ノイズが加算されていくが、図９に示すように、信号蓄積・滞在時間が、例えば、Ｓｉ−ＳｉＯ２界面の界面準位が電子によって満たされる時間より短いならば、所定の信号蓄積・滞在時間に達するまでは暗信号ノイズが発生しない。図９はこのような暗信号ノイズと信号蓄積・滞在時間との関係を示したものである。したがって、『読み出し』時に電荷蓄積手段（蓄積用ＣＣＤ）に信号電荷が滞留する時間をある程度より短くすることが望ましい。このためには図７のような従来型の読み出しアンプが１個しかない構造においてはできる限り短い時間で信号電荷を外部へ全て読み出すために、読み出しアンプを高速で動かしてサンプリングする。しかし、このようにサンプリング周期を小さくする（すなわち読み出し周波数を上げる）と、上述したように、今度は逆に読み出しアンプにおいて付加される読み出しノイズが増える。そこで、この発明の撮像素子によれば、各々の電荷転送手段にそれぞれ接続された読み出しアンプを電荷転送手段の数と同数に備え、各読み出しアンプを順次に駆動させる。すると、電荷蓄積・電荷転送手段の転送周波数と信号最終出力端からセンサ外部へ出力される信号の周波数は従来と同じままであるが、電荷転送手段と同数で、それぞれ接続された読み出しアンプでは、電荷転送手段の数の倍だけ従来よりもサンプリング周期を長くする（電荷転送手段の数分の一だけ従来よりも読み出し周波数を低くする）ことができるので、出力信号に付加されるアンプの読み出しノイズだけが低減する。すなわち、電荷蓄積・電荷転送手段において暗信号が発生しない程度の時間間隔で、速やかに全ての信号電荷を外部へ読み出しているにも関わらず、各々の読み出しアンプについてみれば極めて低速で動作しているので、出力信号へ付加される読み出しノイズはほとんどないという理想的な状況が生じる。その結果、信号蓄積・滞留時に信号に加算される暗信号ノイズおよび読み出し時に信号に加算されるアンプの読み出しノイズの両方を低減させることができる。
上述した発明の一例は、撮像素子を第１基盤およびそれとは別の第２基盤上に配設するように構成し、光電変換手段、電荷蓄積手段および電荷転送手段を第１基盤上に配設するとともに、読み出しアンプを第２基盤上に配設し、第１基盤と第２基盤とを電気的に接続することである。
また、上述した発明の他の一例は、撮像素子を、第１基盤、それとは別の第２基盤およびそれら基盤とはさらなる別の第３基盤上に配設するように構成し、電荷蓄積手段および電荷転送手段を第１基盤上に配設するとともに、読み出しアンプを第２基盤上に配設し、光電変換手段を第３基盤上に配設し、第３基盤と第１基盤とを電気的に接続するとともに、第１基盤と第２基盤とを電気的に接続することである。
少なくとも電荷蓄積手段および電荷転送手段と読み出しアンプとは通常の互いに異なる構造となっている（例えば電荷蓄積手段および電荷転送手段はＣＣＤ構造で読み出しアンプはＣＭＯＳ構造）。そこで、前者の一例や後者の一例のように、撮像素子を第１基盤およびそれとは別の第２基盤上に配設し、少なくとも電荷蓄積手段および電荷転送手段を第１基盤上に配設するとともに、読み出しアンプを第２基盤上に配設し、第１基盤と第２基盤とを電気的に接続することで、各々の基盤を別々の半導体製造プロセスを用いて形成することができる。このように別々のプロセスで製造された基盤を基盤間接続技術（例えばインジウムバンプなど）によって電気的に結合（接続）することによって、例えば電荷蓄積手段、電荷転送手段はアナログ信号を面積効率よく保持できる埋め込みチャネルのＣＣＤプロセスで製造し、またシフトレジスタや読み出しアンプなどの信号読み出し回路はＣＭＯＳプロセスを用いて集積化し、複雑な読み出し制御を実現したり、読み出しノイズの低減を図るなど、各々のプロセスの利点を生かして最適設計をすることができる。また、後者の一例の場合には、光電変換手段を第３基盤上に配設しているので、電荷蓄積手段および電荷転送手段に占有されることなく光電変換手段の面積を大きくすることができて、開口率を向上させることができる。
前者の一例では、具体的に、第１基盤をＣＣＤプロセスで製造された基盤とし、第２基盤をＣＭＯＳプロセスで製造された基盤とする。そして、ＣＣＤプロセスで製造された第１基盤とＣＭＯＳプロセスで製造された第２基盤とをインジウムバンプを用いて電気的に接続する。より具体的には、電荷転送手段の最下端にある転送ゲートに隣接して電荷注入拡散層を形成し、ＣＣＤプロセスで製造された第１基盤の電荷注入拡散層と、ＣＭＯＳプロセスで製造された第２基盤の読み出しアンプとが電気的に接続されるように、第１基盤上に第２基盤を積層して、インジウムバンプによって各基盤を互いに電気的に接続する。
後者の一例では、具体的に、光電変換手段はフォトダイオードであって、第１基盤をＣＣＤプロセスで製造された基盤とし、第２基盤をＣＭＯＳプロセスで製造された基盤とし、さらに第３基盤をフォトダイオードを配設した基盤とする。
この発明の撮像装置は、入射光を電荷に変換することでその光の強度に応じた信号電荷を発生させる複数の光電変換手段と、その光電変換手段から発生した信号電荷を蓄積して記憶する複数の電荷蓄積手段と、これら複数の電荷蓄積手段の信号電荷を読み出して転送する電荷転送手段とを備えることで、前記光電変換手段によって信号電荷を発生させて、その信号電荷を前記電荷蓄積手段からそれに隣接する電荷蓄積手段に順次に蓄積しながら転送して撮像を行うように構成された撮像素子と、その撮像素子の駆動を制御する撮像素子制御手段とを備えた撮像装置であって、前記撮像素子は、各々の前記電荷転送手段にそれぞれ接続された読み出しアンプを電荷転送手段の数と数に備え、前記撮像素子制御手段は、各読み出しアンプを順次に駆動させるように制御することを特徴とするものである。
この発明の撮像装置によれば、各々の電荷転送手段にそれぞれ接続された読み出しアンプを電荷転送手段の数と同数に備え、撮像素子制御手段は、各読み出しアンプを順次に駆動させるように制御することで、読み出しアンプでは、電荷転送手段の数倍だけ従来よりもサンプリング周期を長くする（電荷転送手段の数分の一だけ従来よりも読み出し周波数を低くする）ことができて、アンプの読み出しノイズを低減させることができる。一方で、信号最終出力端からの信号の出力周波数は従来と変わりなく、よって電荷蓄積・電荷転送手段に信号電荷が留まる時間は小さいので、暗信号ノイズが余計に付加されることもない。
この発明に係る撮像素子およびそれを備えた撮像装置によれば、各々の電荷転送手段にそれぞれ接続された読み出しアンプを電荷転送手段の数と同数に備え、各読み出しアンプを順次に駆動させることで、読み出しアンプでは、電荷転送手段の数倍だけ従来よりもサンプリング周期を長くする（電荷転送手段の数分の一だけ従来よりも読み出し周波数を低くする）ことができて、アンプの読み出しノイズを低減させることができる。一方で、信号最終出力端からの信号の出力周波数は従来と変わりなく、よって電荷蓄積・電荷転送手段に信号電荷が留まる時間は小さいので、余計に暗信号ノイズが付加されることもない。
実施例に係るＣＣＤ型固体撮像素子（ＣＣＤ）を用いた撮像装置の概略を示すブロック図である。 実施例に係るＣＣＤの構成を示すブロック図である。 実施例に係る読み出し部の回路図およびその周辺の概略図である。 （ａ）、（ｂ）は、実施例に係るＣＣＤ基盤およびＲＯＩＣ基盤の配置関係を示した概略図である。 （ａ）〜（ｄ）は、実施例に係る読み出しに関する各信号のタイミングチャート、（ｅ）は、従来の読み出しに関する各信号のタイミングチャートである。 変形例に係るＣＣＤ基盤およびＲＯＩＣ基盤の配置関係を示した概略図である。 従来のＣＣＤの構成を示すブロック図である。 アンプの読み出しノイズとサンプリング周期との関係を示したグラフである。 暗信号ノイズと信号蓄積・滞在時間との関係を示したグラフである。
符号の説明
１ … ＣＣＤ型固体撮像素子（ＣＣＤ）
９ａ … 電源部
９ｂ … タイミングジェネレータ
１１ … フォトダイオード
１２ … 蓄積用ＣＣＤ
１３ … 垂直転送用ＣＣＤ
２２ … 読み出しアンプ
３０ … ＣＣＤ基盤
４０ … ＲＯＩＣ基盤
以下、図面を参照してこの発明の実施例を説明する。
図１は、実施例に係るＣＣＤ型固体撮像素子（ＣＣＤ）を用いた撮像装置の概略を示すブロック図であり、図２は、ＣＣＤの構成を示すブロック図である。
実施例に係る撮像装置は、被写体の光学像を取り込み、取り込まれた光学像を信号電荷に変換するとともに電気信号に変換して被写体を撮像するように構成されている。すなわち、撮像装置は、図１に示すように、固体撮像素子（ＣＣＤ）１を備えるとともに、レンズ２と相関二重サンプリング部３とＡＤコンバータ４と画像処理演算部５とモニタ６と操作部７と制御部８とを備えている。さらに、撮像装置は、電源部９ａとタイミングジェネレータ９ｂとを備えている。この撮像装置は、撮影速度が１．０×１０６フレーム／秒（１，０００，０００フレーム／秒）の高速撮像として用いられる。固体撮像素子（ＣＣＤ）１は、この発明における撮像素子に相当し、電源部９ａおよびタイミングジェネレータ９ｂは、この発明における撮像素子制御手段に相当する。
レンズ２は、被写体の光学像を取り込む。相関二重サンプリング部３は、ＣＣＤ１の個述する読み出しアンプ２２によって信号電荷数に比例した電圧振幅に変換された電気信号からリセットノイズ成分を取り除く処理をして後段へ渡す。ＡＤコンバータ４は、その電気信号をディジタル信号に変換する。画像処理演算部５は、ＡＤコンバータ４でディジタル化された電気信号に基づいて被写体の２次元画像を作成するために各種の演算処理を行う。モニタ６は、その２次元画像を画面に出力する。操作部７は、撮像の実行に必要な種々の操作を行う。制御部８は、操作部７により設定された撮影条件などの操作にしたがって装置全体を統括制御する。
電源部９ａは、後述する読み出しゲート１４（図２を参照）や、ＣＣＤ１内の信号電荷を転送する転送電極などに電圧を印加する。タイミングジェネレータ９ｂは、電圧の印加のタイミングや撮像のタイミングやクロックなどを生成する。このように、タイミングジェネレータ９ｂがタイミングやクロックなどを生成して、電源部９ａが転送電極などに電圧を印加することで、電源部９ａおよびタイミングジェネレータ９ｂはＣＣＤ１を駆動する。特に、本実施例では、後述する図５（ａ）〜図５（ｄ）のタイミングチャートに示すように、後述する各々の垂直転送用ＣＣＤ１３（図２を参照）ごとの読み出し部２０（図２を参照）を順次に駆動させるように制御するように構成されている。
次に、ＣＣＤ１の具体的な構成について、従来のＣＣＤの構成を示すブロック図である図７と比較しながら図２を参照して説明する。
ＣＣＤ１は、図２に示すように、入射光（被写体の光学像）を電荷に変換することでその光の強度に応じた信号電荷を発生させるフォトダイオード１１と、そのフォトダイオード１１から発生した信号電荷を蓄積して記憶する複数の蓄積用ＣＣＤ１２と、これら蓄積用ＣＣＤ１２内の信号電荷を図２に示す垂直方向に転送する垂直転送用ＣＣＤ１３とを備えている。フォトダイオード１１は、この発明における光電変換手段に相当し、蓄積用ＣＣＤ１２は、この発明における電荷蓄積手段に相当し、垂直転送用ＣＣＤ１３は、この発明における電荷転送手段に相当する。
各フォトダイオード１１の傍らには読み出しゲート１４をそれぞれ配設しており、このフォトダイオード１１からそれに隣接した蓄積用ＣＣＤ１２へ各読み出しゲート１４は信号電荷を読み出す。
各蓄積用ＣＣＤ１２についてはそれぞれをライン状に接続して構成しており、ライン状の蓄積用ＣＣＤ１２を複数本分配設している。フォトダイオード１１から発生した信号電荷を、隣接する蓄積用ＣＣＤ１２に順次に転送しながら各蓄積用ＣＣＤ１２に蓄積する。そして、蓄積用ＣＣＤ１２から順次に転送された信号電荷を垂直転送用ＣＣＤ１３に合流させる。垂直転送用ＣＣＤ１３から転送されたこの信号電荷を後述する読み出し部２０に読み出す。
フォトダイオード１１を２次元状に配置しており、水平および垂直方向に平行して各フォトダイオード１１を並べて配設する関係上、ライン状の蓄積用ＣＣＤ１２は斜め方向に延びている。本実施例に係るＣＣＤ１は、いわゆる『画素周辺記録型撮像素子』と呼ばれているものである。
なお、このように複数の蓄積用ＣＣＤ１２を備えることで、蓄積用ＣＣＤ１２からそれに隣接する蓄積用ＣＣＤ１２に信号電荷を順次に蓄積しながら転送して撮像を行う。したがって、撮影速度が１．０×１０６フレーム／秒（１，０００，０００フレーム／秒）の高速撮像のように撮影周期が１μｓと短い場合であっても、短い撮影周期で撮像を行うことができる。
本実施例では、従来のＣＣＤ（図７を参照）との相違点は、従来では読み出しアンプ５６を備えた読み出し部５７を、図２に示すように、読み出し部２０として垂直転送用ＣＣＤ１３の下流に配設して、水平転送用ＣＣＤ５５（図７を参照）をなくした点にある。より具体的に説明すると、各々の垂直転送用ＣＣＤ１３にそれぞれ接続された読み出し部２０の読み出しアンプ２２（図３を参照）を垂直転送用ＣＣＤ１３の数と同数に備えている。そして、後述するロウセレクタ２３（図３を参照）を介して、電源部９ａおよびタイミングジェネレータ９ｂによって後述する各読み出しアンプ２２を順次に駆動させている。
次に、読み出し部２０のより具体的な構成について、図３を参照して説明する。図３は、読み出し部の回路図およびその周辺の概略図である。図３ではＣＣＤ基盤３０側において４相パルス駆動を例に採って説明する。なお、４相パルス駆動に限定されず、例えば２相や３相や５相パルス駆動であってもよい。
本実施例では、フォトダイオード１１、読み出しゲート１４、蓄積用ＣＣＤ１２および垂直転送用ＣＣＤ１３（いずれも図２を参照）をＣＣＤ基盤３０上に配設しており、読み出しアンプ２２を含んだ読み出し部２０をＲＯＩＣ(CMOS Read Out Integrated Circuit)基盤４０上に配設している。また、本実施例では、ＣＣＤ基盤３０はＮ−ｓｕｂ／Ｐ−ｗｅｌｌ型を採用している。
すなわち、ＣＣＤ基盤３０は、図３に示すように、Ｎ型シリコン基盤（図３では「Ｎ−ｓｕｂ」で表記）３１、それにＰ型イオンが拡散されたＰ−ｗｅｌｌ領域３２（図３では「Ｐ−ｗｅｌｌ領域」で表記）、それにＮ型イオン（図３では「ｎ」で表記）がさらに拡散された埋め込みチャネル３３を備えて構成されている。４相パルス駆動として、４つの転送電極Φ１，Φ２，Φ３，Φ４を印加するための転送ゲート３４を埋め込みチャネル３３上に積層している。
垂直転送用ＣＣＤ１３（図２を参照）の最下端には、信号ＴＸ（ＴＸ１，ＴＸ２，ＴＸ３，ＴＸ４，…）を印加するための転送ゲート３５をＰ−ｗｅｌｌ領域３２上に積層するとともに、Ｐ−ｗｅｌｌ領域３２に高濃度のN型イオン（図３では「ｎ＋」で表記）が拡散された電荷注入拡散層（「フローティングディフュージョン」あるいは「センスノード」とも呼ぶ）３６を転送ゲート３５に隣接させて形成している。
一方、ＲＯＩＣ基盤４０（すなわち、読み出し部２０）はＣＭＯＳ(Complementary Metal Oxide Semiconductor)構造を採用している。読み出し部２０は、電源電圧ＶＤＤに接続され、信号ＲＸ（ＲＸ１，ＲＸ２，ＲＸ３，ＲＸ４，…）をゲートに印加したリセットゲート２１と、それに接続された読み出しアンプ２２（図３では「Ｂｕｆ」で表記、ＡＭＰ１，ＡＭＰ２，ＡＭＰ３，ＡＭＰ４，…）と、それに接続され、信号ＲＳ（ＲＳ１，ＲＳ２，ＲＳ３，ＲＳ４，…）をゲートに印加したロウセレクタ２３と、リセットゲート２１のゲートに信号ＲＸ（ＲＸ１，ＲＸ２，ＲＸ３，ＲＸ４，…）を印加するとともに、ロウセレクタ２３のゲートに信号ＲＳ（ＲＳ１，ＲＳ２，ＲＳ３，ＲＳ４，…）を印加するシフトレジスタ２４（図３では「Ｓｈｉｆｔ Ｒｅｇｉｓｔｅｒ」で表記）とを備えて構成されている。垂直転送用ＣＣＤ１３（図２を参照）ごとに読み出しアンプ２２を備えている関係で、読み出し部２０内のリセットゲート２１やロウセレクタ２３も垂直転送用ＣＣＤ１３の数と同数になり、各信号ＴＸやＲＸやＲＳも垂直転送用ＣＣＤ１３の数と同数になる。読み出しアンプ２２は、この発明における読み出しアンプに相当する。
ＣＣＤ基盤３０の電荷注入拡散層３６と、ＲＯＩＣ基盤４０（読み出し部２０）のリセットゲート２１および読み出しアンプ２２とは、リード線（図示省略）などを延ばして、インジウムバンプ５０によって電気的に接続されている。一方、読み出し部２０のロウセレクタ２３の下流では、列（Row）に並んだ垂直転送用ＣＣＤ１３（図２を参照）ごとのロウセレクタ２３の出力を１つにまとめて、金属配線２５（図２、図３を参照）に接続する。
この構成から明らかなように、読み出し部２０は、従来のフローティングディフュージョン検出器(Floating Diffusion Amplifier： FDA) と呼ばれる検出器と、ロウセレクタ２３およびシフトレジスタ２４とを組み合わせた構成となっている。上述した転送電極Φ１，Φ２，Φ３，Φ４や、信号ＴＸ（ＴＸ１，ＴＸ２，ＴＸ３，ＴＸ４，…）や信号ＲＸ（ＲＸ１，ＲＸ２，ＲＸ３，ＲＸ４，…）や信号ＲＳ（ＲＳ１，ＲＳ２，ＲＳ３，ＲＳ４，…）は、上述した読み出しゲート１４（図２を参照）に印加する印加電圧などとともに、電源部９ａによって生成され、タイミングジェネレータ９ｂによって所定のタイミングで印加される。
特に、本実施例では、電源部９ａおよびタイミングジェネレータ９ｂが、後述する図５（ａ）〜図５（ｄ）のタイミングチャートに示すタイミングで、信号ＴＸ（ＴＸ１，ＴＸ２，ＴＸ３，ＴＸ４，…）や信号ＲＸ（ＲＸ１，ＲＸ２，ＲＸ３，ＲＸ４，…）や信号ＲＳ（ＲＳ１，ＲＳ２，ＲＳ３，ＲＳ４，…）を制御することで、各読み出しアンプ２２を順次に駆動させる。なお、信号ＲＸ（ＲＸ１，ＲＸ２，ＲＸ３，ＲＸ４，…）や信号ＲＳ（ＲＳ１，ＲＳ２，ＲＳ３，ＲＳ４，…）を、電源部９ａおよびタイミングジェネレータ９ｂからシフトレジスタ２４を介して、リセットゲート２１のゲートおよびロウセレクタ２３のゲートにそれぞれ印加する。
このように、信号ＴＸ（ＴＸ１，ＴＸ２，ＴＸ３，ＴＸ４，…）や信号ＲＸ（ＲＸ１，ＲＸ２，ＲＸ３，ＲＸ４，…）や信号ＲＳ（ＲＳ１，ＲＳ２，ＲＳ３，ＲＳ４，…）を制御することで、各ロウセレクタ２３は、列（Row）に並んだ垂直転送用ＣＣＤ１３（図２を参照）を１つずつ選択して、選択された垂直転送用ＣＣＤ１３ごとにゲートのスイッチングを順次にＯＮにして駆動させる。
次に、各基盤３０，４０の具体的な配置関係について、図４を参照して説明する。図４は、ＣＣＤ基盤およびＲＯＩＣ基盤の配置関係を示した概略図である。
フォトダイオード１１、読み出しゲート１４、蓄積用ＣＣＤ１２および垂直転送用ＣＣＤ１３（いずれも図２を参照）と、読み出しアンプ２２を含んだ読み出し部２０（図３を参照）とは通常の互いに異なる構造となっている。フォトダイオード１１、読み出しゲート１４、蓄積用ＣＣＤ１２および垂直転送用ＣＣＤ１３は、上述したようにＣＣＤ構造で、読み出し部２０はＣＭＯＳ構造である。そこで、図３、図４に示すように、フォトダイオード１１、読み出しゲート１４、蓄積用ＣＣＤ１２および垂直転送用ＣＣＤ１３をＣＣＤ基盤３０上に配設するとともに、読み出しアンプ２２を含んだ読み出し部２０をＲＯＩＣ基盤４０上に配設している。そして、インジウムバンプ５０によってＣＣＤ基盤３０とＲＯＩＣ基盤４０とを電気的に接続することで、各々の基盤３０，４０を別々の半導体製造プロセスを用いて形成することができる。
このように別々のプロセスで製造された基盤３０，４０を基盤間接続技術（例えばインジウムバンプ５０など）によって電気的に結合（接続）することによって、例えば蓄積用ＣＣＤ１２や垂直転送用ＣＣＤ１３はアナログ信号を面積効率よく保持できる埋め込みチャネルのＣＣＤプロセスで製造し、またシフトレジスタ２４や読み出しアンプ２２などの信号読み出し回路（本実施例では読み出し部２０）はＣＭＯＳプロセスを用いて集積化し、複雑な読み出し制御を実現したり、読み出しノイズの低減を図るなど、各々のプロセスの利点を生かして最適設計をすることができる。ＣＣＤ基盤３０は、この発明における第１基盤に相当し、ＲＯＩＣ基盤４０は、この発明における第２基盤に相当する。
図４（ａ）に示すように、ＣＣＤ基盤３０上にＲＯＩＣ基盤４０を重ねる。このときインジウムバンプ５０によってＣＣＤ基盤３０の電荷注入拡散層３６とＲＯＩＣ基盤４０のリセットゲート２１および読み出しアンプ２２（いずれも図３を参照）とが電気的に接続されるように各基盤３０，４０の位置を合わせる。そして、図４（ｂ）に示すように、ＣＣＤ基盤３０上にＲＯＩＣ基盤４０を積層して、インジウムバンプ５０によって各基盤３０，４０が互いに電気的に接続する。
続いて、読み出し部２０の具体的な駆動制御について、図５（ａ）〜図５（ｄ）を参照して説明する。図５（ａ）〜図５（ｄ）は、本実施例に係る読み出しに関する各信号のタイミングチャートである。また、従来の読み出しに関する各信号のタイミングチャートと比較するために、図５（ｅ）を参照して説明する。図５（ｅ）は、従来の読み出しに関する各信号のタイミングチャートである。本実施例では、読み出し部２０の読み出しアンプ２２の読み出し周波数を１ＭＨｚ（サンプリング周期１μｓ、図５（ａ）〜図５（ｄ）では「１０００ｎｓ」で表記）とするとともに、垂直転送用ＣＣＤ１３の本数を４として説明する。
また、図５（ａ）は、リセットゲート２１（図３を参照、図５（ａ）では「Ｒｅｓｅｔ Ｇａｔｅ」で表記）のゲートに印加される各々の垂直転送用ＣＣＤ１３ごとの信号ＲＸ１，ＲＸ２，ＲＸ３，ＲＸ４のタイミングチャートである。図５（ｂ）は、転送ゲート３５（図３を参照、図５（ｂ）では「Ｔｒａｎｓｆｅｒ Ｇａｔｅ」で表記）に印加される各々の垂直転送用ＣＣＤ１３ごとの信号ＴＸ１，ＴＸ２，ＴＸ３，ＴＸ４のタイミングチャートである。図５（ｃ）は、ロウセレクタ２３（図３を参照、図５（ｃ）では「Ｒｏｗ Ｓｅｌｅｃｔ」で表記）のゲートに印加される各々の垂直転送用ＣＣＤ１３ごとの信号ＲＳ１，ＲＳ２，ＲＳ３，ＲＳ４のタイミングチャートである。また、図５（ｄ）は、１つの読み出しアンプ２２（図３を参照、図５（ｄ）では「ＡＭＰ１」）に注目したときの各信号ＲＸ１，ＴＸ１，ＲＳ１のタイミングチャートである。
また、図５（ａ）〜図５（ｄ）の比較のために用いられる従来の図５（ｅ）は、従来のＣＣＤ５０における水平転送用ＣＣＤ５５の下流にある読み出し部５７での１つの読み出しアンプ５６（いずれも図７を参照）に関する各信号ＲＸ，ＴＸ，ＲＳのタイミングチャートである。図５（ｅ）では、読み出しアンプ５６の読み出し周波数を４ＭＨｚ（サンプリング周期０．２５μｓ、図５（ｅ）では「２５０ｎｓ」で表記）とする。
１つの読み出しアンプ２２（図３を参照、図５（ｄ）では「ＡＭＰ１」）に注目したときには、図５（ｄ）に示すように、各信号ＲＸ１，ＴＸ１，ＲＳ１は印加される。具体的には、リセットゲート２１（図３を参照、図５（ａ）では「Ｒｅｓｅｔ Ｇａｔｅ」で表記）のゲートに信号ＲＸ１を印加する。この信号ＲＸ１の印加によって、電荷注入拡散層３６（図３を参照）の電位をリセットする。信号ＲＸ１の印加を停止させると電荷注入拡散層３６の電位がフローティング（すなわち浮いた状態）となる。
この信号ＲＸ１の印加の停止後に、垂直転送用ＣＣＤ１３（図２を参照）の最下端に信号電荷を転送した状態で、今度は、転送ゲート３５（図３を参照、図５（ｂ）では「Ｔｒａｎｓｆｅｒ Ｇａｔｅ」で表記）に信号ＴＸ１を印加する。この信号ＴＸ１の印加によって、上述した最下端に転送された信号電荷を、転送ゲート３５を介して電荷注入拡散層３６（図３を参照）に送り込む。この電荷注入拡散層３６への信号電荷の送り込みによって、フローティングの電荷注入拡散層３６の電位が変化する。信号電荷による電荷注入拡散層３６の電位の変化は、送り込まれた信号電荷に比例する。この電位変化を、引き続きロウセレクタ２３（図３を参照、図５（ｃ）では「Ｒｏｗ Ｓｅｌｅｃｔ」で表記）のゲートへの信号ＲＳ１への印加によって取り出す。
読み出しアンプだけ注目すると、読み出し周波数を除けば、図５（ｄ）のタイミングチャートと従来の図５（ｅ）のタイミングチャートとは同じである。従来の図５（ｅ）のタイミングチャートとの相違点は、図５（ａ）〜図５（ｃ）に示すように、信号ＲＸ１，ＲＸ２，ＲＸ３，ＲＸ４や信号ＴＸ１，ＴＸ２，ＴＸ３，ＴＸ４や信号ＲＳ１，ＲＳ２，ＲＳ３，ＲＳ４を印加して垂直転送用ＣＣＤ１３（図２を参照）ごとに順次にＯＮにすることで、選択された垂直転送用ＣＣＤ１３ごとにゲートのスイッチングを順次にＯＮにして駆動させる点にある。
すなわち、リセットゲート２１（図３を参照、図５（ａ）では「Ｒｅｓｅｔ Ｇａｔｅ」で表記）に着目して、リセットゲート２１のゲートに信号ＲＸ１，ＲＸ２，ＲＸ３，ＲＸ４をそれぞれ印加するときには、図５（ａ）に示すように、各々の垂直転送用ＣＣＤ１３ごとに信号ＲＸ１，ＲＸ２，ＲＸ３，ＲＸ４を順次に印加する。具体的には、リセットゲート２１のゲートに信号ＲＸ１を印加している間には、残りのリセットゲート２１のゲートには信号ＲＸ２，ＲＸ３，ＲＸ４を印加しない。つまり、読み出しアンプ２２に接続された信号ＲＸ１に関するリセットゲート２１のみを選択して、電荷注入拡散層３６（図３を参照）の電位をリセットして、信号ＲＸ２，ＲＸ３，ＲＸ４に関する残りのリセットゲート２１については選択しない。信号ＲＸ１の印加を停止させると、次の信号（図５（ａ）では信号ＲＸ２）をリセットゲート２１のゲートに印加する。同様に、リセットゲート２１のゲートに信号ＲＸ２を印加している間には、残りのリセットゲート２１のゲートには信号ＲＸ１，ＲＸ３，ＲＸ４を印加しない。
同じ要領で、信号ＲＸ２の印加を停止させると、次の信号（図５（ａ）では信号ＲＸ３）をリセットゲート２１のゲートに印加する。同様に、リセットゲート２１のゲートに信号ＲＸ３を印加している間には、残りのリセットゲート２１のゲートには信号ＲＸ１，ＲＸ２，ＲＸ４を印加しない。同じ要領で、信号ＲＸ３の印加を停止させると、次の信号（図５（ａ）では信号ＲＸ４）をリセットゲート２１のゲートに印加する。同様に、リセットゲート２１のゲートに信号ＲＸ４を印加している間には、残りのリセットゲート２１のゲートには信号ＲＸ１，ＲＸ２，ＲＸ３を印加しない。本実施例では、垂直転送用ＣＣＤ１３の本数を４としているので、信号ＲＸ４の印加を停止させると、次の信号は信号ＲＸ１に戻って、同じ手順でリセットゲート２１のゲートに信号ＲＸ１を印加する。
転送ゲート３５（図３を参照、図５（ｂ）では「Ｔｒａｎｓｆｅｒ Ｇａｔｅ」で表記）に着目して、転送ゲート３５に信号ＴＸ１，ＴＸ２，ＴＸ３，ＴＸ４をそれぞれ印加するときには、図５（ｂ）に示すように、各々の垂直転送用ＣＣＤ１３ごとに信号ＴＸ１，ＴＸ２，ＴＸ３，ＴＸ４を順次印加する。具体的には、転送ゲート３５に信号ＴＸ１を印加すると、図５（ａ）の信号ＲＸ１，ＲＸ２，ＲＸ３，ＲＸ４の印加の相互の時間遅れ分だけ時間を遅らして、次の信号（図５（ｂ）では信号ＴＸ２）を転送ゲート３５に印加する。つまり、信号ＴＸ１を印加すると、電荷注入拡散層３６（図３を参照）に信号電荷を送り込んで、上述した時間遅れ分だけ遅らした後に信号ＴＸ２を印加して、電荷注入拡散層３６に信号電荷を送り込む。
同じ要領で、転送ゲート３５に信号ＴＸ２を印加すると、図５（ａ）の信号ＲＸ１，ＲＸ２，ＲＸ３，ＲＸ４の印加の相互の時間遅れ分だけ時間を遅らして、次の信号（図５（ｂ）では信号ＴＸ３）を転送ゲート３５に印加する。同じ要領で、転送ゲート３５に信号ＴＸ３を印加すると、図５（ａ）の信号ＲＸ１，ＲＸ２，ＲＸ３，ＲＸ４の印加の相互の時間遅れ分だけ時間を遅らして、次の信号（図５（ｂ）では信号ＴＸ４）を転送ゲート３５に印加する。垂直転送用ＣＣＤ１３の本数を４としているので、転送ゲート３５に信号ＴＸ４を印加すると、次の信号は信号ＴＸ１に戻って、同じ手順で転送ゲート３５に信号ＴＸを印加する。なお、転送ゲート３５に信号ＴＸ４を印加する際には、転送ゲート３５への信号ＴＸ１の印加は既に停止していることに留意されたい。
ロウセレクタ２３（図３を参照、図５（ｃ）では「Ｒｏｗ Ｓｅｌｅｃｔ」で表記）に着目して、ロウセレクタ２３のゲートに信号ＲＳ１，ＲＳ２，ＲＳ３，ＲＳ４をそれぞれ印加するときには、図５（ｃ）に示すように、各々の垂直転送用ＣＣＤ１３ごとに信号ＲＳ１，ＲＳ２，ＲＳ３，ＲＳ４を順次に印加する。具体的には、ロウセレクタ２３のゲートに信号ＲＳ１を印加している間には、残りのロウセレクタ２３のゲートには信号ＲＳ２，ＲＳ３，ＲＳ４を印加しない。つまり、読み出しアンプ２２に接続された信号ＲＳ１に関するロウセレクタ２３のみを選択して、電荷注入拡散層３６（図３を参照）から電位変化を取り出して読み出しアンプ２２を駆動させて、信号ＲＳ２，ＲＳ３，ＲＳ４に関する残りのロウセレクタ２３に接続された読み出しアンプ２２については駆動しない。信号ＲＳ１の印加を停止させると、次の信号（図５（ｃ）では信号ＲＳ２）をロウセレクタ２３のゲートに印加する。同様に、ロウセレクタ２３のゲートに信号ＲＳ２を印加している間には、残りのロウセレクタ２３のゲートには信号ＲＳ１，ＲＳ３，ＲＳ４を印加しない。
同じ要領で、信号ＲＳ２の印加を停止させると、次の信号（図５（ｃ）では信号ＲＳ３）をロウセレクタ２３のゲートに印加する。同様に、ロウセレクタ２３のゲートに信号ＲＳ３を印加している間には、残りのロウセレクタ２３のゲートには信号ＲＳ１，ＲＳ２，ＲＳ４を印加しない。同じ要領で、信号ＲＳ３の印加を停止させると、次の信号（図５（ｃ）では信号ＲＳ４）をロウセレクタ２３のゲートに印加する。同様に、ロウセレクタ２３のゲートに信号ＲＳ４を印加している間には、残りのロウセレクタ２３のゲートには信号ＲＳ１，ＲＳ２，ＲＳ３を印加しない。本実施例では、垂直転送用ＣＣＤ１３の本数を４としているので、信号ＲＳ４の印加を停止させると、次の信号は信号ＲＳ１に戻って、同じ手順でロウセレクタ２３のゲートに信号ＲＳ１を印加する。なお、図５（ａ）の信号ＲＸ１，ＲＸ２，ＲＸ３，ＲＸ４の印加の相互の時間遅れ分は、図５（ｃ）の信号ＲＳ１，ＲＳ２，ＲＳ３，ＲＳ４の印加の相互の時間遅れ分と同じであることに留意されたい。
以上をまとめると、リセットゲート２１（図３を参照、図５（ａ）では「Ｒｅｓｅｔ Ｇａｔｅ」で表記）のゲートに信号ＲＸ１を印加することで、読み出しアンプ２２に接続された信号ＲＸ１に関するリセットゲート２２のみを選択して、電荷注入拡散層３６（図３を参照）の電位をリセットする。この信号ＲＸの印加の停止後に、転送ゲート３５（図３を参照、図５（ｂ）では「Ｔｒａｎｓｆｅｒ Ｇａｔｅ」で表記）に信号ＴＸ１を印加することで、電荷注入拡散層３６に信号電荷を送り込む。信号ＴＸ１を印加した状態で、ロウセレクタ２３（図３を参照、図５（ｃ）では「Ｒｏｗ Ｓｅｌｅｃｔ」で表記）のゲートに信号ＲＳ１を印加することで、読み出しアンプ２２に接続された信号ＲＳ１に関するロウセレクタ２３のみを選択して、電荷注入拡散層３６から電位変化を取り出して読み出しアンプ２２を駆動させる。
信号ＲＸ１，ＴＸ１，ＲＳ１に関する読み出しアンプ２２とは別に、リセットゲート２１（図３を参照、図５（ａ）では「Ｒｅｓｅｔ Ｇａｔｅ」で表記）のゲートへの信号ＲＸ１の印加後に、図５（ａ）の信号ＲＸ１，ＲＸ２，ＲＸ３，ＲＸ４の印加の相互の時間遅れ分だけ時間を遅らして、リセットゲート２１のゲートに信号ＲＸ２を印加することで、信号ＲＸ２に関するリセットゲート２１のみを選択して、電荷注入拡散層３６（図３を参照）の電位をリセットする。信号ＴＸ２やＲＳ２については、信号ＴＸ１やＲＳ１と同様であるので、その説明を省略する。
信号ＲＸ２，ＴＸ２，ＲＳ２に関する読み出しアンプ２２とは別に、リセットゲート２１（図３を参照、図５（ａ）では「Ｒｅｓｅｔ Ｇａｔｅ」で表記）のゲートへの信号ＲＸ２の印加後に、図５（ａ）の信号ＲＸ１，ＲＸ２，ＲＸ３，ＲＸ４の印加の相互の時間遅れ分だけ時間を遅らして、リセットゲート２１のゲートに信号ＲＸ３を印加することで、信号ＲＸ３に関するリセットゲート２１のみを選択して、電荷注入拡散層３６（図３を参照）の電位をリセットする。信号ＴＸ３やＲＳ３についても、信号ＴＸ１やＲＳ１と同様であるので、その説明を省略する。また、その後の信号ＲＸ４，ＴＸ４，ＲＳ４に関する読み出しアンプ２２についても、信号ＲＸ１，ＴＸ１，ＲＳ１に関する読み出しアンプ２２と同様であるので、その説明を省略する。
上述したように、蓄積用ＣＣＤ１２に蓄積された信号電荷には蓄積時間に比例して暗信号ノイズが加算されていくが、図９に示すように、信号蓄積・滞在時間が、例えば、Ｓｉ−ＳｉＯ２界面の界面準位が電子によって満たされる時間より短いならば、所定の信号蓄積・滞在時間に達するまでは暗信号ノイズが発生しない。したがって、『読み出し』時に蓄積用ＣＣＤ１２に信号電荷が滞留する時間をある程度より短くすることが望ましい。このためには図７のような従来構造（読み出しアンプ５６が１個のみの構造）においては蓄積ＣＣＤに蓄積されている信号電荷の全てを速やかにセンサ外部に読み出すために１つしかない読み出しアンプ２２を高い周波数で高速駆動する。しかし、このようにサンプリング周期を小さくする（すなわち読み出し周波数を上げる）と、上述したように、今度は逆に読み出しアンプ２２において付加される読み出しノイズが増える。
そこで、上述したＣＣＤ１およびそれを備えた撮像装置によれば、各々の垂直転送用ＣＣＤ１３にそれぞれ接続された読み出しアンプ２２を垂直転送用ＣＣＤ１３の数と同数（本実施例では４つ）に備え、電源部９ａおよびタイミングジェネレータ９ｂは、各読み出しアンプ２２を順次に駆動させる。すると、蓄積用ＣＣＤ１２・垂直転送用ＣＣＤ１３の転送周波数と信号最終出力端からセンサ外部へ出力される信号の周波数は従来と同じままであるが、垂直転送用ＣＣＤ１３と同数で、それぞれ接続された読み出しアンプ２２では、垂直転送用ＣＣＤ１３の数倍（本実施例では４倍）だけ従来よりもサンプリング周期を長くする（垂直転送用ＣＣＤ１３の数分の一（本実施例では四分の一）だけ従来よりも読み出し周波数を低くする）（図５（ａ）〜図５（ｂ）では１ＭＨｚ、サンプリング周期１０００ｎｓ）ことができるので、出力信号に付加されるアンプの読み出しノイズだけが低減する。すなわち、蓄積用ＣＣＤ１２・垂直転送用ＣＣＤ１３において暗信号が発生しない程度の時間間隔で、速やかに全ての信号電荷を外部へ読み出しているにも関わらず、各々の読み出しアンプ２２についてみれば極めて低速で動作しているので、出力信号へ付加される読み出しノイズはほとんどないという理想的な状況が生じる。したがって、電荷の転送速度や最終出力端からの信号の出力周波数を遅くすることなく各々の読み出しアンプ２２のサンプリング周波数だけを遅くすることによって、アンプの読み出しノイズのみを低減させることができる。その結果、信号蓄積・滞留時に信号に加算される暗信号ノイズおよび読み出し時に信号に加算されるアンプの読み出しノイズの両方を低減させることができる。
この発明は、上記実施形態に限られることはなく、下記のように変形実施することができる。
（１）上述した実施例では、撮影速度が１００，０００フレーム／秒以上の高速撮像に適しているが、撮影速度が１００，０００フレーム／秒未満の通常の撮像に適用してもよい。
（２）上述した実施例では、光電変換手段としてフォトダイオードを例に採って説明したが、フォトゲートを替わりに用いてもよい。
（３）上述した実施例では、斜行ＣＣＤによる『画素周辺記録型撮像素子』を例に採って説明したが、ライン状の蓄積用ＣＣＤを垂直方向に延在するように構成した撮像素子、またはマトリクス状の蓄積用ＣＣＤで構成した蓄積素子にもこの発明は適用することができる。
（４）上述した実施例では、図４に示すように、フォトダイオード１１、読み出しゲート１４、蓄積用ＣＣＤ１２および垂直転送用ＣＣＤ１３（いずれも図２を参照）をＣＣＤ基盤３０上に配設するとともに、読み出しアンプ２２を含んだ読み出し部２０（図３を参照）をＲＯＩＣ基盤４０上に配設し、ＣＣＤ基盤３０とＲＯＩＣ基盤４０とを電気的に接続したが、図４に示す構造に限定されない。例えば、図６に示すように、ＣＣＤ基盤３０、それとは別のＲＯＩＣ基盤４０およびそれら基盤３０，４０とはさらなる別のＰＤ(Photo Diode)基盤６０を備え、蓄積用ＣＣＤ１２および垂直転送用ＣＣＤ１３（いずれも図２を参照）をＣＣＤ基盤３０上に配設するとともに、読み出しアンプ２２を含んだ読み出し部２０（図３を参照）をＲＯＩＣ基盤４０上に配設し、フォトダイオード１１をＰＤ基盤６０上に配設し、ＰＤ基盤６０とＣＣＤ基盤３０とを電気的に接続するとともに、ＣＣＤ基盤３０とＲＯＩＣ基盤４０とを電気的に接続してもよい。この変形例（４）の場合には、フォトダイオード１１をＰＤ基盤６０上に配設しているので、蓄積用ＣＣＤ１２および垂直転送用ＣＣＤ１３に占有されることなくフォトダイオード１１の面積を大きくすることができて、開口率を向上させることができる。ＰＤ基盤６０は、この発明における第３基盤に相当する。

Claims (8)

  1. 入射光を電荷に変換することでその光の強度に応じた信号電荷を発生させる複数の光電変換手段と、その光電変換手段から発生した信号電荷を蓄積して記憶する複数の電荷蓄積手段と、これら複数の電荷蓄積手段の信号電荷を読み出して転送する電荷転送手段とを備えることで、前記光電変換手段によって信号電荷を発生させて、その信号電荷を前記電荷蓄積手段からそれに隣接する電荷蓄積手段に順次に蓄積しながら転送して撮像を行うように構成された撮像素子であって、各々の前記電荷転送手段にそれぞれ接続された読み出しアンプを電荷転送手段の数と同数に備え、各読み出しアンプを順次に駆動させるように構成することを特徴とする撮像素子。
  2. 請求項１に記載の撮像素子において、前記撮像素子を第１基盤およびそれとは別の第２基盤上に配設するように構成し、前記光電変換手段、前記電荷蓄積手段および前記電荷転送手段を前記第１基盤上に配設するとともに、前記読み出しアンプを前記第２基盤上に配設し、第１基盤と第２基盤とを電気的に接続することを特徴とする撮像素子。
  3. 請求項２に記載の撮像素子において、前記第１基盤をＣＣＤプロセスで製造された基盤とし、前記第２基盤をＣＭＯＳプロセスで製造された基盤とすることを特徴とする撮像素子。
  4. 請求項３に記載の撮像素子において、ＣＣＤプロセスで製造された前記第１基盤とＣＭＯＳプロセスで製造された前記第２基盤とをインジウムバンプを用いて電気的に接続することを特徴とする撮像素子。
  5. 請求項４に記載の撮像素子において、前記電荷転送手段の最下端にある転送ゲートに隣接して電荷注入拡散層を形成し、ＣＣＤプロセスで製造された前記第１基盤の前記電荷注入拡散層と、ＣＭＯＳプロセスで製造された前記第２基盤の前記読み出しアンプとが電気的に接続されるように、第１基盤上に第２基盤を積層して、前記インジウムバンプによって各基盤を互いに電気的に接続する。
  6. 請求項１に記載の撮像素子において、前記撮像素子を、第１基盤、それとは別の第２基盤およびそれら基盤とはさらなる別の第３基盤上に配設するように構成し、前記電荷蓄積手段および前記電荷転送手段を前記第１基盤上に配設するとともに、前記読み出しアンプを前記第２基盤上に配設し、前記光電変換手段を前記第３基盤上に配設し、第３基盤と第１基盤とを電気的に接続するとともに、第１基盤と第２基盤とを電気的に接続することを特徴とする撮像素子。
  7. 請求項６に記載の撮像素子において、前記光電変換手段はフォトダイオードであって、前記第１基盤をＣＣＤプロセスで製造された基盤とし、前記第２基盤をＣＭＯＳプロセスで製造された基盤とし、さらに前記第３基盤を前記フォトダイオードを配設した基盤とすることを特徴とする撮像素子。
  8. 入射光を電荷に変換することでその光の強度に応じた信号電荷を発生させる複数の光電変換手段と、その光電変換手段から発生した信号電荷を蓄積して記憶する複数の電荷蓄積手段と、これら複数の電荷蓄積手段の信号電荷を読み出して転送する電荷転送手段とを備えることで、前記光電変換手段によって信号電荷を発生させて、その信号電荷を前記電荷蓄積手段からそれに隣接する電荷蓄積手段に順次に蓄積しながら転送して撮像を行うように構成された撮像素子と、その撮像素子の駆動を制御する撮像素子制御手段とを備えた撮像装置であって、前記撮像素子は、各々の前記電荷転送手段にそれぞれ接続された読み出しアンプを電荷転送手段の数と同数に備え、前記撮像素子制御手段は、各読み出しアンプを順次に駆動させるように制御することを特徴とする撮像装置。
JP2009515129A 2007-05-21 2008-04-30 撮像素子およびそれを備えた撮像装置 Pending JPWO2008142968A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007134214 2007-05-21
JP2007134214 2007-05-21
PCT/JP2008/058264 WO2008142968A1 (ja) 2007-05-21 2008-04-30 撮像素子およびそれを備えた撮像装置

Publications (1)

Publication Number Publication Date
JPWO2008142968A1 true JPWO2008142968A1 (ja) 2010-08-05

Family

ID=40031684

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009515129A Pending JPWO2008142968A1 (ja) 2007-05-21 2008-04-30 撮像素子およびそれを備えた撮像装置

Country Status (2)

Country Link
JP (1) JPWO2008142968A1 (ja)
WO (1) WO2008142968A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5917883B2 (ja) 2011-11-02 2016-05-18 浜松ホトニクス株式会社 固体撮像装置
JP5941659B2 (ja) 2011-11-02 2016-06-29 浜松ホトニクス株式会社 固体撮像装置
GB201516701D0 (en) 2015-09-21 2015-11-04 Innovation & Business Dev Solutions Ltd Time of flight distance sensor

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000165750A (ja) * 1998-09-22 2000-06-16 Koji Eto 高速撮像素子
JP2002135656A (ja) * 2000-10-24 2002-05-10 Canon Inc 固体撮像装置及び撮像システム

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0485961A (ja) * 1990-07-30 1992-03-18 Mitsubishi Electric Corp 光検知装置
JP4167443B2 (ja) * 2002-01-30 2008-10-15 日本放送協会 固体撮像素子

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000165750A (ja) * 1998-09-22 2000-06-16 Koji Eto 高速撮像素子
JP2002135656A (ja) * 2000-10-24 2002-05-10 Canon Inc 固体撮像装置及び撮像システム

Also Published As

Publication number Publication date
WO2008142968A1 (ja) 2008-11-27

Similar Documents

Publication Publication Date Title
US11350044B2 (en) Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
TWI539814B (zh) 電子設備及其驅動方法
TWI667922B (zh) Solid-state imaging device, method of manufacturing solid-state imaging device, and electronic device
JP3728260B2 (ja) 光電変換装置及び撮像装置
KR102542664B1 (ko) 고체 촬상 장치 및 그 구동 방법, 및 전자 기기
US10368019B2 (en) Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
US8289425B2 (en) Solid-state image pickup device with an improved output amplifier circuitry
JP4821921B2 (ja) 固体撮像装置および電子機器
JP4691930B2 (ja) 物理情報取得方法および物理情報取得装置、並びに物理量分布検知の半導体装置、プログラム、および撮像モジュール
JP6144426B2 (ja) 固体撮像装置、固体撮像装置の製造方法、および電子機器
WO2015166900A1 (ja) 固体撮像装置および撮像装置
TW201030951A (en) Solid state image sensor, method for driving a solid state image sensor, imaging apparatus, and electronic device
US20180295303A1 (en) Imaging element
WO2018105334A1 (ja) 固体撮像素子及び電子機器
TW202205652A (zh) 固體攝像裝置、固體攝像裝置的製造方法、以及電子機器
WO2018012068A1 (ja) 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器
JP2011151797A (ja) 撮像素子、半導体装置、及び撮像方法、撮像装置
JP2006108497A (ja) 固体撮像装置
JPWO2008142968A1 (ja) 撮像素子およびそれを備えた撮像装置
KR102060194B1 (ko) 이미지 센싱 장치 및 이의 동작 방법
JP4241692B2 (ja) 光電変換装置用の走査回路
JP4537271B2 (ja) 撮像装置及び撮像システム
WO2023027017A1 (ja) 撮像素子および撮像装置
JP2023031837A (ja) 撮像素子および撮像装置
JP2013187872A (ja) 撮像装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110531

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111011