JPWO2008015989A1 - プリント配線基板 - Google Patents

プリント配線基板 Download PDF

Info

Publication number
JPWO2008015989A1
JPWO2008015989A1 JP2008527734A JP2008527734A JPWO2008015989A1 JP WO2008015989 A1 JPWO2008015989 A1 JP WO2008015989A1 JP 2008527734 A JP2008527734 A JP 2008527734A JP 2008527734 A JP2008527734 A JP 2008527734A JP WO2008015989 A1 JPWO2008015989 A1 JP WO2008015989A1
Authority
JP
Japan
Prior art keywords
hole
copper foil
wiring board
printed wiring
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008527734A
Other languages
English (en)
Other versions
JP5369685B2 (ja
Inventor
石田 尚志
尚志 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2008527734A priority Critical patent/JP5369685B2/ja
Publication of JPWO2008015989A1 publication Critical patent/JPWO2008015989A1/ja
Application granted granted Critical
Publication of JP5369685B2 publication Critical patent/JP5369685B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3494Heating methods for reflowing of solder
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0201Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • H05K1/116Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3447Lead-in-hole components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/114Pad being close to via, but not surrounding the via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06Thermal details
    • H05K2201/062Means for thermal insulation, e.g. for protection of parts
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09681Mesh conductors, e.g. as a ground plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969Apertured conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10734Ball grid array [BGA]; Bump grid array
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

半田付けの際に、スルーホール(6b)から伝わった熱は、非銅箔領域間のメッシュ状の銅箔領域を迂回しながら、遅滞させられて伝導して、サーマルランド(13b)の周囲のベタパターン領域へ伝えられる。信号配線(8e,8f)及び信号配線(8g,8)は、それぞれ所定の離隔を保って、非銅箔領域(15b,16b)の配列方向に沿って形成されていると共に、銅箔領域に重なるように配置され、対向するグランド層(11)によって、電流のリターン経路が確保される。

Description

本発明は、プリント配線基板及び該プリント配線基板を備えた電子機器に関し、例えば、ベタパターンのスルーホールの周りに、熱放散を抑制するためのサーマルランドが形成されたプリント配線基板及び該プリント配線基板を備えた電子機器に関する。
コンピュータ装置や通信装置等の電子機器は、一般にプリント配線基板が実装されて構成され、このプリント配線基板には、スルーホール実装部品等の部品が搭載される。スルーホール実装部品は、プリント配線基板に設けられたスルーホールに、半田付け用のリードが挿入され、この状態で半田付けすることで、プリント配線板内部の所定の導電層に接続される。
ところで、近年の電子機器の高機能化に伴って、電子機器に実装されて使用されるプリント配線基板の多層化が進んでいる。
一般に、多層プリント配線板101は、図1に示すように、内層としての信号層102、電源層103、及びグランド層104と、表面層105とを含む複数層からなる多層構造である。ここでは、一例として、4層の信号層102、1層の電源層103、3層のグランド層104、2層の表面層105からなる10層構造の多層プリント配線板が示されている。
例えば、スルーホール106a,106bは、複数層を貫通すると共に、それぞれ、電源層103、グランド層104に接続するように形成されている。スルーホール106a,106bには、スルーホール実装部品107のリード108a,108bが挿入されている。スルーホール106a,106bは、スルーホール実装部品107の端子を対応する導電層としての電源層103、グランド層104に接続し、スルーホール実装部品107を半田付けにより取り付けるために用いられる。
すなわち、リード108aは電源接続用のコンタクトとして用いられ、リード108bはグランド接続用のコンタクトとして用いられる。なお、図1中の符号109は、半田を示す。
半田付けの際には、スルーホール実装部品107のリード108a,108bをスルーホール106a,106bに挿入した後、フロー装置を用いた一括半田付け(ディップソルダリング)や、半田鏝を用いた半田付けが行われる。
半田付けの仕上り状態は、スルーホール実装部品107の接続箇所の接続信頼性に影響を与え、このスルーホール実装部品107を含む多層プリント配線板101が実装された電子機器全体の信頼性に影響を及ぼす。
半田付けの仕上がりを悪化させる原因の1つに、半田付け時の温度上昇が不十分であることによって、スルーホール106a,106bの端部まで半田が十分に上がらない半田上がり性の悪化がある。これによって、スルーホール106a,106b内部全体に亘って、高品質の半田付けができないと、接続強度不足となり、接続信頼性に悪影響を及ぼす。
このため、スルーホール106a,106b内部において良好な半田付けを行うためには、半田の溶融温度に対して半田付けによる接続部位の温度を十分に上昇させる必要がある。
例えば、スルーホール106a,106bの下端部で加熱されると、熱は、スルーホール106a,106b内部を経由して、各導電層(信号層102、電源層103、グランド層104)へ伝達される。
特に、電源層103、グランド層104には、基本的にこの層全面に亘って銅箔からなるベタパターンが形成され、電源層103、グランド層104に接続されるスルーホール106a,106bからは熱が拡散してしまう。そして電源層103、グランド層104は熱容量が大きいため、半田付けの際に、スルーホール106a,106bの温度が上昇し難くなる。このため、溶融した半田が、スルーホール106a,106bの端部まで十分に上がらず、接続不良を生じる。
さらに、上述したように、近年、多層プリント配線板101に実装される部品数が増加し、部品を接続する配線数も増加してきている。これに伴って、多層プリント配線板101の層数及び厚さも増してきており、多層化が多層プリント配線板101の熱容量の増加をもたらしている。
特に、大型コンピュータ装置等における多層プリント配線板の層数は数十層となる。層数の増加に伴って、熱の伝導経路が増加し、スルーホール106a,106b近傍の温度を上昇させることが困難となってきている。
このため、図2及び図3に示すように、電源層103、グランド層104の複数の内層のベタパターンのスルーホール106a,106bの周りに、熱放散を抑制するためのサーマルランド111a、111bが形成されている(例えば、特開平09−008443号公報、特開2005−012088号公報等参照)。
グランド層104に形成されたサーマルランド111bは、図2に示すように、最内周領域112bと、周縁部領域114bとを有している。最内周領域112bは、スルーホール106bの周りの略円環状に形成されている。周縁部領域114bは、最内周領域112bの周縁部に形成されている。周縁部領域114bは、スルーホール106bから遠ざかる向きに(スルーホール106bの中心を基準点とした動径方向に沿って)、熱伝導経路を限定するためのスポーク113bを有する。
周縁部領域114bには、最内周領域112bから4方向に放射状に等角度間隔で(90°間隔で)熱伝導経路としてのスポーク113bが形成され、スポーク113bを残して円弧上に銅箔がエッチングされた非銅箔領域115bが形成されている。
これによって、最内周領域112bからは、スポーク113bを経由することによって、同図中矢印で示すように、熱伝導経路が4方向に限定されてサーマルランド111bの周囲のベタパターン領域へ向けて熱が伝導することとなる。この構成は、スルーホール106bの熱容量を低減させ、スルーホール106b内部の温度を半田付けのために十分な温度まで上昇させることができる。
また、グランド層104の直上及び直下に形成された信号層102には、所定の幅の信号配線102e,102f、信号配線102g,102h,102i(図2中、その経路を破線によって示す。)が形成されている。
ここで、信号配線102e,102f、信号配線102g,102h,102iは、それぞれ、信号層102に形成されている。また、信号配線102e,102hは、非銅箔領域115bを迂回して配線されている。信号配線102f,102gは、非銅箔領域115bを通過して配線されている。
電源層103に形成されたサーマルランド111aは、図3に示すように、スルーホール106aの周りの略円環状の最内周領域112aと、周縁部領域114aとを有している。周縁部領域114aは、最内周領域112aの周縁部に、スルーホール106aから遠ざかる向きに(スルーホール106aの中心を基準点とした動径方向に沿って)、熱伝導経路を限定するためのスポーク113aを有する。
周縁部領域114aには、最内周領域112aから4方向に放射状に等角度間隔で(90°間隔で)熱伝導経路としてのスポーク113aが形成され、スポーク113aを残して円弧上に銅箔がエッチングされた非銅箔領域115aが形成されている。
これによって、最内周領域112aからは、スポーク113aを経由することによって、同図中矢印で示すように、熱伝導経路が4方向に限定され、サーマルランド111aの周囲のベタパターン領域へ向けて熱が伝導することとなる。この構成は、スルーホール106aの熱容量を低減させ、スルーホール106a内部の温度を半田付けのために十分な温度まで上昇させることができる。すなわち、スルーホール106aが温まり易くなる。
また、電源層103の直上及び直下に形成された信号層102には、所定の幅の信号配線102a,102b、信号配線102c,102d(図3中、その経路を破線によって示す。)が形成されている。
ここで、一対の信号配線102a、102b、一対の信号配線102c、102dは、それぞれ、信号層102に形成されている。また、信号配線102bは、非熱伝導領域115aを迂回して配線されている。信号配線102cは、非銅箔領域115aを通過して配線されている。なお、一対の信号配線102a,102bと、一対の信号配線102c,102dとは、差動信号伝送路を形成している。
解決しようとする第1の問題点は、上記関連する技術では、半田付け時の温度上昇が依然として不十分であり、半田付けの仕上がり状態が悪化し、接続信頼性が低下するという点である。
すなわち、電子機器の益々の高機能化に伴い、関連するサーマルランドの技術では多層プリント配線板のさらなる高多層化に対応できず、熱の伝導経路が増加することとなり、スルーホール近傍の温度を上昇させることが困難である。
また、多層プリント配線板の厚さが厚くなることによって、スルーホールの長さが長くなり、スルーホール内部への半田付けがさらに困難になってきている。
また、鉛フリー半田の使用義務化によって、鉛フリー半田(例えば、すず−銀−銅系無鉛半田)を用いた場合には、溶融温度が数十度高くなるという問題がある。すなわち、関連する共晶半田の融点は183℃であるが、鉛フリー半田の融点は、その組成によるが、一般に210〜220℃近傍となる。
したがって、鉛フリー半田を用いて半田付けを行う場合には、半田付け箇所の温度を240〜260℃程度まで加熱する必要があり、さらに半田上がり性が悪化し、良好な半田付けを行うことが難しくなってきている。
また、第2の問題点は、上記関連する技術では、サーマルランドのスポークを電流が流れることとなるので、この幅の狭い箇所が高抵抗となり、電流容量の低下を招くという点である。
すなわち、関連するサーマルランドでは、スルーホールの熱容量を減少させるために、非銅箔領域(ベタ領域でない領域)をある程度大きく形成する必要があった。しかしながら、実装部品をリードを介してプリント基板に取り付けた後、使用した際に、局部的に幅が狭く高抵抗なスポークを電流が流れて発熱してしまう。このことが電流容量を減少させてしまうこととなり、また、プリント基板を焼損する場合もある。
また、第3の問題点は、上記関連する技術では、ベタパターンが形成された電源層やグランド層に、絶縁層を介して対向する信号層のうち、スルーホール近傍に形成された信号配線において、信号伝送特性が悪化すると共に、信号配線密度が低下するという点である。
例えば、図2に示すように、関連するサーマルランド111bでは、スルーホール106bの周りに環状に非銅箔領域115bが形成されている。直線状に形成された信号配線102f,102gは、例えば、対向するベタ層としてのグランド層104のうち、非銅箔領域115bを通過する箇所がある。この箇所では、信号配線102f,102gは、対向するグランド層104を失ってしまうため、信号伝送を乱す原因となってしまっていた。
特に、例えば、図3に示すように、一対の信号配線102c、102dによって差動信号伝送路を形成する場合に、例えば、一方の信号配線102cのみが非銅箔領域115aを通過することとなる。これにより、ペア配線間の電気的特性に差を生じ、信号伝送特性が悪化する原因となっていた。
また、例えば、図2に示すように、非銅箔領域115bを避けて、信号配線102hを、銅箔領域(ベタ領域)に対向するように配置させると、隣接する信号配線102iとの間のクリアランスが小さくなり、クロストークノイズ発生の原因となってしまっていた。また、十分なクリアランスを確保しようとすると、信号配線の配線密度が小さくなってしまっていた。
また、例えば、図3に示すように、差動信号伝送路を形成する一対の信号配線102a,102bの場合、非銅箔領域115aを避けて銅箔領域(ベタ領域)に対向するようにして信号配線102bを配置させると、信号配線102a,102bで、配線長に差が生じてしまい、ノイズ発生の原因となってしまっていた。
また、第4の問題点は、上記関連する技術では、スルーホール近傍の導電層の平坦性が悪化するという点である。
すなわち、関連するサーマルランドでは、スルーホールの周りに環状に比較的大面積の非銅箔領域が配置されている。この非銅箔領域においては、絶縁層を介した直下及び直上の導電層(メタル層)としての信号層や電源層、あるいはグランド層が撓んでしまう。このため、プリント基板の導電層の平坦性が悪化し、プリント基板の特性にばらつきが発生していた。
本発明は、上述の事情に鑑みてなされたもので、プリント基板の高多層化及び半田の鉛フリー化に対応し、熱の拡散を抑制して良好な半田付けの仕上がり状態を維持し、高い接続信頼性を確保することができるプリント配線基板及び該プリント配線基板を備えた電子機器を提供することを第1の目的としている。
また、本発明は、ベタパターンにおいて電流経路を確保し、十分な電流容量を得ることができるプリント配線基板及び該プリント配線基板を備えた電子機器を提供することを第2の目的としている。
また、本発明は、信号配線の信号伝送特性を良好に保ち、かつ、信号配線密度を向上させることができるプリント配線基板及び該プリント配線基板を備えた電子機器を提供することを第3の目的としている。
また、本発明は、スルーホール近傍の導電層の平坦性を維持することができるプリント配線基板及び該プリント配線基板を備えた電子機器を提供することを第4の目的としている。
課題を解決するために、本発明のプリント配線基板は、電気部品を搭載し、絶縁層と導電層とが交互に積層され、かつ、導電層の所定の部位に形成された熱容量が大きいべた領域を備え、スルーホールによって貫通されるべた領域の当該スルーホールの周辺に、メッシュ状又はマトリックス状の分散模様に非導体部分が配置されて形成されたサーマルランドを備えている。
また、本発明のプリント配線基板は、非導体部分の配列方向に沿って絶縁層を介して隣接する信号配線が、非導体部分に重ならないように形成されているものであってもよい。
また、本発明のプリント配線基板のべた領域は、電源線又はグランド線であってもよい。
また、本発明のプリント配線基板のサーマルランドは、絶縁層を介して少なくとも一方の側に信号配線が形成されているべた領域のスルーホールの周りに設けられ、信号配線は、同一平面上の互いに交差する第1の方向又は/及び第2の方向に沿って形成されていると共に、少なくとも一部の非導体部分は、第1の方向又は/及び第2の方向に沿って配列されているものであってもよい。
また、本発明のプリント配線基板は、所定のサイズの非導体部分が略角環状に配置されてなる非導体領域群が、スルーホールの周りに多重に設けられ、スルーホールの中心から離れる方向に沿って、非導体領域群を構成する非導体部分のサイズが互いに異なるように設定されていることを特徴としている。
また、本発明のプリント配線基板は、離れる方向に沿って、非導体領域群を構成する非導体部分のサイズが、小さくなるように設定されているものであってもよい。
また、本発明のプリント配線基板は、非導体部分の配列方向に沿って、絶縁層を介して隣接し、差動信号伝送路を構成し対をなす信号配線が、共に、非導体部分に重なるように、又は非導体部分の近傍の導体部分に重なるように形成され、かつ、配線経路に沿って、非導体部分又は導体部分を略同一区間で通過するように形成されているものであってもよい。
また、本発明のプリント配線基板のサーマルランドは、電気部品に設けられたリード端子と導電層とを、リード端子がスルーホールに挿通された状態で、スルーホールの部位にて半田付けする際に、熱放散を抑制するために形成されているものであってもよい。
また、本発明のプリント配線基板は、スルーホールを介して、表面実装部品としての電気部品に設けられた接続端子と導電層とが接続されるものであってもよい。
また、本発明の電子機器は、本発明のプリント配線基板を備えている。
本発明によれば、サーマルランドは、べた領域が形成された導電層のスルーホールの周辺に、メッシュ状又はマトリックス状の分散模様に非導体部分が配置されて形成されている。このため、スルーホールの熱容量を低減させ、スルーホールから拡散する熱を抑制することができる。その結果、本発明によれば、プリント配線基板の高多層化及び半田の鉛フリー化に対応して良好な半田付けの仕上がり状態を維持し、高い接続信頼性を確保することができる。
また、サーマルランドにおいては、導体を除去して形成された複数の非導体部分が配置され、非導体部分間の導体領域が電流経路として機能するので、電流経路を確保し、十分な電流容量を得ることができる。
また、信号配線が、非導体部分の配列方向に沿って、非導体部分の近傍の導体部分に重なるように形成されることによって、例えば、信号配線の信号伝送特性を良好に保ち、かつ、信号配線密度を向上させることができる。
また、複数の非導体部分が、メッシュ状又はマトリックス状に配置されることによって、スルーホール近傍の導電層の平坦性を維持することができる。
関連する技術を説明するための説明図であって、関連する多層プリント配線板の構成を示す断面図である。 関連する技術を説明するための説明図であって、関連する多層プリント配線板のグランド層に形成されたサーマルランドの構成を示す断面図である。 関連する技術を説明するための説明図であって、同多層プリント配線板の電源層に形成されたサーマルランドの構成を示す断面図である。 この発明の第1の実施形態である多層プリント配線板のグランド層に形成されたサーマルランドの構成を示す断面図である。 同多層プリント配線板の電源層に形成されたサーマルランドの構成を示す断面図である。 同多層プリント配線板の構成を示す断面図である。 この発明の第2の実施形態である多層プリント配線基板の構成を示す断面図である。 この発明の第3の実施形態である多層プリント配線基板の構成を示す断面図である。
サーマルランドは、べた領域が形成された導電層のスルーホールの周辺に、メッシュ状又はマトリックス状の分散模様に非導体部分が配置されて形成されている。この構成により、スルーホールの熱容量を低減させ、スルーホールから拡散する熱を抑制し、プリント配線基板の高多層化及び半田の鉛フリー化に対応して良好な半田付けの仕上がり状態を維持し、高い接続信頼性を確保するという第1の目的を実現した。
また、サーマルランドにおいては、導体を除去して形成された複数の非導体部分が配置され、非導体部分間の導体領域が電流経路として機能することによって、電流経路を確保し、十分な電流容量を得るという第2の目的を実現した。
また、信号配線が、非導体部分の配列方向に沿って、非導体部分の近傍の導体部分に重なるように形成されることによって、例えば、信号配線の信号伝送特性を良好に保ち、かつ、信号配線密度を向上させるという第3の目的を実現した。
また、複数の非導体部分が、メッシュ状又はマトリックス状に配置されることによって、スルーホール近傍の導電層の平坦性を維持するという第4の目的を実現した。
(実施形態1)
図4は、この発明の第1の実施形態である多層プリント配線板のグランド層に形成されたサーマルランドの構成を示す断面図である。図5は、同多層プリント配線板の電源層に形成されたサーマルランドの構成を示す断面図である。図6は、同多層プリント配線板の構成を示す断面図である。
この例の多層プリント配線板1は、コンピュータや通信装置等の電子機器に実装され、図6に示すように、複数の導電層2と絶縁層3とが交互に積層されてなる多層構造を有する。また、多層プリント配線板1は複数のスルーホール6a,6b,…を有している。複数のスルーホール6a,6b,…は、表面から裏面へ至るまで複数の導電層2及び絶縁層3を貫通し、電子部品又は電気部品としてのスルーホール実装部品(リード付き挿入部品)4の半田付け用のリード5a,5b,…が挿入される。
スルーホール6a,6b,…には、スルーホール実装部品4の半田付け用のリード5a,5b,…が挿入される。そして、スルーホール6a,6b,…は、リード5a,5b,…が挿入された状態で半田7が充填される。スルーホール実装部品4の端子は対応する導電層2に接続されてスルーホール実装部品4が取り付けられる。
例えば、スルーホール実装部品4のリード5a,5bは、それぞれ、電源接続用のコンタクト、グランド接続用のコンタクトとして用いられ、スルーホール6a,6bを介して、電源層9、グランド層11に接続される。なお、スルーホール6a,6b,…の内壁面には、金属めっきが施されている。
各導電層2は、信号層8、電源層9、グランド層11又は表面層12からなる。ここでは、4層の信号層8、1層の電源層9、3層のグランド層11、2層の表面層12からなる10層構造の多層プリント配線板の例が示されている。
特に、電源層9、グランド層11は、スルーホール6a,6bと、スルーホール6a,6bの周りの後述する非銅箔領域を除いて全面に導電性領域が形成されたベタパターンとされている。また、図4及び図5に示すように、電源層9、グランド層11においては、スルーホール6a,6bの縁部に、半田付けの際の熱拡散を抑制するためのサーマルランド13a,13bが形成されている。
また、この例では、各信号層8においては、x軸方向又は/及びy軸方向に沿って、それぞれ所定の幅の信号配線が形成されている。
グランド層11に形成されたサーマルランド13bは、図4に示すように、円形状のスルーホール6bの周りに、正方形状の非銅箔領域15b,15b,…が、x軸方向及びy軸方向に沿って、所定の間隔でメッシュ状(格子状に)スルーホール6bを囲むように配置されている。さらに、サーマルランド13bには、非銅箔領域15b,15b,…を二重に囲むように、正方形状の非銅箔領域16b,16b,…が、x軸方向及びy軸方向に沿って、所定の間隔でメッシュ状(格子状に)配置されて概略構成されている。
すなわち、サーマルランド13bには、角環状に各非銅箔領域15b(16b)が配列されることで形成された非銅箔領域群17b,18b,19bが、スルーホール6bを3重に囲むように配置されている。
すなわち、サーマルランド13bは、角環状に各非銅箔領域15b(16b)が配列されることで形成された非銅箔領域群17b,18b,19bを有する。そして、これら非銅箔領域群17b,18b,19bは、スルーホール6bを3重に囲むように配置されている。
この例では、スルーホール6bの縁部に接触するように、比較的大面積(例えば、1辺の長さがスルーホール6bの直径の略1/2)の4つの非銅箔領域15bが、x軸方向及びy軸方向に沿って4方に配置されている。そして、対角方向に沿ってスルーホール6bと所定の距離だけ離れた位置に4つの非銅箔領域15bが配置されて非銅箔領域群17bが形成されている。すなわち、8つの非銅箔領域15bがスルーホール6bの周りに角環状に配置されている。
また、角環状に配置された8つの非銅箔領域15bからなる非銅箔領域群17bの周りには、比較的小面積(例えば、1辺の長さがスルーホール6bの直径の略1/3)の16の非銅箔領域16bが角環状に配置されて非銅箔領域群18bが形成されている。さらに、角環状に配置された16の非銅箔領域16bからなる非銅箔領域群18bの周りには、24の非銅箔領域16bが角環状に配置されて非銅箔領域群19bが形成されている。
各非銅箔領域15b,16bは、銅箔がエッチングされることで形成され、熱及び電気の非伝導領域となっている。また、スルーホール6bと対角方向に配置された非銅箔領域15bとの間、非銅箔領域15b,15b間、非銅箔領域15b,16b間、非銅箔領域16b,16b間の領域は、熱及び電気を伝導する銅箔が残された銅箔領域からなっている。
ここで、各非銅箔領域15b,16bの形状及びサイズや、非銅箔領域15b,16bの配置パターン、スルーホール6bの周りの非銅箔領域15b,16bを形成する領域(範囲)、非銅箔領域15b,15b間、非銅箔領域16b,16b間及び非銅箔領域15b,16b間の距離(すなわち、電流経路の幅)等は、例えば、目標とするスルーホール6bの周りの熱容量や、電流容量の許容範囲に応じて設定される。
この例では、絶縁層3を介してグランド層11の直上及び直下に形成された信号層8においては、所定の幅の信号配線8e,8f及び信号配線8g,8h(図4中、その経路を破線によって示す。)が、x軸方向及びy軸方向に沿って、直線状に形成されている。
ここで、信号配線8e,8fは、所定の間隔を保って、x軸方向に沿って同一平面上を互いに平行に形成されている。
信号配線8eは、その中心線が、図中スルーホール6bの下方にx軸方向に沿って配置された非銅箔領域15b、内周側及び外周側の非銅箔領域16bと、これらの下方に配列された内周側及び外周側の非銅箔領域16bとの間の銅箔領域に重なるように(すなわち、信号配線8eが銅箔領域によって覆われるように)配置されている。信号配線8fは、その中心線が、図中スルーホール6bの下方にx軸方向に沿って配置された内周側及び外周側の非銅箔領域16bと、これらの下方に配列された外周側の非銅箔領域16bとの間の銅箔領域に重なるように配置されている。
また、信号配線8g,8hは、所定の離隔を保って、y軸方向に沿って同一平面上を互いに平行に形成されている。
信号配線8gは、その中心線が、図中スルーホール6bの左方にy軸方向に沿って配置された非銅箔領域15b、内周側及び外周側の非銅箔領域16bと、これらの左方に配列された内周側及び外周側の非銅箔領域16bとの間の銅箔領域に重なるように(すなわち、信号配線8gが銅箔領域によって覆われるように)配置されている。信号配線8hは、その中心線が、図中スルーホール6bの左方にy軸方向に沿って配置された内周側及び外周側の非銅箔領域16bと、これらの左方に配列された外周側の非銅箔領域16bとの間の銅箔領域に重なるように配置されている。
電源層9に形成されたサーマルランド13aは、図5に示すように、円形状のスルーホール6aの周りに、正方形状の非銅箔領域15a,15a,…が、x軸方向及びy軸方向に沿って、所定の間隔でメッシュ状(格子状に)スルーホール6aを囲むように配置されている。さらに、サーマルランド13aには、非銅箔領域15a,15a,…を2重に囲むように、正方形状の非銅箔領域16a,16a,…が、x軸方向及びy軸方向に沿って、所定の間隔でメッシュ状(格子状に)配置されて概略構成されている。
すなわち、サーマルランド13aは、角環状に各非銅箔領域15a(16a)が配列されることで形成された非銅箔領域群17a,18a,19aが、スルーホール6aを3重に囲むように配置されている。
この例では、スルーホール6aの縁部に接触するように、比較的大面積(例えば、1辺の長さがスルーホール6aの直径の略1/2)の4つの非銅箔領域15aが、x軸方向及びy軸方向に沿って4方に配置されている。そして、対角方向に沿ってスルーホール6aと所定の離隔を保って4つの非銅箔領域15aが配置されて非銅箔領域群17aが形成されている。すなわち、8つの非銅箔領域15aがスルーホール6aの周りに角環状に配置されている。
また、角環状に配置された8つの非銅箔領域15aからなる非銅箔領域群17aの周りには、比較的小面積(例えば、1辺の長さがスルーホール6aの直径の略1/3)の16個の非銅箔領域16aが角環状に配置されて非銅箔領域群18aが形成されている。さらに、角環状に配置された16の非銅箔領域16aからなる非銅箔領域群18aの周りには、24個の非銅箔領域16aが角環状に配置されて非銅箔領域群19aが形成されている。
各非銅箔領域15a,16aは、銅箔がエッチングされることで形成され、熱及び電気の非伝導領域とされている。また、スルーホール6aと対角方向に配置された非銅箔領域15aとの間、非銅箔領域15a,15a間、非銅箔領域15a,16a間、非銅箔領域16a,16aの領域は、熱及び電気を伝導する銅箔が残された銅箔領域からなっている。
ここで、各非銅箔領域15a,16aの形状及びサイズや、非銅箔領域15a,16aの配置パターン、スルーホール6aの周りの非銅箔領域15a,16aを形成する領域(範囲)、非銅箔領域15a,15a間、非銅箔領域16a,16a間及び非銅箔領域15a,16a間の距離(すなわち、電流経路の幅)等は、例えば、目標とするスルーホール6aの周りの熱容量や、電流容量の許容範囲に応じて設定される。
この例では、絶縁層3を介して電源層9の直上及び直下に形成された信号層8においては、所定の幅の信号配線8a,8b及び信号配線8c,8d(図5中、その経路を破線によって示す。)が、x軸方向及びy軸方向に沿って、直線状に形成されている。
ここで、一対の信号配線8a,8bは、所定の間隔を保って、x軸方向に沿って同一平面上を互いに平行に形成され、差動線路として用いられる。
信号配線8aは、その中心線が、図中スルーホール6aの下方にx軸方向に沿って配置された内周側及び外周側の非銅箔領域16aの中心を通るように配置されている。信号配線8bは、その中心線が、角環状に配置された外周側の非銅箔領域16aのうち、図中スルーホール6aの下方にx軸方向に沿って配置された非銅箔領域16aの中心を通るように配置されている。
また、一対の信号配線8c,8dは、所定の離隔を保って、y軸方向に沿って同一平面上を互いに平行に形成され、差動線路として用いられる。
信号配線8cは、その中心線が、図中スルーホール6aの左方にy軸方向に沿って配置された内周側及び外周側の非銅箔領域16aの中心を通るように配置されている。信号配線8dは、その中心線が、角環状に配置された外周側の非銅箔領域16aのうち、図中スルーホール6aの左方にy軸方向に沿って配置された非銅箔領域16aの中心を通るように配置されている。
次に、図4乃至図6を参照して、上記構成のサーマルランドの機能について説明する。
スルーホール実装部品4を多層プリント配線板1に搭載するための半田付けの際に、例えば半田鏝から半田に与えられた熱は、図6に示すように、スルーホール6a,6b,…を介して各導電層2に伝わる。電源層9(グランド層11)においては、熱は、各スルーホール6a(6b)からそのスルーホール6a(6b)から見て周縁部へ向けて拡散する。
スルーホール6a(6b)に対応するサーマルランド13a(13b)において、図4及び図5に示すように、半田が充填されたスルーホール6a(6b)から伝えられた熱は、スルーホール6a(6b)の縁部に接触した非銅箔領域15a,15a(15b,15b)間の銅箔領域の内側端縁の任意の位置から、角環状に配置された非銅箔領域15a,15a(15b,15b)間の銅箔領域、非銅箔領域15a,16a(15b,16b)間の銅箔領域、非銅箔領域16a,16a(16b,16b)間の銅箔領域を伝導し、メッシュ状の経路を迂回しながら遅滞させられて伝導して、サーマルランド13a(13b)の周囲のベタパターン領域へ伝えられる。本発明は、内周側の銅箔領域が外周側の銅箔領域よりも狭いことにより、半田付け時に、スルーホール6a(6b)近傍の熱放散を抑制することができる。
また、例えば、スルーホール6a(6b)の周りにはメッシュ状の銅箔領域が形成されている。すなわち、スルーホール実装部品4を多層プリント配線板1に取り付けた後、多層プリント配線板1を実装した電子機器として使用した場合、本発明は、電流経路が複雑に分岐されていることとなるので、特定の幅の狭い部位への局部的な電流の集中を回避することができる。
また、信号配線8e,8f及び信号配線8g,8hは、それぞれ所定の間隔を保って、非銅箔領域15b,16bの配列方向(x軸方向又はy軸方向)に沿って、直線状に形成されている。また、信号配線8e,8f及び信号配線8g,8hは、非銅箔領域15b,15b(15b,16b)間の銅箔領域に重なるように(すなわち、信号配線8e,8f及び信号配線8g,8hが銅箔領域によって覆われるように)配置されている。これにより、信号配線8e,8f及び信号配線8g,8hは、対向するグランド層11によって、電流のリターン経路が確保される。
また、それぞれ、差動信号伝送路を形成する信号配線8a,8b及び信号配線8c,8dは、所定の間隔を保って、非銅箔領域15aの配列方向(x軸方向又はy軸方向)に沿って、非銅箔領域15aを通過するように、直線状に形成されている。また、信号配線8a,8b及び信号配線8c,8dは、対向する電源層9の非銅箔領域/銅箔領域のパターン構成が同一であることにより、一対の信号配線間の電気的特性に差が生じることがない。
このように、この例の構成によれば、スルーホール実装部品4を多層プリント配線板1に搭載するための半田付けの際に、スルーホール6a(6b)から伝わった熱は、このまま、放射方向に沿って伝導せずに、非銅箔領域15a,15a(15b,15b)間、非銅箔領域16a,16a(16b,16b)間、非銅箔領域15a,16a(15b,16b)間のメッシュ状の銅箔領域を迂回しながら遅滞させられて伝導して、サーマルランド13a(13b)の周囲のベタパターン領域へ伝えられる。このため、スルーホール6a(6b)の熱容量を低減させ、スルーホール6a(6b)から熱が拡散するのを抑制することができる。
このように、半田付けの際のスルーホール6a(6b)周りの熱容量は、電源層9(グランド層11)のベタパターンに形成されたサーマルランド13a(13b)によって十分に低減される。このため、熱がスルーホール6a(6b)に伝わり易くなり、スルーホール6a(6b)は十分に加熱され、スルーホール6a(6b)内部の温度を半田付けのために十分な温度まで上昇させることができることとなる。その結果、溶融した半田は、スルーホール6a(6b)内にて良好にすい上げられる。
このように本発明は、プリント基板の高多層化及び半田の鉛フリー化に対応し、熱の拡散を抑制して良好な半田付けの仕上がり状態を維持し、高い接続信頼性を確保することができる。
また、スルーホール6a(6b)の周りにはメッシュ状の銅箔領域が形成されている。つまり、本発明は、電流経路が複雑に分岐されていることとなり、特定の幅の狭い部位への局部的な電流の集中を回避させるように電流経路を確保し、全体として十分な電流容量を得ることができると共に、比較的低抵抗である。したがって、本発明は、異常な温度上昇や、電圧ドロップ等の不具合を防止することができる。
また、信号配線8e,8f及び信号配線8g,8hは、それぞれ所定の間隔を保って非銅箔領域15b,16bの配列方向(x軸方向又はy軸方向)に沿って直線状に形成されている。また、信号配線8e,8f及び信号配線8g,8hは、非銅箔領域15b,15b(15b,16b)間の銅箔領域に重なるように(すなわち、信号配線8e,8f及び信号配線8g,8hが銅箔領域によって覆われるように)配置されている。このため、信号配線8e,8f及び信号配線8g,8hは、対向するグランド層11によって、電流のリターン経路が確保され、信号伝送特性を良好に保つことができる。本発明は、非銅箔領域を回避するための迂回経路を形成する必要もないので、隣接する信号配線との間に十分なクリアランスを確保することができると共に信号配線密度を向上させることができる。
また、それぞれ、差動信号伝送路を形成する信号配線8a,8b及び信号配線8c,8dは、所定の間隔を保って、非銅箔領域15aの配列方向(x軸方向又はy軸方向)に沿って、非銅箔領域15aを通過するように、直線状に形成されている。また、信号配線8a,8b及び信号配線8c,8dは、対向する電源層9の非銅箔領域/銅箔領域のパターン構成が同一である。このため、本発明は、一対の信号配線間の電気的特性に差が生じることなく、良好な信号伝送特性を得ることができる。
すなわち、信号配線8a,8bが通過する非銅箔領域15a,15aと、信号配線8c,8dが通過する非銅箔領域15a,15aとは、それぞれ、同一の配列パターン(同一の配列方向及び同一の離隔)であり、かつ、同一の形状及びサイズである。これは、信号配線8aと信号配線8bとは配線条件が同一となり、また、信号配線8cと信号配線8dも配線条件が同一となる、ということである。
また、本発明は、非銅箔領域を回避するための迂回経路を形成する必要がないので、信号配線間にて配線長に差が生じることなく、ノイズを発生させることもない。これにより、スルーホール近傍であっても高密度に信号配線を形成することができる。
このように、本発明は、ベタパターンが形成された電源層やグランド層に絶縁層を介して対向する信号層のうちのスルーホール近傍に形成された信号配線に、非銅箔領域のメッシュ状の配置パターンに合わせるように信号配線パターンが形成されている。このため、本発明は、信号配線の信号伝送特性を良好に保ち、かつ、信号配線密度を向上させることができる。
また、本発明は、関連する技術に比較して小面積の非銅箔領域15a,16a(15b,16b)が、x軸方向及びy軸方向に沿って所定の間隔でメッシュ状に(格子状に)配置されている。すなわち、非銅箔領域15a,16a(15b,16b)は規則正しく配置されている。このため、非銅箔領域15a,16a(15b,16b)が形成された箇所における、絶縁層を介した直下及び直上の導電層(メタル層)としての信号層や電源層、グランド層の撓み(非銅箔領域における陥没)が防止され、スルーホール近傍の導電層の平坦性を維持することができる。この結果、本発明は、電気的特性のばらつきを抑制することができることとなる。
また、予め非銅箔領域の配置パターンが設定されている場合、対向する信号層の配線パターンの設計は容易なものとなる。
また、本発明の構成は、多層プリント配線板1が実装されたコンピュータや通信装置等の電子機器の信頼性を向上に寄与することができる。
(実施形態2)
図7は、本発明の第2の実施形態である多層プリント配線板の構成を示す断面図である。
本実施形態が上述した第1の実施形態と大きく異なるところは、スルーホール実装部品に代えて、表面実装部品(SMD:Surface Mount Device)の実装に適用した点である。
これ以外の構成は、上述した第1の実施形態の構成と略同一であるので、第1の実施形態と同一の構成要素については、図7において、図6で用いた符号と同一の符号を用いて、その説明を簡略にする。
本実施形態の多層プリント配線板1Aは、コンピュータや通信装置等の電子機器に実装され、図7に示すように、複数の導電層21と絶縁層22とが積層されてなる多層構造を有する。また、多層プリント配線板1Aは、複数のスルーホール25a,25b,…を有している。複数のスルーホール25a,25b,…は、多層プリント配線板1Aの表面から裏面へ至るまで複数の導電層21及び絶縁層22を貫通しており、電子部品又は電気部品としての表面実装部品23の接続端子24を内層の導電層21に接続するために用いられる。
表面実装部品23は、スルーホール25a,25b,…を介して、接続端子24が対応する導電層21に接続されて、多層プリント配線板1Aに取り付けられている。
なお、スルーホール25a,25b,…の内壁面には、金属めっきが施されている。多層プリント配線板1Aの表面には半田パッド26が形成されている。表面実装部品23には半田パッド26に対応した接続端子24が形成されている。表面実装部品23の接続端子24が半田7を介して半田パッド26に物理的及び電気的に接続されることで表面実装部品23は多層プリント配線板1Aに取り付けられている。
例えば、スルーホール25aは、電源層28に接続されるとともに対応する半田パッド26に接続されている。また、スルーホール25bは、グランド層29に接続されるとともに対応する半田パッド26に接続されている。
各導電層21は、信号層27、電源層28、グランド層29、又は半田パッド26を含む表面層31からなる。本実施形態では、4層の信号層27、1層の電源層28、3層のグランド層29、2層の表面層31からなる10層構造の多層プリント配線板の例が示されている。
特に、電源層28、グランド層29は、スルーホール25a,25b,…と、スルーホール25a,25b,…の周りのメッシュ状の非銅箔領域を除いて全面に導電性領域が形成されたベタパターンとされている。また、電源層28、グランド層29においては、スルーホール25a,25b,…の縁部に、半田付けの際の熱拡散を抑制するためのサーマルランド32a,32b,…が形成されている。
本実施形態のサーマルランド32a,32b,…は、上述した第1の実施形態のサーマルランド13a,13b,…と略同一の構成とされている。
電源層28、グランド層29のスルーホール25a,25b,…周りには、熱拡散を抑制するためのサーマルランド32a,32b,…が形成されている。このため、表面実装部品23を多層プリント配線板1Aに搭載するための半田付けの際には、半田パッド26、スルーホール25a(25b)、電源層28(グランド層29)を経由した熱伝導が抑制され、表面層31としての半田パッド26の周りの熱容量は十分に小さく制御される。その結果、半田7は十分に加熱されて溶融するので良好な半田付けを行うことができる。
また、スルーホール32a(32b)の周りにはメッシュ状の銅箔領域が形成されている。すなわち、表面実装部品23を多層プリント配線板1Aに取り付けた後、多層プリント配線板1Aを実装した電子機器の使用した場合、本発明は、電流経路が複雑に分岐されていることになるので、特定の幅の狭い部位への局部的な電流の集中を回避することができる。このように、本発明は、全体として十分な電流容量を得ることができると共に比較的低抵抗であるので、異常な温度上昇や、電圧ドロップ等の不具合が防止される。
本実施形態の構成によれば、上述した第1の実施形態と略同様の効果を得ることができる。
(実施形態3)
図8は、この発明の第3の実施形態である多層プリント配線板の構成を示す断面図である。
本実施形態が上述した第2の実施形態と大きく異なるところは、多層プリント配線板をビルドアップ基板とした点である。
これ以外の構成は、上述した第2の実施形態の構成と略同一であるので、第2の実施形態と同一の構成要素については、図8において、図7で用いた符号と同一の符号を用いて、その説明を簡略にする。
本実施形態の多層プリント配線板1Bは、コンピュータや通信装置等の電子機器に実装される。多層プリント配線板1Bは、図8に示すように、コア層43と、ビルドアップ基板とからなる。コア層43は複数の導電層41と絶縁層42とが積層された多層構造である。ビルドアップ基板はビルドアップ層44,45を有する。また、多層プリント配線板1Bは、スルーホール48a及びスルーホール48bを有する。スルーホール48aは、コア層43の表面から裏面へ至るまで複数の導電層41及び絶縁層42を貫通している。スルーホール48bは、ビルドアップ層44の表面からビルドアップ層45の裏面へ至るまでコア層43及びビルドアップ層44,45を貫通している。スルーホール48a及びスルーホール48bは、共に、表面実装部品46の接続端子47を内層の導電層41に接続させている。
なお、スルーホール48a,48bの内壁面には、金属めっきが施されている。
多層プリント配線板1Bの表面には半田パッド49が形成されている。表面実装部品46には半田パッド49に対応した接続端子47が形成されている。表面実装部品46の接続端子47が半田7を介して半田パッド49に接続されることで、表面実装部品46が多層プリント配線板1Bに取り付けられる。また、所定の接続端子47は、ビルドアップ層44に形成されたビアホール51とスルーホール48aとを介して、所定の導電層41に接続される。
例えば、スルーホール48aは、電源層53に接続されていると共に、ビアホール51を介して対応する半田パッド49に接続されている。また、スルーホール48bは、グランド層54に接続されていると共に対応する半田パッド49に接続されている。
各導電層41は、信号層52、電源層53、グランド層54、又は半田パッド49を含む表面層55からなる。特に、電源層53、グランド層54は、スルーホール48a,48bと、スルーホール48a,48bの周りのメッシュ状の非銅箔領域を除いて全面に導電性領域が形成されたベタパターンとされている。また、電源層53、グランド層54においては、スルーホール48a,48bの縁部に、半田付けの際の熱拡散を抑制するためのサーマルランド56a,56bが形成されている。
本実施形態のサーマルランド56a,56bは、上述した第2の実施形態のサーマルランド32a,32b,…と略同一の構成である。
電源層53(グランド層54)のスルーホール48a(48b)の周りには、熱拡散を抑制するためのサーマルランド56a(56b)が形成されている。このため、表面実装部品46を多層プリント配線板1Bに搭載するための半田付けの際には、半田パッド49、ビアホール51、スルーホール48a、電源層53(半田パッド49、スルーホール48b、グランド層54)を経由した熱伝導が抑制され、表面層55としての半田パッド49の周りの熱容量は十分に小さく制御される。その結果、半田7は十分に加熱されて溶融するので良好な半田付けを行うことができる。
また、スルーホール48a(48b)の周りにはメッシュ状の銅箔領域が形成されている。すなわち、表面実装部品46を多層プリント配線板1Bに取り付けた後、多層プリント配線板1Bを実装した電子機器の使用した場合、本発明は、電流経路が複雑に分岐されていることになるので、特定の幅の狭い部位への局部的な電流の集中を回避することができる。このように、本発明は、全体として十分な電流容量を得ることができると共に比較的低抵抗であるので、異常な温度上昇や、電圧ドロップ等の不具合が防止される。
本実施形態の構成によれば、上述した第2の実施形態と略同様の効果を得ることができる。
以上、本発明の実施形態を図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があっても本発明に含まれる。
例えば、上述した実施形態では、非銅箔領域の形状を正方形状とする場合について述べたが、正方形状に限らず、円形や楕円形でも良いし、多角形でも良いし、不定形であっても良い。また、形成された層の配線パターンや他のスルーホールの配置パターン等に応じて、非対称な形状としても良い。
また、上述した実施形態では、環状の非銅箔領域群を3重に配置した場合について述べたが、4重以上としても良いし、1つのみ又は2重としても良い。また、上述した実施形態では、非銅箔領域群を構成する非銅箔領域のサイズを2段階に変更する場合について述べたが、3段階以上としても良し、サイズを一様としても良い。
また、非銅箔領域の配置方向は、直交させずに、斜交していても良い。また、メッシュ構造は、格子状に限らず、三角メッシュ状であっても良い。
また、本発明の非銅箔領域がメッシュ状に配置されたサーマルランドは、電源層及びグランド層の全てのスルーホールの周りに形成しなくても良く、例えば、保護対象の信号配線が近傍に形成されていない箇所では、関連する構成のサーマルランドを形成するようにしても良い。
また、金属箔として、銅箔のほか、例えば、銀箔やアルミニウム箔を用いる場合に適用できる。
また、導体層の形成方法として、絶縁層に接着した金属箔をエッチングして形成する方法のほか、めっきによって形成する方法を用いる場合に適用できる。
また、層間(導電層間)の絶縁層としては、例えば、エポキシ樹脂やポリイミド樹脂等からなる板状、フィルム状、又は膜状の絶縁層を形成する方法を用いる場合に適用できる。
プリント配線基板において、導電層として、同一面上に、電源配線や、グランド配線、信号配線が混在した導電層が形成されている場合にも適用できる。
この出願は、2006年8月2日に出願された日本特許出願特願2006−211450を基礎とする優先権を主張し、その開示の全てをここに取り込む。

Claims (10)

  1. 電気部品を搭載し、絶縁層と導電層とが交互に積層され、かつ、前記導電層の所定の部位に形成された熱容量が大きいべた領域を備え、スルーホールによって貫通される前記べた領域の当該スルーホールの周辺に、メッシュ状又はマトリックス状の分散模様に非導体部分が配置されて形成されたサーマルランドを備えるプリント配線基板。
  2. 前記非導体部分の配列方向に沿って前記絶縁層を介して隣接する信号配線が、前記非導体部分に重ならないように形成されている請求の範囲1に記載のプリント配線基板。
  3. 前記べた領域は、電源線又はグランド線である請求の範囲1に記載のプリント配線基板。
  4. 前記サーマルランドは、前記絶縁層を介して少なくとも一方の側に前記信号配線が形成されている前記べた領域の前記スルーホールの周りに設けられ、前記信号配線は、同一平面上の互いに交差する第1の方向又は/及び第2の方向に沿って形成されていると共に、少なくとも一部の前記非導体部分は、前記第1の方向又は/及び前記第2の方向に沿って配列されている請求の範囲2に記載のプリント配線基板。
  5. 所定のサイズの前記非導体部分が略角環状に配置されてなる非導体領域群が、前記スルーホールの周りに多重に設けられ、前記スルーホールの中心から離れる方向に沿って、前記非導体領域群を構成する前記非導体部分のサイズが互いに異なるように設定されている請求の範囲1に記載のプリント配線基板。
  6. 前記非導体領域群を構成する前記非導体部分のサイズが、前記離れる方向に沿って小さくなるように設定されている請求の範囲5に記載のプリント配線基板。
  7. 前記非導体部分の配列方向に沿って、前記絶縁層を介して隣接し、差動信号伝送路を構成し対をなす信号配線が、共に、前記非導体部分に重なるように、又は前記非導体部分の近傍の導体部分に重なるように形成され、かつ、配線経路に沿って、前記非導体部分又は前記導体部分を略同一区間で通過するように形成されている請求の範囲1に記載のプリント配線基板。
  8. 前記サーマルランドは、前記電気部品に設けられたリード端子と前記導電層とを、前記リード端子が前記スルーホールに挿通された状態で、前記スルーホールの部位にて半田付けする際に、熱放散を抑制するために形成されている請求の範囲1に記載のプリント配線基板。
  9. 前記スルーホールを介して、表面実装部品としての前記電気部品に設けられた接続端子と前記導電層とが接続される請求の範囲1に記載のプリント配線基板。
  10. 請求の範囲1乃至9のいずれか1に記載のプリント配線基板を備えている電子機器。
JP2008527734A 2006-08-02 2007-07-30 プリント配線基板および電子機器 Expired - Fee Related JP5369685B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008527734A JP5369685B2 (ja) 2006-08-02 2007-07-30 プリント配線基板および電子機器

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006211450 2006-08-02
JP2006211450 2006-08-02
PCT/JP2007/064852 WO2008015989A1 (fr) 2006-08-02 2007-07-30 Carte de câblage imprimé
JP2008527734A JP5369685B2 (ja) 2006-08-02 2007-07-30 プリント配線基板および電子機器

Publications (2)

Publication Number Publication Date
JPWO2008015989A1 true JPWO2008015989A1 (ja) 2009-12-24
JP5369685B2 JP5369685B2 (ja) 2013-12-18

Family

ID=38997165

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008527734A Expired - Fee Related JP5369685B2 (ja) 2006-08-02 2007-07-30 プリント配線基板および電子機器

Country Status (4)

Country Link
US (1) US8106303B2 (ja)
JP (1) JP5369685B2 (ja)
CN (1) CN101513144B (ja)
WO (1) WO2008015989A1 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101600293B (zh) * 2008-06-05 2012-05-16 鸿富锦精密工业(深圳)有限公司 印刷电路板
TWI347810B (en) * 2008-10-03 2011-08-21 Po Ju Chou A method for manufacturing a flexible pcb and the structure of the flexible pcb
JP5415846B2 (ja) * 2009-07-01 2014-02-12 アルプス電気株式会社 電子回路ユニット
CN102056402B (zh) * 2009-10-28 2013-10-09 鸿富锦精密工业(深圳)有限公司 具有防散热凹槽的印刷电路板及其制作方法
TWI446839B (zh) * 2010-07-23 2014-07-21 Hon Hai Prec Ind Co Ltd 印刷電路板
CN102348322A (zh) * 2010-07-29 2012-02-08 鸿富锦精密工业(深圳)有限公司 印刷电路板
JP5747764B2 (ja) * 2011-09-26 2015-07-15 大日本印刷株式会社 サスペンション用基板、サスペンション、ヘッド付サスペンション、およびハードディスクドライブ
JP5788854B2 (ja) * 2012-11-15 2015-10-07 シライ電子工業株式会社 回路基板
US20150016069A1 (en) * 2013-07-09 2015-01-15 Shenzhen China Star Optoelectronics Technology Co., Ltd. Printed circuit board
WO2015116090A1 (en) * 2014-01-30 2015-08-06 Hewlett-Packard Development Company, L.P. Thermal relief pad
CN105472875B (zh) * 2015-12-29 2018-09-04 广东欧珀移动通信有限公司 印刷电路板和移动终端
JP6981022B2 (ja) * 2017-03-17 2021-12-15 セイコーエプソン株式会社 プリント回路板および電子機器
JP6950747B2 (ja) * 2017-11-16 2021-10-13 株式会社村田製作所 樹脂多層基板、電子部品およびその実装構造
WO2019098011A1 (ja) * 2017-11-16 2019-05-23 株式会社村田製作所 樹脂多層基板、電子部品およびその実装構造
JP6984442B2 (ja) * 2018-01-25 2021-12-22 富士通株式会社 基板、電子装置、及び基板の設計支援方法
CN111123065B (zh) * 2018-10-30 2022-05-10 浙江宇视科技有限公司 印刷电路板布线检视方法及装置
JP2021048272A (ja) 2019-09-19 2021-03-25 株式会社東芝 ディスク装置
US11284502B2 (en) * 2020-02-11 2022-03-22 Western Digital Technologies, Inc. Thermal relief for through-hole and surface mounting
CN111465183B (zh) * 2020-03-30 2023-03-17 宁波市富来电子科技有限公司 一种具有平整焊点的pcb板以及焊接方法
DE102020208214A1 (de) 2020-07-01 2022-01-05 Zf Friedrichshafen Ag Leiterplatte, Inverter, Kraftfahrzeug sowie Verfahren zur Herstellung einer Leiterplatte
CN114007344B (zh) * 2020-07-28 2024-04-12 庆鼎精密电子(淮安)有限公司 内埋元件电路板的制作方法以及内埋元件电路板
TWI818465B (zh) * 2022-03-14 2023-10-11 佳必琪國際股份有限公司 多層印刷電路板結構

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06314876A (ja) * 1993-04-22 1994-11-08 Internatl Business Mach Corp <Ibm> 多層プリント回路基板およびその形成方法
JPH11112142A (ja) * 1997-10-01 1999-04-23 Kyocera Corp 多層配線基板
JP2002324979A (ja) * 2001-04-24 2002-11-08 Ngk Spark Plug Co Ltd 配線基板

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60121674U (ja) * 1984-01-26 1985-08-16 株式会社明電舎 プリント基板
JPH0321864U (ja) * 1989-07-13 1991-03-05
JPH0480086A (ja) 1990-07-23 1992-03-13 Fuji Photo Film Co Ltd 感光感熱記録材料
US5451720A (en) * 1994-03-23 1995-09-19 Dell Usa, L.P. Circuit board thermal relief pattern having improved electrical and EMI characteristics
US5840402A (en) * 1994-06-24 1998-11-24 Sheldahl, Inc. Metallized laminate material having ordered distribution of conductive through holes
JPH098443A (ja) * 1995-06-21 1997-01-10 Fujitsu Ltd プリント配線板
JP3634473B2 (ja) 1995-12-04 2005-03-30 古河電気工業株式会社 プリント配線板
US6235994B1 (en) * 1998-06-29 2001-05-22 International Business Machines Corporation Thermal/electrical break for printed circuit boards
US6388206B2 (en) * 1998-10-29 2002-05-14 Agilent Technologies, Inc. Microcircuit shielded, controlled impedance “Gatling gun”via
JP2002009449A (ja) 2000-06-23 2002-01-11 Suzuka Fuji Xerox Co Ltd プリント配線基板装置
JP3546823B2 (ja) * 2000-09-07 2004-07-28 インターナショナル・ビジネス・マシーンズ・コーポレーション スルーホール構造および該スルーホール構造を含むプリント基板
JP3820955B2 (ja) * 2001-10-12 2006-09-13 日本電気株式会社 ビルドアップ基板とその製造方法
US6977346B2 (en) * 2002-06-10 2005-12-20 Visteon Global Technologies, Inc. Vented circuit board for cooling power components
JP3804861B2 (ja) * 2002-08-29 2006-08-02 株式会社デンソー 電気装置および配線基板
JP2005012088A (ja) 2003-06-20 2005-01-13 Toshiba Corp 多層回路基板および電子機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06314876A (ja) * 1993-04-22 1994-11-08 Internatl Business Mach Corp <Ibm> 多層プリント回路基板およびその形成方法
JPH11112142A (ja) * 1997-10-01 1999-04-23 Kyocera Corp 多層配線基板
JP2002324979A (ja) * 2001-04-24 2002-11-08 Ngk Spark Plug Co Ltd 配線基板

Also Published As

Publication number Publication date
CN101513144B (zh) 2012-07-18
CN101513144A (zh) 2009-08-19
JP5369685B2 (ja) 2013-12-18
US20090183899A1 (en) 2009-07-23
WO2008015989A1 (fr) 2008-02-07
US8106303B2 (en) 2012-01-31

Similar Documents

Publication Publication Date Title
JP5369685B2 (ja) プリント配線基板および電子機器
US8242385B2 (en) Electronic circuit unit
JP5692056B2 (ja) 多層プリント基板
JP5628772B2 (ja) プリント基板およびそれを用いた電子機器
CN106024723B (zh) 布线基板
JP2007059803A (ja) プリント基板、電子基板及び電子機器
JP2007250697A (ja) サーマルランド付き配線基板及び該配線基板を備えた電子機器
JP5066461B2 (ja) 配線構造及び多層プリント配線板。
JP2014029972A (ja) 配線基板
US9769925B2 (en) Relieved component pad for 0201 use between vias
JP2017175085A (ja) 両面配線フレキシブル基板
WO2016157478A1 (ja) 配線基板および電子装置
JP2017084886A (ja) 配線基板およびこれを用いた半導体素子の実装構造。
JP2014090147A (ja) 配線基板およびこれを用いた実装構造体
JP6696332B2 (ja) プリント基板
CN114745845B (zh) 一种印刷电路板及制造方法
JP2018207080A (ja) プリント配線板およびその製造方法
JP4803071B2 (ja) 回路基板および電子部品付回路基板
JP2013165244A (ja) 多層プリント基板とその製造方法
WO2024116713A1 (ja) 基板
JP2014063827A (ja) 配線基板およびはんだバンプ付き配線基板ならびに半導体装置
JP2007221014A (ja) 多層配線基板構造
JP2008034625A (ja) 実装用基板
JP5664527B2 (ja) 配線基板
JP2015065206A (ja) モジュール部品及びモジュール部品の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120410

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120821

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121022

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130312

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130612

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130619

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130820

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130902

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees