JPWO2007129773A1 - Ｉｉｉ族窒化物化合物半導体積層構造体 - Google Patents

Ｉｉｉ族窒化物化合物半導体積層構造体 Download PDF

Info

Publication number
JPWO2007129773A1
JPWO2007129773A1 JP2008514533A JP2008514533A JPWO2007129773A1 JP WO2007129773 A1 JPWO2007129773 A1 JP WO2007129773A1 JP 2008514533 A JP2008514533 A JP 2008514533A JP 2008514533 A JP2008514533 A JP 2008514533A JP WO2007129773 A1 JPWO2007129773 A1 JP WO2007129773A1
Authority
JP
Japan
Prior art keywords
layer
group iii
compound semiconductor
iii nitride
nitride compound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008514533A
Other languages
English (en)
Inventor
三木　久幸
久幸 三木
浩光 酒井
浩光 酒井
健三 塙
健三 塙
泰典 横山
泰典 横山
保正 佐々木
保正 佐々木
亘章 加治
亘章 加治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko KK
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Publication of JPWO2007129773A1 publication Critical patent/JPWO2007129773A1/ja
Pending legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/024—Group 12/16 materials
    • H01L21/02403—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Led Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本発明の目的は、異種基板上に、安定して良好な結晶性のＩＩＩ族窒化物化合物半導体層を積層したＩＩＩ族窒化物化合物半導体積層構造体を得ることである。本発明のＩＩＩ族窒化物化合物半導体積層構造体は、基板上に、ＩＩＩ族窒化物化合物半導体からなる第一の層と、該第一の層に接するＩＩＩ族窒化物化合物半導体からなる第二の層を備えており、該第一の層は結晶界面が明瞭な柱状結晶を含んでおり、その密度が１×１０３個／μｍ２〜１×１０５個／μｍ２であることを特徴とするＩＩＩ族窒化物化合物半導体積層構造体である。

Description

本発明は、発光ダイオード（ＬＥＤ）、レーザダイオード（ＬＤ）および電子デバイス等の作製に用いられる結晶性の良いＩＩＩ族窒化物化合物半導体（以下、ＩＩＩ族窒化物化合物半導体はＡｌＧａＩｎＮで表されるものとする）積層構造体とその製造方法に関する。特に結晶性の良いＩＩＩ族窒化物化合物半導体結晶をサファイア基板上にエピタキシャル成長させるために好適に用いることができるＩＩＩ族窒化物化合物半導体積層構造体およびその製造方法に関する。
ＩＩＩ族窒化物化合物半導体は、可視光から紫外光領域に相当するエネルギーの直接遷移型のバンドギャップをもち高効率な発光が可能であるため、ＬＥＤやＬＤとしての製品化が成されている。また、電子デバイスとしても従来のＩＩＩ−Ｖ族化合物半導体では得られない特性が得られるポテンシャルを持っている。
ＩＩＩ−Ｖ族化合物半導体の単結晶ウェーハはいまだ市販されておらず、ＩＩＩ−Ｖ族化合物半導体は異なる材料の単結晶ウェーハ上に結晶を成長させる方法が一般的である。このような異種基板と、その上にエピタキシャル成長させるＩＩＩ族窒化物化合物半導体結晶の間には大きな格子不整合が存在する。例えばサファイア（Ａｌ２Ｏ３）と窒化ガリウム（ＧａＮ）の間には１６％、ＳｉＣと窒化ガリウムの間には６％の格子不整合が存在する。一般にこのような大きな格子不整合の存在する場合には、基板上に結晶を直接エピタキシャル成長させることが困難であり、成長させても結晶性の良好な結晶は得られない。そこで、有機金属化学気相成長（ＭＯＣＶＤ）法によりサファイア単結晶基板やＳｉＣ単結晶基板の上にＩＩＩ族窒化物化合物半導体結晶をエピタキシャル成長する場合、特許第３０２６０８７号公報や特開平４−２９７０２３号公報に示されているように、窒化アルミニウム（ＡｌＮ）やＡｌＧａＮで構成される低温バッファ層と呼ばれる層を基板の上にまず堆積し、その上に高温でＩＩＩ族窒化物化合物半導体結晶をエピタキシャル成長させる方法が一般に行われてきた。
また、バッファ層として柱状結晶の集合組織の層を用いる技術が、特開２００３−２４３３０２号公報や、Ｊｏｕｒｎａｌ ｏｆ Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ，１９９１年，Ｖｏｌ．１１５，ｐｐ．６２８−６３３に記載されている。これらに公開された技術では上記の従来技術と同様、成膜にＭＯＣＶＤ法を用いている。ＭＯＣＶＤ法は、高い成長速度で高品質の結晶膜を成膜するのには適しているが、柱状結晶のような構造の膜を均一性よく成膜するには、スパッタ法などのプラズマ化した金属原料を用いる成膜法のほうが適している。また、これらの文献には、柱状結晶の密度に関する記述はない。
一方、バッファ層をＭＯＣＶＤ以外の方法で成膜する技術に関しても、いくつか報告がある。例えば、特公平５−８６６４６号公報には高周波スパッタで成膜したバッファ層上に、ＭＯＣＶＤで同じ組成の結晶を成長させる技術が記載されている。しかし、特許第３４４０８７３号公報および特許第３７００４９２号公報のなかで、この特公平５−８６６４６号公報に記載されている技術だけでは安定して良好な結晶を得ることができない旨が記載されている。安定して良好な結晶を得るために、特許第３４４０８７３号公報ではバッファ層成長後にアンモニアと水素からなる混合ガス中でアニールすることが、特許第３７００４９２号公報ではバッファ層を４００℃以上の温度でＤＣスパッタにより成膜することが重要であると記載されている。
しかしながら上記特許公報では、どのような結晶性の層を基板上に成膜することが望ましいかの記載はない。実際、我々が鋭意実験を行った結果によると、上記特許公報に記載されている条件だけでは、安定して良好な結晶であるＩＩＩ族窒化物化合物半導体結晶を得ることができなかった。
また、基板に関しては、特許第３４４０８７３号公報および特許第３７００４９２号公報の中で、サファイア、シリコン、炭化シリコン、酸化亜鉛、リン化ガリウム、ヒ化ガリウム、酸化マグネシウム、酸化マンガンおよびＩＩＩ族窒化物系化合物半導体単結晶などが挙げられ、中でもサファイアのａ面基板が最も適合すると記載されている。
本発明の目的は、ＩＩＩ族窒化物化合物半導体層を形成するに当たり、構造を制御されたバッファ層を用いて、安定して良好な結晶性のＩＩＩ族窒化物化合物半導体層を得ることである。
本発明の別の目的は、上記構造を制御されたバッファ層の効率的な製造方法を提供することである。
本発明は、下記の発明を提供する。
（１）基板上に、ＩＩＩ族窒化物化合物半導体からなる第一の層と、該第一の層に接するＩＩＩ族窒化物化合物半導体からなる第二の層を備えており、該第一の層は結晶界面が明瞭な柱状結晶を含んでおり、その密度が１×１０３個／μｍ２〜１×１０５個／μｍ２であることを特徴とするＩＩＩ族窒化物化合物半導体積層構造体。
（２）第一の層が基板表面の少なくとも９０％を覆っている上記（１）に記載のＩＩＩ族窒化物化合物半導体積層構造体。
（３）結晶界面が明瞭な柱状結晶の幅が１ｎｍ〜５０ｎｍである上記（１）または（２）に記載のＩＩＩ族窒化物化合物半導体積層構造体。
（４）結晶界面が明瞭な柱状結晶の幅が２ｎｍ〜３０ｎｍである上記（３）に記載のＩＩＩ族窒化物化合物半導体積層構造体。
（５）第一の層の厚さが１０ｎｍ〜５００ｎｍである上記（１）〜（４）のいずれかに記載のＩＩＩ族窒化物化合物半導体積層構造体。
（６）第一の層の厚さが２０ｎｍ〜１００ｎｍである上記（５）に記載のＩＩＩ族窒化物化合物半導体積層構造体。
（７）第一の層がＡｌを含むＩＩＩ族窒化物化合物半導体である上記（１）〜（６）のいずれかに記載のＩＩＩ族窒化物化合物半導体積層構造体。
（８）第一の層がＡｌＮからなる上記（７）に記載のＩＩＩ族窒化物化合物半導体積層構造体。
（９）第二の層がＡｌＧａＮである上記（１）〜（８）のいずれかに記載のＩＩＩ族窒化物化合物半導体積層構造体。
（１０）第二の層がＧａＮである上記（１）〜（８）のいずれかに記載のＩＩＩ族窒化物化合物半導体積層構造体。
（１１）第一の層を形成するＩＩＩ族窒化物化合物半導体と第二の層を形成するＩＩＩ族窒化物化合物半導体とが異なる材料である上記（１）〜（１０）のいずれかに記載のＩＩＩ族窒化物化合物半導体積層構造体。
（１２）第一の層がＡｌＮであり、かつ、第二の層がＧａＮである上記（１１）に記載のＩＩＩ族窒化物化合物半導体積層構造体。
（１３）基板が、サファイア、ＳｉＣ、シリコン、酸化亜鉛、酸化マグネシウム、酸化マンガン、酸化ジルコニウム、酸化マンガン亜鉛鉄、酸化マグネシウムアルミニウム、ホウ化ジルコニウム、酸化ガリウム、酸化インジウム、酸化リチウムガリウム、酸化リチウムアルミニウム、酸化ネオジウムガリウム、酸化ランタンストロンチウムアルミニウムタンタル、酸化ストロンチウムチタン、酸化チタン、ハフニウム、タングステンおよびモリブデンからなる群から選ばれた材料から構成されている上記（１）〜（１２）のいずれかに記載のＩＩＩ族窒化物化合物半導体積層構造体。
（１４）基板上に、ＩＩＩ族金属原料と窒素元素を含んだガスとをプラズマによって活性化し、反応させることによって、ＩＩＩ族窒化物化合物半導体の柱状結晶からなる第一の層を成膜した後、該第一の層に接するＩＩＩ族窒化物化合物半導体からなる第二の層を成膜することを特徴とするＩＩＩ族窒化物化合物半導体積層構造体の製造方法。
（１５）第一の層の成膜法が、スパッタ、ＰＬＤ、ＰＥＤおよびＣＶＤからなる群の中から選ばれた一種である上記（１４）に記載のＩＩＩ族窒化物化合物半導体積層構造体の製造方法。
（１６）第一の層の成膜法がスパッタ法である上記（１５）に記載のＩＩＩ族窒化物化合物半導体積層構造体の製造方法。
（１７）第一の層の成膜法が、窒素源をリアクタ内に流通させながら行うリアクティブスパッタである上記（１６）に記載のＩＩＩ族窒化物化合物半導体積層構造体の製造方法。
（１８）第一の層の成膜法が、窒素源としてアンモニアを利用したスパッタ法である上記（１７）に記載のＩＩＩ族窒化物化合物半導体積層構造体の製造方法。
（１９）第一の層の成膜法が窒素源として窒素ガスを利用したスパッタ法である上記（１７）に記載のＩＩＩ族窒化物化合物半導体積層構造体の製造方法。
（２０）第一の層の成膜法がＲＦスパッタ法である上記（１６）〜（１９）のいずれかに記載のＩＩＩ族窒化物化合物半導体積層構造体の製造方法。
（２１）第一の層の成膜法が、カソードのマグネットの位置を移動させつつ行うＲＦスパッタ法である上記（２０）に記載のＩＩＩ族窒化物化合物半導体積層構造体の製造方法。
（２２）第一の層を成膜する際の基板温度が４００℃〜８００℃である上記（１６）〜（２１）のいずれかに記載のＩＩＩ族窒化物化合物半導体積層構造体の製造方法の製造方法。
（２３）第二の層の成膜法がＭＯＣＶＤ法である上記（１４）〜（２２）のいずれかに記載のＩＩＩ族窒化物化合物半導体積層構造体の製造方法。
（２４）第二の層の成膜法がリアクティブスパッタ法である上記（１４）〜（２２）のいずれかに記載のＩＩＩ族窒化物化合物半導体積層構造体の製造方法。
（２５）第二の層を成膜する際の基板温度が９００℃以上である上記（１４）〜（２４）のいずれかに記載のＩＩＩ族窒化物化合物半導体積層構造体の製造方法。
（２６）上記（１）〜（１３）のいずれかに記載のＩＩＩ族窒化物化合物半導体積層構造体からなるＩＩＩ族窒化物化合物半導体発光素子。
（２７）上記（２６）に記載のＩＩＩ族窒化物化合物半導体発光素子からなるランプ。
本発明のＩＩＩ族窒化物化合物半導体積層構造体は結晶性の良好なＩＩＩ族窒化物化合物半導体からなる表層を備えているので、それを用いて製造されるＬＥＤ等のＩＩＩ族窒化物化合物半導体素子は、良好な特性を有する。また、本発明のＩＩＩ族窒化物化合物半導体積層構造体の製造方法は、第一の層をプラズマによって原料を活性化する方法で形成するので、均一性の良い結晶膜を短時間で得ることができ、生産性が改良される。
図１は、本発明の実施例２で作製した半導体発光素子用のエピタキシャル層構造を有するエピタキシャルウェーハの断面を示す模式図である。
図２は、本発明の実施例２で作製した半導体発光素子の電極構造を示す平面図である。
図３は、本発明の実施例１で作製したＩＩＩ族窒化物化合物半導体積層構造体の第一の層の平面ＴＥＭ写真である。
図４は、図３を模式的に表した図である。
図５は、本発明の実施例１で作製したＩＩＩ族窒化物化合物半導体積層構造体の断面ＴＥＭ写真である。
図６は、図５を模式的に表した図である。
図７は、本発明の比較例で作製したＩＩＩ族窒化物化合物半導体積層構造体の第一の層の平面ＴＥＭ写真である。
図８は、図７を模式的に表した図である。
本発明のＩＩＩ族窒化物化合物半導体積層構造体は、基板上にＩＩＩ族窒化物化合物半導体結晶をエピタキシャル成長させるに際し、基板上に第一の層として結晶界面が明瞭な柱状結晶を含む層を用いたものである。柱状結晶の明瞭な界面が、その直上に製膜される第二の層の発生のための種結晶の役割をし、適度な密度で種結晶を発生させることができる。発生した種結晶が次第に横方向成長してゆく過程で、転位がループ化されて減少し、低転位で良好な結晶性の層を形成することができる。
柱状結晶の界面には段差が生じていて活性点となり、種結晶が発生するとも考えられるし、界面部分で微小な隙間を生じていて活性点となり、種結晶が発生するとも考えられる。どのような機構で種結晶が生じるかの詳細は特定できていない。
本発明でいう結晶界面が明瞭な柱状結晶とは、平面方向から見た場合に六角形を基調とする断面形状を成し、明瞭な結晶界面を持つ結晶粒のことである。層の全てがこの結晶粒で埋め尽くされることもあるし、明瞭な結晶界面を持たない層中に散見されることもある。
図３は、本発明の実施例１で作製したＩＩＩ族窒化物化合物半導体積層構造体の第一の層を平面方向から見たＴＥＭ写真である。図４は図３を模式的に表した図である。六角形を基調とした断面形状を持つ、明瞭な結晶界面で囲まれた結晶粒が、明瞭な界面を持たない結晶層の中に点在しているのが判る。大きさは直径にして５ｎｍから１０ｎｍ程度であり、その密度は１μｍで囲まれた正方形の中に、５０００個程度である。（写真は８５ｎｍ×１２０ｎｍの範囲であり、その中に４７個の結晶界面が明瞭な柱状結晶が見られる。）
本明細書の開示する技術では、結晶界面が明瞭な柱状結晶の好適な密度は、１μｍで囲まれた正方形の中に、１０００個から１０００００個程度である。これ以上の密度だと結晶の界面が多く含まれすぎることになり、結晶性が低いことに相当する。その結果、第二の層の結晶性が向上されない。また、これ以下の密度でも、結晶の界面が少なすぎて第二の層の結晶性が向上されない。更に望ましくは、１５００個から５００００個であり、特に望ましくは２０００個から１００００個である。
例えば、図７は、本発明の比較例１で作製したＩＩＩ族窒化物化合物半導体積層構造体の第一の層を平面方向から見たＴＥＭ写真であり、図８は図７を模式的に表した図である。図７に示すＴＥＭ像のように、１μｍ２中に５００個程度の明瞭な界面を持つ柱状結晶しか含まないようなＡｌＮ結晶層を第一の層として用いた場合、良好な結晶性の第二の層を得ることができない。ひどい場合には、第二の層はミラーの表面とはならず、白濁する。このようなＩＩＩ族窒化物化合物半導体積層構造体から作製したＬＥＤでは、その上に積層するｎ型層、発光層およびｐ型層の結晶性も悪いものとなり、電流のリークが発生し、ＥＳＤ耐性やエージング特性に劣る。
上述したように、第一の層に含まれる柱状結晶が明瞭な界面を持つ柱状結晶であるか否かは平面ＴＥＭ写真から判断できる。また、その密度も平面ＴＥＭ写真から測定することができる。
なお、柱状結晶とは縦断面形状として柱状になっている結晶をいうが、柱状になっているか否かは断面ＴＥＭ写真から判断できる。図５は、本発明の実施例１で作製したＩＩＩ族窒化物化合物半導体積層構造体の図３とほぼ同一位置の断面のＴＥＭ写真であり、図６は図５を模式的に表した図である。第一の層は図６中に実線で示したような界面によって区切られており、界面と界面の間にある個々の結晶塊は六角形の柱の形状をしている。
結晶界面の明瞭な柱状結晶が多く含まれる結晶層とは、基板面に対する結晶格子面が良く揃った結晶の集合体であることを意味する。基板面に対する結晶格子面が少しずつ傾いた結晶の集合体の場合には、結晶同士が連続的に繋がることができてしまうので、結晶界面が明瞭でない集合体を成す。
このような結晶性の特性は、Ｘ線測定の結果に反映される。基板と平行な（０００２）面の格子定数を一般的な２結晶Ｘ線ロッキングカーブで測定した場合、半値幅が小さいことが、本発明で規定する結晶界面の明瞭な柱状結晶を多く含む集合体であることに相当する。そこで、第一の層の（０００２）面のＸ線ロッキングカーブ測定の半値幅が０．５度以下であることが望ましい。更に望ましくは、０．１度以下である。
本発明においては、第二の層を良好な結晶性とするためには、柱状結晶の個々の結晶のグレインの幅を適正に制御する必要がある。具体的には、各柱状結晶の幅が、０．１ｎｍから１００ｎｍの間の値であることが望ましい。更に望ましくは、１ｎｍから７０ｎｍの間の値である。さらに、柱状結晶の結晶界面の密度が重要であるので、柱状結晶の大きさは、結晶界面の密度が適当な範囲に入るように、ある一定の範囲に入っていることが好ましい。例えば、各柱状結晶の幅が、１ｎｍから５０ｎｍの間の値であることが望ましい。更に望ましくは、２ｎｍから３０ｎｍの間の値であり、特に望ましくは３ｎｍから２０ｎｍの間の値である。
各柱状結晶の幅は、上記平面ＴＥＭ写真により容易に測定することが可能である。即ち、図４において、各柱状結晶の径が各柱状結晶の幅である。例えば、柱状結晶Ａの幅はａであり、柱状結晶Ｂの幅はｂである。図３を見ても判るように、各柱状結晶の幅は精密に規定できるものではなく、ある程度の分布を持つ。従って、各柱状結晶の幅が上記範囲から外れる結晶が数％程度あったとしても、本発明の効果に影響を及ぼすものではない。９０％以上が上記範囲に入っていることが好ましい。
また、第一の層の層厚は、１０ｎｍから５００ｎｍが望ましい。これ以上薄いと充分にバッファ層としての機能を果たすことができず、これ以上厚くても機能には変化がないため、いたずらに処理時間を延ばすのみである。更に望ましくは層厚が、２０ｎｍから１００ｎｍである。第一の層の層厚も上記断面ＴＥＭ写真により容易に測定することが可能である。
このような柱状結晶からなる第一の層（バッファ層）は、隙間なく基板上を覆っていることが望ましい。第一の層が基板を覆っておらず、基板の表面が一部分でも露出していると、第一の層上に成膜した第二の層と基板上に直接成膜された第二の層で結晶の格子定数が異なるため、均一な結晶とならない。結果として、ヒロックやピットを生じてしまう。
このため、第一の層は、基板表面の少なくとも６０％を覆っている必要がある。更に望ましくは８０％以上であり、９０％以上を覆っていることが最も望ましい。
第一の層が基板を覆っている割合は、上記断面ＴＥＭ写真から測定することができる。特に、第一の層と第二の層の材料が異なる場合には、ＥＤＳなどを用いて基板と層の界面を基板面と平行にスキャンすることで、第一の層が形成されていない領域の比を見積もることもできる。また、第一の層だけを成膜した試料を用意することで、ＡＦＭなどの手法により基板の露出した面積を測定することも可能である。本発明では上記断面ＴＥＭ写真から測定した。
第一の層を構成する材料としては、一般式ＡｌＧａＩｎＮで表される、ＩＩＩ族窒化物化合物半導体であればどのような材料をも用いることができる。更に、Ｖ族としてＡｓやＰを含んでも構わない。しかし、中でも、Ａｌを含んだ組成とすることが望ましい。また、特に、ＧａＡｌＮとすることが望ましく、Ａｌの組成は５０％以上であることが好適である。更に、ＡｌＮであることで、効率的に柱状結晶集合体とすることができるので、更に好適である。
第一の層の製膜方法としては、ＩＩＩ族窒化物化合物半導体の結晶成長方法として一般に知られる方法をなんら問題なく利用することができる。一般的に用いられる結晶成長方法では、ＭＯＣＶＤ法、ＭＢＥ法、スパッタ法およびＨＶＰＥ法などがある。
特に、ＩＩＩ族金属原料と窒素元素を含んだガスとをプラズマによって活性化し、反応させることによって成膜する方法が、結晶界面が明瞭な柱状結晶を生成しやすいので好ましい。
ＩＩＩ族金属原料をプラズマ化する成膜法としては、スパッタ、ＰＬＤ、ＰＥＤおよびＣＶＤなどが知られている。プラズマを発生させる方法としては特定の真空度で高電圧をかけて放電を起こすスパッタ法、高エネルギー密度のレーザーを照射して発生させるＰＬＤ法および電子線を照射させることで発生させるＰＥＤ法があるが、中でも、スパッタ法が最も簡便で、適切な密度で結晶界面が明瞭な柱状結晶を生じやすく、量産にも適しているため、好適な手法である。ＤＣスパッタ法ではターゲット表面のチャージアップを招き、成膜速度が安定しない可能性が高いので、パルスＤＣにするか、ＲＦスパッタ法とすることが望ましい。
スパッタ法では磁場内にプラズマを閉じ込めることによって効率をあげるのが一般的に実用されており、チャージアップを回避する方法として、マグネットの位置をターゲット内で移動させることが望ましい。具体的な運動の方法は装置により選択することができ、揺動させたり、回転運動させたりすることができる。このような操作により、適切な密度で結晶界面が明瞭な柱状結晶を有する第一の層を成膜することができる。
本発明者等の実験では、成膜時の基板温度は、３００〜８００℃であることが望ましいことが判った。それ以下の温度では、第一の層が基板全面を覆うことができず、基板面が露出することがある。これ以上の温度では金属原料のマイグレーションが活発となり、結晶界面が明瞭な柱状結晶を形成し難く、第一の層として適さない。さらに望ましくは４００〜８００℃である。
スパッタ法を用いて第一の層を成膜する場合、重要なパラメーターは、基板温度以外では、炉内の圧力と窒素分圧である。炉内の圧力は０．３Ｐａ以上であることが望ましい。これ以下の圧力では、窒素の存在量が少なく、スパッタされた金属が窒化物とならずに付着する。圧力の上限は特に定めるものではないが、プラズマを発生させることができる程度の低圧が必要なことは言うまでもない。窒素とアルゴンの流量に対する窒素流量の比は、窒素が２０％以上９０％以下であることが望ましい。これ以下の流量比ではスパッタ金属が金属のまま付着するし、これ以上の流量比ではアルゴンの量が少なく、スパッタ速度が低下する。特に望ましくは２５％以上７０％以下である。
これらの条件を適用することにより、結晶界面が明瞭な柱状結晶を望ましい密度で含む第一の層を成膜することができる。
成膜速度は、０．０１ｎｍ／秒から１０ｎｍ／秒とすることが望ましい。これ以上の速度では膜が結晶体とならずに非晶質となる。これ以下の成膜速度では、膜は層とならずに島状に成長してしまい、基板の表面を覆うことができない。
ＩＩＩ族金属原料をプラズマ化する成膜法を用いて、第一の層として混晶を成膜したいときは、ターゲットとなる金属を初めから金属材料の混合物（必ずしも、合金を形成していなくても構わない）とする方法もあるし、異なる材料からなる２つのターゲットを用意して同時にスパッタする方法を取ることもできる。一般に、決まった組成の膜を成膜したければ混合材料のターゲットを用い、組成の異なる何種類かの膜を成膜したければ複数のターゲットをチャンバー内に設置する。
本技術に用いる窒素原料としては、一般に知られている化合物をなんら問題なく用いることができるが、特にアンモニアと窒素は取り扱いも楽で比較的安価で入手可能であり望ましい。アンモニアは分解の効率も良く、高い成長速度で成膜することが可能であるが、反応性や毒性が高く、除害設備やガス検知器を必要としたり、反応装置に使用する部材の材料を化学的に安定性の高いものにする必要があるなど、工夫を要する。逆に窒素を原料として用いると装置が簡便で済む代わりに、高い反応速度は得られない。窒素を電界や熱などにより分解してから装置に導入する方法ではアンモニアには劣るが利用可能な程度の成膜速度を得ることができ、装置コストとの兼ね合いを考えると、最も好適な窒素源である。
第二の層を構成する材料は、第一の層と同じである必要はない。
本発明者等の実験の結果では、第二の層の材料としてはＧａを含むＩＩＩ族窒化物が望ましかった。結晶界面が明瞭な柱状結晶の集合体である第一の層の結晶性をそのまま引き継がないように、マイグレーションによって転位をループ化させる必要があるが、転位のループ化を生じやすい材料とは、Ｇａを含む窒化物である。特に、ＡｌＧａＮが望ましく、ＧａＮも好適であった。
第二の層の厚さについては特別な制限はないが、一般に０．５μｍから２０μｍの範囲が好ましい。０．５μｍ以下では上記転位のループ化が不十分な場合があり、２０μｍ以上にしても機能には変化がなく、いたずらに処理時間を延ばすのみである。好ましくは１μｍから１５μｍである。
第二の層は、必要に応じてドーパントをドープした構造とすることもできるし、ドープしない構造とすることもできる。導電性の基板を用いる場合には、第二の層をドーピングして層構造を縦方向に電流が流れるようにすることで、チップの両面に電極をつけた構造とすることが望ましい。絶縁性の基板を用いる場合には、チップの同じ面に電極が形成されたチップ構造を採ることになるので、基板直上の層はドープしない結晶とした方が、結晶性は良好である。
第二の層を積層する手法は、特に限定されない。上記のような転位のループ化を生じさせることができる結晶成長手法であれば問題ない。特にＭＯＣＶＤ法、ＭＢＥ法およびＶＰＥ法は、一般にこのようなマイグレーションを生じることができるため、良好な結晶性の膜を成膜することができ、好適である。中でも、ＭＯＣＶＤ法は、最も結晶性の良い膜を得ることができるので、好ましい。
また、スパッタ法を用いて第二の層を成膜することもできる。スパッタ法の場合は、ＭＯＣＶＤ法やＭＢＥ法に比較して装置を簡便に作ることができる。
第一の層の成膜後、第二の層を成膜する前のアニールは特段に必要ではない。
ただし、第二の成膜をＭＯＣＶＤ、ＭＢＥおよびＶＰＥなどの気相化学成膜方法で実施する場合には、一般に、成膜を伴わない昇温過程と温度の安定化過程を経る。これらの過程において、Ｖ族の原料ガスを流通することが多いので、結果としてアニールの効果を生じている可能性はある。しかし、これは特段にアニールの効果を利用するものではなく、一般的な公知の技術である。
また、その際に流通するキャリアガスは、一般的なものを問題なく使用することができる。つまりＭＯＣＶＤなど気相化学成膜方法で広く用いられる水素や窒素を用いてよい。しかし、化学的に比較的に活性な水素中での昇温は結晶性や結晶表面の平坦性を損なう恐れがあり、長時間行わないほうが良い。
第二の層を成膜するときの基板温度は、８００℃以上であることが望ましい。基板温度が高いと、原子のマイグレーションを生じやすく、転位のループ化が容易に進行するからである。更に望ましくは９００℃以上、特に望ましくは１０００℃以上である。
成膜は結晶の分解する温度よりも低温である必要があることは言うまでもなく、１２００℃以上の温度は、第二の層の成長温度としては適合しない。
本発明に用いることができる基板としては、一般にＩＩＩ族窒化物化合物半導体結晶を成膜できる基板であれば、どのような材料も用いることが可能である。例えば、サファイア、ＳｉＣ、シリコン、酸化亜鉛、酸化マグネシウム、酸化マンガン、酸化ジルコニウム、酸化マンガン亜鉛鉄、酸化マグネシウムアルミニウム、ホウ化ジルコニウム、酸化ガリウム、酸化インジウム、酸化リチウムガリウム、酸化リチウムアルミニウム、酸化ネオジウムガリウム、酸化ランタンストロンチウムアルミニウムタンタル、酸化ストロンチウムチタン、酸化チタン、ハフニウム、タングステンおよびモリブデンなどである。
第一の層をアンモニアを使用せず、第二の層をアンモニアを使用する手法で成膜すると、高温でアンモニアに接触することで化学的な変性を引き起こすことが知られている酸化物基板や金属基板などに対しても、第一の層がコート層として作用することで化学的な変質を防ぐ効果があり、有効な成膜方法として利用できる。
基板は、湿式の前処理を行うことが望ましい。例えばシリコン基板に対しては、よく知られたＲＣＡ洗浄方法などを行い、表面を水素終端させておくことで安定したプロセスとなる。
一方、反応器の中に導入後に、スパッタなどの方法を用いて前処理を行うことができる。具体的には、ＡｒやＮ２のプラズマ中にさらす事によって表面を整えることができる。例えば、ＡｒガスやＮ２ガスなどのプラズマを基板表面に作用させることで、表面に付着した有機物や酸化物を除去することが可能である。この場合は基板とチャンバー間に電圧をかけることにより、プラズマ粒子が効率的に基板に作用する。
第二の層の上には、機能性を持つ半導体積層構造を積層し、各種の半導体素子とすることができる。
例えば、発光素子のための積層構造を形成する場合、Ｓｉ、ＧｅおよびＳｎなどのｎ型ドーパントをドープしたｎ型導電性の層や、マグネシウムなどのｐ型ドーパントをドープしたｐ型導電性の層などがある。材料としても、発光層などにはＩｎＧａＮが広く用いられており、クラッド層などにはＡｌＧａＮが用いられる。
デバイスとしては、発光素子のほか、レーザー素子および受光素子などの光電気変換素子、またはＨＢＴおよびＨＥＭＴなどの電子デバイスなどに用いることができる。これらの半導体素子は各種構造のものが多数知られており、本発明のＩＩＩ族窒化物化合物半導体積層構造体の第二の層の上に積層する素子構造は、これら周知の素子構造を含めて何ら制限されない。
特に発光素子の場合、本技術で製造した素子をパッケージしてランプとして使用することが可能である。また蛍光体と組み合わせることにより、発光色を変える技術が知られており、これをなんら問題なく利用することが可能である。例えば、蛍光体を適正に選定することにより発光素子より長波長の発光を得ることができるし、発光素子自身の発光波長と蛍光体によって変換された波長とを混ぜることによって、白色のパッケージとすることもできる。
以下、本発明を実施例に基づいて具体的に説明する。しかし、本発明はこれらの実施例にのみ限定されるものではない。
（実施例１）
本実施例では、ｃ面サファイア基板上に、第一の層としてＲＦスパッタ法を用いてＡｌＮからなる結晶界面が明瞭な柱状結晶を含む層を形成し、その上に第二の層としてＭＯＣＶＤ法を用いてＧａＮからなる層を形成した。
まず、片面のみをエピタキシャル成長に使用できる程度に鏡面研磨したｃ面サファイア基板を、特に湿式の前処理を行わずにスパッタ機の中へ導入した。使用するスパッタ機は、高周波式の電源を持ち、ターゲット内でマグネットの位置を動かすことができる機構を持っている。
はじめに、スパッタ装置内で基板を７５０℃まで加熱し、窒素ガスを１５ｓｃｃｍの流量で導入した後、チャンバー内の圧力を０．０８Ｐａに保持して、基板側に５０Ｗの高周波バイアスを印加し、窒素プラズマに晒すことで、基板表面を洗浄した。
続いて、アルゴンおよび窒素ガスを導入した後、基板温度を５００℃まで低下させた。２０００Ｗの高周波バイアスを金属Ａｌターゲット側に印加し、炉内の圧力を０．５Ｐａに保ち、Ａｒガスを１５ｓｃｃｍ、窒素ガスを５ｓｃｃｍ流通させた条件（ガス全体に対する窒素の比は２５％）で、サファイア基板上にＡｌＮを成膜した。成長速度は０．１２ｎｍ／ｓであった。
ターゲット内のマグネットは、基板洗浄の際も成膜の際も、揺動させておいた。
５０ｎｍのＡｌＮを成膜後、プラズマを立てるのを止め、基板温度を低下させた。
続いて、スパッタ機から取り出した基板をＭＯＣＶＤ炉に導入した。
導入後、ＧａＮ層を含む試料の作製は、ＭＯＣＶＤ法を用いて以下の手順で行った。まず、サファイア基板を反応炉の中に導入した。サファイア基板は、窒素ガス置換されたグローブボックスの中で、加熱用のカーボン製のサセプタ上に載置した。
窒素ガスを流通した後、ヒータを作動させて基板温度を１１５０℃に昇温させた。１１５０℃で温度が安定したのを確認した後、アンモニア配管のバルブを開き、アンモニアの炉内への流通を開始した。続いてトリメチルガリウム（ＴＭＧａ）の蒸気を含む水素を反応炉内へ供給して、サファイア基板上に第二の層を構成するＩＩＩ族窒化物化合物半導体を付着させる工程を開始した。アンモニアの量はＶ族元素／ＩＩＩ族元素比が６０００となるように調節した。約１時間に渡って上記のＧａＮ層の成長を行ったあと、ＴＭＧａの配管のバルブを切り替え、原料の反応炉への供給を終了して成長を停止した。ＧａＮ層の成長を終了した後、ヒータへの通電を停止して、基板の温度を室温まで降温した。
以上の工程により、サファイア基板上に結晶界面が明瞭な柱状結晶構造を持つＡｌＮの第一の層を形成し、その上にアンドープで２μｍの膜厚のＧａＮ層を形成した本発明のＩＩＩ族窒化物化合物半導体積層構造体を作製した。取り出した基板は無色透明のミラー状を呈していた。
次に、上記の方法で成長を行ったアンドープＧａＮ層の４結晶Ｘ線ロッキングカーブ（ＸＲＣ）測定を行った。この測定の結果、本発明の方法で作製したアンドープＧａＮ層は、（０００２）面の測定では半値幅５０ａｒｃｓｅｃ、（１０−１０）面では半値幅２５０ａｒｃｓｅｃを示した。
また、得られた積層構造体の断面を、透過型電子顕微鏡（ＴＥＭ）で観察した。図５はそのＴＥＭ写真であり、図６は図５を模式的に表した図である。これらの図から判るように、サファイア基板と窒化ガリウムからなる第二の層との間には、基板面と略垂直方向に多数の結晶界面を持つＡｌＮ膜からなる第一の層が観察された。膜厚は５０ｎｍ程度であった。この層は縦長の柱状結晶を含んだ層であると思われる。また、第一の層は基板全面を覆っていた。
さらに、スパッタでの第一層の成膜時、同じチャンバー内で同時に第一層だけを成膜した試料を作製した。得られた試料のＡｌＮ層の平面を透過型電子顕微鏡（ＴＥＭ）で観察した。図３はそのＴＥＭ写真であり、図４は図３を模式的に表した図である。これらの図から判るように、第一の層は結晶界面が明瞭な、大きさ５ｎｍから１０ｎｍ程度の六角柱状の結晶を、５×１０３個／μｍ２程度の密度で含んでいる。
この同じ試料で、第一の層の２結晶Ｘ線ロッキングカーブを測定したところ、（０００２）面の測定では半値幅０．０７度を示した。
（実施例２）
本実施例では、本発明のＩＩＩ族窒化物化合物半導体積層構造体を用いた、ＩＩＩ族窒化物化合物半導体発光素子の製造について説明する。本実施例では、実施例１と同じ条件を用いて６μｍに渡って製造したアンドープＧａＮ結晶（第二の層）上に、Ｓｉをドーパントとしたｎ型コンタクト層を成膜するなどして、最終的に図１に示す半導体発光素子用のエピタキシャル層構造を有するエピタキシャルウェーハを作製した。つまりエピタキシャルウェーハは、ｃ面を有するサファイア基板９上に、実施例１に記載したのと同じ成長方法によって形成された結晶界面が明瞭な柱状結晶の構造を含む厚さ５０ｎｍのＡｌＮ層８（第一の層）の上に、基板側から順に、厚さ６μｍのアンドープＧａＮ層７（第二の層）、１×１０１９ｃｍ−３の電子濃度を持つ厚さ２μｍのＳｉドープＧａＮ層６、１×１０１８ｃｍ−３の電子濃度を持つ厚さ２００ÅのＩｎ０．１Ｇａ０．９Ｎクラッド層５、ＧａＮ障壁層に始まりＧａＮ障壁層に終わる、層厚を１６０Åとする６層のＧａＮ障壁層３と、層厚を３０Åとする５層のノンドープのＩｎ０．２Ｇａ０．８Ｎ井戸層４とからなる多重量子井戸構造２０、厚さ５０ÅのＭｇをドープしたＡｌ０．１Ｇａ０．９Ｎクラッド層２、膜厚０．２μｍのＭｇドープＡｌ０．０２Ｇａ０．９８Ｎ層１、を積層した構造を有する。
上記の半導体発光素子構造のエピタキシャル層を有するウェーハの作製は、ＳｉドープＧａＮ層６以降の積層についても、実施例１で用いたのと同じＭＯＣＶＤ装置を用いて、実施例１における第二の層の成膜と同様にして行った。
以上のような手順により、半導体発光素子用のエピタキシャル層構造を有するエピタキシャルウェーハを作製した。ここでＭｇドープＡｌ０．０２Ｇａ０．９８Ｎ層はｐ型キャリアを活性化するためのアニール処理を行わなくてもｐ型を示した。
次いで、上記のサファイア基板上にエピタキシャル層が積層されたエピタキシャルウェーハを用いて半導体発光素子の一種である発光ダイオードを作製した。図２は本実施例で作製した発光ダイオードの電極構造の平面図である。図中、１０はｎ側電極、１１はｎ側電極を形成するためのＳｉドープＧａＮ層６の露出面、１２はｐ電極ボンディングパッド、および１３は透光性ｐ電極である。
作製したウェーハについて、公知のフォトリソグラフィー技術によってＭｇドープＡｌ０．０２Ｇａ０．９８Ｎ層の表面上に、ＩＴＯからなる透光性ｐ電極１３と、その上にｐ電極１３の表面側から順にＣｒ、ＴｉおよびＡｕを積層した構造を持つｐ電極ボンディングパッド１２を形成し、ｐ側電極とした。更にその後ウェーハにドライエッチングを行い、ＳｉドープＧａＮ層のｎ側電極を形成する部分１１を露出させ、露出した部分に半導体側から順にＣｒ、ＴｉおよびＡｕの３層よりなるｎ側電極１０を作製した。これらの作業により、ウェーハ上に図２に示すような形状を持つ電極を作製した。
このようにしてｐ側およびｎ側の電極を形成したウェーハについて、サファイア基板の裏面を研削および研磨してミラー状の面とした。その後、該ウェーハを３５０μｍ角の正方形のチップに切断し、電極が上になるように、リードフレーム上に載置し、金線でリードフレームへ結線して発光ダイオードとした。上記のようにして作製した発光ダイオードのｐ側およびｎ側の電極間に順方向電流を流したところ、電流２０ｍＡにおける順方向電圧は３．０Ｖであった。また、ｐ側の透光性電極を通して発光を観察したところ、発光波長は４７０ｎｍであり、発光出力は電流２０ｍＡで１５ｍＷを示した。このような発光ダイオードの特性は、作製したウェーハのほぼ全面から作製された発光ダイオードについて、ばらつきなく得られた。
（比較例１）
本比較例では、ａ面サファイア基板上に、第一の層としてＤＣスパッタ法を用いてＡｌＮの層を形成し、その上に第二の層としてＭＯＣＶＤ法を用いてＧａＮの層を形成した。スパッタ時の基板温度は５００℃とした。膜厚等は実施例１と同じである。
そうしたところ、ＭＯＣＶＤ法によるＧａＮ層の成長後、反応装置から取り出したウェーハの表面は白濁しており、表面には多数のピットが認められた。
このプロセスにおける第一の層を実施例１と同様の方法で観察した結果を図７に示す。図８は図７を模式的に表した図である。これらの図から判るように、ＤＣスパッタにて成膜したＡｌＮからなる第一の層は、結晶界面が明瞭な柱状結晶の密度が５×１０２個／μｍ２程度で、結晶界面が明瞭な柱状結晶を本発明で規定する密度で含まないことが判った。
この同じ試料で、第一の層の２結晶Ｘ線ロッキングカーブを測定したところ、（０００２）面の測定では半値幅０．７度を示した。
（実施例３）
本実施例では、サファイアｃ面基板上に、第一の層として回転カソード式のＲＦスパッタ法を用いてＡｌＮからなる結晶界面が明瞭な柱状結晶を含む層を形成し、その上に第二の層としてＭＯＣＶＤ法を用いてＧａＮの層を形成し、その上に実施例２と同じＬＥＤ用エピタキシャル層を成膜した。スパッタ時の基板温度は７００℃とし、その他の条件は実施例２と同一とした。
そうしたところ、ＭＯＣＶＤ法によるＬＥＤ用エピタキシャル層の成長後、反応装置から取り出したウェーハの表面は鏡面であった。
実施例１と同様の方法で第一の層を観察した結果、ＲＦスパッタにて成膜したＡｌＮからなる第一の層は、各結晶の幅が５〜１０ｎｍ程度、密度が５×１０３個／μｍ２程度の結晶界面が明瞭な柱状結晶を含んでいた。
上記のようにして作製したウェーハを、実施例２と同様にして発光ダイオードチップとした。電極間に順方向電流を流したところ、電流２０ｍＡにおける順方向電圧は３．１Ｖであった。また、ｐ側の透光性電極を通して発光を観察したところ、発光波長は４６０ｎｍであり、発光出力は２０ｍＡで１３ｍＷを示した。このような発光ダイオードの特性は、作製したウェーハのほぼ全面から作製された発光ダイオードについて、ばらつきなく得られた。
（実施例４）
本実施例では、Ｓｉ（１１１）基板上に、第一の層として回転カソード式のＲＦスパッタ法を用いてＡｌＧａＮからなる結晶界面が明瞭な柱状結晶を含む層を形成し、その上に第二の層としてＭＯＣＶＤ法を用いてＳｉをドープしたＡｌＧａＮの層を形成し、その上に実施例２と同じＬＥＤ用エピタキシャル層を成膜した。第一の層のＡｌ組成は７０％とし、第二の層のＡｌ組成は１５％とした。スパッタ時の基板温度は５００℃とした。その他の条件は実施例２と同様である。
そうしたところ、ＭＯＣＶＤ法によるＬＥＤ用エピタキシャル層の成長後、反応装置から取り出したウェーハの表面は鏡面であった。
実施例１と同様の方法で、第一の層を観察した。ＲＦスパッタにて成膜したＡｌＧａＮ層は、各結晶の幅が２０ｎｍ程度、密度が２×１０３個／μｍ２程度の結晶界面が明瞭な柱状結晶を含んでいた。
上記のようにして作製したウェーハを、実施例２と同様にして発光ダイオードチップとした。今回は、電極を積層構造側と基板側の上下に設置した。電極間に順方向電流を流したところ、電流２０ｍＡにおける順方向電圧は２．９Ｖであった。また、ｐ側の透光性電極を通して発光を観察したところ、発光波長は４６０ｎｍであり、発光出力は電流２０ｍＡで１０ｍＷを示した。このような発光ダイオードの特性は、作製したウェーハのほぼ全面から作製された発光ダイオードについて、ばらつきなく得られた。
（実施例５）
本実施例では、ＺｎＯ（０００１）基板上に、第一の層としてＣＯ２レーザでターゲットを励起するＰＬＤ法を用いてＧａＮからなる結晶界面が明瞭な柱状結晶を含む層を形成し、その上に第二の層としてＭＯＣＶＤ法を用いてＧｅをドープしたＡｌＧａＮの層を形成し、その上に実施例２と同じＬＥＤ用エピタキシャル層を成膜した。第二の層のＡｌ組成は１０％とした。第一の層の成膜時の基板温度は７５０℃とした。また、今回は５２５ｎｍ付近の緑色ＬＥＤの作製を試みたため、発光層成膜時のＩｎ原料の流量を増量した。
そうしたところ、ＭＯＣＶＤ法によるＬＥＤ用エピタキシャル層の成長後、反応装置から取り出したウェーハの表面は鏡面であった。
実施例１と同様の方法で、第一の層を観察した。ＰＬＤ法にて成膜したＧａＮ層は、各結晶の幅が５ｎｍ程度、密度が５×１０３個／μｍ２程度の結晶界面が明瞭な柱状結晶を含んでいた。
上記のようにして作製したウェーハを、実施例２と同様に発光ダイオードチップとした。実施例４と同様に、電極を積層構造側と基板側の上下に設置した。電極間に順方向電流を流したところ、電流２０ｍＡにおける順方向電圧は３．３Ｖであった。また、ｐ側の透光性電極を通して発光を観察したところ、発光波長は５２５ｎｍであり、発光出力は電流２０ｍＡで１０ｍＷを示した。このような発光ダイオードの特性は、作製したウェーハのほぼ全面から作製された発光ダイオードについて、ばらつきなく得られた。
（実施例６）
本実施例では、本発明のＩＩＩ族窒化物化合物半導体積層構造体を用いた、ＩＩＩ族窒化物化合物半導体発光素子の製造方法について説明する。本実施例では、実施例１と同じ条件を用いて６μｍに渡って製造したアンドープＧａＮ結晶（第二の層）上に、Ｇｅをドーパントとしたｎ型コンタクト層を成膜するなどして、最終的に図１に示す半導体発光素子用のエピタキシャル層構造を有するエピタキシャルウェーハを作製した。つまりエピタキシャルウェーハは、ｃ面を有するサファイア基板９上に、実施例１に記載したのと同じ成長方法によって形成された柱状結晶の構造を持つ厚さ５０μｍのＡｌＮ層８（第一の層）の上に、基板側から順に、６μｍのアンドープＧａＮ層７（第二の層）、１×１０１９ｃｍ−３の電子濃度を持つ２μｍのＧｅドープＧａＮ層６、１×１０１８ｃｍ−３の電子濃度を持つ２００ÅのＩｎ０．１Ｇａ０．９Ｎクラッド層５、ＧａＮ障壁層に始まりＧａＮ障壁層に終わる、層厚を１６０Åとする６層のＧａＮ障壁層３と、層厚を３０Åとする５層のノンドープのＩｎ０．２Ｇａ０．８Ｎ井戸層４とからなる多重量子井戸構造２０、５０ÅのＭｇをドープしたＡｌ０．１Ｇａ０．９Ｎクラッド層２、膜厚０．２μｍのＭｇドープＡｌ０．０２Ｇａ０．９８Ｎ層１、を積層した構造を有する。
また、本実施例で作製した半導体発光素子の電極構造の平面図を図２に示す。図中、１０はｎ側電極、１１はｎ電極を形成するためのＧｅドープＧａＮ層６の露出面、１２はｐ電極ボンディングパッド、および１３は透光性ｐ電極である。
上記の半導体発光素子構造のエピタキシャル層を有するウェーハの作製は、ＭＯＣＶＤ法を用いて以下の手順で行った。サファイア基板上に柱状結晶の構造を持つＡｌＮ層（第一の層）８を形成するまでは、実施例１と同一の手順を用いた。
その後の積層構造の積層も、実施例１で用いたのと同じＭＯＣＶＤ装置を用いて、実施例１における第二の層の成膜と同様にして行った。
以上のような手順により、半導体発光素子用のエピタキシャル層構造を有するエピタキシャルウェーハを作製した。ここでＭｇドープＡｌ０．０２Ｇａ０．９８Ｎ層はｐ型キャリアを活性化するためのアニール処理を行わなくてもｐ型を示した。
次いで、上記のサファイア基板上にエピタキシャル層構造が積層されたエピタキシャルウェーハを用いて半導体発光素子の一種である発光ダイオードを作製した。作製したウェーハについて、公知のフォトリソグラフィー技術によってＭｇドープＡｌ０．０２Ｇａ０．９８Ｎ層の表面上に、ＩＴＯからなる透明ｐ電極１３と、その上に表面側から順にチタン、アルミニウムおよび金を積層した構造を持つｐ電極ボンディングパッド１２を形成し、ｐ側電極とした。更にその後ウェーハにドライエッチングを行い、ＧｅドープＧａＮ層のｎ側電極を形成する部分１１を露出させ、露出した部分にＮｉ、Ａｌ、ＴｉおよびＡｕの４層よりなるｎ側電極１０を作製した。これらの作業により、ウエーハ上に図２に示すような形状を持つ電極を作製した。
このようにしてｐ側およびｎ側の電極を形成したウェーハについて、サファイア基板の裏面を研削および研磨してミラー状の面とした。その後、該ウェーハを３５０μｍ角の正方形のチップに切断し、電極が上になるように、リードフレーム上に載置し、金線でリードフレームへ結線して発光素子とした。上記のようにして作製した発光ダイオードのｐ側およびｎ側の電極間に順方向電流を流したところ、電流２０ｍＡにおける順方向電圧は３．０Ｖであった。また、ｐ側の透光性電極を通して発光を観察したところ、発光波長は４７０ｎｍであり、発光出力は１５ｍＷを示した。このような発光ダイオードの特性は、作製したウェーハのほぼ全面から作製された発光ダイオードについて、ばらつきなく得られた。
（実施例７）
本実施例では、ｃ面サファイア基板上に、第一の層としてＲＦスパッタ法を用いてＡｌＧａＮの層を形成し、その上に第二の層としてＭＯＣＶＤ法を用いてＡｌＧａＮの層を形成した。スパッタ時の基板温度は３００℃とし、その他の条件は実施例１と同一とした。第一の層と第二の層のＡｌの組成は同じで、Ａｌを２０％とした。
そうしたところ、ＭＯＣＶＤ法によるＡｌＧａＮ層の成長後、反応装置から取り出したウエーハの表面は鏡面であったが、光学顕微鏡で見ると微細な凹凸を含んでいた。
断面ＴＥＭ法を用いてこのウエーハを観察した。ＲＦスパッタにて成膜したＡｌＧａＮ層は、柱状結晶ではあったが、ところどころにＡｌＮの形成されていない部分があり、連続膜ではなく、基板の約６０％しか被覆されていなかった。
上記のようにして作製したウエーハを、実施例６と同様にして発光ダイオードチップとした。電極間に順方向電流を流したところ、電流２０ｍＡにおける順方向電圧は２．９Ｖであった。この値は低すぎて、電流がリークしていることを示している。また、ｐ側の透光性電極を通して発光を観察したところ、発光波長は４６０ｎｍであり、発光出力は７ｍＷしか示さなかった。
（実施例８）
本実施例では、ＺｎＯ（０００１）基板上に、第一の層としてＣＯ２レーザでターゲットを励起するＰＬＤ法を用いてＧａＮの柱状結晶の集合体を形成し、その上に第二の層としてＭＯＣＶＤ法を用いてＧｅをドープしたＡｌＧａＮの層を形成し、その上に実施例６と同じＬＥＤ構造を成膜した。第二の層のＡｌ組成は１０％とした。スパッタ時の基板温度は７５０℃とした。また、今回は５２５ｎｍ付近の緑色ＬＥＤの作製を試みたため、発光層のＩｎ原料の流量を増量した。
そうしたところ、ＭＯＣＶＤ法によるＬＥＤ積層構造の成長後、反応装置から取り出したウエーハの表面は鏡面であった。
断面ＴＥＭ法を用いてこのウエーハを観察した。ＰＬＤ法にて成膜したＧａＮ層は、各結晶の幅が５ｎｍ程度の柱状結晶からなっていた。また、第一の層は基板全面を覆っていた。
上記のようにして作製したウエーハを、発光ダイオードチップとした。実施例９と同様に、電極を積層構造側と基板側の上下に設置した。電極間に順方向電流を流したところ、電流２０ｍＡにおける順方向電圧は３．３Ｖであった。また、ｐ側の透光性電極を通して発光を観察したところ、発光波長は５２５ｎｍであり、発光出力は１０ｍＷを示した。このような発光ダイオードの特性は、作製したウェーハのほぼ全面から作製された発光ダイオードについて、ばらつきなく得られた。
本発明のＩＩＩ族窒化物化合物半導体積層構造体は、良好な結晶性を持つＩＩＩ族窒化物化合物半導体結晶からなる表面層を有している。従って、この積層構造体の上に、さらに機能を持たせたＩＩＩ族窒化物化合物半導体結晶層を形成することにより、優れた特性を有する発光ダイオード、レーザダイオード、或いは電子デバイス等の半導体素子を作製することが出来る。

Claims (27)

  1. 基板上に、ＩＩＩ族窒化物化合物半導体からなる第一の層と、該第一の層に接するＩＩＩ族窒化物化合物半導体からなる第二の層を備えており、該第一の層は結晶界面が明瞭な柱状結晶を含んでおり、その密度が１×１０３個／μｍ２〜１×１０５個／μｍ２であることを特徴とするＩＩＩ族窒化物化合物半導体積層構造体。
  2. 第一の層が基板表面の少なくとも９０％を覆っている請求項１に記載のＩＩＩ族窒化物化合物半導体積層構造体。
  3. 結晶界面が明瞭な柱状結晶の幅が１ｎｍ〜５０ｎｍである請求項１に記載のＩＩＩ族窒化物化合物半導体積層構造体。
  4. 結晶界面が明瞭な柱状結晶の幅が２ｎｍ〜３０ｎｍである請求項３に記載のＩＩＩ族窒化物化合物半導体積層構造体。
  5. 第一の層の厚さが１０ｎｍ〜５００ｎｍである請求項１に記載のＩＩＩ族窒化物化合物半導体積層構造体。
  6. 第一の層の厚さが２０ｎｍ〜１００ｎｍである請求項５に記載のＩＩＩ族窒化物化合物半導体積層構造体。
  7. 第一の層がＡｌを含むＩＩＩ族窒化物化合物半導体である請求項１に記載のＩＩＩ族窒化物化合物半導体積層構造体。
  8. 第一の層がＡｌＮからなる請求項７に記載のＩＩＩ族窒化物化合物半導体積層構造体。
  9. 第二の層がＡｌＧａＮである請求項１に記載のＩＩＩ族窒化物化合物半導体積層構造体。
  10. 第二の層がＧａＮである請求項１に記載のＩＩＩ族窒化物化合物半導体積層構造体。
  11. 第一の層を形成するＩＩＩ族窒化物化合物半導体と第二の層を形成するＩＩＩ族窒化物化合物半導体とが異なる材料である請求項１に記載のＩＩＩ族窒化物化合物半導体積層構造体。
  12. 第一の層がＡｌＮであり、かつ、第二の層がＧａＮである請求項１１に記載のＩＩＩ族窒化物化合物半導体積層構造体。
  13. 基板が、サファイア、ＳｉＣ、シリコン、酸化亜鉛、酸化マグネシウム、酸化マンガン、酸化ジルコニウム、酸化マンガン亜鉛鉄、酸化マグネシウムアルミニウム、ホウ化ジルコニウム、酸化ガリウム、酸化インジウム、酸化リチウムガリウム、酸化リチウムアルミニウム、酸化ネオジウムガリウム、酸化ランタンストロンチウムアルミニウムタンタル、酸化ストロンチウムチタン、酸化チタン、ハフニウム、タングステンおよびモリブデンからなる群から選ばれた材料から構成されている請求項１または２に記載のＩＩＩ族窒化物化合物半導体積層構造体。
  14. 基板上に、ＩＩＩ族金属原料と窒素元素を含んだガスとをプラズマによって活性化し、反応させることによって、ＩＩＩ族窒化物化合物半導体の柱状結晶からなる第一の層を成膜した後、該第一の層に接するＩＩＩ族窒化物化合物半導体からなる第二の層を成膜することを特徴とするＩＩＩ族窒化物化合物半導体積層構造体の製造方法。
  15. 第一の層の成膜法が、スパッタ、ＰＬＤ、ＰＥＤおよびＣＶＤからなる群の中から選ばれた一種である請求項１４に記載のＩＩＩ族窒化物化合物半導体積層構造体の製造方法。
  16. 第一の層の成膜法がスパッタ法である請求項１５に記載のＩＩＩ族窒化物化合物半導体積層構造体の製造方法。
  17. 第一の層の成膜法が、窒素源をリアクタ内に流通させながら行うリアクティブスパッタである請求項１６に記載のＩＩＩ族窒化物化合物半導体積層構造体の製造方法。
  18. 第一の層の成膜法が、窒素源としてアンモニアを利用したスパッタ法である請求項１７に記載のＩＩＩ族窒化物化合物半導体積層構造体の製造方法。
  19. 第一の層の成膜法が窒素源として窒素ガスを利用したスパッタ法である請求項１７に記載のＩＩＩ族窒化物化合物半導体積層構造体の製造方法。
  20. 第一の層の成膜法がＲＦスパッタ法である請求項１６に記載のＩＩＩ族窒化物化合物半導体積層構造体の製造方法。
  21. 第一の層の成膜法が、カソードのマグネットの位置を移動させつつ行うＲＦスパッタ法である請求項２０に記載のＩＩＩ族窒化物化合物半導体積層構造体の製造方法。
  22. 第一の層を成膜する際の基板温度が４００℃〜８００℃である請求項１６に記載のＩＩＩ族窒化物化合物半導体積層構造体の製造方法。
  23. 第二の層の成膜法がＭＯＣＶＤ法である請求項１４に記載のＩＩＩ族窒化物化合物半導体積層構造体の製造方法。
  24. 第二の層の成膜法がリアクティブスパッタ法である請求項１４に記載のＩＩＩ族窒化物化合物半導体積層構造体の製造方法。
  25. 第二の層を成膜する際の基板温度が９００℃以上である請求項１４に記載のＩＩＩ族窒化物化合物半導体積層構造体の製造方法。
  26. 請求項１に記載のＩＩＩ族窒化物化合物半導体積層構造体からなるＩＩＩ族窒化物化合物半導体発光素子。
  27. 請求項２６に記載のＩＩＩ族窒化物化合物半導体発光素子からなるランプ。
JP2008514533A 2006-05-10 2007-05-08 Ｉｉｉ族窒化物化合物半導体積層構造体 Pending JPWO2007129773A1 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2006131530 2006-05-10
JP2006131530 2006-05-10
JP2006231862 2006-08-29
JP2006231862 2006-08-29
PCT/JP2007/059820 WO2007129773A1 (ja) 2006-05-10 2007-05-08 Iii族窒化物化合物半導体積層構造体

Publications (1)

Publication Number Publication Date
JPWO2007129773A1 true JPWO2007129773A1 (ja) 2009-09-17

Family

ID=38667877

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008514533A Pending JPWO2007129773A1 (ja) 2006-05-10 2007-05-08 Ｉｉｉ族窒化物化合物半導体積層構造体

Country Status (7)

Country Link
US (1) US8148712B2 (ja)
EP (1) EP2019437B1 (ja)
JP (1) JPWO2007129773A1 (ja)
KR (1) KR101066135B1 (ja)
CN (1) CN101438429B (ja)
TW (1) TW200814369A (ja)
WO (1) WO2007129773A1 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008053665A (ja) * 2006-08-28 2008-03-06 Kanagawa Acad Of Sci & Technol 半導体基板の製造方法、半導体基板の製造装置及び半導体基板
JP2009123718A (ja) * 2007-01-16 2009-06-04 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体素子及びその製造方法、ｉｉｉ族窒化物化合物半導体発光素子及びその製造方法、並びにランプ
US8652948B2 (en) * 2007-11-21 2014-02-18 Mitsubishi Chemical Corporation Nitride semiconductor, nitride semiconductor crystal growth method, and nitride semiconductor light emitting element
JP5272390B2 (ja) * 2007-11-29 2013-08-28 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2009155672A (ja) * 2007-12-25 2009-07-16 Showa Denko Kk Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、ｉｉｉ族窒化物半導体製造装置、ｉｉｉ族窒化物半導体及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP5526478B2 (ja) * 2008-01-16 2014-06-18 豊田合成株式会社 光源、発光装置および表示装置
WO2009096270A1 (ja) * 2008-01-31 2009-08-06 Canon Anelva Corporation ＡｌＮヘテロエピタキシャル結晶体とその製造方法、該結晶体を用いてなるＩＩＩ族窒化物膜用下地基板、発光素子、表面弾性波デバイス、及びスパッタリング装置
KR101020958B1 (ko) * 2008-11-17 2011-03-09 엘지이노텍 주식회사 산화갈륨기판 제조방법, 발광소자 및 발광소자 제조방법
DE102009060749B4 (de) * 2009-12-30 2021-12-30 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip
CN102859695A (zh) * 2010-04-28 2013-01-02 日本碍子株式会社 外延基板以及外延基板的制造方法
WO2012032915A1 (ja) * 2010-09-10 2012-03-15 日本碍子株式会社 半導体素子用エピタキシャル基板、半導体素子用エピタキシャル基板の製造方法、および半導体素子
JP5361925B2 (ja) * 2011-03-08 2013-12-04 株式会社東芝 半導体発光素子およびその製造方法
CN102299169A (zh) * 2011-06-13 2011-12-28 协鑫光电科技（张家港）有限公司 便于去除蓝宝石衬底的外延结构
DE102011114671A1 (de) 2011-09-30 2013-04-04 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102011114670A1 (de) * 2011-09-30 2013-04-04 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
US9515292B2 (en) 2011-12-28 2016-12-06 Joled Inc. Manufacturing method of organic EL element
JP5880383B2 (ja) * 2012-10-11 2016-03-09 豊田合成株式会社 半導体発光素子、発光装置
US9202906B2 (en) 2013-03-14 2015-12-01 Northrop Grumman Systems Corporation Superlattice crenelated gate field effect transistor
JP2014123765A (ja) * 2014-02-27 2014-07-03 Sumitomo Electric Ind Ltd ウエハ生産物、窒化ガリウム系半導体光素子
JP2017122028A (ja) * 2016-01-07 2017-07-13 Ｊｆｅミネラル株式会社 窒化アルミニウム単結晶
JP6605345B2 (ja) * 2016-02-01 2019-11-13 スタンレー電気株式会社 積層体を構成する元素割合の算出方法
JP2019142771A (ja) * 2019-06-06 2019-08-29 Ｊｆｅミネラル株式会社 窒化アルミニウムウェーハの製造方法
EP4052899A4 (en) * 2019-10-31 2023-01-18 Tosoh Corporation MULTI-LAYER FILM STRUCTURE AND METHOD OF MAKING THEREOF
CN112756006B (zh) * 2019-11-06 2022-03-22 中国科学院物理研究所 氮化钛/氮化镓异质结构材料及其制备方法和应用

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11354846A (ja) * 1996-01-19 1999-12-24 Matsushita Electric Ind Co Ltd 窒化ガリウム系化合物半導体発光素子及び窒化ガリウム系化合物半導体の製造方法
JP2004096021A (ja) * 2002-09-04 2004-03-25 Showa Denko Kk Ｉｉｉ族窒化物半導体結晶、その製造方法、ｉｉｉ族窒化物半導体エピタキシャルウェーハ
JP2005210091A (ja) * 2003-12-22 2005-08-04 Showa Denko Kk Ｉｉｉ族窒化物半導体素子およびそれを用いた発光素子
JP2005244202A (ja) * 2004-01-26 2005-09-08 Showa Denko Kk Ｉｉｉ族窒化物半導体積層物

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60173829A (ja) 1984-02-14 1985-09-07 Nippon Telegr & Teleph Corp <Ntt> 化合物半導体薄膜の成長方法
JP3026087B2 (ja) 1989-03-01 2000-03-27 豊田合成株式会社 窒化ガリウム系化合物半導体の気相成長方法
JPH088217B2 (ja) 1991-01-31 1996-01-29 日亜化学工業株式会社 窒化ガリウム系化合物半導体の結晶成長方法
EP0817283A1 (en) 1996-01-19 1998-01-07 Matsushita Electric Industrial Co., Ltd. Gallium nitride compound semiconductor light emitting device and process for producing gallium nitride compound semiconductor
US6713789B1 (en) * 1999-03-31 2004-03-30 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor device and method of producing the same
JP3700492B2 (ja) 1999-09-21 2005-09-28 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子
JP3440873B2 (ja) 1999-03-31 2003-08-25 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子の製造方法
US7501023B2 (en) * 2001-07-06 2009-03-10 Technologies And Devices, International, Inc. Method and apparatus for fabricating crack-free Group III nitride semiconductor materials
JP3656606B2 (ja) 2002-02-15 2005-06-08 昭和電工株式会社 Ｉｉｉ族窒化物半導体結晶の製造方法
WO2005071720A1 (en) * 2004-01-26 2005-08-04 Showa Denko K.K. Group iii nitride semiconductor multilayer structure
TWI258873B (en) * 2004-01-26 2006-07-21 Showa Denko Kk Group III nitride semiconductor multilayer structure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11354846A (ja) * 1996-01-19 1999-12-24 Matsushita Electric Ind Co Ltd 窒化ガリウム系化合物半導体発光素子及び窒化ガリウム系化合物半導体の製造方法
JP2004096021A (ja) * 2002-09-04 2004-03-25 Showa Denko Kk Ｉｉｉ族窒化物半導体結晶、その製造方法、ｉｉｉ族窒化物半導体エピタキシャルウェーハ
JP2005210091A (ja) * 2003-12-22 2005-08-04 Showa Denko Kk Ｉｉｉ族窒化物半導体素子およびそれを用いた発光素子
JP2005244202A (ja) * 2004-01-26 2005-09-08 Showa Denko Kk Ｉｉｉ族窒化物半導体積層物

Also Published As

Publication number Publication date
EP2019437B1 (en) 2018-07-11
US8148712B2 (en) 2012-04-03
TWI352436B (ja) 2011-11-11
KR101066135B1 (ko) 2011-09-20
WO2007129773A1 (ja) 2007-11-15
TW200814369A (en) 2008-03-16
EP2019437A4 (en) 2014-05-07
CN101438429A (zh) 2009-05-20
KR20080098550A (ko) 2008-11-10
US20090146161A1 (en) 2009-06-11
CN101438429B (zh) 2011-04-27
EP2019437A1 (en) 2009-01-28

Similar Documents

Publication Publication Date Title
US8148712B2 (en) Group III nitride compound semiconductor stacked structure
JP4191227B2 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子並びにランプ
KR101067122B1 (ko) Ⅲ족 질화물 반도체의 제조 방법, ⅲ족 질화물 반도체 발광 소자의 제조 방법 및 ⅲ족 질화물 반도체 발광 소자, 및 램프
KR101074178B1 (ko) Ⅲ족 질화물 화합물 반도체 발광 소자의 제조 방법, 및 ⅲ족 질화물 화합물 반도체 발광 소자, 및 램프
KR101268139B1 (ko) Ⅲ족 질화물 반도체 발광 소자의 제조 방법, ⅲ족 질화물 반도체 발광 소자 및 램프
US20090194784A1 (en) Group-iii nitride compound semiconductor device and production method thereof, group-iii nitride compound semiconductor light-emitting device and production method thereof, and lamp
WO2010032423A1 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法、ｉｉｉ族窒化物半導体発光素子並びにランプ
KR20090048590A (ko) Ⅲ족 질화물 화합물 반도체 발광 소자의 제조 방법, 및 ⅲ족 질화물 화합물 반도체 발광 소자와 램프
JP2008124060A (ja) Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP2008177525A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2008047762A (ja) Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
EP2071053B1 (en) Filming method for iii-group nitride semiconductor laminated structure
JP5041883B2 (ja) Ｉｉｉ族窒化物半導体層の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法
JP2008047763A (ja) Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP4974635B2 (ja) Ｉｉｉ族窒化物化合物半導体積層構造体の成膜方法
JP2009016505A (ja) Ｉｉｉ族窒化物化合物半導体発光素子
JP2008115463A (ja) Ｉｉｉ族窒化物半導体の積層構造及びその製造方法と半導体発光素子とランプ
JP2008098245A (ja) Ｉｉｉ族窒化物化合物半導体積層構造体の成膜方法
JP2009161434A (ja) Ｉｉｉ族窒化物半導体結晶の製造方法及びｉｉｉ族窒化物半導体結晶
JP2008106316A (ja) Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP2008294449A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子並びにランプ
JP2008198705A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP5261969B2 (ja) Ｉｉｉ族窒化物化合物半導体発光素子
JP2008177523A (ja) Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP2009054767A (ja) Ｉｉｉ族窒化物半導体の積層構造及びその製造方法と半導体発光素子とランプ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120626

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120821

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130108