JPWO2006129552A1 - 画像形成装置および露光装置 - Google Patents

画像形成装置および露光装置 Download PDF

Info

Publication number
JPWO2006129552A1
JPWO2006129552A1 JP2007518940A JP2007518940A JPWO2006129552A1 JP WO2006129552 A1 JPWO2006129552 A1 JP WO2006129552A1 JP 2007518940 A JP2007518940 A JP 2007518940A JP 2007518940 A JP2007518940 A JP 2007518940A JP WO2006129552 A1 JPWO2006129552 A1 JP WO2006129552A1
Authority
JP
Japan
Prior art keywords
light emitting
emitting element
substrate
image forming
forming apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007518940A
Other languages
English (en)
Inventor
中村　哲朗
哲朗 中村
豊村　祐士
祐士 豊村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Publication of JPWO2006129552A1 publication Critical patent/JPWO2006129552A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/435—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material
    • B41J2/447—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources
    • B41J2/45—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources using light-emitting diode [LED] or laser arrays

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)

Abstract

発光素子列を配置する基板の副走査方向のサイズを抑えることで小型化した画像形成装置の露光装置を提供する。この露光装置は、ガラス基板（５０）と、ガラス基板（５０）上に形成された複数の有機ＥＬ素子（６３）からなる発光素子列と、ガラス基板（５０）の外部から供給される有機ＥＬ素子（６３）を駆動するための制御信号を受け取り、制御信号に基づいて発光素子の駆動を制御する駆動制御部（５８）を有し、少なくとも駆動制御部（５８）の一部を発光素子列の延長線上の位置に配置する。

Description

本発明は微小発光素子をライン状に配置して構成される発光素子列を有する露光装置、およびこの露光装置を搭載した画像形成装置に関する。
いわゆる電子写真プロセスを応用した画像形成装置では、予め所定の電位に帯電した感光体を画像情報に応じて露光して静電潜像を形成し、この静電潜像をトナーにより現像し、顕画化されたトナー像を記録紙に転写、加熱定着して画像を得る。その画像形成装置に用いられる露光装置として、レーザダイオードを光源とした光ビームをポリゴンミラーと呼称される回転多面鏡を介して感光体上を走査して静電潜像を形成する方式と、発光ダイオードや有機ＥＬ材料を用いて構成した発光素子をライン状に配置した発光素子列を用いて各発光部を個別に点灯（オン・オフ）制御して感光体上に静電潜像を形成する方式とが知られている。
一般に、ＬＥＤや有機ＥＬ材料を用いた発光素子列を構成要素として含む露光装置は、感光体のごく近傍で各発光素子を選択的に点灯して感光体上に露光光を照射するので、これらを搭載したプリンタは、レーザプリンタにおける回転多面鏡のような可動部がなく信頼性、静粛性が高く、また、レーザダイオードの光を感光体に導く光学系や、光の経路となる大きな光学的空間が不要で画像形成装置を小型化することが可能であるとされる。
特に発光素子として有機ＥＬ素子を搭載した露光装置は、ガラス等の基板上に薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒｎａｓｉｓｔｏｒ。以降ＴＦＴと呼称する）から成るスイッチング素子で構成される駆動回路と有機ＥＬ素子を一体として形成できるため、構造、製造工程がシンプルであり、発光素子としてＬＥＤを搭載した露光装置（以降ＬＥＤヘッドと呼称する）と比較して更なる小型化、低コスト化を実現できる可能性がある。
さて、従来のＬＥＤヘッドでは例えば特許文献１、特許文献２、更に記録素子を列状に配置した記録用デバイスについては例えば特許文献３に開示される構造が知られている。
図１３は従来の露光装置の構造を示す斜視図である。まず特許文献１に記載された従来の露光装置の構造を図１３を用いて説明する。図１３において露光装置は、ガラス基板１３０、真空容器１３１、発光素子を駆動するＩＣチップ１３２を備えている。発行素子列１３３は、真空容器１３１によって封止されているため外部からは目視されない。特許文献１においては、ガラス基板１３０上に、表面に蛍光体より成る発光素子列１３３を被着した複数のアノード電極列に対向して配置された陰極と、この陰極とアノード電極の間に介装されるグリッド電極を真空容器内１３１に備えた露光装置が開示されている。発光素子列１３３の配列方向を主走査方向、ガラス基板平面において主走査方向と直交する方向を副走査方向とすると、ＩＣチップ１３２は発光素子列１３３に沿って、すなわち発光素子列１３３と並列に主走査方向に複数個配置されている。このためＩＣチップ１３２は発光素子列１３３に対して副走査方向に離間した位置に配置される。
次に特許文献２では発光素子列とこれを駆動するＩＣチップを、いわゆるマトリクス回路を用いて接続する構造が開示されているが、マトリクス回路と接続された電極パッドとＩＣチップをワイヤボンディング法によって接続するために、特許文献１と同様にＩＣチップは発光素子列に対して副走査方向に離間した位置に配置することとなる。
このように従来は、発光素子列を形成する個々の発光素子を駆動するＩＣチップは発光素子列に沿って発光素子列と並列に配置されている。これは発光素子を駆動するＩＣチップが発光素子に対して直接的に電流を供給するために、配線容量、配線抵抗の影響を抑えるべく配線長を極力短くする必要があるためである。
次に特許文献３では、記録用デバイスの一つであるサーマルプリントヘッドの構造の一例が開示されているが、露光装置、サーマルヘッド等記録素子を列状に配置した記録用デバイスにおいては、記録素子を駆動するＩＣチップは一般的に複数のグループに分割され、各グループに対して独立して画像データが転送される構成とすることが多い。このためＩＣチップに対し外部から画像データを供給するインタフェース手段は、複数のＩＣチップに対して配線引きまわしに極端な長短をなくすべく、複数のＩＣチップを挟んで記録素子列と対向する側、即ち基板の短辺方向（副走査方向）の最端部に形成される。
特開平３−２１３３６２号公報 特開平１１−４０８４２号公報 特開平１１−１８８９０６号公報
しかしながら特許文献１、特許文献２に開示された露光装置のごとく、発光素子を駆動するＩＣチップを発光素子列と並列に配置する構成をとる場合、発光素子列の駆動を制御するＩＣチップは露光装置に組み込まれた基板の長辺方向（主走査方向）に対して垂直の方向（副走査方向）に配置せざるを得ない。更に特許文献３に開示されるがごとく、ＩＣチップに信号を供給する外部インタフェース手段を発光素子列と並列に配置すると基板の副走査方向のサイズが増大してしまう。このために露光装置のサイズが増大し、結果的に露光装置を搭載した画像形成装置のサイズを増大させることとなる。
本発明の画像形成装置は上記課題に鑑みてなされたもので、露光装置を搭載した画像形成装置であって、露光装置は、基板と、この基板上に形成された複数の発光素子からなる発光素子列と、基板の外部から供給される発光素子を駆動するための制御信号を受け取り、この制御信号に基づいて発光素子の駆動を制御する駆動制御部を有し、少なくとも駆動制御部の一部を発光素子列の延長線上の位置に配置したものである。
本発明の画像形成装置によれば、露光装置において、発光素子の駆動を制御する駆動制御部の少なくとも一部を、発光素子列の延長線上の位置に配置する構成としたことにより、露光装置における基板の副走査方向サイズが小さくなり、露光装置を小型化、特に薄型化することができる。この薄型化された露光装置を用いることで、画像形成装置を小型化することができる。
図１は本発明の第１の実施の形態による画像形成装置の構成図である。 図２は第１の実施の形態による画像形成装置における現像ステーションの周辺を示す構成図である。 図３は第１の実施の形態による画像形成装置における露光装置の構成図である。 図４Ａは第１の実施の形態による画像形成装置における露光装置に係るガラス基板の上面図、図４Ｂは同要部拡大図である。 図５は第１の実施の形態による画像形成装置における有機ＥＬ素子の配置図である。 図６は第１の実施の形態による画像形成装置における露光装置に係る回路図である。 図７は第１の実施の形態による画像形成装置における露光装置に係る電流プログラム期間と有機ＥＬ素子の点灯期間を示す説明図である。 図８は第１の実施の形態による画像形成装置における露光装置に係る有機ＥＬ素子の断面図である。 図９は第１の実施の形態による画像形成装置における露光装置に係る有機ＥＬ素子の上面図である。 図１０Ａは第２の実施の形態による画像形成装置における露光装置に係るガラス基板の上面図、図１０Ｂは同要部拡大図である。 図１１はソースドライバ信号線の構成例を示す図である。 図１２は信号線のクロスポイント周辺の構成例を示す図である。 図１３は従来の露光装置の構造を示す斜視図である。
添付図面を参照し、本発明の各種の態様によって提供される次の画像形成装置または露光装置について説明する。
本発明の一態様によれば、露光装置を搭載した画像形成装置であって、露光装置は、基板と、この基板上に形成された複数の発光素子からなる発光素子列と、基板の外部から供給される発光素子を駆動するための制御信号を受け取り、この制御信号に基づいて発光素子の駆動を制御する駆動制御部を有し、少なくとも駆動制御部の一部を発光素子列の延長線上の位置に配置したことを特徴とする画像形成装置が提供される。これによって露光装置における基板の副走査方向サイズが小さくなり、露光装置を小型化、特に薄型化することができ、露光装置を搭載した画像形成装置を小型化することができる。
この画像形成装置において、駆動制御部は、少なくとも制御信号を基板の外部から受信するインタフェース手段と、インタフェース手段を介して受け渡された制御信号に基づいて発光素子の駆動を制御するＩＣチップとを含むようにしてもよい。これら駆動制御部の一部を発光素子列の延長線上の位置に配置することで、露光装置における基板の副走査方向サイズが小さくなり、露光装置を小型化、特に薄型化することができ、露光装置を搭載した画像形成装置を小型化することができる。
好ましい実施態様では、駆動制御部を発光素子列の配列方向の任意の位置において、発光素子列とオーバーラップしない位置に配置する。これによって露光装置における基板の副走査方向サイズが小さくなり、露光装置を小型化、特に薄型化することができ、露光装置を搭載した画像形成装置を小型化することができる。
また駆動制御部は、発光素子列の配列方向の延長線上における、基板の端部に配置することができる。これによって露光装置における基板の副走査方向サイズが小さくなり、露光装置を小型化、特に薄型化することができ、露光装置を搭載した画像形成装置を小型化することができる。
また本発明の他の態様によれば、露光装置を搭載した画像形成装置であって、露光装置は、基板と、この基板上に形成された複数の発光素子からなる発光素子列と、基板上に設けられ発光素子列の個々の発光素子に駆動電流を供給する駆動回路と、基板上に設けられ駆動回路に対して発光素子を駆動する駆動パラメータを設定する駆動パラメータ設定手段と、基板上に設けられ駆動パラメータ設定手段に接続され基板の外部から駆動パラメータ設定手段に駆動パラメータを供給するインタフェース手段とを有し、駆動パラメータ設定手段とインタフェース手段の少なくとも一方を、発光素子列の延長線上の位置に配置したことを特徴とする画像形成装置が提供される。これによって露光装置における基板の副走査方向サイズが小さくなり、露光装置を小型化、特に薄型化することができ、露光装置を搭載した画像形成装置を小型化することができる。
この画像形成装置では、発光素子の駆動回路として薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）を用いることができる。これによって基板上に多層配線を実現し、基板の副走査方向のサイズが小さくなり、露光装置を小型化、特に薄型化することができ、露光装置を搭載した画像形成装置を小型化することができる。
好ましい実施態様では、駆動パラメータ設定手段を発光素子列の配列方向の任意の位置において、発光素子列および駆動回路とオーバーラップしない位置に配置する。これによって露光装置における基板の副走査方向サイズが小さくなり、露光装置を小型化、特に薄型化することができ、露光装置を搭載した画像形成装置を小型化することができる。
また、画像形成装置に搭載された露光装置における駆動パラメータ設定手段をＩＣチップとし、このＩＣチップを発光素子列の延長線上の位置に実装するようにしてもよい。発光素子列と並列にＩＣチップを配置しないことで、基板の副走査方向のサイズが小さくなり、露光装置を小型化、特に薄型化することができ、露光装置を搭載した画像形成装置を小型化することができる。
また好ましい実施態様では、画像形成装置に搭載された露光装置における駆動パラメータ設定手段によって、駆動回路に発光素子を駆動する電流値を設定する。これによって露光装置の小型化、薄型化を図るとともに、各発光素子の発光輝度を均一にすることができる。
また、基板として少なくとも長辺と短辺とを有する基板を用い、この基板上に形成される発光素子列を基板の長辺方向に形成するのが好ましい。これによって基板上に露光に必要な発光素子数を配列したうえで、露光装置における基板の副走査方向サイズが小さくなり、露光装置を小型化、特に薄型化することができ、露光装置を搭載した画像形成装置を小型化することができる。
画像形成装置において、発光素子として有機ＥＬ素子を用いることができる。これによって予め薄膜トランジスタを形成した基板上に、微小な発光素子を容易に形成できるため、基板の副走査方向のサイズが小さくなり、露光装置を小型化、特に薄型化することができ、露光装置を搭載した画像形成装置を小型化することができる。
また、基板を透明なガラス基板とし、基板上に形成された発光素子の発光光が基板を透過して出力されるようにしてもよい。これによって発光素子の製造プロセスの簡易化が図れ、基板の副走査方向のサイズを小さくしても、基板の製造上の歩留まりを高く維持することが可能となる。
さらに、外部から基板に制御信号を渡すインタフェース手段を発光素子列の配列方向の任意の位置において、発光素子列および駆動回路とオーバーラップしない位置に配置するようにしてもよい。これによって露光装置における基板の副走査方向サイズが小さくなり、露光装置を小型化、特に薄型化することができ、露光装置を搭載した画像形成装置を小型化することができる。
さらに、外部から基板に制御信号を渡すインタフェース手段を基板の表面に直接装着するようにしてもよい。これによってコネクタ等の余分な部材を削減することで低コスト化が図れると共に、基板の副走査方向のサイズが小さくなり、露光装置を小型化、特に薄型化することができ、露光装置を搭載した画像形成装置の低コスト化、小型化に寄与することができる。
また、外部から基板に制御信号を渡すインタフェース手段を発光素子列の配列方向の延長線上における、基板の最端部に装着するようにしてもよい。これによって基板のスペースを有効に利用できるため、基板全体のサイズを小さくすることができ、露光装置を小型化、特に薄型化することができ、露光装置を搭載した画像形成装置を小型化することができる。
本発明のさらに他の態様によれば、直線状に配列された複数の発光素子を含む発光素子列と、発光素子列の個々の発光素子に駆動電流を供給する駆動回路と、複数の発光素子の発光輝度を均一にするための多値の光量補正データに基づいて駆動回路に対し駆動電流の値を設定するＩＣチップと、２値の画像データに基づいて発光素子の点灯及び消灯を制御する発光制御回路と、光量補正データおよび画像データをＩＣチップおよび発光制御回路にそれぞれ与えるためのフレキシブルプリント回路と、発光素子列、ＩＣチップ、およびフレキシブルプリント回路の接続部を長辺方向に直線状に並べて配置した長方形状の基板とを備える画像形成装置が提供される。これによって露光装置における基板の副走査方向サイズが小さくなり、露光装置を小型化、特に薄型化することができ、露光装置を搭載した画像形成装置を小型化することができる。またこの画像形成装置では、２値の画像データに基づいて発光素子の点灯および消灯の制御を行っており、駆動電流の値を設定する度にその値をリセットする必要がないので、各発光素子に対する駆動電流の値の設定に要する時間が短縮される。したがって、基板の長辺方向にＩＣチップおよび発光素子列を配列するために、ＩＣチップからの配線長が一部の発光素子に対して長くなっても、その発光素子に対する駆動電流の値の設定に支障が生じない。またＩＣチップは基板上に配置しているため、残りの発光素子に対しては容易に駆動電流の値を設定し得る。
好ましい実施態様では、その基板を収容する筐体に含まれる筐体部材に設けられたＬ字状部位の一面にその基板を取り付け支持し、その支持面と直交するＬ字状部位の他面にレンズアレイを取り付け支持する。その筐体内には、その基板のほか、光量補正データを格納する光量補正データメモリおよび画像データを格納するイメージメモリを有するコントローラとフレキシブルプリント回路とを接続する中継基板を収容することができる。
本発明のさらに他の態様によれば、基板と、この基板上に形成された複数の発光素子からなる発光素子列と、基板の外部から供給される発光素子を駆動するための制御信号を受け取り、この制御信号に基づいて発光素子の駆動を制御する駆動制御部を有し、少なくとも駆動制御部の一部を発光素子列の延長線上の位置に配置したことを特徴とする露光装置が提供される。これによって露光装置における基板の副走査方向サイズが小さくなり、露光装置を小型化、特に薄型化することができる。
本発明のさらに他の態様によれば、基板と、この基板上に形成された複数の発光素子からなる発光素子列と、基板上に設けられ発光素子列の個々の発光素子に駆動電流を供給する駆動回路と、基板上に設けられ駆動回路に対して発光素子を駆動する駆動パラメータを設定する駆動パラメータ設定手段と、基板上に設けられ駆動パラメータ設定手段に接続され基板の外部から駆動パラメータ設定手段に駆動パラメータを供給するインタフェース手段とを有し、駆動パラメータ設定手段とインタフェース手段の少なくとも一方を、発光素子列の延長線上の位置に配置したことを特徴とする露光装置が提供される。これによって露光装置における基板の副走査方向サイズが小さくなり、露光装置を小型化、特に薄型化することができる。
（第１の実施の形態）
図１は第１の実施の形態による画像形成装置の構成図である。
図１において、画像形成装置１は、装置内にイエロー現像ステーション２Ｙ、マゼンタ現像ステーション２Ｍ、シアン現像ステーション２Ｃ、ブラック現像ステーション２Ｋの４色分の現像ステーションを縦方向に階段状に配列し、その上方には記録紙３が収容される給紙トレイ４を配設すると共に、各現像ステーション２Ｙ〜２Ｋに対応した箇所には給紙トレイ４から供給された記録紙３の搬送路となる記録紙搬送路５を上方から下方の縦方向に配置したものである。
現像ステーション２Ｙ〜２Ｋは、記録紙搬送路５の上流側から順に、イエロー、マゼンタ、シアン、ブラックのトナー像を形成するものであり、イエロー現像ステーション２Ｙには感光体８Ｙ、マゼンタ現像ステーション２Ｍには感光体８Ｍ、シアン現像ステーション２Ｃには感光体８Ｃ、ブラック現像ステーション２Ｋには感光体８Ｋが含まれ、更に各現像ステーション２Ｙ〜２Ｋには図示しない現像スリーブ、帯電器等、一連の電子写真方式における現像プロセスを実現する部材が含まれている。
更に各現像ステーション２Ｙ〜２Ｋの下部には感光体８Ｙ〜８Ｋの表面を露光して静電潜像を形成するための露光装置１３Ｙ、１３Ｍ、１３Ｃ、１３Ｋが配置されている。
さて、現像ステーション２Ｙ〜２Ｋは充填された現像剤の色が異なっているが、構成は現像色に関わらず同一であるため、以降の説明を簡単にするため特に明示する必要がある場合を除いて現像ステーション２、感光体８、露光装置１３のごとく特定の色を明示せずに説明する。
図２は第１の実施の形態による画像形成装置１における現像ステーション２の周辺を示す構成図である。図２において、現像ステーション２の内部にはキャリアとトナーを混合物である現像剤６が充填されている。攪拌パドル７ａ、７ｂは現像剤６を攪拌するものであり、攪拌パドル７ａと７ｂの回転によって現像剤６中のトナーはキャリアとの摩擦によって所定の電位に帯電されると共に、現像ステーション２の内部を巡回することでトナーとキャリアが十分に攪拌混合される。感光体８は図示しない駆動源によって方向Ｄ３に回転する。帯電器９は、感光体８の表面を所定の電位に帯電する。現像スリーブ１０は内部に複数の磁極が形成されたマグロール１２を有している。薄層化ブレード１１によって現像スリーブ１０の表面に供給される現像剤６の層厚が規制されると共に、現像スリーブ１０は図示しない駆動源によって方向Ｄ４に回転し、この回転およびマグロール１２の磁極の作用によって現像剤６は現像スリーブ１０の表面に供給され、後述する露光装置によって感光体８に形成された静電潜像を現像するとともに、感光体８に転写されなかった現像剤６は現像ステーション２の内部に回収される。
本実施の形態における露光装置１３は有機ＥＬ素子を６００ｄｐｉ（ｄｏｔ／ｉｎｃｈ）の解像度で直線状に配置したもので、帯電器９によって所定の電位に帯電した感光体８に対し、画像データに応じて選択的に有機ＥＬ素子をＯＮ／ＯＦＦすることで、最大Ａ４サイズの静電潜像を形成する。この静電潜像部分に現像スリーブ１０の表面に供給された現像剤６のうちトナーのみが付着し、静電潜像が顕画化される。
感光体８に対し記録紙搬送路５と対向する位置には転写ローラ１６が設けられており、図示しない駆動源により方向Ｄ５に回転する。転写ローラ１６には所定の転写バイアスが印加されており、感光体８上に形成されたトナー像を、記録紙搬送路５を搬送されてきた記録紙に転写する。
以降図１に戻って説明を続ける。
これまで説明してきたように、本実施の形態における画像形成装置１は複数の現像ステーション２Ｙ〜２Ｋを縦方向に階段状に配列したタンデム型のカラー画像形成装置であり、カラーインクジェットプリンタと同等クラスのサイズを目指すものである。現像ステーション２Ｙ〜２Ｋは複数のユニットが配置されるため、画像形成装置１の小型化を図るためには現像ステーション２Ｙ〜２Ｋそのものの小型化と共に、現像ステーション２Ｙ〜２Ｋの周辺に配置される作像プロセスに関与する部材を小さくし、現像ステーション２Ｙ〜２Ｋの配置ピッチを極力小さくする必要がある。
オフィス等においてデスクトップに画像形成装置１を設置した際のユーザの使い勝手、特に給紙時や排紙時の記録紙３へのアクセス性を考慮すると、画像形成装置１の底面から給紙口４５までの高さは２５０ｍｍ以下にすることが望ましい。これを実現するためには画像形成装置１の全体の構成の中で現像ステーション２Ｙ〜２Ｋ全体の高さを１００ｍｍ程度に抑える必要がある。
しかしながら既存の例えばＬＥＤヘッドは厚みが１５ｍｍ程度あり、これを現像ステーション２Ｙ〜２Ｋ間に配置すると目標を達成することが困難である。本発明者等の検討結果によれば露光装置１３の厚みを７ｍｍ以下とすると、現像ステーション２Ｙ〜２Ｋ間の隙間に露光装置１３Ｙ〜１３Ｋを配置しても現像ステーション全体の高さを１００ｍｍ以下に抑えることが可能である。
トナーボトル１７には、それぞれ、イエロー、マゼンタ、シアン、ブラックのトナーが格納されている。トナーボトル１７から各現像ステーション２Ｙ〜２Ｋには、図示しないトナー搬送用のパイプが配設され、各現像ステーション２Ｙ〜２Ｋにトナーを供給している。
給紙ローラ１８は、図示しない電磁クラッチを制御することで方向Ｄ１に回転し、給紙トレイ４に装填された記録紙３を記録紙搬送路５に送り出す。
給紙ローラ１８と最上流のイエロー現像ステーション２Ｙの転写部位との間に位置する記録紙搬送路５には、入口側のニップ搬送手段としてレジストローラ１９、ピンチローラ２０対が設けられている。レジストローラ１９、ピンチローラ２０対は、給紙ローラ１８により搬送された記録紙３を一時的に停止させ、所定のタイミングでイエロー現像ステーション２Ｙの方向に搬送する。この一時停止によって記録紙３の先端がレジストローラ１９、ピンチローラ２０対の軸方向と平行に規制され、記録紙３の斜行を防止する。
記録紙通過検出センサ２１は反射型センサ（フォトリフレクタ）によって構成され、反射光の有無で記録紙３の先端および後端を検出する。
さて、レジストローラ１９の回転を開始すると（図示しない電磁クラッチによって動力伝達を制御し、回転ＯＮ／ＯＦＦを行う）記録紙３は記録紙搬送路５に沿ってイエロー現像ステーション２Ｙの方向に搬送されるが、レジストローラ１９の回転開始のタイミングを起点として、各現像ステーション２Ｙ〜２Ｋの近傍に配置された露光装置１３Ｙ〜１３Ｋによる静電潜像の書き込みタイミングが独立して制御される。
最下流のブラック現像ステーション２Ｋの更に下流側に位置する記録紙搬送路５には出口側のニップ搬送手段として定着器２３が設けられている。定着器２３は加熱ローラ２４と加圧ローラ２５から構成されている。加熱ローラ２４は表面から近い順に、発熱ベルト、ゴムローラ、芯材（共に図示せず）から構成されている多層構造のローラである。このうち発熱ベルトは更に３層構造を有するベルトであり、表面に近い方から離型層、シリコンゴム層、基材層（共に図示せず）から構成される。離型層は厚み約２０〜３０μｍのフッ素樹脂からなり、加熱ローラ２４に離型性を付与する。シリコンゴム層は約１７０μｍのシリコンゴムで構成され、加圧ローラ２５に適度な弾性を与える。基材層は鉄・ニッケル・クロム等の合金である磁性材料によって構成されている。
背面コア２６には励磁コイルが内包されている。背面コア２６の内部には表面が絶縁された銅製の線材（図示せず）を所定本数束ねた励磁コイルを加熱ローラ２４の回転軸方向に延伸し、かつ加熱ローラ２４の両端部において、加熱ローラ２４の周方向に沿って周回して形成されている。励磁コイルに半共振型インバータである励磁回路（図示せず）から約３０ｋＨｚの交流電流を印加すると、背面コア２６と加熱ローラ２４の基材層によって構成される磁路に磁束が生じる。この磁束によって加熱ローラ２４の発熱ベルトの基材層に渦電流が形成され基材層が発熱する。基材層で生じた熱はシリコンゴム層を経て離型層まで伝達され、加熱ローラ２４の表面が発熱する。
温度センサ２７は加熱ローラ２４の温度を検出するためのものである。温度センサ２７は金属酸化物を主原料とし、高温で焼結して得られるセラミック半導体であり、温度に応じて負荷抵抗が変化することを応用して接触した対象物の温度を計測することができる。温度センサ２７の出力は図示しない制御装置に入力され、制御装置は温度センサ２７の出力に基づいて背面コア２６内部の励磁コイルに出力する電力を制御し、加熱ローラ２４の表面温度が約１７０°Ｃとなるように制御する。
この温度制御がなされた加熱ローラ２４と加圧ローラ２５によって形成されるニップ部に、トナー像が形成された記録紙３が通紙されると、記録紙３上のトナー像は加熱ローラ２４と加圧ローラ２５によって加熱および加圧され、トナー像が記録紙３上に定着される。
記録紙後端検出センサ２８は、記録紙３の排出状況を監視するものである。トナー像検出センサ３２は発光スペクトルの異なる複数の発光素子（共に可視光）と単一の受光素子を用いた反射型センサユニットであり、記録紙３の地肌と画像形成部分とで、画像色に応じて吸収スペクトルが異なることを利用して画像濃度を検出するものである。またトナー像検出センサ３２は画像濃度のみならず、画像形成位置も検出できるため、本実施の形態における画像形成装置１ではトナー像検出センサ３２を画像形成装置１の幅方向に２ヶ所設け、記録紙３上に形成した画像位置ずれ量検出パターンの検出位置に基づき、画像形成タイミングを制御している。
記録紙搬送ドラム３３は表面を２００μｍ程度の厚さのゴムで被覆した金属製ローラであり、定着後の記録紙３は記録紙搬送ドラム３３に沿って方向Ｄ２に搬送される。このとき記録紙３は記録紙搬送ドラム３３によって冷却されると共に、画像形成面と逆方向に曲げられて搬送される。これによって記録紙全面に高濃度の画像を形成した場合などに発生するカールを大幅に軽減することができる。その後、記録紙３は蹴り出しローラ３５によって方向Ｄ６に搬送され、排紙トレイ３９に排出される。
フェイスダウン排紙部３４は支持部材３６を中心に回動可能に構成され、フェイスダウン排紙部３４を開放状態にすると、記録紙３は方向Ｄ７に排紙される。このフェイスダウン排紙部３４は閉状態では記録紙搬送ドラム３３と共に記録紙３の搬送をガイドするように、背面に搬送経路に沿ったリブ３７が形成されている。
駆動源３８には、この実施の形態ではステッピングモータを採用している。駆動源３８によって、給紙ローラ１８、レジストローラ１９、ピンチローラ２０、感光体（８Ｙ〜８Ｋ）、および転写ローラ（１６Ｙ〜１６Ｋ）を含む各現像ステーション２Ｙ〜２Ｋの周辺部、定着器２３、記録紙搬送ドラム３３、蹴り出しローラ３５の駆動を行っている。
コントローラ４１は、外部のネットワークを介して図示しないコンピュータ等からの画像データを受信し、プリント可能な画像データを展開、生成する。
エンジン制御部４２は画像形成装置１のハードウェアやメカニズムを制御し、コントローラ４１から転送された画像データに基いて記録紙３にカラー画像を形成すると共に、画像形成装置１の制御全般を行っている。
電源部４３は、露光装置１３Ｙ〜１３Ｋ、駆動源３８、コントローラ４１、エンジン制御部４２へ所定電圧の電力供給を行うと共に、定着器２３の加熱ローラ２４への電力供給を行っている。また感光体８の表面の帯電、現像スリーブ（図２における符号１０を参照）に印加する現像バイアス、転写ローラ１６に印加する転写バイアス等のいわゆる高圧電源系もこの電源部に含まれている。
また電源部４３には電源監視部４４が含まれ、少なくともエンジン制御部４２に供給される電源電圧をモニタできるようになっている。このモニタ信号はエンジン制御部４２において検出され、電源スイッチのオフや停電等の際に発生する電源電圧の低下を検出している。
図３は第１の実施の形態による画像形成装置１における露光装置１３の構成図である。以降露光装置１３の構造について図３を用いて詳細に説明する。図３においてガラス基板５０は無色透明なものである。ここではガラス基板５０としてコスト的に有利なホウケイ酸ガラスを用いているが、発光素子やガラス基板５０上に薄膜トランジスタにより形成される制御回路、駆動回路などの発熱をより効率的に放熱する必要がある場合にはＭｇＯ、Ａｌ２Ｏ３、ＣａＯ、ＺｎＯ等の熱伝導度加成因子を含有するガラス、または石英を用いてもよい。
ガラス基板５０の面Ａには発光素子として有機ＥＬ素子が図面と垂直な方向（主走査方向）に６００ｄｐｉ（ｄｏｔ／ｉｎｃｈ）の解像度で形成されている。
さて感光体８の移動方向Ｄ３は、所定のタイミングに基づき露光装置１３によってライン状の画像が順次形成されていく方向、即ち副走査方向である。既に述べてきたように、現像ステーション間のピッチを狭くするためには露光装置１３の厚みＺを極力薄くすることが効果的であるが、図３に示すように、この厚みＺを支配する要因はガラス基板５０の副走査方向のサイズである。よってガラス基板５０の副走査方向のサイズを小さくすれば、露光装置１３の厚みＺを薄くすることが可能となる。前述したように露光装置１３の厚みは７ｍｍ以下とすることが望ましいが、露光装置１３における筐体の肉厚はおよそ１ｍｍ必要であることを考慮すると、ガラス基板５０の副走査方向のサイズは５ｍｍを下回ることが求められる。
レンズアレイ５１はプラスティックまたはガラスで構成される棒レンズ（図示せず）を列状に配置したものであり、ガラス基板５０の面Ａに形成された有機ＥＬ素子の発光光を正立等倍の像として感光体８の表面に導く。レンズアレイ５１の一方の焦点はガラス基板５０の面Ａであり、もう一方の焦点は感光体８の表面となるようにガラス基板５０、レンズアレイ５１、感光体８の位置関係が調整されている。即ち面Ａからレンズアレイ５１の近い方の面までの距離Ｌ１と、レンズアレイ５１の他方の面と感光体８の表面までの距離Ｌ２とするとき、Ｌ１＝Ｌ２となるように設定される。
中継基板５２には例えばガラスエポキシ基板が用いられる。中継基板５２には少なくともコネクタＡ ５３ａおよびコネクタＢ ５３ｂが実装されている。中継基板５２は例えばフレキシブルフラットケーブルなどのケーブル５６によって露光装置１３に外部から供給される画像データや光量補正データ、及びその他の制御信号をコネクタＢ ５３ｂを介して一旦中継し、これらの信号をガラス基板５０に渡す。
ガラス基板５０の表面にコネクタを直接実装することは接合強度や多様な環境における信頼性を考慮すると困難であるため、本実施の形態では中継基板５２のコネクタＡ ５３ａとガラス基板５０との接続手段としてＦＰＣ（フレキシブルプリント回路）を採用し（図示せず。詳細は後述する）、ガラス基板５０とＦＰＣの接合は例えばＡＣＦ（異方性導電フィルム）を用いて、予めガラス基板５０上に形成された例えばＩＴＯ（錫ドープ酸化インジウム）電極に直接接続する構成としている。
一方コネクタＢ ５３ｂは、露光装置１３を外部と接続するためのコネクタである。一般的にＡＣＦ等による接続は接合強度が問題となる場合が多いが、このように中継基板５２上にユーザが露光装置１３を接続するためのコネクタＢ ５３ｂを設けることで、ユーザが直接アクセスするインタフェースに十分な強度を確保することができる。
筐体Ａ ５４ａは金属板を例えば折り曲げ加工により成型したものである。筐体Ａ ５４ａの感光体８に対向する側にはＬ字状部位５５が形成されており、Ｌ字状部位５５に沿ってガラス基板５０およびレンズアレイ５１が配設されている。筐体Ａ ５４ａの感光体８側の端面とレンズアレイ５１の端面を同一面に合わせ、更に筐体Ａ ５４ａによってガラス基板５０の一端部を支持する構造とすることで、Ｌ字状部位５５の成型精度を確保すれば、ガラス基板５０とレンズアレイ５１の成す位置関係を精度よく合わせ込むことが可能となる。このように筐体Ａ ５４ａは寸法精度を要求されるため、金属にて構成することが望ましい。また筐体Ａ ５４ａを金属製とすることで、ガラス基板５０上に形成される制御回路およびガラス基板５０上に表面実装されるＩＣチップ等の電子部品へのノイズの影響を抑制することが可能である。またガラス基板５０の面Ａとは反対側の面でガラス基板５０を支持することにより、有機ＥＬ素子が形成された面Ａに、ガラス基板５０を支持するための部分を設ける必要がなくなる。さらに面Ａの反対側の面では、有機ＥＬ素子の光をレンズアレイ５１の導くスペースがあればよいので、取り付け・支持部分を比較的大きく確保できる。このため、ガラス基板５０の幅を抑えながら、ガラス基板５０を確実に支持することが可能である。
筐体Ｂ ５４ｂは樹脂を成型して得られるものである。筐体Ｂ ５４ｂのコネクタＢ ５３ｂの近傍には切欠き部（図示せず）が設けられており、ユーザはこの切欠き部からコネクタＢ５３ｂにアクセスが可能となっている。コネクタＢ ５３ｂに接続されたケーブル５６を介して露光装置１３の外部から露光装置１３に画像データ、光量補正データ、クロック信号やライン同期信号等の制御信号、制御回路の駆動電源、発光素子である有機ＥＬ素子の駆動電源などが供給される。
図４Ａは第１の実施の形態による画像形成装置１における露光装置１３に係るガラス基板５０の上面図であり、図４Ｂは同要部拡大図である。以降図４に図３を併用して第１の実施の形態におけるガラス基板５０の構成について詳細に説明する。
図４においてガラス基板５０は厚みが約０．７ｍｍの、少なくとも長辺と短辺を有する長方形形状の基板であり、その長辺方向（主走査方向）には発光素子である複数の有機ＥＬ素子６３が列状に形成されている。本実施の形態ではガラス基板５０の長辺方向には少なくともＡ４サイズ（２１０ｍｍ）の露光に必要な発光素子が配置され、ガラス基板５０の長辺方向は後述する駆動制御部５８の配置スペースを含め２５０ｍｍとしている。ここでは簡単のためにガラス基板５０を長方形として説明するが、ガラス基板５０を筐体Ａ ５４ａに取り付ける際の位置決め用などのために、ガラス基板５０の一部に切り欠きを設けるような変形を伴っていてもよい。
駆動制御部５８はガラス基板５０の外部から供給される制御信号（発光素子としての有機ＥＬ素子６３を駆動するための信号）を受け取り、この制御信号に基づいて有機ＥＬ素子６３の駆動を制御するものであり、後述するように制御信号をガラス基板５０の外部から受け取るインタフェース手段とインタフェース手段を介して受け取った制御信号に基づき発光素子の駆動を制御するＩＣチップ（ソースドライバ）を含んでいる。
ＦＰＣ（フレキシブルプリント回路）６０は中継基板５２のコネクタＡ ５３ａとガラス基板５０とを接続するインタフェース手段であり、コネクタ等を介さずガラス基板５０に設けられた図示しない回路パターンに直接接続されている。既に説明したように、露光装置１３に外部から供給された、画像データ、光量補正データ、クロック信号やライン同期信号等の制御信号、制御回路の駆動電源、発光素子である有機ＥＬ素子６３の駆動電源は、図３に示す中継基板５２を一旦経由した後にＦＰＣ６０を介してガラス基板５０に供給される。
有機ＥＬ素子６３は、露光装置１３の光源である。本実施の形態では有機ＥＬ素子６３は主走査方向に６００ｄｐｉの解像度で５１２０個が列状に形成されており、個々の有機ＥＬ素子６３はそれぞれ独立に後述のＴＦＴ回路によって点灯／消灯を制御される。
ソースドライバ６１は有機ＥＬ素子６３の駆動を制御するＩＣチップとして供給されるものであり、ガラス基板５０上にフリップチップ実装されている。ガラス面へ表面実装を行うことを考慮しソースドライバ６１はベアチップ品を採用している。ソースドライバ６１には露光装置１３の外部からＦＰＣ６０を介して、電源、クロック信号、ライン同期信号等の制御関連信号および光量補正データ（例えば８ビットの多値データ）が供給される。ソースドライバ６１は後に詳細に説明するように、有機ＥＬ素子６３に対する駆動パラメータ設定手段であり、より具体的にはＦＰＣ６０を介して受け渡された光量補正データに基づき個々の有機ＥＬ素子６３の駆動電流値を設定するためのものである。
ガラス基板５０においてＦＰＣ６０の接合部とソースドライバ６１は、例えば表面にメタルを形成したＩＴＯの回路パターン（図示せず）を介して接続されており、駆動パラメータ設定手段たるソースドライバ６１にはＦＰＣ６０を介して光量補正データ、クロック信号、ライン同期信号等の制御信号が入力される。このようにインタフェース手段としてのＦＰＣ６０および駆動パラメータ設定手段としてのソースドライバ６１は駆動制御部５８を構成している。
ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）回路６２はガラス基板５０上に形成されている。ＴＦＴ回路６２はシフトレジスタ、データラッチ部など、発光素子の点灯／消灯のタイミングを制御するゲートコントローラ、および個々の有機ＥＬ素子６３に駆動電流を供給する駆動回路（以降ピクセル回路と呼称する）とを含んでいる。ピクセル回路は各有機ＥＬ素子６３に対して１つずつ設けられ、有機ＥＬ素子６３が形成する発光素子列と並列に設けられている。後に詳述するように、駆動パラメータ設定手段であるソースドライバ６１によって、個々の有機ＥＬ素子６３を駆動するための駆動電流値がピクセル回路に設定される。
ＴＦＴ回路６２には露光装置１３の外部からＦＰＣ６０を介して、電源、クロック信号、ライン同期信号等の制御信号および画像データ（１ビットの２値データ）が供給され、ＴＦＴ回路６２はこれらの電源および信号に基づいて個々の発光素子の点灯／消灯タイミングを制御する。
封止ガラス６４について、有機ＥＬ素子６３は水分の影響を受けると発光領域が経時的に収縮（シュリンキング）したり、発光領域内に非発光部位（ダークスポット）が生じる等して、発光特性が極端に劣化するため、水分を遮断するための封止が必要である。第１の実施の形態ではガラス基板５０に接着剤を介して封止ガラス６４を貼り付けるベタ封止法を採用しているが、封止領域は一般に有機ＥＬ素子６３が構成する発光素子列から副走査方向に２０００μｍ程度が必要とされており、第１の実施の形態でも封止しろとして２０００μｍを確保している。
さて、第１の実施の形態では駆動制御部５８を構成するインタフェース手段たるＦＰＣ６０、および駆動パラメータ設定手段たるソースドライバ６１を、有機ＥＬ素子６３が形成する発光素子列の延長線上（ＥＬ＿ｌｉｎｅ）の位置に設けるようにした。
このような配置とすると、ガラス基板５０の長辺方向（主走査方向）の任意位置において、駆動制御部５８は発光素子列とオーバーラップしない位置に配置されることとなる。ガラス基板５０の短辺方向（副走査方向）に、発光素子列と駆動制御部５８が並ばない。同時にこの構成では、ガラス基板５０の長辺方向（主走査方向）の任意位置において、駆動制御部５８は発光素子列と並列に形成されたＴＦＴ回路６２（ピクセル回路を含む）ともオーバーラップしない位置に配置されることとなる。
この配置は見方を変えれば、駆動制御部５８をガラス基板５０の長辺方向（主走査方向）の端部に配置することでもある。第１の実施の形態では図に示すように、インタフェース手段たるＦＰＣ６０、ソースドライバ６１および有機ＥＬ素子６３列が、ガラス基板５０の長辺方向（主走査方向）に直線状に並んでいる。ＦＰＣ６０をガラス基板５０の長辺方向の最端部に配置することで、ガラス基板５０のスペースを有効に利用している。この際にＦＰＣ６０における接合端子の基板の短辺方向（副走査方向）に一直線状に配列するのではなく、複数列の千鳥配列にすることが望ましい。これによって短辺長が短いガラス基板であっても、露光装置１３の駆動に必要な端子数を確保することが可能となる。
このように駆動制御部５８をガラス基板５０上に適切に配置することで、発光素子列と並列に複数のＩＣチップを配置する構成や、ＩＣチップに信号を供給する外部インタフェース手段を基板の短辺方向の最端部に設ける場合と比較して、ガラス基板５０の短辺方向のサイズを大幅に小さくすることができる。
さて図５は第１の実施の形態による画像形成装置におけるガラス基板５０上に形成された有機ＥＬ素子６３の配置図である。これまで説明してきたように本実施の形態では有機ＥＬ素子６３が形成する発光素子列の数は一列とし、この発光素子列の延長線上（ＥＬ＿ｌｉｎｅ）に駆動制御部５８が配置されるとしたが、例えば図５Ａに示すように有機ＥＬ素子６３の配置が千鳥状である場合や、図５Ｂに示すように有機ＥＬ素子６３の配置が階段状の場合、ＥＬ＿ｌｉｎｅは発光素子の副走査方向への配置に伴い副走査方向に幅を持った延長線を意味し、この幅を有する延長線上に図４における駆動制御部５８の少なくとも一部が配置される。
更に図５Ｃに示すように有機ＥＬ素子６３が形成する発光素子列の始端または終端に通常の露光時には発光させない、例えばテスト用のダミー素子１００が副走査方向に配置されているような場合では、ＥＬ＿ｌｉｎｅは実際に露光に係る発光素子列の延長線を意味し、この延長線上に図４における駆動制御部５８の少なくとも一部が配置される。このとき延長線は副走査方向にダミー素子１００の幅を有していても構わない。
図６は第１の実施の形態による画像形成装置１における露光装置１３に係る回路図である。以降図６を用いてＴＦＴ回路６２およびソースドライバ６１による点灯制御、およびガラス基板５０の副走査方向のサイズについてより詳細に説明する。
図６においてコントローラ４１は既に図１を用いて説明したものであり、図示しないコンピュータ等からの画像データを受信し、プリント可能な画像データを生成する。イメージメモリ６５には、図示しないコンピュータ等から転送されたコマンド等に基づきコントローラ４１によって生成された２値の画像データが格納されている。光量補正データメモリ６６には光量補正データを格納している。光量補正データメモリ６６はＲＯＭ等の不揮発性メモリである。露光装置１３の製造工程には、個々の露光装置１３に対して、全ての有機ＥＬ素子６３の発光輝度または発光輝度分布を計測し、これらの計測結果に基づいて各有機ＥＬ素子６３の発光輝度を均一にするための光量補正データを算出する工程が含まれており、光量補正データメモリ６６には、この光量補正データの値が格納されている。
タイミング生成部６７は、露光装置１３を駆動するためのタイミングに係る制御信号を生成する。イメージメモリ６５に格納されている画像データ、および光量補正データメモリ６６に格納されている光量補正データは、タイミング生成部６７が生成するクロック信号、ライン同期信号等の信号に基づいてケーブル５６、コネクタＢ ５３ｂ、中継基板５２、コネクタＡ ５３ａ、ＦＰＣ６０を介してガラス基板５０の端部から供給される。
更にガラス基板５０に供給された画像データとタイミング信号は、ガラス基板５０上に形成された例えばＩＴＯ上にメタル層を形成した配線によってＴＦＴ回路６２に供給されると共に、光量補正データとタイミング信号も同様にソースドライバ６１に供給される。
さて、ＴＦＴ回路６２はピクセル回路６９とゲートコントローラ６８とに大別されている。ピクセル回路６９は個々の有機ＥＬ素子６３に対して一つずつ設けられており、有機ＥＬ素子６３のＭ画素分を一つのグループとして、ガラス基板５０上にＮグループ設けられている。本実施の形態においては、一つのグループを８画素（即ちＭ＝８）とし、このグループを６４０個としている。従って全画素数は、８×６４０＝５１２０画素となる。各ピクセル回路６９は有機ＥＬ素子６３に電流を供給して駆動するドライバ部７０と、有機ＥＬ素子６３を点灯制御するにあたってドライバが供給する電流値（即ち有機ＥＬ素子６３の駆動電流値）を内部に含むコンデンサに記憶させる、いわゆる電流プログラム部７１を有しており、予め所定のタイミングでプログラムされた駆動電流値に従って有機ＥＬ素子６３を定電流駆動することができる。
ゲートコントローラ６８は入力された２値の画像データを順次シフトするシフトレジスタと、シフトレジスタと並列に設けられシフトレジスタに所定の画素数の入力が完了した後にこれらを一括して保持するラッチ部と、これらの動作タイミングを制御する制御部からなる（共に図示せず）。更にゲートコントローラ６８は、図６に示すＳＣＡＮ＿ＡおよびＳＣＡＮ＿Ｂ信号を出力し、これによってピクセル回路６９に接続された有機ＥＬ素子６３の点灯／消灯を行う期間および、駆動電流を設定する電流プログラム期間のタイミングを制御する。
一方ソースドライバ６１は内部に有機ＥＬ素子６３のグループ数Ｎに相当する数（本実施の形態では６４０個）のＤ／Ａコンバータ７２を有しており（後述する）、ソースドライバ６１はＦＰＣ６０を介して供給された光量補正データ（例えば８ビット）に基づいて、個々の有機ＥＬ素子６３に対する駆動電流を設定することで各有機ＥＬ素子６３の発光輝度を均一に制御する。
さて既に述べたように、主走査方向に６００ｄｐｉの解像度にてＡ４サイズ（約２１０ｍｍ）の露光範囲を得ようとすると、５１２０個の有機ＥＬ素子６３が必要となるが、これらの画素を駆動するためのＴＦＴ回路６２の規模は、本発明者等の検討によれば約５０万ゲートである。これを４．５μｍのプロセスルールで形成すると、ゲートコントローラ６８に含まれるシフトレジスタ、ラッチ部、その他の制御系の回路は約１０００μｍ、ピクセル回路６９は２００μｍの幅となり、これだけの長さを副走査方向に必要とする。ソースドライバ６１からピクセル回路６９への配線は、引き回しを多層化することで１５００μｍに抑えることが可能であり、これらを合計すると副走査方向のＴＦＴ回路の幅は２７００μｍ程度にすることができる。ただし図４を用いて説明したように封止ガラス６４による封止しろとして約２０００μｍ必要であるため、ガラス基板５０の副走査方向のサイズは２７００＋２０００＝４７００μｍ程度とすることができる。
一方ソースドライバ６１の副走査方向の幅は、６４０個のＤ／Ａコンバータ７２を搭載した場合には３０００μｍ程度に抑えることができる（主走査方向の幅は１６０００μｍ程度となる）。既に述べたようにソースドライバ６１はガラス基板５０上に発光素子列の延長線上の位置に実装されるため、ソースドライバ６１の幅がガラス基板５０の副走査方向のサイズに制約を与えることはない。このように発光素子列および長方形状のソースドライバ６１をガラス基板５０の長辺方向に直線状に並べることで、ガラス基板５０の副走査方向のサイズが極小化される。
図７は第１の実施の形態による画像形成装置１における露光装置１３に係る電流プログラム期間と有機ＥＬ素子６３の点灯期間を示す説明図である。以降図７に図６を併用して第１の実施の形態の点灯制御について詳細に説明する。以降、説明を簡単にするために８画素から成る一つの画素グループについて説明を行う。
本実施の形態では露光装置１３の１ライン期間（ラスタ期間）は３５０μｓに設定されており、この１ライン期間のうち１／８（４３．７７μｓ）を電流プログラム部７１に形成されたコンデンサに対し駆動電流値を設定するプログラム期間として当てている。
まずゲートコントローラ６８は画素番号＝１の画素に対してＳＣＡＮ＿Ａ信号をＯＮに、ＳＣＡＮ＿Ｂ信号をＯＦＦにしてプログラム期間を設定する。プログラム期間にＤ／Ａコンバータ７２には光量補正データ（例えば８ビット）が供給されており、この供給されたディジタルデータをＤ／Ａ変換したアナログレベル信号によって電流プログラム部７１のコンデンサが充電される。
プログラム期間が完了するとゲートコントローラ６８は直ちにＳＣＡＮ＿Ａ信号をＯＦＦに、ＳＣＡＮ＿Ｂ信号をＯＮにし点灯期間を設定する。ゲートコントローラ６８には２値の画像データが供給されているから、点灯期間であっても画像データがＯＦＦの場合、有機ＥＬ素子６３は点灯しない。一方画像データがＯＮの場合、有機ＥＬ素子６３は残りの３０６．２５μｓ（３５０μｓ−４３．７５μｓ）の期間、点灯を継続する（実際は制御信号の切り替わり時間が存在するため発光時間は若干短くなるが、説明を簡単にするためこのように表記）。
一方、画素番号＝１のピクセル回路６９に対するプログラム期間が終了すると、ゲートコントローラ６８は直ちに画素番号＝８のピクセル回路６９に対する電流プログラム期間を設定する。以降、画素番号１のピクセル回路に対する手順と同様に、画素番号「８」のピクセル回路に対するプログラム期間が完了すると直ちに当該画素番号の有機ＥＬ素子６３の点灯期間に移行する。
このようにしてゲートコントローラ６８は画素番号＝「１→８→２→７→３→６→４→５→１．．．．」の順にプログラム期間と点灯期間を設定していく。このような点灯順序とすることで、隣接する画素グループ間において最も近い画素の点灯タイミングが時間的に近接する。このため、副走査方向に回転する感光体上に、主走査方向に並んだ発光素子により１ラインを形成する時の画素グループ間の画像段差を目立たなくすることができる。もし画素番号＝「１→２→３→４→５→６→７→８→１．．．．」の順にプログラム期間と点灯期間を設定すると、７回のプログラム期間に感光体が回転する量に相当する段差が、隣接する画素グループ間で生じてしまう。
さて、ここで電流プログラム期間にピクセル回路６９に設定される値は、前述のとおり例えば８ビットの光量補正データである。有機ＥＬ素子６３は例えばスピンコート等による塗りプロセスによって作成されるため、隣接画素相関は極めて高くなる。この効果により特定の有機ＥＬ素子６３の近傍にある有機ＥＬ素子６３の発光輝度は殆ど同じになる。従ってこれら近傍の有機ＥＬ素子６３に対する光量補正データの相関も非常に高いため、例えば画素番号＝１の光量補正データと画素番号＝８の光量補正データは大きく変わらないのである。
ゲートコントローラ６８が制御する電流プログラム期間においては、ピクセル回路６９に光量補正データに従った電流値を供給して、ピクセル回路６９内のコンデンサをいわゆる定電流源にて充電することになり、充電に必要な時間は（数１）となる。
Figure 2006129552
 （数１）によれば、充電時間は静電容量と比例しており、配線引き回しに伴う配線容量の増大によって静電容量Ｃが大きくなると充電時間が大きくなってしまう。本実施の形態ではソースドライバを発光素子列の延長線上に配置しており、ガラス基板５０上でソースドライバが発光素子列の近傍にあるとはいえ、ソースドライバ６１から最も遠い画素グループでは、通常であれば配線容量による充電遅延が懸念される。
しかし第１の実施の形態では、ソースドライバ６１によって供給されるのは、光量補正データであり、前述したように１つの画素グループ内では光量補正データの値は同一性が高いため、各画素グループ内では（数１）におけるＶが殆ど変化しない。結局、電流プログラムの過程では順次選択される画素番号間でのＶの差が充電時間を支配するが、もともと選択された画素番号間でのＶの差は非常に小さいため、充電時間は極めて短くなるのである。従ってソースドライバ６１からの配線長が長くなることに起因する電流プログラム期間の時間的不足については、本実施の形態においては殆ど問題がなくなり、これまで説明してきたようにソースドライバ６１とピクセル回路６９間の距離をガラス基板上で大きく離せることとなる。
この辺りの事情は、電流プログラム法を用いて各画素単位に駆動電流を設定し、各画素単位に６４階調、２５６階調といった多階調を再現するディスプレイとは大きく異なっている。各画素で多階調を表現するためにプログラム毎に電圧をリセットすることになる。一方、上述の構成では画素グループ内の各画素に対し電圧をリセットする必要がなく、２値の画像データに基づいて点灯／消灯を制御し、多値の光量補正データに基づいて電流プログラム法で駆動電流を設定することが可能な露光装置１３ならではのメリットであるといえる。
図８は第１の実施の形態による画像形成装置１における露光装置１３に係る有機ＥＬ素子６３の断面図である。以降図８を用いて本実施の形態における有機ＥＬ素子６３の構成を詳細に説明する。
図８においてベースコート層８１はガラス基板５０上の面Ａ（図３の面Ａに対応）に形成されており、例えばＳｉＮとＳｉＯ２を積層することで構成される。ベースコート層８１の上には多結晶シリコン（ポリシリコン）から成るＴＦＴ８２が形成されている。第１の実施の形態においてはＴＦＴ８２として多結晶シリコンを用いているが、非結晶シリコン（アモルファスシリコン）を用いてもよい。非結晶シリコンの場合、デザインルールや駆動周波数の点で多結晶シリコンと比べて不利になるが、製造プロセスが安価でありコストメリットがある。
ゲート絶縁層８３は例えばＳｉＯ２からなり、ＴＦＴ８２とＭｏなどの金属で構成されたゲート電極８４を所定の間隔で離間、絶縁する。中間層８５は例えばＳｉＯ２およびＳｉＮを積層することで構成されたものである。中間層８５はゲート電極８４を被うとともに、この表面に沿ってＡｌなどの金属で構成されるソース電極８６およびドレイン電極８７を支持している。ソース電極８６およびドレイン電極８７は中間層８５およびゲート絶縁層８３に設けられたコンタクトホールを介してＴＦＴ８２に接続されており、ソース電極８６とドレイン電極８７の間に所定の電位差を付与した状態でゲート電極８４に所定の電位を付与することで、ＴＦＴ８２はスイッチングトランジスタとして動作する。
保護層８８はＳｉＮ等で構成されたものであり、ソース電極８６を完全に被うと共に、ドレイン電極８７の一部にコンタクトホール８９を形成する。透明電極（ホール注入電極）９０は保護層８８上に形成されたものであり、本実施の形態ではＩＴＯ（錫ドープ酸化インジウム）を用いている。透明電極９０としてはＩＴＯの他にＩＺＯ（亜鉛ドープ酸化インジウム）、ＺｎＯ、ＳｎＯ２、Ｉｎ２Ｏ３等を用いることができる。透明電極９０は蒸着法等によっても形成できるが、スパッタ法により形成することが望ましい。この透明電極９０はコンタクトホール８９にてドレイン電極８７と接続されている。
ＴＦＴ８２が形成された面と同一面に、例えばスピンコート法や蒸着法によって有機ＥＬ層９２が形成される。このとき透明電極９０と有機ＥＬ層９２の間に、例えば金属酸化物などによってホール注入層を設けてもよい。陰極９３は例えばＡｌ等の金属を蒸着法等によって形成したものである。このとき有機ＥＬ層９２と陰極９３の間に電子注入層として、例えばＫ、Ｌｉ、Ｎａ、Ｍｇ、Ｌａ、Ｃｅ、Ｃａ、Ｓｒ、Ｂａ、Ａｌ、Ａｇ、Ｌｎ、Ｓｎ、Ｚｎ、Ｚｒのごとき金属元素単体、または安定性を向上させるためにこれらを含む２成分若しくは３成分の合金、又は金属元素単体を例えば有機ＥＬ層９２に近い方から例えばＣａ、Ａｌの順に積層する構造を用いることが望ましい。また有機ＥＬ材料としては、低分子系の材料を用いてもよいし、高分子系の材料を用いてもよい。
以上説明した構造、工程によってガラス基板５０に有機ＥＬ素子６３が形成される。ＴＦＴ８２は個々の有機ＥＬ素子６３に対して１：１の関係で形成されており電気的には所謂アクティブマトリクス回路を構成する。各有機ＥＬ素子６３のソース電極８６を正極とし、ソース電極８６と陰極９３間に所定の電位差を設け、更にゲート電極８４を所定の電位に制御することで、電流がソース電極８６、ＴＦＴ８２、ドレイン電極８７、透明電極９０、有機ＥＬ層９２、陰極９３に流れ、透明電極９０と陰極９３に挟まれた領域の有機ＥＬ層９２が発光する。有機ＥＬ層９２から放出された光は透明電極９０、中間層８５、ゲート絶縁層８３、ベースコート層８１およびガラス基板５０を透過し、面Ａとは反対の面から射出され図示しない感光体を露光する。このように有機ＥＬ層９２が形成された面Ａと反対側の基板面から光を取り出す構成（ボトムエミッション）とすることで、有機ＥＬ層９２の封止が容易になる。９９は配線パターンであり、例えば図６に示すソースドライバ６１から出力される光量補正データのアナログ信号などは、中間層８５の上に設けられた配線パターン９９を利用してピクセル回路６９に接続されている。
図９は第１の実施の形態による画像形成装置１における露光装置１３に係る有機ＥＬ素子６３の上面図である。以降図９を用いて本実施の形態の露光装置１３における有機ＥＬ素子６３およびＴＦＴ８２（駆動回路）の配置について詳細に説明する。
図９において断面Ｙは図８（断面図）の断面位置に対応している。
また図９は図８における有機ＥＬ層９２および陰極９３を除去した状態、即ち透明電極９０が目視される状態を示している。またＴＦＴ８２およびドレイン電極８７を破線で示しているが、これはＴＦＴ８２およびドレイン電極８７が、透明電極９０または保護層８８によって被覆されていることを示している。
本実施の形態では主走査方向における有機ＥＬ素子６３の配置ピッチは６００ｄｐｉであるが、このときの各有機ＥＬ素子６３の配置ピッチは４２．３μｍである。４２．３μｍの配置ピッチ内における有機ＥＬ素子６３どうしの間隔は７μｍに設定されている。透明電極９０を形成する際に露光パターンとして５μｍの間隔を設けて露光した場合、露光部を除去するポジ型のプロセスでは残パターン（この場合は透明電極）のエッジ部は約１μｍ程度縮むため、透明電極９０間には７μｍの間隔が設けられることになる。プロセスによるパターンの収縮を考慮にいれることで、所望のサイズの透明電極９０を得ることができる。このように本実施の形態では有機ＥＬ素子６３は発光素子群９５を構成している。
個々の透明電極９０はその裏側で、例えばＡｌで構成され、透明電極９０に対して１：１に設けられたドレイン電極８７と接続されており、更にドレイン電極８７は、実際は保護層８８により目視できないＴＦＴ８２と接続されている。ドレイン電極８７は図８にも示すように、ＴＦＴ８２から副走査方向に所定の長さ延伸され、その端部でコンタクトホール８９を介して透明電極９０と接続されている。これと同一の構造が主走査方向に有機ＥＬ素子数分（即ち５１２０個）設けられ、ＴＦＴ８２は主走査方向にＴＦＴ群９６を構成する。
発光素子群９５とＴＦＴ群９６はガラス基板５０の平面の副走査方向に完全に分離して配置され、発光素子群９５に含まれる透明電極９０とＴＦＴ群９６に含まれるＴＦＴ８２の間は金属製のドレイン電極８７にて接続されている。このように発光素子群９５の領域とＴＦＴ群９６の領域を完全に分離する構成とすることで、副走査方向に長くＴＦＴ群９６を形成することができる。
本実施の形態では露光装置１３の解像度を６００ｄｐｉとして説明してきたが、上述したように発光素子群９５とＴＦＴ群９６を完全に分離する構造とすることで、副走査方向にＴＦＴ領域を延伸することが可能であり、これによって必要な有効発光領域Ｂを確保しつつ主走査方向の解像度が１２００ｄｐｉや２４００ｄｐｉといった、高解像度の露光装置１３を容易に実現できる。また発光光量を高精度に制御するために、アクティブマトリクス回路を構成するＴＦＴ８２の回路規模が大きくなった場合や、発光輝度を大きくするために大電流駆動を必要とする場合、即ちトランジスタサイズが大きくなった場合であっても、副走査方向にＴＦＴ８２の配置領域を確保することができる。
（第２の実施の形態）
図１０Ａは第２の実施の形態による画像形成装置１における露光装置１３に係るガラス基板５０の上面図であり、図１０Ｂは同要部拡大図である。以降図１０に図３を併用して第２の実施の形態におけるガラス基板５０の構成について詳細に説明する。なお画像形成装置１の全体構成、露光装置の構成等、既に説明済みの部分についての説明は省略する。
図１０においてガラス基板５０は厚みが約０．７ｍｍの、少なくとも長辺と短辺を有する長方形形状の基板であり、その長辺方向（主走査方向）には発光素子である複数の有機ＥＬ素子６３が列状に形成されている。第１の実施の形態ではガラス基板５０の長辺方向には少なくともＡ４サイズ（２１０ｍｍ）の露光に必要な発光素子が配置され、ガラス基板５０の長辺方向は後述する駆動制御部５８の配置スペースを含め２５０ｍｍとしている。第１の実施の形態と同様にガラス基板５０を長方形として説明するが、ガラス基板５０を筐体Ａ ５４ａに取り付ける際の位置決め用などのために、ガラス基板５０の一部に切り欠きを設けるような変形を伴っていてもよい。
駆動制御部５８はガラス基板５０の外部から供給される制御信号（発光素子としての有機ＥＬ素子６３を駆動するための信号）を受け取り、この制御信号に基づいて有機ＥＬ素子６３の駆動を制御するものであり、後述するように制御信号をガラス基板５０の外部から受け取るインタフェース手段とインタフェース手段を介して受け取った制御信号に基づき発光素子の駆動を制御するＩＣチップ（ソースドライバ）を含んでいる。
ＦＰＣ（フレキシブルプリント回路）６０は中継基板５２のコネクタＡ ５３ａとガラス基板５０とを接続するインタフェース手段であり、コネクタ等を介さずガラス基板５０に設けられた図示しない回路パターンに直接接続されている。露光装置１３に外部から供給された、画像データ、光量補正データ、クロック信号やライン同期信号等の制御信号、制御回路の駆動電源、発光素子である有機ＥＬ素子６３の駆動電源は、図３に示す中継基板５２を一旦経由した後にＦＰＣ６０を介してガラス基板５０に供給される。
第２の実施の形態ではＦＰＣ６０をガラス基板５０の短辺方向（副走査方向）の端部に配置する構成とした。
有機ＥＬ素子６３は、露光装置１３の光源である。本実施の形態では有機ＥＬ素子６３は主走査方向に６００ｄｐｉの解像度で５１２０個が列状に形成されており、個々の有機ＥＬ素子６３はそれぞれ独立に後述のＴＦＴ回路によって点灯／消灯を制御される。
ソースドライバ６１は有機ＥＬ素子６３の駆動を制御するＩＣチップとして供給されるものであり、ガラス基板５０上にフリップチップ実装されている。ガラス面へ表面実装を行うことを考慮しソースドライバはベアチップ品を採用している。ソースドライバ６１には露光装置１３の外部からＦＰＣ６０を介して、電源、クロック信号、ライン同期信号等の制御関連信号および光量補正データ（例えば８ビットの多値データ）が供給される。ソースドライバ６１は有機ＥＬ素子６３に対する駆動パラメータ設定手段であり、より具体的にはＦＰＣ６０を介して受け渡された光量補正データに基づき個々の有機ＥＬ素子６３の駆動電流値を設定するためのものである。
ガラス基板５０においてＦＰＣ６０の接合部とソースドライバ６１は、例えば表面にメタルを形成したＩＴＯの回路パターン（図示せず）を介して接続されており、駆動パラメータ設定手段たるソースドライバ６１にはＦＰＣ６０を介して光量補正データ、クロック信号、ライン同期信号等の制御信号が入力される。このようにインタフェース手段としてのＦＰＣ６０および駆動パラメータ設定手段としてのソースドライバ６１は駆動制御部５８を構成している。
ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）回路６２はガラス基板５０上に形成されている。ＴＦＴ回路６２はシフトレジスタ、データラッチ部など、発光素子の点灯／消灯のタイミングを制御するゲートコントローラ、および個々の有機ＥＬ素子６３に駆動電流を供給する駆動回路（以降ピクセル回路と呼称する）とを含んでいる。ピクセル回路は各有機ＥＬ素子６３に対して１つずつ設けられ、有機ＥＬ素子６３が形成する発光素子列と並列に設けられている。第１の実施の形態で詳細に説明したように、駆動パラメータ設定手段であるソースドライバ６１によって、個々の有機ＥＬ素子６３を駆動するための駆動電流値がピクセル回路に設定される。
ＴＦＴ回路６２には露光装置１３の外部からＦＰＣ６０を介して、電源、クロック信号、ライン同期信号等の制御信号および画像データ（１ビットの２値データ）が供給され、ＴＦＴ回路６２はこれらの電源および信号に基づいて個々の発光素子の点灯／消灯タイミングを制御する。
有機ＥＬ素子６３は水分の影響を受けると発光領域が経時的に収縮（シュリンキング）したり、発光領域内に非発光部位（ダークスポット）が生じる等して、発光特性が極端に劣化するため、水分を遮断するための封止が必要である。第２の実施の形態ではガラス基板５０に接着剤を介して封止ガラス６４を貼り付けるベタ封止法を採用しているが、封止領域は一般に有機ＥＬ素子６３が構成する発光素子列から副走査方向に２０００μｍ程度が必要とされており、第２の実施の形態でも封止しろとして２０００μｍを確保している。
さて、第２の実施の形態では駆動制御部５８を構成するインタフェース手段たるＦＰＣ６０、および駆動パラメータ設定手段たるソースドライバ６１のうち、ソースドライバ６１を有機ＥＬ素子６３が形成する発光素子列の延長線上（ＥＬ＿ｌｉｎｅ）の位置に設けるようにし、かつガラス基板５０の長辺方向（主走査方向）の任意位置において、駆動制御部５８を発光素子列およびＴＦＴ回路６２（ピクセル回路を含む）とオーバーラップしない位置に配置するようにした。
この配置は見方を変えれば、駆動制御部５８をガラス基板５０の長辺方向（主走査方向）の端部に配置することでもある。更に第２の実施の形態では図に示すように、インタフェース手段たるＦＰＣ６０を、発光素子列およびガラス基板５０の短辺方向（副走査方向）の最端部に配置し、ガラス基板５０のスペースを有効に利用している。ＦＰＣ６０はガラス基板５０の短辺方向（副走査方向）の最端部に配置されるため、接合端子を配置する際の空間的な制約が少なく、接合端子をガラス基板５０の長辺方向に一直線状に配列しても露光装置１３の駆動に必要な端子数を確保することが可能である。
このように駆動制御部５８をガラス基板５０上に適切に配置することで、発光素子列と並列に複数のＩＣチップを配置する構成と比較して、ガラス基板の短辺方向（副走査方向）のサイズを大幅に小さくすることができ、最終的に露光装置を搭載した画像形成装置のサイズを小さくすることができる。
以上、本発明の実施の形態に基づき、特に電流プログラム法に基づき発明の詳細を説明してきたが、本発明の本質は、発光素子の駆動を制御するＩＣチップ、または発光素子が形成された基板に信号等を供給するインタフェース手段を発光素子列の延長線上の位置に配置することにあり、電流プログラム法に固有の構成ではない。
電流プログラム法とは異なる例として、例えば入力画像データの転送周波数がＴＦＴの駆動能力（動作周波数）を超えるような場合に、ガラス基板５０上に高速の第１の動作クロック信号と同期して転送された画像データ等を一旦ＩＣチップで受信し、この画像データ等を複数のグループに分配して第１の動作クロックより低速に設定した第２の動作クロックに同期してＴＦＴに供給するような構成があり得るが、この場合にガラス基板５０に転送された画像データ等を複数のグループに分配するＩＣチップを、発光素子列の延長線上の位置に配置することも本発明の技術的範囲に含まれることはいうまでもない。
更に第１の実施の形態及び第２の実施の形態においては、発光素子列の駆動を制御するＩＣチップ、または発光素子が形成された基板に信号等を供給するインタフェース手段を、ガラス基板上の一箇所に配置する例を示したが、これらを例えば発光素子列の延長線上にある、ガラス基板の端部２ヵ所にそれぞれ配置するようにしてもよい。ガラス基板の長辺方向の両端部にＩＣチップを配置すれば、配線容量を抑えることができる。このような構成は特に画像形成装置にＡ３サイズ等の長尺の露光装置を搭載するような場合に有用である。
また第１の実施の形態及び第２の実施の形態では、発光素子列の延長線上にＩＣチップを配置している。このため、発光素子列のＩＣチップ側の端部にある発光素子と反対側の端部にある発光素子とでは、ＩＣチップから発光素子へのレイアウトや配線長に大きな違いが生じる。発光素子列が長尺になるなどの理由で、その違いによるプログラム期間の制約が問題になる場合には、配線抵抗や配線容量を適当な配線方法によって軽減するようにしてもよい。
図１１はソースドライバ信号線の構成例を示す図である。上述したように、ＩＣチップ６１に含まれる複数のＤ／Ａコンバータ７２は、各グループに属する複数のピクセル回路にそれぞれ接続され、それらのピクセル回路に光量補正データを与えている。図１１の例では、光量補正データを与えるソースドライバ信号線の配線抵抗を減少させるため、信号源であるＩＣチップ６１から遠いピクセル回路への信号線ほど配線幅を増加させている。
図１１では、有機ＥＬ素子の配列にあわせて各ピクセル回路を主走査方向へ直線状に配列した構成を簡略的に示している。ＩＣチップ６１は、その配列の一方の端部付近に配置されている。ＩＣチップ６１に含まれるＤ／Ａコンバータのうち、Ｄ／Ａコンバータ７２Ａは、信号線１１０Ａによって、ＩＣチップ６１に最も近いピクセル回路６９Ａに接続されている。Ｄ／Ａコンバータ７２Ｃは、信号線１１０Ｃによって、ＩＣチップ６１から最も遠いピクセル回路６９Ｃに接続されている。Ｄ／Ａコンバータ７２Ｂは、信号線１１０Ｂによって、ピクセル回路６９Ａとピクセル回路６９Ｃの中間にあるピクセル回路６９Ｂに接続されている。各信号線の幅は、各ピクセル回路の主走査方向の位置によって、信号線１１０Ａ、信号線１１０Ｂ、信号線１１０Ｃの順に大きくなっている。信号源からの信号線の配線長が大きくなるほど信号線幅を増加させることで、信号線１１０Ｂや１１０Ｃの配線抵抗を抑えられる。このようにしてＩＣチップ６１から遠いピクセル回路への信号線の配線抵抗を減少させれば、プログラム期間に対する制約を軽減することができる。プログラム期間を短縮できれば、ヘッド全体のパフォーマンス（印字速度）を向上させることが可能となる。
上述のように配線幅を変化させれば、各信号線における配線抵抗をほぼ均一化することも可能である。しかしながら、ＩＣチップ６１の反対側にあるピクセル回路６９ＣのようにＩＣチップ６１から大きく離れた一部のピクセル回路に対する信号線について、他のピクセル回路に対する信号線よりも配線幅を一定長増加させるようにしてもよい。例えば信号線１１０Ａや１１０Ｂを含む配線長の比較的短い信号線の配線幅は同じ大きさにし、信号線１１０Ｃを含む配線長の比較的長い信号線の配線幅を一定長だけ大きくするようにしてもよい。
図１２は信号線のクロスポイント周辺の構成例を示す図である。ピクセル回路６９には、ソースドライバ信号線のほか、ゲートコントローラ６８からＳＣＡＮ＿Ａ信号を与えるプログラム制御信号線や、ＳＣＡＮ＿Ｂ信号を与える発光制御信号線、さらには電源線やグランド線などが接続されている。これらの信号線は、レイアウト上交差することがあり、その層間で容量成分を形成してしまう。配線の容量成分が増加すると、プログラム期間への制約が大きくなる。図１２の例では、クロスポイントＣにおける配線容量の増加を軽減するため、交差する２つの信号線１２０および１２１のうち、一方の信号線１２０の配線幅が、クロスポイントＣにおいて他の部分よりも小さく形成されている。これにより信号線１２０と信号線１２１とのクロスポイントＣにおける対向面積が減少する。対向面積を減少させるため、信号線１２０に代えて、または加えて、信号線１２１の配線幅をクロスポイントＣにおいて他の部分よりも小さくするようにしてもよい。このように交差する信号線のうち少なくとも一つの信号線の配線幅を一部または全てのクロスポイントＣにおいて他の部分よりも小さくすることで、配線容量を軽減することが可能となる。
もっとも、クロスポイントＣにおける容量成分を軽減するため配線幅を減少させると、その部分での配線抵抗が増加する。このため、容量成分の減少と配線抵抗の増加の双方の見地からクロスポイントＣにおける信号線の幅を決定することが好ましい。さらにプログラム信号線と他の信号線とが交差する場合、他の信号線の配線幅のみをクロスポイントＣにおいて小さくするようにしてもよい。例えば図１１における信号線１１０Ｃがゲートコントローラ６８からの信号線と交差している場合には、ゲートコントローラ６８からの信号線の配線幅のみをクロスポイントＣにおいて他の部分よりも小さくする。これにより、プログラム期間に与える影響を抑えることが可能となる。また交差する信号線のうち、配線長のより短い信号線の配線幅のみをクロスポイントＣにおいて他の部分よりも小さくするようにしてもよい。
また信号線の交差点数を減少させることで、配線全体の容量成分を減少させることも可能である。例えば図６に示した構成では、ガラス基板５０の短辺方向の端部に、発光素子列と平行にゲートコントローラ６８が配置されている。このゲートコントローラ６８からは、各ピクセル回路に対してプログラム制御信号線や発光制御信号線がのびている。これに対し、ＩＣチップ６１はガラス基板５０の長辺方向の端部に配置されている。このため、発光素子列のゲートコントローラ６８側からソースドライバ信号線をピクセル回路に接続すると、ソースドライバ信号線と、プログラム制御信号線や発光制御信号線との間に交差点が生じ易い。その交差点数を減少させるため、ＩＣチップからの信号線とゲートコントローラからの信号線をピクセル回路から見て異なる方向から接続するようにしてもよい。図６の例では、ＩＣチップからのソースドライバ信号線を発光素子列のゲートコントローラ６８とは反対側からピクセル回路に接続する。それによって、交差点数が減少すれば、配線全体の容量成分が抑えられる。
また、第１の実施の形態及び第２の実施の形態においては、発光素子列の駆動を制御するＩＣチップの個数を１つとして説明したが、ＩＣチップの数は複数であっても構わない。ＩＣチップのコストは歩留まりに大きく影響するが、チップのコストはチップ面積と相関が高くチップ面積を小さくするとコストが劇的に低下する場合がある。このような場合はガラス基板上にチップ面積の小さなチップを複数個配置する方がコストメリットを享受できる。たとえば各ＩＣチップは、ガラス基板の長辺方向に配列することができる。
また第１の実施の形態及び第２の実施の形態では電子写真法を応用した画像形成装置について説明したが、本発明は電子写真法に限られるものではない。有機ＥＬ素子によってＲＧＢ光源は容易に実現できるため、例えば露光光源としてＲ光源、Ｇ光源、Ｂ光源をそれぞれ有する複数の露光装置を配置し、ＲＧＢ各色の画像データに基づいて印画紙を直接的に露光する画像形成装置に対しても応用が可能であることは言うまでもない。またモノクロの画像形成装置に本発明を適用し、その画像形成装置の小型化を図るようにしてもよい。
上述した実施の形態は本発明の技術的範囲を制限するものではなく、既に記載したもの以外でも、本発明の範囲内で種々の変形や応用が可能である。
以上のように、本発明にかかる画像形成装置は、特にタンデム型のカラー画像形成装置の小型化が図れるところから、例えばプリンタ、複写機、ファクシミリ装置、フォトプリンタ等への利用が可能である。
本発明は微小発光素子をライン状に配置して構成される発光素子列を有する露光装置、およびこの露光装置を搭載した画像形成装置に関する。
いわゆる電子写真プロセスを応用した画像形成装置では、予め所定の電位に帯電した感光体を画像情報に応じて露光して静電潜像を形成し、この静電潜像をトナーにより現像し、顕画化されたトナー像を記録紙に転写、加熱定着して画像を得る。その画像形成装置に用いられる露光装置として、レーザダイオードを光源とした光ビームをポリゴンミラーと呼称される回転多面鏡を介して感光体上を走査して静電潜像を形成する方式と、発光ダイオードや有機ＥＬ材料を用いて構成した発光素子をライン状に配置した発光素子列を用いて各発光部を個別に点灯（オン・オフ）制御して感光体上に静電潜像を形成する方式とが知られている。
一般に、ＬＥＤや有機ＥＬ材料を用いた発光素子列を構成要素として含む露光装置は、感光体のごく近傍で各発光素子を選択的に点灯して感光体上に露光光を照射するので、これらを搭載したプリンタは、レーザプリンタにおける回転多面鏡のような可動部がなく信頼性、静粛性が高く、また、レーザダイオードの光を感光体に導く光学系や、光の経路となる大きな光学的空間が不要で画像形成装置を小型化することが可能であるとされる。
特に発光素子として有機ＥＬ素子を搭載した露光装置は、ガラス等の基板上に薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒｎａｓｉｓｔｏｒ。以降ＴＦＴと呼称する）から成るスイッチング素子で構成される駆動回路と有機ＥＬ素子を一体として形成できるため、構造、製造工程がシンプルであり、発光素子としてＬＥＤを搭載した露光装置（以降ＬＥＤヘッドと呼称する）と比較して更なる小型化、低コスト化を実現できる可能性がある。
さて、従来のＬＥＤヘッドでは例えば特許文献１、特許文献２、更に記録素子を列状に配置した記録用デバイスについては例えば特許文献３に開示される構造が知られている。
図１３は従来の露光装置の構造を示す斜視図である。まず特許文献１に記載された従来の露光装置の構造を図１３を用いて説明する。図１３において露光装置は、ガラス基板１３０、真空容器１３１、発光素子を駆動するＩＣチップ１３２を備えている。発行素子列１３３は、真空容器１３１によって封止されているため外部からは目視されない。特許文献１においては、ガラス基板１３０上に、表面に蛍光体より成る発光素子列１３３を被着した複数のアノード電極列に対向して配置された陰極と、この陰極とアノード電極の間に介装されるグリッド電極を真空容器内１３１に備えた露光装置が開示されている。発光素子列１３３の配列方向を主走査方向、ガラス基板平面において主走査方向と直交する方向を副走査方向とすると、ＩＣチップ１３２は発光素子列１３３に沿って、すなわち発光素子列１３３と並列に主走査方向に複数個配置されている。このためＩＣチップ１３２は発光素子列１３３に対して副走査方向に離間した位置に配置される。
次に特許文献２では発光素子列とこれを駆動するＩＣチップを、いわゆるマトリクス回路を用いて接続する構造が開示されているが、マトリクス回路と接続された電極パッドとＩＣチップをワイヤボンディング法によって接続するために、特許文献１と同様にＩＣチップは発光素子列に対して副走査方向に離間した位置に配置することとなる。
このように従来は、発光素子列を形成する個々の発光素子を駆動するＩＣチップは発光素子列に沿って発光素子列と並列に配置されている。これは発光素子を駆動するＩＣチップが発光素子に対して直接的に電流を供給するために、配線容量、配線抵抗の影響を抑えるべく配線長を極力短くする必要があるためである。
次に特許文献３では、記録用デバイスの一つであるサーマルプリントヘッドの構造の一例が開示されているが、露光装置、サーマルヘッド等記録素子を列状に配置した記録用デバイスにおいては、記録素子を駆動するＩＣチップは一般的に複数のグループに分割され、各グループに対して独立して画像データが転送される構成とすることが多い。このためＩＣチップに対し外部から画像データを供給するインタフェース手段は、複数のＩＣチップに対して配線引きまわしに極端な長短をなくすべく、複数のＩＣチップを挟んで記録素子列と対向する側、即ち基板の短辺方向（副走査方向）の最端部に形成される。
特開平３−２１３３６２号公報 特開平１１−４０８４２号公報 特開平１１−１８８９０６号公報
しかしながら特許文献１、特許文献２に開示された露光装置のごとく、発光素子を駆動するＩＣチップを発光素子列と並列に配置する構成をとる場合、発光素子列の駆動を制御するＩＣチップは露光装置に組み込まれた基板の長辺方向（主走査方向）に対して垂直の方向（副走査方向）に配置せざるを得ない。更に特許文献３に開示されるがごとく、ＩＣチップに信号を供給する外部インタフェース手段を発光素子列と並列に配置すると基板の副走査方向のサイズが増大してしまう。このために露光装置のサイズが増大し、結果的に露光装置を搭載した画像形成装置のサイズを増大させることとなる。
本発明の画像形成装置は上記課題に鑑みてなされたもので、露光装置を搭載した画像形成装置であって、露光装置は、基板と、この基板上に形成された複数の発光素子からなる発光素子列と、基板の外部から供給される発光素子を駆動するための制御信号を受け取り、この制御信号に基づいて発光素子の駆動を制御する駆動制御部を有し、少なくとも駆動制御部の一部を発光素子列の延長線上の位置に配置したものである。
本発明の画像形成装置によれば、露光装置において、発光素子の駆動を制御する駆動制御部の少なくとも一部を、発光素子列の延長線上の位置に配置する構成としたことにより、露光装置における基板の副走査方向サイズが小さくなり、露光装置を小型化、特に薄型化することができる。この薄型化された露光装置を用いることで、画像形成装置を小型化することができる。
添付図面を参照し、本発明の各種の態様によって提供される次の画像形成装置または露光装置について説明する。
本発明の一態様によれば、露光装置を搭載した画像形成装置であって、露光装置は、基板と、この基板上に形成された複数の発光素子からなる発光素子列と、基板の外部から供給される発光素子を駆動するための制御信号を受け取り、この制御信号に基づいて発光素子の駆動を制御する駆動制御部を有し、少なくとも駆動制御部の一部を発光素子列の延長線上の位置に配置したことを特徴とする画像形成装置が提供される。これによって露光装置における基板の副走査方向サイズが小さくなり、露光装置を小型化、特に薄型化することができ、露光装置を搭載した画像形成装置を小型化することができる。
この画像形成装置において、駆動制御部は、少なくとも制御信号を基板の外部から受信するインタフェース手段と、インタフェース手段を介して受け渡された制御信号に基づいて発光素子の駆動を制御するＩＣチップとを含むようにしてもよい。これら駆動制御部の一部を発光素子列の延長線上の位置に配置することで、露光装置における基板の副走査方向サイズが小さくなり、露光装置を小型化、特に薄型化することができ、露光装置を搭載した画像形成装置を小型化することができる。
好ましい実施態様では、駆動制御部を発光素子列の配列方向の任意の位置において、発光素子列とオーバーラップしない位置に配置する。これによって露光装置における基板の副走査方向サイズが小さくなり、露光装置を小型化、特に薄型化することができ、露光装置を搭載した画像形成装置を小型化することができる。
また駆動制御部は、発光素子列の配列方向の延長線上における、基板の端部に配置することができる。これによって露光装置における基板の副走査方向サイズが小さくなり、露光装置を小型化、特に薄型化することができ、露光装置を搭載した画像形成装置を小型化することができる。
また本発明の他の態様によれば、露光装置を搭載した画像形成装置であって、露光装置は、基板と、この基板上に形成された複数の発光素子からなる発光素子列と、基板上に設けられ発光素子列の個々の発光素子に駆動電流を供給する駆動回路と、基板上に設けられ駆動回路に対して発光素子を駆動する駆動パラメータを設定する駆動パラメータ設定手段と、基板上に設けられ駆動パラメータ設定手段に接続され基板の外部から駆動パラメータ設定手段に駆動パラメータを供給するインタフェース手段とを有し、駆動パラメータ設定手段とインタフェース手段の少なくとも一方を、発光素子列の延長線上の位置に配置したことを特徴とする画像形成装置が提供される。これによって露光装置における基板の副走査方向サイズが小さくなり、露光装置を小型化、特に薄型化することができ、露光装置を搭載した画像形成装置を小型化することができる。
この画像形成装置では、発光素子の駆動回路として薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）を用いることができる。これによって基板上に多層配線を実現し、基板の副走査方向のサイズが小さくなり、露光装置を小型化、特に薄型化することができ、露光装置を搭載した画像形成装置を小型化することができる。
好ましい実施態様では、駆動パラメータ設定手段を発光素子列の配列方向の任意の位置において、発光素子列および駆動回路とオーバーラップしない位置に配置する。これによって露光装置における基板の副走査方向サイズが小さくなり、露光装置を小型化、特に薄型化することができ、露光装置を搭載した画像形成装置を小型化することができる。
また、画像形成装置に搭載された露光装置における駆動パラメータ設定手段をＩＣチップとし、このＩＣチップを発光素子列の延長線上の位置に実装するようにしてもよい。発光素子列と並列にＩＣチップを配置しないことで、基板の副走査方向のサイズが小さくなり、露光装置を小型化、特に薄型化することができ、露光装置を搭載した画像形成装置を小型化することができる。
また好ましい実施態様では、画像形成装置に搭載された露光装置における駆動パラメータ設定手段によって、駆動回路に発光素子を駆動する電流値を設定する。これによって露光装置の小型化、薄型化を図るとともに、各発光素子の発光輝度を均一にすることができる。
また、基板として少なくとも長辺と短辺とを有する基板を用い、この基板上に形成される発光素子列を基板の長辺方向に形成するのが好ましい。これによって基板上に露光に必要な発光素子数を配列したうえで、露光装置における基板の副走査方向サイズが小さくなり、露光装置を小型化、特に薄型化することができ、露光装置を搭載した画像形成装置を小型化することができる。
画像形成装置において、発光素子として有機ＥＬ素子を用いることができる。これによって予め薄膜トランジスタを形成した基板上に、微小な発光素子を容易に形成できるため、基板の副走査方向のサイズが小さくなり、露光装置を小型化、特に薄型化することができ、露光装置を搭載した画像形成装置を小型化することができる。
また、基板を透明なガラス基板とし、基板上に形成された発光素子の発光光が基板を透過して出力されるようにしてもよい。これによって発光素子の製造プロセスの簡易化が図れ、基板の副走査方向のサイズを小さくしても、基板の製造上の歩留まりを高く維持することが可能となる。
さらに、外部から基板に制御信号を渡すインタフェース手段を発光素子列の配列方向の任意の位置において、発光素子列および駆動回路とオーバーラップしない位置に配置するようにしてもよい。これによって露光装置における基板の副走査方向サイズが小さくなり、露光装置を小型化、特に薄型化することができ、露光装置を搭載した画像形成装置を小型化することができる。
さらに、外部から基板に制御信号を渡すインタフェース手段を基板の表面に直接装着するようにしてもよい。これによってコネクタ等の余分な部材を削減することで低コスト化が図れると共に、基板の副走査方向のサイズが小さくなり、露光装置を小型化、特に薄型化することができ、露光装置を搭載した画像形成装置の低コスト化、小型化に寄与することができる。
また、外部から基板に制御信号を渡すインタフェース手段を発光素子列の配列方向の延長線上における、基板の最端部に装着するようにしてもよい。これによって基板のスペースを有効に利用できるため、基板全体のサイズを小さくすることができ、露光装置を小型化、特に薄型化することができ、露光装置を搭載した画像形成装置を小型化することができる。
本発明のさらに他の態様によれば、直線状に配列された複数の発光素子を含む発光素子列と、発光素子列の個々の発光素子に駆動電流を供給する駆動回路と、複数の発光素子の発光輝度を均一にするための多値の光量補正データに基づいて駆動回路に対し駆動電流の値を設定するＩＣチップと、２値の画像データに基づいて発光素子の点灯及び消灯を制御する発光制御回路と、光量補正データおよび画像データをＩＣチップおよび発光制御回路にそれぞれ与えるためのフレキシブルプリント回路と、発光素子列、ＩＣチップ、およびフレキシブルプリント回路の接続部を長辺方向に直線状に並べて配置した長方形状の基板とを備える画像形成装置が提供される。これによって露光装置における基板の副走査方向サイズが小さくなり、露光装置を小型化、特に薄型化することができ、露光装置を搭載した画像形成装置を小型化することができる。またこの画像形成装置では、２値の画像データに基づいて発光素子の点灯および消灯の制御を行っており、駆動電流の値を設定する度にその値をリセットする必要がないので、各発光素子に対する駆動電流の値の設定に要する時間が短縮される。したがって、基板の長辺方向にＩＣチップおよび発光素子列を配列するために、ＩＣチップからの配線長が一部の発光素子に対して長くなっても、その発光素子に対する駆動電流の値の設定に支障が生じない。またＩＣチップは基板上に配置しているため、残りの発光素子に対しては容易に駆動電流の値を設定し得る。
好ましい実施態様では、その基板を収容する筐体に含まれる筐体部材に設けられたＬ字状部位の一面にその基板を取り付け支持し、その支持面と直交するＬ字状部位の他面にレンズアレイを取り付け支持する。その筐体内には、その基板のほか、光量補正データを格納する光量補正データメモリおよび画像データを格納するイメージメモリを有するコントローラとフレキシブルプリント回路とを接続する中継基板を収容することができる。
本発明のさらに他の態様によれば、基板と、この基板上に形成された複数の発光素子からなる発光素子列と、基板の外部から供給される発光素子を駆動するための制御信号を受け取り、この制御信号に基づいて発光素子の駆動を制御する駆動制御部を有し、少なくとも駆動制御部の一部を発光素子列の延長線上の位置に配置したことを特徴とする露光装置が提供される。これによって露光装置における基板の副走査方向サイズが小さくなり、露光装置を小型化、特に薄型化することができる。
本発明のさらに他の態様によれば、基板と、この基板上に形成された複数の発光素子からなる発光素子列と、基板上に設けられ発光素子列の個々の発光素子に駆動電流を供給する駆動回路と、基板上に設けられ駆動回路に対して発光素子を駆動する駆動パラメータを設定する駆動パラメータ設定手段と、基板上に設けられ駆動パラメータ設定手段に接続され基板の外部から駆動パラメータ設定手段に駆動パラメータを供給するインタフェース手段とを有し、駆動パラメータ設定手段とインタフェース手段の少なくとも一方を、発光素子列の延長線上の位置に配置したことを特徴とする露光装置が提供される。これによって露光装置における基板の副走査方向サイズが小さくなり、露光装置を小型化、特に薄型化することができる。
（第１の実施の形態）
図１は第１の実施の形態による画像形成装置の構成図である。
図１において、画像形成装置１は、装置内にイエロー現像ステーション２Ｙ、マゼンタ現像ステーション２Ｍ、シアン現像ステーション２Ｃ、ブラック現像ステーション２Ｋの４色分の現像ステーションを縦方向に階段状に配列し、その上方には記録紙３が収容される給紙トレイ４を配設すると共に、各現像ステーション２Ｙ〜２Ｋに対応した箇所には給紙トレイ４から供給された記録紙３の搬送路となる記録紙搬送路５を上方から下方の縦方向に配置したものである。
現像ステーション２Ｙ〜２Ｋは、記録紙搬送路５の上流側から順に、イエロー、マゼンタ、シアン、ブラックのトナー像を形成するものであり、イエロー現像ステーション２Ｙには感光体８Ｙ、マゼンタ現像ステーション２Ｍには感光体８Ｍ、シアン現像ステーション２Ｃには感光体８Ｃ、ブラック現像ステーション２Ｋには感光体８Ｋが含まれ、更に各現像ステーション２Ｙ〜２Ｋには図示しない現像スリーブ、帯電器等、一連の電子写真方式における現像プロセスを実現する部材が含まれている。
更に各現像ステーション２Ｙ〜２Ｋの下部には感光体８Ｙ〜８Ｋの表面を露光して静電潜像を形成するための露光装置１３Ｙ、１３Ｍ、１３Ｃ、１３Ｋが配置されている。
さて、現像ステーション２Ｙ〜２Ｋは充填された現像剤の色が異なっているが、構成は現像色に関わらず同一であるため、以降の説明を簡単にするため特に明示する必要がある場合を除いて現像ステーション２、感光体８、露光装置１３のごとく特定の色を明示せずに説明する。
図２は第１の実施の形態による画像形成装置１における現像ステーション２の周辺を示す構成図である。図２において、現像ステーション２の内部にはキャリアとトナーを混合物である現像剤６が充填されている。攪拌パドル７ａ、７ｂは現像剤６を攪拌するものであり、攪拌パドル７ａと７ｂの回転によって現像剤６中のトナーはキャリアとの摩擦によって所定の電位に帯電されると共に、現像ステーション２の内部を巡回することでトナーとキャリアが十分に攪拌混合される。感光体８は図示しない駆動源によって方向Ｄ３に回転する。帯電器９は、感光体８の表面を所定の電位に帯電する。現像スリーブ１０は内部に複数の磁極が形成されたマグロール１２を有している。薄層化ブレード１１によって現像スリーブ１０の表面に供給される現像剤６の層厚が規制されると共に、現像スリーブ１０は図示しない駆動源によって方向Ｄ４に回転し、この回転およびマグロール１２の磁極の作用によって現像剤６は現像スリーブ１０の表面に供給され、後述する露光装置によって感光体８に形成された静電潜像を現像するとともに、感光体８に転写されなかった現像剤６は現像ステーション２の内部に回収される。
本実施の形態における露光装置１３は有機ＥＬ素子を６００ｄｐｉ（ｄｏｔ／ｉｎｃｈ）の解像度で直線状に配置したもので、帯電器９によって所定の電位に帯電した感光体８に対し、画像データに応じて選択的に有機ＥＬ素子をＯＮ／ＯＦＦすることで、最大Ａ４サイズの静電潜像を形成する。この静電潜像部分に現像スリーブ１０の表面に供給された現像剤６のうちトナーのみが付着し、静電潜像が顕画化される。
感光体８に対し記録紙搬送路５と対向する位置には転写ローラ１６が設けられており、図示しない駆動源により方向Ｄ５に回転する。転写ローラ１６には所定の転写バイアスが印加されており、感光体８上に形成されたトナー像を、記録紙搬送路５を搬送されてきた記録紙に転写する。
以降図１に戻って説明を続ける。
これまで説明してきたように、本実施の形態における画像形成装置１は複数の現像ステーション２Ｙ〜２Ｋを縦方向に階段状に配列したタンデム型のカラー画像形成装置であり、カラーインクジェットプリンタと同等クラスのサイズを目指すものである。現像ステーション２Ｙ〜２Ｋは複数のユニットが配置されるため、画像形成装置１の小型化を図るためには現像ステーション２Ｙ〜２Ｋそのものの小型化と共に、現像ステーション２Ｙ〜２Ｋの周辺に配置される作像プロセスに関与する部材を小さくし、現像ステーション２Ｙ〜２Ｋの配置ピッチを極力小さくする必要がある。
オフィス等においてデスクトップに画像形成装置１を設置した際のユーザの使い勝手、特に給紙時や排紙時の記録紙３へのアクセス性を考慮すると、画像形成装置１の底面から給紙口４５までの高さは２５０ｍｍ以下にすることが望ましい。これを実現するためには画像形成装置１の全体の構成の中で現像ステーション２Ｙ〜２Ｋ全体の高さを１００ｍｍ程度に抑える必要がある。
しかしながら既存の例えばＬＥＤヘッドは厚みが１５ｍｍ程度あり、これを現像ステーション２Ｙ〜２Ｋ間に配置すると目標を達成することが困難である。本発明者等の検討結果によれば露光装置１３の厚みを７ｍｍ以下とすると、現像ステーション２Ｙ〜２Ｋ間の隙間に露光装置１３Ｙ〜１３Ｋを配置しても現像ステーション全体の高さを１００ｍｍ以下に抑えることが可能である。
トナーボトル１７には、それぞれ、イエロー、マゼンタ、シアン、ブラックのトナーが格納されている。トナーボトル１７から各現像ステーション２Ｙ〜２Ｋには、図示しないトナー搬送用のパイプが配設され、各現像ステーション２Ｙ〜２Ｋにトナーを供給している。
給紙ローラ１８は、図示しない電磁クラッチを制御することで方向Ｄ１に回転し、給紙トレイ４に装填された記録紙３を記録紙搬送路５に送り出す。
給紙ローラ１８と最上流のイエロー現像ステーション２Ｙの転写部位との間に位置する記録紙搬送路５には、入口側のニップ搬送手段としてレジストローラ１９、ピンチローラ２０対が設けられている。レジストローラ１９、ピンチローラ２０対は、給紙ローラ１８により搬送された記録紙３を一時的に停止させ、所定のタイミングでイエロー現像ステーション２Ｙの方向に搬送する。この一時停止によって記録紙３の先端がレジストローラ１９、ピンチローラ２０対の軸方向と平行に規制され、記録紙３の斜行を防止する。
記録紙通過検出センサ２１は反射型センサ（フォトリフレクタ）によって構成され、反射光の有無で記録紙３の先端および後端を検出する。
さて、レジストローラ１９の回転を開始すると（図示しない電磁クラッチによって動力伝達を制御し、回転ＯＮ／ＯＦＦを行う）記録紙３は記録紙搬送路５に沿ってイエロー現像ステーション２Ｙの方向に搬送されるが、レジストローラ１９の回転開始のタイミングを起点として、各現像ステーション２Ｙ〜２Ｋの近傍に配置された露光装置１３Ｙ〜１３Ｋによる静電潜像の書き込みタイミングが独立して制御される。
最下流のブラック現像ステーション２Ｋの更に下流側に位置する記録紙搬送路５には出口側のニップ搬送手段として定着器２３が設けられている。定着器２３は加熱ローラ２４と加圧ローラ２５から構成されている。加熱ローラ２４は表面から近い順に、発熱ベルト、ゴムローラ、芯材（共に図示せず）から構成されている多層構造のローラである。このうち発熱ベルトは更に３層構造を有するベルトであり、表面に近い方から離型層、シリコンゴム層、基材層（共に図示せず）から構成される。離型層は厚み約２０〜３０μｍのフッ素樹脂からなり、加熱ローラ２４に離型性を付与する。シリコンゴム層は約１７０μｍのシリコンゴムで構成され、加圧ローラ２５に適度な弾性を与える。基材層は鉄・ニッケル・クロム等の合金である磁性材料によって構成されている。
背面コア２６には励磁コイルが内包されている。背面コア２６の内部には表面が絶縁された銅製の線材（図示せず）を所定本数束ねた励磁コイルを加熱ローラ２４の回転軸方向に延伸し、かつ加熱ローラ２４の両端部において、加熱ローラ２４の周方向に沿って周回して形成されている。励磁コイルに半共振型インバータである励磁回路（図示せず）から約３０ｋＨｚの交流電流を印加すると、背面コア２６と加熱ローラ２４の基材層によって構成される磁路に磁束が生じる。この磁束によって加熱ローラ２４の発熱ベルトの基材層に渦電流が形成され基材層が発熱する。基材層で生じた熱はシリコンゴム層を経て離型層まで伝達され、加熱ローラ２４の表面が発熱する。
温度センサ２７は加熱ローラ２４の温度を検出するためのものである。温度センサ２７は金属酸化物を主原料とし、高温で焼結して得られるセラミック半導体であり、温度に応じて負荷抵抗が変化することを応用して接触した対象物の温度を計測することができる。温度センサ２７の出力は図示しない制御装置に入力され、制御装置は温度センサ２７の出力に基づいて背面コア２６内部の励磁コイルに出力する電力を制御し、加熱ローラ２４の表面温度が約１７０゜Ｃとなるように制御する。
この温度制御がなされた加熱ローラ２４と加圧ローラ２５によって形成されるニップ部に、トナー像が形成された記録紙３が通紙されると、記録紙３上のトナー像は加熱ローラ２４と加圧ローラ２５によって加熱および加圧され、トナー像が記録紙３上に定着される。
記録紙後端検出センサ２８は、記録紙３の排出状況を監視するものである。トナー像検出センサ３２は発光スペクトルの異なる複数の発光素子（共に可視光）と単一の受光素子を用いた反射型センサユニットであり、記録紙３の地肌と画像形成部分とで、画像色に応じて吸収スペクトルが異なることを利用して画像濃度を検出するものである。またトナー像検出センサ３２は画像濃度のみならず、画像形成位置も検出できるため、本実施の形態における画像形成装置１ではトナー像検出センサ３２を画像形成装置１の幅方向に２ヶ所設け、記録紙３上に形成した画像位置ずれ量検出パターンの検出位置に基づき、画像形成タイミングを制御している。
記録紙搬送ドラム３３は表面を２００μｍ程度の厚さのゴムで被覆した金属製ローラであり、定着後の記録紙３は記録紙搬送ドラム３３に沿って方向Ｄ２に搬送される。このとき記録紙３は記録紙搬送ドラム３３によって冷却されると共に、画像形成面と逆方向に曲げられて搬送される。これによって記録紙全面に高濃度の画像を形成した場合などに発生するカールを大幅に軽減することができる。その後、記録紙３は蹴り出しローラ３５によって方向Ｄ６に搬送され、排紙トレイ３９に排出される。
フェイスダウン排紙部３４は支持部材３６を中心に回動可能に構成され、フェイスダウン排紙部３４を開放状態にすると、記録紙３は方向Ｄ７に排紙される。このフェイスダウン排紙部３４は閉状態では記録紙搬送ドラム３３と共に記録紙３の搬送をガイドするように、背面に搬送経路に沿ったリブ３７が形成されている。
駆動源３８には、この実施の形態ではステッピングモータを採用している。駆動源３８によって、給紙ローラ１８、レジストローラ１９、ピンチローラ２０、感光体（８Ｙ〜８Ｋ）、および転写ローラ（１６Ｙ〜１６Ｋ）を含む各現像ステーション２Ｙ〜２Ｋの周辺部、定着器２３、記録紙搬送ドラム３３、蹴り出しローラ３５の駆動を行っている。
コントローラ４１は、外部のネットワークを介して図示しないコンピュータ等からの画像データを受信し、プリント可能な画像データを展開、生成する。
エンジン制御部４２は画像形成装置１のハードウェアやメカニズムを制御し、コントローラ４１から転送された画像データに基いて記録紙３にカラー画像を形成すると共に、画像形成装置１の制御全般を行っている。
電源部４３は、露光装置１３Ｙ〜１３Ｋ、駆動源３８、コントローラ４１、エンジン制御部４２へ所定電圧の電力供給を行うと共に、定着器２３の加熱ローラ２４への電力供給を行っている。また感光体８の表面の帯電、現像スリーブ（図２における符号１０を参照）に印加する現像バイアス、転写ローラ１６に印加する転写バイアス等のいわゆる高圧電源系もこの電源部に含まれている。
また電源部４３には電源監視部４４が含まれ、少なくともエンジン制御部４２に供給される電源電圧をモニタできるようになっている。このモニタ信号はエンジン制御部４２において検出され、電源スイッチのオフや停電等の際に発生する電源電圧の低下を検出している。
図３は第１の実施の形態による画像形成装置１における露光装置１３の構成図である。以降露光装置１３の構造について図３を用いて詳細に説明する。図３においてガラス基板５０は無色透明なものである。ここではガラス基板５０としてコスト的に有利なホウケイ酸ガラスを用いているが、発光素子やガラス基板５０上に薄膜トランジスタにより形成される制御回路、駆動回路などの発熱をより効率的に放熱する必要がある場合にはＭｇＯ、Ａｌ2Ｏ3、ＣａＯ、ＺｎＯ等の熱伝導度加成因子を含有するガラス、または石英を用いてもよい。
ガラス基板５０の面Ａには発光素子として有機ＥＬ素子が図面と垂直な方向（主走査方向）に６００ｄｐｉ（ｄｏｔ／ｉｎｃｈ）の解像度で形成されている。
さて感光体８の移動方向Ｄ３は、所定のタイミングに基づき露光装置１３によってライン状の画像が順次形成されていく方向、即ち副走査方向である。既に述べてきたように、現像ステーション間のピッチを狭くするためには露光装置１３の厚みＺを極力薄くすることが効果的であるが、図３に示すように、この厚みＺを支配する要因はガラス基板５０の副走査方向のサイズである。よってガラス基板５０の副走査方向のサイズを小さくすれば、露光装置１３の厚みＺを薄くすることが可能となる。前述したように露光装置１３の厚みは７ｍｍ以下とすることが望ましいが、露光装置１３における筐体の肉厚はおよそ１ｍｍ必要であることを考慮すると、ガラス基板５０の副走査方向のサイズは５ｍｍを下回ることが求められる。
レンズアレイ５１はプラスティックまたはガラスで構成される棒レンズ（図示せず）を列状に配置したものであり、ガラス基板５０の面Ａに形成された有機ＥＬ素子の発光光を正立等倍の像として感光体８の表面に導く。レンズアレイ５１の一方の焦点はガラス基板５０の面Ａであり、もう一方の焦点は感光体８の表面となるようにガラス基板５０、レンズアレイ５１、感光体８の位置関係が調整されている。即ち面Ａからレンズアレイ５１の近い方の面までの距離Ｌ１と、レンズアレイ５１の他方の面と感光体８の表面までの距離Ｌ２とするとき、Ｌ１＝Ｌ２となるように設定される。
中継基板５２には例えばガラスエポキシ基板が用いられる。中継基板５２には少なくともコネクタＡ ５３ａおよびコネクタＢ ５３ｂが実装されている。中継基板５２は例えばフレキシブルフラットケーブルなどのケーブル５６によって露光装置１３に外部から供給される画像データや光量補正データ、及びその他の制御信号をコネクタＢ ５３ｂを介して一旦中継し、これらの信号をガラス基板５０に渡す。
ガラス基板５０の表面にコネクタを直接実装することは接合強度や多様な環境における信頼性を考慮すると困難であるため、本実施の形態では中継基板５２のコネクタＡ ５３ａとガラス基板５０との接続手段としてＦＰＣ（フレキシブルプリント回路）を採用し（図示せず。詳細は後述する）、ガラス基板５０とＦＰＣの接合は例えばＡＣＦ（異方性導電フィルム）を用いて、予めガラス基板５０上に形成された例えばＩＴＯ（錫ドープ酸化インジウム）電極に直接接続する構成としている。
一方コネクタＢ ５３ｂは、露光装置１３を外部と接続するためのコネクタである。一般的にＡＣＦ等による接続は接合強度が問題となる場合が多いが、このように中継基板５２上にユーザが露光装置１３を接続するためのコネクタＢ ５３ｂを設けることで、ユーザが直接アクセスするインタフェースに十分な強度を確保することができる。
筐体Ａ ５４ａは金属板を例えば折り曲げ加工により成型したものである。筐体Ａ ５４ａの感光体８に対向する側にはＬ字状部位５５が形成されており、Ｌ字状部位５５に沿ってガラス基板５０およびレンズアレイ５１が配設されている。筐体Ａ ５４ａの感光体８側の端面とレンズアレイ５１の端面を同一面に合わせ、更に筐体Ａ ５４ａによってガラス基板５０の一端部を支持する構造とすることで、Ｌ字状部位５５の成型精度を確保すれば、ガラス基板５０とレンズアレイ５１の成す位置関係を精度よく合わせ込むことが可能となる。このように筐体Ａ ５４ａは寸法精度を要求されるため、金属にて構成することが望ましい。また筐体Ａ ５４ａを金属製とすることで、ガラス基板５０上に形成される制御回路およびガラス基板５０上に表面実装されるＩＣチップ等の電子部品へのノイズの影響を抑制することが可能である。またガラス基板５０の面Ａとは反対側の面でガラス基板５０を支持することにより、有機ＥＬ素子が形成された面Ａに、ガラス基板５０を支持するための部分を設ける必要がなくなる。さらに面Ａの反対側の面では、有機ＥＬ素子の光をレンズアレイ５１の導くスペースがあればよいので、取り付け・支持部分を比較的大きく確保できる。このため、ガラス基板５０の幅を抑えながら、ガラス基板５０を確実に支持することが可能である。
筐体Ｂ ５４ｂは樹脂を成型して得られるものである。筐体Ｂ ５４ｂのコネクタＢ ５３ｂの近傍には切欠き部（図示せず）が設けられており、ユーザはこの切欠き部からコネクタＢ５３ｂにアクセスが可能となっている。コネクタＢ ５３ｂに接続されたケーブル５６を介して露光装置１３の外部から露光装置１３に画像データ、光量補正データ、クロック信号やライン同期信号等の制御信号、制御回路の駆動電源、発光素子である有機ＥＬ素子の駆動電源などが供給される。
図４Ａは第１の実施の形態による画像形成装置１における露光装置１３に係るガラス基板５０の上面図であり、図４Ｂは同要部拡大図である。以降図４に図３を併用して第１の実施の形態におけるガラス基板５０の構成について詳細に説明する。
図４においてガラス基板５０は厚みが約０．７ｍｍの、少なくとも長辺と短辺を有する長方形形状の基板であり、その長辺方向（主走査方向）には発光素子である複数の有機ＥＬ素子６３が列状に形成されている。本実施の形態ではガラス基板５０の長辺方向には少なくともＡ４サイズ（２１０ｍｍ）の露光に必要な発光素子が配置され、ガラス基板５０の長辺方向は後述する駆動制御部５８の配置スペースを含め２５０ｍｍとしている。ここでは簡単のためにガラス基板５０を長方形として説明するが、ガラス基板５０を筐体Ａ ５４ａに取り付ける際の位置決め用などのために、ガラス基板５０の一部に切り欠きを設けるような変形を伴っていてもよい。
駆動制御部５８はガラス基板５０の外部から供給される制御信号（発光素子としての有機ＥＬ素子６３を駆動するための信号）を受け取り、この制御信号に基づいて有機ＥＬ素子６３の駆動を制御するものであり、後述するように制御信号をガラス基板５０の外部から受け取るインタフェース手段とインタフェース手段を介して受け取った制御信号に基づき発光素子の駆動を制御するＩＣチップ（ソースドライバ）を含んでいる。
ＦＰＣ（フレキシブルプリント回路）６０は中継基板５２のコネクタＡ ５３ａとガラス基板５０とを接続するインタフェース手段であり、コネクタ等を介さずガラス基板５０に設けられた図示しない回路パターンに直接接続されている。既に説明したように、露光装置１３に外部から供給された、画像データ、光量補正データ、クロック信号やライン同期信号等の制御信号、制御回路の駆動電源、発光素子である有機ＥＬ素子６３の駆動電源は、図３に示す中継基板５２を一旦経由した後にＦＰＣ６０を介してガラス基板５０に供給される。
有機ＥＬ素子６３は、露光装置１３の光源である。本実施の形態では有機ＥＬ素子６３は主走査方向に６００ｄｐｉの解像度で５１２０個が列状に形成されており、個々の有機ＥＬ素子６３はそれぞれ独立に後述のＴＦＴ回路によって点灯／消灯を制御される。
ソースドライバ６１は有機ＥＬ素子６３の駆動を制御するＩＣチップとして供給されるものであり、ガラス基板５０上にフリップチップ実装されている。ガラス面へ表面実装を行うことを考慮しソースドライバ６１はベアチップ品を採用している。ソースドライバ６１には露光装置１３の外部からＦＰＣ６０を介して、電源、クロック信号、ライン同期信号等の制御関連信号および光量補正データ（例えば８ビットの多値データ）が供給される。ソースドライバ６１は後に詳細に説明するように、有機ＥＬ素子６３に対する駆動パラメータ設定手段であり、より具体的にはＦＰＣ６０を介して受け渡された光量補正データに基づき個々の有機ＥＬ素子６３の駆動電流値を設定するためのものである。
ガラス基板５０においてＦＰＣ６０の接合部とソースドライバ６１は、例えば表面にメタルを形成したＩＴＯの回路パターン（図示せず）を介して接続されており、駆動パラメータ設定手段たるソースドライバ６１にはＦＰＣ６０を介して光量補正データ、クロック信号、ライン同期信号等の制御信号が入力される。このようにインタフェース手段としてのＦＰＣ６０および駆動パラメータ設定手段としてのソースドライバ６１は駆動制御部５８を構成している。
ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）回路６２はガラス基板５０上に形成されている。ＴＦＴ回路６２はシフトレジスタ、データラッチ部など、発光素子の点灯／消灯のタイミングを制御するゲートコントローラ、および個々の有機ＥＬ素子６３に駆動電流を供給する駆動回路（以降ピクセル回路と呼称する）とを含んでいる。ピクセル回路は各有機ＥＬ素子６３に対して１つずつ設けられ、有機ＥＬ素子６３が形成する発光素子列と並列に設けられている。後に詳述するように、駆動パラメータ設定手段であるソースドライバ６１によって、個々の有機ＥＬ素子６３を駆動するための駆動電流値がピクセル回路に設定される。
ＴＦＴ回路６２には露光装置１３の外部からＦＰＣ６０を介して、電源、クロック信号、ライン同期信号等の制御信号および画像データ（１ビットの２値データ）が供給され、ＴＦＴ回路６２はこれらの電源および信号に基づいて個々の発光素子の点灯／消灯タイミングを制御する。
封止ガラス６４について、有機ＥＬ素子６３は水分の影響を受けると発光領域が経時的に収縮（シュリンキング）したり、発光領域内に非発光部位（ダークスポット）が生じる等して、発光特性が極端に劣化するため、水分を遮断するための封止が必要である。第１の実施の形態ではガラス基板５０に接着剤を介して封止ガラス６４を貼り付けるベタ封止法を採用しているが、封止領域は一般に有機ＥＬ素子６３が構成する発光素子列から副走査方向に２０００μｍ程度が必要とされており、第１の実施の形態でも封止しろとして２０００μｍを確保している。
さて、第１の実施の形態では駆動制御部５８を構成するインタフェース手段たるＦＰＣ６０、および駆動パラメータ設定手段たるソースドライバ６１を、有機ＥＬ素子６３が形成する発光素子列の延長線上（ＥＬ＿ｌｉｎｅ）の位置に設けるようにした。
このような配置とすると、ガラス基板５０の長辺方向（主走査方向）の任意位置において、駆動制御部５８は発光素子列とオーバーラップしない位置に配置されることとなる。ガラス基板５０の短辺方向（副走査方向）に、発光素子列と駆動制御部５８が並ばない。同時にこの構成では、ガラス基板５０の長辺方向（主走査方向）の任意位置において、駆動制御部５８は発光素子列と並列に形成されたＴＦＴ回路６２（ピクセル回路を含む）ともオーバーラップしない位置に配置されることとなる。
この配置は見方を変えれば、駆動制御部５８をガラス基板５０の長辺方向（主走査方向）の端部に配置することでもある。第１の実施の形態では図に示すように、インタフェース手段たるＦＰＣ６０、ソースドライバ６１および有機ＥＬ素子６３列が、ガラス基板５０の長辺方向（主走査方向）に直線状に並んでいる。ＦＰＣ６０をガラス基板５０の長辺方向の最端部に配置することで、ガラス基板５０のスペースを有効に利用している。この際にＦＰＣ６０における接合端子の基板の短辺方向（副走査方向）に一直線状に配列するのではなく、複数列の千鳥配列にすることが望ましい。これによって短辺長が短いガラス基板であっても、露光装置１３の駆動に必要な端子数を確保することが可能となる。
このように駆動制御部５８をガラス基板５０上に適切に配置することで、発光素子列と並列に複数のＩＣチップを配置する構成や、ＩＣチップに信号を供給する外部インタフェース手段を基板の短辺方向の最端部に設ける場合と比較して、ガラス基板５０の短辺方向のサイズを大幅に小さくすることができる。
さて図５は第１の実施の形態による画像形成装置におけるガラス基板５０上に形成された有機ＥＬ素子６３の配置図である。これまで説明してきたように本実施の形態では有機ＥＬ素子６３が形成する発光素子列の数は一列とし、この発光素子列の延長線上（ＥＬ＿ｌｉｎｅ）に駆動制御部５８が配置されるとしたが、例えば図５Ａに示すように有機ＥＬ素子６３の配置が千鳥状である場合や、図５Ｂに示すように有機ＥＬ素子６３の配置が階段状の場合、ＥＬ＿ｌｉｎｅは発光素子の副走査方向への配置に伴い副走査方向に幅を持った延長線を意味し、この幅を有する延長線上に図４における駆動制御部５８の少なくとも一部が配置される。
更に図５Ｃに示すように有機ＥＬ素子６３が形成する発光素子列の始端または終端に通常の露光時には発光させない、例えばテスト用のダミー素子１００が副走査方向に配置されているような場合では、ＥＬ＿ｌｉｎｅは実際に露光に係る発光素子列の延長線を意味し、この延長線上に図４における駆動制御部５８の少なくとも一部が配置される。このとき延長線は副走査方向にダミー素子１００の幅を有していても構わない。
図６は第１の実施の形態による画像形成装置１における露光装置１３に係る回路図である。以降図６を用いてＴＦＴ回路６２およびソースドライバ６１による点灯制御、およびガラス基板５０の副走査方向のサイズについてより詳細に説明する。
図６においてコントローラ４１は既に図１を用いて説明したものであり、図示しないコンピュータ等からの画像データを受信し、プリント可能な画像データを生成する。イメージメモリ６５には、図示しないコンピュータ等から転送されたコマンド等に基づきコントローラ４１によって生成された２値の画像データが格納されている。光量補正データメモリ６６には光量補正データを格納している。光量補正データメモリ６６はＲＯＭ等の不揮発性メモリである。露光装置１３の製造工程には、個々の露光装置１３に対して、全ての有機ＥＬ素子６３の発光輝度または発光輝度分布を計測し、これらの計測結果に基づいて各有機ＥＬ素子６３の発光輝度を均一にするための光量補正データを算出する工程が含まれており、光量補正データメモリ６６には、この光量補正データの値が格納されている。
タイミング生成部６７は、露光装置１３を駆動するためのタイミングに係る制御信号を生成する。イメージメモリ６５に格納されている画像データ、および光量補正データメモリ６６に格納されている光量補正データは、タイミング生成部６７が生成するクロック信号、ライン同期信号等の信号に基づいてケーブル５６、コネクタＢ ５３ｂ、中継基板５２、コネクタＡ ５３ａ、ＦＰＣ６０を介してガラス基板５０の端部から供給される。
更にガラス基板５０に供給された画像データとタイミング信号は、ガラス基板５０上に形成された例えばＩＴＯ上にメタル層を形成した配線によってＴＦＴ回路６２に供給されると共に、光量補正データとタイミング信号も同様にソースドライバ６１に供給される。
さて、ＴＦＴ回路６２はピクセル回路６９とゲートコントローラ６８とに大別されている。ピクセル回路６９は個々の有機ＥＬ素子６３に対して一つずつ設けられており、有機ＥＬ素子６３のＭ画素分を一つのグループとして、ガラス基板５０上にＮグループ設けられている。本実施の形態においては、一つのグループを８画素（即ちＭ＝８）とし、このグループを６４０個としている。従って全画素数は、８×６４０＝５１２０画素となる。各ピクセル回路６９は有機ＥＬ素子６３に電流を供給して駆動するドライバ部７０と、有機ＥＬ素子６３を点灯制御するにあたってドライバが供給する電流値（即ち有機ＥＬ素子６３の駆動電流値）を内部に含むコンデンサに記憶させる、いわゆる電流プログラム部７１を有しており、予め所定のタイミングでプログラムされた駆動電流値に従って有機ＥＬ素子６３を定電流駆動することができる。
ゲートコントローラ６８は入力された２値の画像データを順次シフトするシフトレジスタと、シフトレジスタと並列に設けられシフトレジスタに所定の画素数の入力が完了した後にこれらを一括して保持するラッチ部と、これらの動作タイミングを制御する制御部からなる（共に図示せず）。更にゲートコントローラ６８は、図６に示すＳＣＡＮ＿ＡおよびＳＣＡＮ＿Ｂ信号を出力し、これによってピクセル回路６９に接続された有機ＥＬ素子６３の点灯／消灯を行う期間および、駆動電流を設定する電流プログラム期間のタイミングを制御する。
一方ソースドライバ６１は内部に有機ＥＬ素子６３のグループ数Ｎに相当する数（本実施の形態では６４０個）のＤ／Ａコンバータ７２を有しており（後述する）、ソースドライバ６１はＦＰＣ６０を介して供給された光量補正データ（例えば８ビット）に基づいて、個々の有機ＥＬ素子６３に対する駆動電流を設定することで各有機ＥＬ素子６３の発光輝度を均一に制御する。
さて既に述べたように、主走査方向に６００ｄｐｉの解像度にてＡ４サイズ（約２１０ｍｍ）の露光範囲を得ようとすると、５１２０個の有機ＥＬ素子６３が必要となるが、これらの画素を駆動するためのＴＦＴ回路６２の規模は、本発明者等の検討によれば約５０万ゲートである。これを４．５μｍのプロセスルールで形成すると、ゲートコントローラ６８に含まれるシフトレジスタ、ラッチ部、その他の制御系の回路は約１０００μｍ、ピクセル回路６９は２００μｍの幅となり、これだけの長さを副走査方向に必要とする。ソースドライバ６１からピクセル回路６９への配線は、引き回しを多層化することで１５００μｍに抑えることが可能であり、これらを合計すると副走査方向のＴＦＴ回路の幅は２７００μｍ程度にすることができる。ただし図４を用いて説明したように封止ガラス６４による封止しろとして約２０００μｍ必要であるため、ガラス基板５０の副走査方向のサイズは２７００＋２０００＝４７００μｍ程度とすることができる。
一方ソースドライバ６１の副走査方向の幅は、６４０個のＤ／Ａコンバータ７２を搭載した場合には３０００μｍ程度に抑えることができる（主走査方向の幅は１６０００μｍ程度となる）。既に述べたようにソースドライバ６１はガラス基板５０上に発光素子列の延長線上の位置に実装されるため、ソースドライバ６１の幅がガラス基板５０の副走査方向のサイズに制約を与えることはない。このように発光素子列および長方形状のソースドライバ６１をガラス基板５０の長辺方向に直線状に並べることで、ガラス基板５０の副走査方向のサイズが極小化される。
図７は第１の実施の形態による画像形成装置１における露光装置１３に係る電流プログラム期間と有機ＥＬ素子６３の点灯期間を示す説明図である。以降図７に図６を併用して第１の実施の形態の点灯制御について詳細に説明する。以降、説明を簡単にするために８画素から成る一つの画素グループについて説明を行う。
本実施の形態では露光装置１３の１ライン期間（ラスタ期間）は３５０μｓに設定されており、この１ライン期間のうち１／８（４３．７７μｓ）を電流プログラム部７１に形成されたコンデンサに対し駆動電流値を設定するプログラム期間として当てている。
まずゲートコントローラ６８は画素番号＝１の画素に対してＳＣＡＮ＿Ａ信号をＯＮに、ＳＣＡＮ＿Ｂ信号をＯＦＦにしてプログラム期間を設定する。プログラム期間にＤ／Ａコンバータ７２には光量補正データ（例えば８ビット）が供給されており、この供給されたディジタルデータをＤ／Ａ変換したアナログレベル信号によって電流プログラム部７１のコンデンサが充電される。
プログラム期間が完了するとゲートコントローラ６８は直ちにＳＣＡＮ＿Ａ信号をＯＦＦに、ＳＣＡＮ＿Ｂ信号をＯＮにし点灯期間を設定する。ゲートコントローラ６８には２値の画像データが供給されているから、点灯期間であっても画像データがＯＦＦの場合、有機ＥＬ素子６３は点灯しない。一方画像データがＯＮの場合、有機ＥＬ素子６３は残りの３０６．２５μｓ（３５０μｓ−４３．７５μｓ）の期間、点灯を継続する（実際は制御信号の切り替わり時間が存在するため発光時間は若干短くなるが、説明を簡単にするためこのように表記）。
一方、画素番号＝１のピクセル回路６９に対するプログラム期間が終了すると、ゲートコントローラ６８は直ちに画素番号＝８のピクセル回路６９に対する電流プログラム期間を設定する。以降、画素番号１のピクセル回路に対する手順と同様に、画素番号「８」のピクセル回路に対するプログラム期間が完了すると直ちに当該画素番号の有機ＥＬ素子６３の点灯期間に移行する。
このようにしてゲートコントローラ６８は画素番号＝「１→８→２→７→３→６→４→５→１．．．．」の順にプログラム期間と点灯期間を設定していく。このような点灯順序とすることで、隣接する画素グループ間において最も近い画素の点灯タイミングが時間的に近接する。このため、副走査方向に回転する感光体上に、主走査方向に並んだ発光素子により１ラインを形成する時の画素グループ間の画像段差を目立たなくすることができる。もし画素番号＝「１→２→３→４→５→６→７→８→１．．．．」の順にプログラム期間と点灯期間を設定すると、７回のプログラム期間に感光体が回転する量に相当する段差が、隣接する画素グループ間で生じてしまう。
さて、ここで電流プログラム期間にピクセル回路６９に設定される値は、前述のとおり例えば８ビットの光量補正データである。有機ＥＬ素子６３は例えばスピンコート等による塗りプロセスによって作成されるため、隣接画素相関は極めて高くなる。この効果により特定の有機ＥＬ素子６３の近傍にある有機ＥＬ素子６３の発光輝度は殆ど同じになる。従ってこれら近傍の有機ＥＬ素子６３に対する光量補正データの相関も非常に高いため、例えば画素番号＝１の光量補正データと画素番号＝８の光量補正データは大きく変わらないのである。
ゲートコントローラ６８が制御する電流プログラム期間においては、ピクセル回路６９に光量補正データに従った電流値を供給して、ピクセル回路６９内のコンデンサをいわゆる定電流源にて充電することになり、充電に必要な時間は（数１）となる。
Figure 2006129552
（数１）によれば、充電時間は静電容量と比例しており、配線引き回しに伴う配線容量の増大によって静電容量Ｃが大きくなると充電時間が大きくなってしまう。本実施の形態ではソースドライバを発光素子列の延長線上に配置しており、ガラス基板５０上でソースドライバが発光素子列の近傍にあるとはいえ、ソースドライバ６１から最も遠い画素グループでは、通常であれば配線容量による充電遅延が懸念される。
しかし第１の実施の形態では、ソースドライバ６１によって供給されるのは、光量補正データであり、前述したように１つの画素グループ内では光量補正データの値は同一性が高いため、各画素グループ内では（数１）におけるＶが殆ど変化しない。結局、電流プログラムの過程では順次選択される画素番号間でのＶの差が充電時間を支配するが、もともと選択された画素番号間でのＶの差は非常に小さいため、充電時間は極めて短くなるのである。従ってソースドライバ６１からの配線長が長くなることに起因する電流プログラム期間の時間的不足については、本実施の形態においては殆ど問題がなくなり、これまで説明してきたようにソースドライバ６１とピクセル回路６９間の距離をガラス基板上で大きく離せることとなる。
この辺りの事情は、電流プログラム法を用いて各画素単位に駆動電流を設定し、各画素単位に６４階調、２５６階調といった多階調を再現するディスプレイとは大きく異なっている。各画素で多階調を表現するためにプログラム毎に電圧をリセットすることになる。一方、上述の構成では画素グループ内の各画素に対し電圧をリセットする必要がなく、２値の画像データに基づいて点灯／消灯を制御し、多値の光量補正データに基づいて電流プログラム法で駆動電流を設定することが可能な露光装置１３ならではのメリットであるといえる。
図８は第１の実施の形態による画像形成装置１における露光装置１３に係る有機ＥＬ素子６３の断面図である。以降図８を用いて本実施の形態における有機ＥＬ素子６３の構成を詳細に説明する。
図８においてベースコート層８１はガラス基板５０上の面Ａ（図３の面Ａに対応）に形成されており、例えばＳｉＮとＳｉＯ2を積層することで構成される。ベースコート層８１の上には多結晶シリコン（ポリシリコン）から成るＴＦＴ８２が形成されている。第１の実施の形態においてはＴＦＴ８２として多結晶シリコンを用いているが、非結晶シリコン（アモルファスシリコン）を用いてもよい。非結晶シリコンの場合、デザインルールや駆動周波数の点で多結晶シリコンと比べて不利になるが、製造プロセスが安価でありコストメリットがある。
ゲート絶縁層８３は例えばＳｉＯ2からなり、ＴＦＴ８２とＭｏなどの金属で構成されたゲート電極８４を所定の間隔で離間、絶縁する。中間層８５は例えばＳｉＯ2およびＳｉＮを積層することで構成されたものである。中間層８５はゲート電極８４を被うとともに、この表面に沿ってＡｌなどの金属で構成されるソース電極８６およびドレイン電極８７を支持している。ソース電極８６およびドレイン電極８７は中間層８５およびゲート絶縁層８３に設けられたコンタクトホールを介してＴＦＴ８２に接続されており、ソース電極８６とドレイン電極８７の間に所定の電位差を付与した状態でゲート電極８４に所定の電位を付与することで、ＴＦＴ８２はスイッチングトランジスタとして動作する。
保護層８８はＳｉＮ等で構成されたものであり、ソース電極８６を完全に被うと共に、ドレイン電極８７の一部にコンタクトホール８９を形成する。透明電極（ホール注入電極）９０は保護層８８上に形成されたものであり、本実施の形態ではＩＴＯ（錫ドープ酸化インジウム）を用いている。透明電極９０としてはＩＴＯの他にＩＺＯ（亜鉛ドープ酸化インジウム）、ＺｎＯ、ＳｎＯ2、Ｉｎ2Ｏ3等を用いることができる。透明電極９０は蒸着法等によっても形成できるが、スパッタ法により形成することが望ましい。この透明電極９０はコンタクトホール８９にてドレイン電極８７と接続されている。
ＴＦＴ８２が形成された面と同一面に、例えばスピンコート法や蒸着法によって有機ＥＬ層９２が形成される。このとき透明電極９０と有機ＥＬ層９２の間に、例えば金属酸化物などによってホール注入層を設けてもよい。陰極９３は例えばＡｌ等の金属を蒸着法等によって形成したものである。このとき有機ＥＬ層９２と陰極９３の間に電子注入層として、例えばＫ、Ｌｉ、Ｎａ、Ｍｇ、Ｌａ、Ｃｅ、Ｃａ、Ｓｒ、Ｂａ、Ａｌ、Ａｇ、Ｌｎ、Ｓｎ、Ｚｎ、Ｚｒのごとき金属元素単体、または安定性を向上させるためにこれらを含む２成分若しくは３成分の合金、又は金属元素単体を例えば有機ＥＬ層９２に近い方から例えばＣａ、Ａｌの順に積層する構造を用いることが望ましい。また有機ＥＬ材料としては、低分子系の材料を用いてもよいし、高分子系の材料を用いてもよい。
以上説明した構造、工程によってガラス基板５０に有機ＥＬ素子６３が形成される。ＴＦＴ８２は個々の有機ＥＬ素子６３に対して１：１の関係で形成されており電気的には所謂アクティブマトリクス回路を構成する。各有機ＥＬ素子６３のソース電極８６を正極とし、ソース電極８６と陰極９３間に所定の電位差を設け、更にゲート電極８４を所定の電位に制御することで、電流がソース電極８６、ＴＦＴ８２、ドレイン電極８７、透明電極９０、有機ＥＬ層９２、陰極９３に流れ、透明電極９０と陰極９３に挟まれた領域の有機ＥＬ層９２が発光する。有機ＥＬ層９２から放出された光は透明電極９０、中間層８５、ゲート絶縁層８３、ベースコート層８１およびガラス基板５０を透過し、面Ａとは反対の面から射出され図示しない感光体を露光する。このように有機ＥＬ層９２が形成された面Ａと反対側の基板面から光を取り出す構成（ボトムエミッション）とすることで、有機ＥＬ層９２の封止が容易になる。９９は配線パターンであり、例えば図６に示すソースドライバ６１から出力される光量補正データのアナログ信号などは、中間層８５の上に設けられた配線パターン９９を利用してピクセル回路６９に接続されている。
図９は第１の実施の形態による画像形成装置１における露光装置１３に係る有機ＥＬ素子６３の上面図である。以降図９を用いて本実施の形態の露光装置１３における有機ＥＬ素子６３およびＴＦＴ８２（駆動回路）の配置について詳細に説明する。
図９において断面Ｙは図８（断面図）の断面位置に対応している。
また図９は図８における有機ＥＬ層９２および陰極９３を除去した状態、即ち透明電極９０が目視される状態を示している。またＴＦＴ８２およびドレイン電極８７を破線で示しているが、これはＴＦＴ８２およびドレイン電極８７が、透明電極９０または保護層８８によって被覆されていることを示している。
本実施の形態では主走査方向における有機ＥＬ素子６３の配置ピッチは６００ｄｐｉであるが、このときの各有機ＥＬ素子６３の配置ピッチは４２．３μｍである。４２．３μｍの配置ピッチ内における有機ＥＬ素子６３どうしの間隔は７μｍに設定されている。透明電極９０を形成する際に露光パターンとして５μｍの間隔を設けて露光した場合、露光部を除去するポジ型のプロセスでは残パターン（この場合は透明電極）のエッジ部は約１μｍ程度縮むため、透明電極９０間には７μｍの間隔が設けられることになる。プロセスによるパターンの収縮を考慮にいれることで、所望のサイズの透明電極９０を得ることができる。このように本実施の形態では有機ＥＬ素子６３は発光素子群９５を構成している。
個々の透明電極９０はその裏側で、例えばＡｌで構成され、透明電極９０に対して１：１に設けられたドレイン電極８７と接続されており、更にドレイン電極８７は、実際は保護層８８により目視できないＴＦＴ８２と接続されている。ドレイン電極８７は図８にも示すように、ＴＦＴ８２から副走査方向に所定の長さ延伸され、その端部でコンタクトホール８９を介して透明電極９０と接続されている。これと同一の構造が主走査方向に有機ＥＬ素子数分（即ち５１２０個）設けられ、ＴＦＴ８２は主走査方向にＴＦＴ群９６を構成する。
発光素子群９５とＴＦＴ群９６はガラス基板５０の平面の副走査方向に完全に分離して配置され、発光素子群９５に含まれる透明電極９０とＴＦＴ群９６に含まれるＴＦＴ８２の間は金属製のドレイン電極８７にて接続されている。このように発光素子群９５の領域とＴＦＴ群９６の領域を完全に分離する構成とすることで、副走査方向に長くＴＦＴ群９６を形成することができる。
本実施の形態では露光装置１３の解像度を６００ｄｐｉとして説明してきたが、上述したように発光素子群９５とＴＦＴ群９６を完全に分離する構造とすることで、副走査方向にＴＦＴ領域を延伸することが可能であり、これによって必要な有効発光領域Ｂを確保しつつ主走査方向の解像度が１２００ｄｐｉや２４００ｄｐｉといった、高解像度の露光装置１３を容易に実現できる。また発光光量を高精度に制御するために、アクティブマトリクス回路を構成するＴＦＴ８２の回路規模が大きくなった場合や、発光輝度を大きくするために大電流駆動を必要とする場合、即ちトランジスタサイズが大きくなった場合であっても、副走査方向にＴＦＴ８２の配置領域を確保することができる。
（第２の実施の形態）
図１０Ａは第２の実施の形態による画像形成装置１における露光装置１３に係るガラス基板５０の上面図であり、図１０Ｂは同要部拡大図である。以降図１０に図３を併用して第２の実施の形態におけるガラス基板５０の構成について詳細に説明する。なお画像形成装置１の全体構成、露光装置の構成等、既に説明済みの部分についての説明は省略する。
図１０においてガラス基板５０は厚みが約０．７ｍｍの、少なくとも長辺と短辺を有する長方形形状の基板であり、その長辺方向（主走査方向）には発光素子である複数の有機ＥＬ素子６３が列状に形成されている。第１の実施の形態ではガラス基板５０の長辺方向には少なくともＡ４サイズ（２１０ｍｍ）の露光に必要な発光素子が配置され、ガラス基板５０の長辺方向は後述する駆動制御部５８の配置スペースを含め２５０ｍｍとしている。第１の実施の形態と同様にガラス基板５０を長方形として説明するが、ガラス基板５０を筐体Ａ ５４ａに取り付ける際の位置決め用などのために、ガラス基板５０の一部に切り欠きを設けるような変形を伴っていてもよい。
駆動制御部５８はガラス基板５０の外部から供給される制御信号（発光素子としての有機ＥＬ素子６３を駆動するための信号）を受け取り、この制御信号に基づいて有機ＥＬ素子６３の駆動を制御するものであり、後述するように制御信号をガラス基板５０の外部から受け取るインタフェース手段とインタフェース手段を介して受け取った制御信号に基づき発光素子の駆動を制御するＩＣチップ（ソースドライバ）を含んでいる。
ＦＰＣ（フレキシブルプリント回路）６０は中継基板５２のコネクタＡ ５３ａとガラス基板５０とを接続するインタフェース手段であり、コネクタ等を介さずガラス基板５０に設けられた図示しない回路パターンに直接接続されている。露光装置１３に外部から供給された、画像データ、光量補正データ、クロック信号やライン同期信号等の制御信号、制御回路の駆動電源、発光素子である有機ＥＬ素子６３の駆動電源は、図３に示す中継基板５２を一旦経由した後にＦＰＣ６０を介してガラス基板５０に供給される。
第２の実施の形態ではＦＰＣ６０をガラス基板５０の短辺方向（副走査方向）の端部に配置する構成とした。
有機ＥＬ素子６３は、露光装置１３の光源である。本実施の形態では有機ＥＬ素子６３は主走査方向に６００ｄｐｉの解像度で５１２０個が列状に形成されており、個々の有機ＥＬ素子６３はそれぞれ独立に後述のＴＦＴ回路によって点灯／消灯を制御される。
ソースドライバ６１は有機ＥＬ素子６３の駆動を制御するＩＣチップとして供給されるものであり、ガラス基板５０上にフリップチップ実装されている。ガラス面へ表面実装を行うことを考慮しソースドライバはベアチップ品を採用している。ソースドライバ６１には露光装置１３の外部からＦＰＣ６０を介して、電源、クロック信号、ライン同期信号等の制御関連信号および光量補正データ（例えば８ビットの多値データ）が供給される。ソースドライバ６１は有機ＥＬ素子６３に対する駆動パラメータ設定手段であり、より具体的にはＦＰＣ６０を介して受け渡された光量補正データに基づき個々の有機ＥＬ素子６３の駆動電流値を設定するためのものである。
ガラス基板５０においてＦＰＣ６０の接合部とソースドライバ６１は、例えば表面にメタルを形成したＩＴＯの回路パターン（図示せず）を介して接続されており、駆動パラメータ設定手段たるソースドライバ６１にはＦＰＣ６０を介して光量補正データ、クロック信号、ライン同期信号等の制御信号が入力される。このようにインタフェース手段としてのＦＰＣ６０および駆動パラメータ設定手段としてのソースドライバ６１は駆動制御部５８を構成している。
ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）回路６２はガラス基板５０上に形成されている。ＴＦＴ回路６２はシフトレジスタ、データラッチ部など、発光素子の点灯／消灯のタイミングを制御するゲートコントローラ、および個々の有機ＥＬ素子６３に駆動電流を供給する駆動回路（以降ピクセル回路と呼称する）とを含んでいる。ピクセル回路は各有機ＥＬ素子６３に対して１つずつ設けられ、有機ＥＬ素子６３が形成する発光素子列と並列に設けられている。第１の実施の形態で詳細に説明したように、駆動パラメータ設定手段であるソースドライバ６１によって、個々の有機ＥＬ素子６３を駆動するための駆動電流値がピクセル回路に設定される。
ＴＦＴ回路６２には露光装置１３の外部からＦＰＣ６０を介して、電源、クロック信号、ライン同期信号等の制御信号および画像データ（１ビットの２値データ）が供給され、ＴＦＴ回路６２はこれらの電源および信号に基づいて個々の発光素子の点灯／消灯タイミングを制御する。
有機ＥＬ素子６３は水分の影響を受けると発光領域が経時的に収縮（シュリンキング）したり、発光領域内に非発光部位（ダークスポット）が生じる等して、発光特性が極端に劣化するため、水分を遮断するための封止が必要である。第２の実施の形態ではガラス基板５０に接着剤を介して封止ガラス６４を貼り付けるベタ封止法を採用しているが、封止領域は一般に有機ＥＬ素子６３が構成する発光素子列から副走査方向に２０００μｍ程度が必要とされており、第２の実施の形態でも封止しろとして２０００μｍを確保している。
さて、第２の実施の形態では駆動制御部５８を構成するインタフェース手段たるＦＰＣ６０、および駆動パラメータ設定手段たるソースドライバ６１のうち、ソースドライバ６１を有機ＥＬ素子６３が形成する発光素子列の延長線上（ＥＬ＿ｌｉｎｅ）の位置に設けるようにし、かつガラス基板５０の長辺方向（主走査方向）の任意位置において、駆動制御部５８を発光素子列およびＴＦＴ回路６２（ピクセル回路を含む）とオーバーラップしない位置に配置するようにした。
この配置は見方を変えれば、駆動制御部５８をガラス基板５０の長辺方向（主走査方向）の端部に配置することでもある。更に第２の実施の形態では図に示すように、インタフェース手段たるＦＰＣ６０を、発光素子列およびガラス基板５０の短辺方向（副走査方向）の最端部に配置し、ガラス基板５０のスペースを有効に利用している。ＦＰＣ６０はガラス基板５０の短辺方向（副走査方向）の最端部に配置されるため、接合端子を配置する際の空間的な制約が少なく、接合端子をガラス基板５０の長辺方向に一直線状に配列しても露光装置１３の駆動に必要な端子数を確保することが可能である。
このように駆動制御部５８をガラス基板５０上に適切に配置することで、発光素子列と並列に複数のＩＣチップを配置する構成と比較して、ガラス基板の短辺方向（副走査方向）のサイズを大幅に小さくすることができ、最終的に露光装置を搭載した画像形成装置のサイズを小さくすることができる。
以上、本発明の実施の形態に基づき、特に電流プログラム法に基づき発明の詳細を説明してきたが、本発明の本質は、発光素子の駆動を制御するＩＣチップ、または発光素子が形成された基板に信号等を供給するインタフェース手段を発光素子列の延長線上の位置に配置することにあり、電流プログラム法に固有の構成ではない。
電流プログラム法とは異なる例として、例えば入力画像データの転送周波数がＴＦＴの駆動能力（動作周波数）を超えるような場合に、ガラス基板５０上に高速の第１の動作クロック信号と同期して転送された画像データ等を一旦ＩＣチップで受信し、この画像データ等を複数のグループに分配して第１の動作クロックより低速に設定した第２の動作クロックに同期してＴＦＴに供給するような構成があり得るが、この場合にガラス基板５０に転送された画像データ等を複数のグループに分配するＩＣチップを、発光素子列の延長線上の位置に配置することも本発明の技術的範囲に含まれることはいうまでもない。
更に第１の実施の形態及び第２の実施の形態においては、発光素子列の駆動を制御するＩＣチップ、または発光素子が形成された基板に信号等を供給するインタフェース手段を、ガラス基板上の一箇所に配置する例を示したが、これらを例えば発光素子列の延長線上にある、ガラス基板の端部２ヵ所にそれぞれ配置するようにしてもよい。ガラス基板の長辺方向の両端部にＩＣチップを配置すれば、配線容量を抑えることができる。このような構成は特に画像形成装置にＡ３サイズ等の長尺の露光装置を搭載するような場合に有用である。
また第１の実施の形態及び第２の実施の形態では、発光素子列の延長線上にＩＣチップを配置している。このため、発光素子列のＩＣチップ側の端部にある発光素子と反対側の端部にある発光素子とでは、ＩＣチップから発光素子へのレイアウトや配線長に大きな違いが生じる。発光素子列が長尺になるなどの理由で、その違いによるプログラム期間の制約が問題になる場合には、配線抵抗や配線容量を適当な配線方法によって軽減するようにしてもよい。
図１１はソースドライバ信号線の構成例を示す図である。上述したように、ＩＣチップ６１に含まれる複数のＤ／Ａコンバータ７２は、各グループに属する複数のピクセル回路にそれぞれ接続され、それらのピクセル回路に光量補正データを与えている。図１１の例では、光量補正データを与えるソースドライバ信号線の配線抵抗を減少させるため、信号源であるＩＣチップ６１から遠いピクセル回路への信号線ほど配線幅を増加させている。
図１１では、有機ＥＬ素子の配列にあわせて各ピクセル回路を主走査方向へ直線状に配列した構成を簡略的に示している。ＩＣチップ６１は、その配列の一方の端部付近に配置されている。ＩＣチップ６１に含まれるＤ／Ａコンバータのうち、Ｄ／Ａコンバータ７２Ａは、信号線１１０Ａによって、ＩＣチップ６１に最も近いピクセル回路６９Ａに接続されている。Ｄ／Ａコンバータ７２Ｃは、信号線１１０Ｃによって、ＩＣチップ６１から最も遠いピクセル回路６９Ｃに接続されている。Ｄ／Ａコンバータ７２Ｂは、信号線１１０Ｂによって、ピクセル回路６９Ａとピクセル回路６９Ｃの中間にあるピクセル回路６９Ｂに接続されている。各信号線の幅は、各ピクセル回路の主走査方向の位置によって、信号線１１０Ａ、信号線１１０Ｂ、信号線１１０Ｃの順に大きくなっている。信号源からの信号線の配線長が大きくなるほど信号線幅を増加させることで、信号線１１０Ｂや１１０Ｃの配線抵抗を抑えられる。このようにしてＩＣチップ６１から遠いピクセル回路への信号線の配線抵抗を減少させれば、プログラム期間に対する制約を軽減することができる。プログラム期間を短縮できれば、ヘッド全体のパフォーマンス（印字速度）を向上させることが可能となる。
上述のように配線幅を変化させれば、各信号線における配線抵抗をほぼ均一化することも可能である。しかしながら、ＩＣチップ６１の反対側にあるピクセル回路６９ＣのようにＩＣチップ６１から大きく離れた一部のピクセル回路に対する信号線について、他のピクセル回路に対する信号線よりも配線幅を一定長増加させるようにしてもよい。例えば信号線１１０Ａや１１０Ｂを含む配線長の比較的短い信号線の配線幅は同じ大きさにし、信号線１１０Ｃを含む配線長の比較的長い信号線の配線幅を一定長だけ大きくするようにしてもよい。
図１２は信号線のクロスポイント周辺の構成例を示す図である。ピクセル回路６９には、ソースドライバ信号線のほか、ゲートコントローラ６８からＳＣＡＮ＿Ａ信号を与えるプログラム制御信号線や、ＳＣＡＮ＿Ｂ信号を与える発光制御信号線、さらには電源線やグランド線などが接続されている。これらの信号線は、レイアウト上交差することがあり、その層間で容量成分を形成してしまう。配線の容量成分が増加すると、プログラム期間への制約が大きくなる。図１２の例では、クロスポイントＣにおける配線容量の増加を軽減するため、交差する２つの信号線１２０および１２１のうち、一方の信号線１２０の配線幅が、クロスポイントＣにおいて他の部分よりも小さく形成されている。これにより信号線１２０と信号線１２１とのクロスポイントＣにおける対向面積が減少する。対向面積を減少させるため、信号線１２０に代えて、または加えて、信号線１２１の配線幅をクロスポイントＣにおいて他の部分よりも小さくするようにしてもよい。このように交差する信号線のうち少なくとも一つの信号線の配線幅を一部または全てのクロスポイントＣにおいて他の部分よりも小さくすることで、配線容量を軽減することが可能となる。
もっとも、クロスポイントＣにおける容量成分を軽減するため配線幅を減少させると、その部分での配線抵抗が増加する。このため、容量成分の減少と配線抵抗の増加の双方の見地からクロスポイントＣにおける信号線の幅を決定することが好ましい。さらにプログラム信号線と他の信号線とが交差する場合、他の信号線の配線幅のみをクロスポイントＣにおいて小さくするようにしてもよい。例えば図１１における信号線１１０Ｃがゲートコントローラ６８からの信号線と交差している場合には、ゲートコントローラ６８からの信号線の配線幅のみをクロスポイントＣにおいて他の部分よりも小さくする。これにより、プログラム期間に与える影響を抑えることが可能となる。また交差する信号線のうち、配線長のより短い信号線の配線幅のみをクロスポイントＣにおいて他の部分よりも小さくするようにしてもよい。
また信号線の交差点数を減少させることで、配線全体の容量成分を減少させることも可能である。例えば図６に示した構成では、ガラス基板５０の短辺方向の端部に、発光素子列と平行にゲートコントローラ６８が配置されている。このゲートコントローラ６８からは、各ピクセル回路に対してプログラム制御信号線や発光制御信号線がのびている。これに対し、ＩＣチップ６１はガラス基板５０の長辺方向の端部に配置されている。このため、発光素子列のゲートコントローラ６８側からソースドライバ信号線をピクセル回路に接続すると、ソースドライバ信号線と、プログラム制御信号線や発光制御信号線との間に交差点が生じ易い。その交差点数を減少させるため、ＩＣチップからの信号線とゲートコントローラからの信号線をピクセル回路から見て異なる方向から接続するようにしてもよい。図６の例では、ＩＣチップからのソースドライバ信号線を発光素子列のゲートコントローラ６８とは反対側からピクセル回路に接続する。それによって、交差点数が減少すれば、配線全体の容量成分が抑えられる。
また、第１の実施の形態及び第２の実施の形態においては、発光素子列の駆動を制御するＩＣチップの個数を１つとして説明したが、ＩＣチップの数は複数であっても構わない。ＩＣチップのコストは歩留まりに大きく影響するが、チップのコストはチップ面積と相関が高くチップ面積を小さくするとコストが劇的に低下する場合がある。このような場合はガラス基板上にチップ面積の小さなチップを複数個配置する方がコストメリットを享受できる。たとえば各ＩＣチップは、ガラス基板の長辺方向に配列することができる。
また第１の実施の形態及び第２の実施の形態では電子写真法を応用した画像形成装置について説明したが、本発明は電子写真法に限られるものではない。有機ＥＬ素子によってＲＧＢ光源は容易に実現できるため、例えば露光光源としてＲ光源、Ｇ光源、Ｂ光源をそれぞれ有する複数の露光装置を配置し、ＲＧＢ各色の画像データに基づいて印画紙を直接的に露光する画像形成装置に対しても応用が可能であることは言うまでもない。またモノクロの画像形成装置に本発明を適用し、その画像形成装置の小型化を図るようにしてもよい。
上述した実施の形態は本発明の技術的範囲を制限するものではなく、既に記載したもの以外でも、本発明の範囲内で種々の変形や応用が可能である。
以上のように、本発明にかかる画像形成装置は、特にタンデム型のカラー画像形成装置の小型化が図れるところから、例えばプリンタ、複写機、ファクシミリ装置、フォトプリンタ等への利用が可能である。
図１は本発明の第１の実施の形態による画像形成装置の構成図である。 図２は第１の実施の形態による画像形成装置における現像ステーションの周辺を示す構成図である。 図３は第１の実施の形態による画像形成装置における露光装置の構成図である。 図４Ａは第１の実施の形態による画像形成装置における露光装置に係るガラス基板の上面図、図４Ｂは同要部拡大図である。 図５は第１の実施の形態による画像形成装置における有機ＥＬ素子の配置図である。 図６は第１の実施の形態による画像形成装置における露光装置に係る回路図である。 図７は第１の実施の形態による画像形成装置における露光装置に係る電流プログラム期間と有機ＥＬ素子の点灯期間を示す説明図である。 図８は第１の実施の形態による画像形成装置における露光装置に係る有機ＥＬ素子の断面図である。 図９は第１の実施の形態による画像形成装置における露光装置に係る有機ＥＬ素子の上面図である。 図１０Ａは第２の実施の形態による画像形成装置における露光装置に係るガラス基板の上面図、図１０Ｂは同要部拡大図である。 図１１はソースドライバ信号線の構成例を示す図である。 図１２は信号線のクロスポイント周辺の構成例を示す図である。 図１３は従来の露光装置の構造を示す斜視図である。

Claims (18)

  1. 露光装置を搭載した画像形成装置であって、
    前記露光装置は、
    基板と、
    この基板上に形成された複数の発光素子からなる発光素子列と、
    前記基板の外部から供給される前記発光素子を駆動するための制御信号を受け取り、この制御信号に基づいて前記発光素子の駆動を制御する駆動制御部を有し、
    少なくとも前記駆動制御部の一部を前記発光素子列の延長線上の位置に配置したことを特徴とする画像形成装置。
  2. 前記駆動制御部は少なくとも前記制御信号を前記基板の外部から受信するインタフェース手段と、前記インタフェース手段を介して受け取った前記制御信号に基づいて前記発光素子の駆動を制御するＩＣチップとを含むことを特徴とする請求項１記載の画像形成装置。
  3. 前記駆動制御部は前記発光素子列の配列方向の任意の位置において、前記発光素子列とオーバーラップしない位置に配置されていることを特徴とする請求項１記載の画像形成装置。
  4. 前記駆動制御部は前記発光素子列の配列方向の延長線上における、基板の端部に配置されていることを特徴とする請求項１記載の画像形成装置。
  5. 露光装置を搭載した画像形成装置であって、
    前記露光装置は、
    基板と、
    この基板上に形成された複数の発光素子からなる発光素子列と、
    前記基板上に設けられ前記発光素子列の個々の発光素子に駆動電流を供給する駆動回路と、
    前記基板上に設けられ前記駆動回路に対して前記発光素子を駆動する駆動パラメータを設定する駆動パラメータ設定手段と、
    前記基板上に設けられ前記駆動パラメータ設定手段に接続され前記基板の外部から前記駆動パラメータ設定手段に駆動パラメータを供給するインタフェース手段とを有し、
    前記駆動パラメータ設定手段と前記インタフェース手段の少なくとも一方を、前記発光素子列の延長線上の位置に配置したことを特徴とする画像形成装置。
  6. 前記駆動回路は薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）により形成されていることを特徴とする請求項５記載の画像形成装置。
  7. 前記駆動パラメータ設定手段は前記発光素子列の配列方向の任意の位置において、前記発光素子列および前記駆動回路とオーバーラップしない位置に配置されていることを特徴とする請求項５記載の画像形成装置。
  8. 前記駆動パラメータ設定手段はＩＣチップとして前記基板に実装されていることを特徴とする請求項５記載の画像形成装置。
  9. 前記駆動パラメータ設定手段は前記駆動回路に前記発光素子を駆動する電流値を設定するように構成されたことを特徴とする請求項５記載の画像形成装置。
  10. 前記基板は少なくとも長辺と短辺とを有し、前記発光素子列は前記基板の長辺方向に形成されていることを特徴とする請求項１または請求項５記載の画像形成装置。
  11. 前記発光素子は有機ＥＬ素子であることを特徴とする請求項１または５記載の画像形成装置。
  12. 前記基板は透明基板であり、前記発光素子の発光光が前記透明基板を透過して出力されることを特徴とする請求項１または５記載の画像形成装置。
  13. 前記透明基板はガラス基板であることを特徴とする請求項１２記載の画像形成装置。
  14. 前記インタフェース手段は前記発光素子列の配列方向の任意の位置において、前記発光素子列および前記駆動回路とオーバーラップしない位置に配置されていることを特徴とする請求項５記載の画像形成装置。
  15. 前記インタフェース手段は前記基板の表面に直接装着されていることを特徴とする請求項２または５記載の画像形成装置。
  16. 前記インタフェース手段は前記発光素子列の配列方向の延長線上における、基板の最端部に装着されていることを特徴とする請求項２または５記載の画像形成装置。
  17. 基板と、
    この基板上に形成された複数の発光素子からなる発光素子列と、
    前記基板の外部から供給される前記発光素子を駆動するための制御信号を受け取り、この制御信号に基づいて前記発光素子の駆動を制御する駆動制御部を有し、
    少なくとも前記駆動制御部の一部を前記発光素子列の延長線上の位置に配置したことを特徴とする露光装置。
  18. 基板と、
    この基板上に形成された複数の発光素子からなる発光素子列と、
    前記基板上に設けられ前記発光素子列の個々の発光素子に駆動電流を供給する駆動回路と、
    前記基板上に設けられ前記駆動回路に対して前記発光素子を駆動する駆動パラメータを設定する駆動パラメータ設定手段と、
    前記基板上に設けられ前記駆動パラメータ設定手段に接続され前記基板の外部から前記駆動パラメータ設定手段に駆動パラメータを供給するインタフェース手段とを有し、
    前記駆動パラメータ設定手段と前記インタフェース手段の少なくとも一方を、前記発光素子列の延長線上の位置に配置したことを特徴とする露光装置。
JP2007518940A 2005-05-30 2006-05-25 画像形成装置および露光装置 Pending JPWO2006129552A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005156800 2005-05-30
JP2005156800 2005-05-30
PCT/JP2006/310480 WO2006129552A1 (ja) 2005-05-30 2006-05-25 画像形成装置および露光装置

Publications (1)

Publication Number Publication Date
JPWO2006129552A1 true JPWO2006129552A1 (ja) 2008-12-25

Family

ID=37481481

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007518940A Pending JPWO2006129552A1 (ja) 2005-05-30 2006-05-25 画像形成装置および露光装置

Country Status (3)

Country Link
US (1) US20090316230A1 (ja)
JP (1) JPWO2006129552A1 (ja)
WO (1) WO2006129552A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5319109B2 (ja) * 2007-12-25 2013-10-16 京セラ株式会社 光プリンタヘッドおよび画像形成装置
JP6083407B2 (ja) * 2014-03-20 2017-02-22 コニカミノルタ株式会社 光書込装置および画像形成装置
KR20160015683A (ko) * 2014-07-31 2016-02-15 에스케이하이닉스 주식회사 반도체 장치
US20160364069A1 (en) * 2015-06-12 2016-12-15 Innolux Corporation Touch display device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3628730B2 (ja) * 1994-10-11 2005-03-16 Ｔｄｋ株式会社 ライン発光デバイス感光ドラム一体型カートリッジ
JP4300921B2 (ja) * 2003-07-22 2009-07-22 富士ゼロックス株式会社 プリントヘッド
US20060203078A1 (en) * 2005-03-11 2006-09-14 Naugler W E Jr Feedback control apparatus and method for an emissive printhead
JP2007062019A (ja) * 2005-08-29 2007-03-15 Matsushita Electric Ind Co Ltd 画像形成装置
US20070081068A1 (en) * 2005-10-03 2007-04-12 Matsushita Electric Industrial Co., Ltd. Image forming apparatus
US20070229648A1 (en) * 2006-03-31 2007-10-04 Matsushita Electric Industrial Co., Ltd. Exposure device and image forming apparatus using the same
US7504616B2 (en) * 2006-04-10 2009-03-17 Panasonic Corporation Exposure device and image forming apparatus using the same

Also Published As

Publication number Publication date
WO2006129552A1 (ja) 2006-12-07
US20090316230A1 (en) 2009-12-24

Similar Documents

Publication Publication Date Title
US7541619B2 (en) Electro-optical device, image forming apparatus, and image reader
JP4193893B2 (ja) 露光装置および画像形成装置
JP2010197758A (ja) 画像形成装置および潜像担持体ユニット
JP2007261064A (ja) 画像形成装置
JPWO2006129552A1 (ja) 画像形成装置および露光装置
KR100721841B1 (ko) 라인 헤드 및 화상 형성 장치
JP2022096964A (ja) 画像形成装置
US20070081068A1 (en) Image forming apparatus
US7999269B2 (en) Light emitting apparatus and electronic device
US20080017861A1 (en) Optical head and image forming apparatus
JP7070139B2 (ja) 光書込装置および画像形成装置
TWI277338B (en) Line head and image forming apparatus
JP2007290330A (ja) 画像形成装置
JP2007304182A (ja) 画像形成装置及びその制御方法
JP2007276357A (ja) 画像形成装置及びその制御方法
JP5515336B2 (ja) 発光装置および電子機器
EP4019257A1 (en) Image formation device comprising top-emission-type light-emitting device
JP5315714B2 (ja) 電気光学装置および電子機器。
US20060209159A1 (en) Image forming apparatus
JP2007283596A (ja) 発光素子駆動装置及びそれを用いた画像形成装置
JP2007283599A (ja) 発光素子駆動装置及びそれを用いた画像形成装置
JP2007283490A (ja) 画像形成装置及びその制御方法
JP2007276355A (ja) 光量検出回路、光量計測装置及び画像形成装置
JP2007128040A (ja) 画像形成装置
JP2007283597A (ja) 露光装置及びそれを用いた画像形成装置