JPWO2006043547A1 - 通信状態制御装置、通信制御装置、通信処理装置、通信状態制御方法 - Google Patents

通信状態制御装置、通信制御装置、通信処理装置、通信状態制御方法 Download PDF

Info

Publication number
JPWO2006043547A1
JPWO2006043547A1 JP2006543000A JP2006543000A JPWO2006043547A1 JP WO2006043547 A1 JPWO2006043547 A1 JP WO2006043547A1 JP 2006543000 A JP2006543000 A JP 2006543000A JP 2006543000 A JP2006543000 A JP 2006543000A JP WO2006043547 A1 JPWO2006043547 A1 JP WO2006043547A1
Authority
JP
Japan
Prior art keywords
communication
pull
unit
resistor
ddc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006543000A
Other languages
English (en)
Inventor
潤平 伊藤
潤平 伊藤
弘 河野
弘 河野
猪谷　浩和
浩和 猪谷
滋 橋元
滋 橋元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pioneer Corp
Original Assignee
Pioneer Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Corp filed Critical Pioneer Corp
Publication of JPWO2006043547A1 publication Critical patent/JPWO2006043547A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/765—Interface circuits between an apparatus for recording and another apparatus
    • H04N5/775—Interface circuits between an apparatus for recording and another apparatus between a recording apparatus and a television receiver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/02—Graphics controller able to handle multiple formats, e.g. input or output formats
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/04—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
    • G09G2370/045—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller using multiple communication channels, e.g. parallel and serial
    • G09G2370/047—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller using multiple communication channels, e.g. parallel and serial using display data channel standard [DDC] communication
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/12—Use of DVI or HDMI protocol in interfaces along the display data pipeline

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)

Abstract

再生装置２００は、通信設定変更手段２５３にて、ＤＤＣ通信の通信設定をメモリ２４０の設定記憶領域に適宜記憶させる。プルアップ接続制御手段２５１は、設定記憶領域に記憶された通信設定に基づいて、波形電位調整手段２１０にＤＤＣ通信時におけるＳＤＡの信号波形に対応する電位を調整させる制御をする。通信設定変更手段２５３は、機器認証処理手段２５２からの通信失敗信号に基づいて、設定記憶領域に記憶された通信設定によるＤＤＣ通信が不可能であると判断した場合、設定記憶領域に記憶された通信設定を変更する。プルアップ接続制御手段２５１は、この変更された通信設定に基づいて、波形電位調整手段２１０にＤＤＣ通信時におけるＳＤＡの信号波形の電位を調整させる制御をする。

Description

本発明は、データの通信状態を制御する通信状態制御装置、通信制御装置、通信処理装置、通信状態制御方法に関する。
従来、再生装置で再生するテレビ番組や映画などのコンテンツを出力装置で出力させる再生システムが知られている。そして、このような再生システムにおいて、著作権保護技術であるＨＤＣＰ（High-Bandwidth Digital Content Protection）を利用して、ＣＳＳ（Content Scramble System）やＣＰＲＭ（Content Protection for Recordable Media）あるいはＣＰＰＭ（Content Protection for Prerecorded Media）などにより出力が許可されたコンテンツを適宜出力させる例えば図１に示すような構成が知られている。そして、この図１に示す再生システム６００は、ケーブル７００と、出力装置８００と、再生装置９００と、などを備えている。
ケーブル７００は、ＤＶＩ（Digital Visual Interface）規格およびＨＤＭＩ（High-Definition Multimedia Interface）規格に対応した機器の出力装置８００と、ＨＤＭＩ規格に対応した機器の再生装置９００と、をＩ2Ｃ（Inter-Integrated Circuit）通信により各種情報の送受信が可能な状態に接続する。そして、ケーブル７００は、シリアルクロック（以下、ＳＣＬと称す）やシリアルデータ（以下、ＳＤＡと称す）の送受信に利用されるＤＤＣ（Display Data Channel）ライン７１０と、再生装置９００で暗号化されたあるいは暗号化されていないコンテンツの音声データや画像データ（以下、コンテンツデータと称す）などの送受信に利用されるＴＭＤＳ（Transition Minimized Differential Signaling：商標登録）ライン７２０と、などを備えている。ここで、ＳＤＡとして送受信されるデータとしては、ＨＤＣＰに基づく各装置８００，９００のAuthentication処理（以下、ＨＤＣＰ認証処理と称す）に利用されるＫＳＶ（Key Selection Vector）データ、このＫＳＶデータに基づく所定の演算結果に関するＨＤＣＰ演算データ、出力装置８００の型式や各種設定値などに関するＥＤＩＤ（Extend Display Identification Data）、出力装置８００からのアクノリッジなどが例示できる。
出力装置８００は、上述したようにＤＶＩ規格およびＨＤＭＩ規格に対応した例えばプロジェクタやテレビあるいはパーソナルコンピュータなどである。この出力装置８００は、再生装置９００から出力されるコンテンツデータを取得して適宜出力する。そして、出力装置８００は、コネクタ８１０と、送受調整手段８２０は、ＥＥＰＲＯＭ（Electrically Erasable Programmable Read Only Memory）８３０と、ＤＶＩ／ＨＤＭＩレシーバ８４０と、制御部８５０と、図示しない、音声出力部と、表示部と、などを備えている。
コネクタ８１０には、ケーブル７００の図示しないコネクタが着脱可能に接続される。このコネクタ８１０は、ケーブル７００のＤＤＣライン７１０が接続されるＤＤＣ入出力部８１１と、ＴＭＤＳライン７２０が接続されるＴＭＤＳ入出力部８１２と、などを備えている。
送受調整手段８２０は、ＳＣＬやＳＤＡの送受信時における信号成分を適宜調整する。そして、送受調整手段８２０は、ＭＯＳＦＥＴ（Oxide-Semiconductor Field-Effect Transistor）８２１と、例えば１００Ωの抵抗８２２と、所定の抵抗値のプルアップ抵抗８２３と、例えば４．７ｋΩのプルアップ抵抗８２４と、を備えている。ここで、プルアップ抵抗８２３の抵抗値は、ＤＶＩ規格に対応する２．２ｋΩやＨＤＭＩ規格に対応する４７ｋΩなどである。ＭＯＳＦＥＴ８２１のドレイン、ソースおよび抵抗８２２の直列回路は、ＤＤＣ入出力部８１１およびＤＶＩ／ＨＤＭＩレシーバ８４０の間に接続されている。また、ＭＯＳＦＥＴ８２１およびＤＤＣ入出力部８１１の接続点と５Ｖの基準電源Ｖccとの間には、プルアップ抵抗８２３が接続されている。さらに、ＭＯＳＦＥＴ８２１および抵抗８２２の接続点と３．３Ｖの基準電源Ｖcとの間には、プルアップ抵抗８２４が接続されている。そして、基準電源Ｖcおよびプルアップ抵抗８２４の間には、ＭＯＳＦＥＴ８２１のゲートが接続されている。
ＥＥＰＲＯＭ８３０は、例えば１００Ωの抵抗８３１を介してＭＯＳＦＥＴ８２１およびプルアップ抵抗８２３の接続点に接続されている。このＥＥＰＲＯＭ８３０は、ＥＤＩＤを適宜読み出し可能に記憶している。
ＤＶＩ／ＨＤＭＩレシーバ８４０は、ＴＭＤＳ入出力部８１２と、制御部８５０と、音声出力部と、表示部と、などに接続されている。このＤＶＩ／ＨＤＭＩレシーバ８４０は、制御部８５０の制御により、再生装置９００から入力されるＫＳＶデータに基づいてＨＤＣＰ演算データを生成する。そして、ＨＤＣＰ演算データや出力装置８００のＫＳＶデータなどを再生装置９００へ出力する。また、再生装置９００から出力される暗号化されたコンテンツデータを適宜復号化して、コンテンツの音声を音声出力部から出力させたり、画像を表示部で表示させる。
制御部８５０は、ＤＶＩ／ＨＤＭＩレシーバ８４０の動作を適宜制御する。具体的には、制御部８５０は、出力装置８００がケーブル７００を介して再生装置９００に接続されたことを検出すると、ＤＶＩ／ＨＤＭＩレシーバ８４０の動作を適宜制御して、ＫＳＶデータ、ＨＤＣＰ演算データなどを再生装置９００へ出力させる。
再生装置９００は、上述したようにＨＤＭＩ規格に対応している。この再生装置９００は、ＨＤＣＰ認証処理を適宜実施して、例えばこの再生装置９００が有するコンテンツデータを出力装置８００で適宜出力させる処理をする。そして、再生装置９００は、コネクタ９１０と、ゲートスイッチ手段９２０と、波形電位調整手段９３０と、電流調整手段９４０と、コンテンツデータ処理部９５０と、ＨＤＭＩトランスミッタ９６０と、メモリ９７０と、ＣＰＵ（Central Processing Unit）９８０と、などを備えている。
コネクタ９１０には、ケーブル７００の図示しないコネクタが着脱可能に接続される。このコネクタ９１０は、ＤＤＣライン７１０に接続されるＤＤＣ入出力部９１１と、ＴＭＤＳライン７２０に接続されるＴＭＤＳ入出力部９１２と、などを備えている。
ゲートスイッチ手段９２０は、ＤＤＣ入出力部９１１およびＣＰＵ９８０の図示しない通信ポートに接続されている。また、ゲートスイッチ手段９２０は、ＣＰＵ９８０の図示しないスイッチポートにも接続されている。このゲートスイッチ手段９２０は、ＣＰＵ９８０のスイッチポートから制御信号が入力されると、ＣＰＵ９８０およびＤＤＣ入出力部９１１を各種情報の送受信が可能な状態に接続する。また、制御信号が入力されないと、ＣＰＵ９８０およびＤＤＣ入出力部９１１を接続しない。なお、以下において、ＣＰＵ９８０および出力装置８００間の各種データの通信をＤＤＣ通信と、ＣＰＵ９８０およびコンテンツデータ処理部９５０やＨＤＭＩトランスミッタ９６０間の各種データの通信を内部通信と適宜称して説明する。
波形電位調整手段９３０は、ＤＤＣ通信時のＨＤＭＩ規格に対応する機器からのＳＣＬやＳＤＡの信号波形に対応する電位をＣＰＵ９８０で認識可能な状態に調整する。そして、波形電位調整手段９３０は、例えば１．８ｋΩのプルアップ抵抗９３１を備えている。ここで、プルアップ抵抗９３１の抵抗値は、ＨＤＭＩ規格に準拠する１．５〜２．０ｋΩのいずれの値であってもよい。このプルアップ抵抗９３１は、ＤＤＣ入出力部９１１およびゲートスイッチ手段９２０の接続点と５Ｖの基準電源Ｖccとの間に接続されている。
電流調整手段９４０は、内部通信時やＤＤＣ通信時に流れる電流を調整する。そして、電流調整手段９４０は、例えば２ｋΩのプルアップ抵抗９４１を備えている。ここで、プルアップ抵抗９４１の抵抗値は、内部通信の実施状態を良好にするいずれの値であってもよい。このプルアップ抵抗９４１は、ゲートスイッチ手段９２０およびＣＰＵ９８０の通信ポートの接続点と３．３Ｖの基準電源Ｖcとの間に接続されている。
コンテンツデータ処理部９５０は、ゲートスイッチ手段９２０およびＣＰＵ９８０の通信ポートの接続点と、ＨＤＭＩトランスミッタ９６０と、などに接続されている。このコンテンツデータ処理部９５０は、ＣＰＵ９８０の制御により、コンテンツデータをＥＤＩＤに基づく出力装置８００の各種設定値などに対応した状態に処理してＨＤＭＩトランスミッタ９６０へ送信する。そして、コンテンツデータ処理部９５０は、記憶手段９５１と、ＭＰＥＧ（Moving Picture Experts Group）映像／音声やＤＴＳ（Digital Theater Systems）音声等のデコーダ９５２と、Ｉ（Interlace）／Ｐ（Progressive）映像変換および画質調整部（以下、Ｉ／Ｐ変換画質調整部と称す）９５３と、ビデオコンバータ９５４と、画素スケーラ９５５と、などを備えている。記憶手段９５１は、コンテンツデータなどを適宜読み出し可能に記憶する。デコーダ９５２は、コンテンツデータを音声データおよび画像データに分離して、音声データをＨＤＭＩトランスミッタ９６０へ、画像データをＩ／Ｐ変換画質調整部９５３へ、それぞれ送信する。Ｉ／Ｐ変換画質調整部９５３は、デコーダ９５２からの画像データのＩ／Ｐ変換処理や画質調整処理を適宜実施する。ビデオコンバータ９５４は、画像データをデジタルからアナログに適宜変換する。画素スケーラ９５５は、ＥＤＩＤから取得した出力装置８００の各種設定情報や、ユーザーが選択した設定などに基づいて画像データのスケーラ処理を適宜実施して、ＨＤＭＩトランスミッタ９６０へ送信する。なお、記憶手段９５１としては、ＤＶＤＤｉｓｃ、ビデオテープ、ハードディスク、半導体メモリなどが例示される。再生装置９００は、ＳＴＢ（Set-top Box; セットトップボックス）のような放送波コンテンツをそのまま扱うものでもよい。
ＨＤＭＩトランスミッタ９６０は、ゲートスイッチ手段９２０およびＣＰＵ９８０の通信ポートの接続点と、ＴＭＤＳ入出力部９１２と、に接続されている。このＨＤＭＩトランスミッタ９６０は、出力装置８００がケーブル７００を介して接続されたことを認識すると、再生装置９００のＫＳＶデータをＣＰＵ９８０へ送信する。また、ＨＤＭＩトランスミッタ９６０は、ＣＰＵ９８０にて取得した出力装置８００のＫＳＶデータに基づいて、ＨＤＣＰ演算データを生成してＣＰＵ９８０へ送信する。さらに、ＨＤＭＩトランスミッタ９６０は、コンテンツデータ処理部９５０で処理されたコンテンツデータを暗号化して出力装置８００へ出力する。
メモリ９７０は、ＣＰＵ９８０に接続され出力装置８００のＥＤＩＤを適宜読み出し可能に記憶する。また、メモリ９７０は、再生装置９００全体を動作制御するＯＳ（Operating System）上に展開される各種プログラムなどを記憶している。
ＣＰＵ９８０は、出力装置８００やＨＤＭＩトランスミッタ９６０からのＨＤＣＰ演算データ、あるいは出力装置８００のＥＤＩＤを取得して、これら各データに基づいてコンテンツデータを出力させる制御をする。そして、ＣＰＵ９８０は、通信対象切換手段９８１と、機器認証処理手段９８２と、出力制御手段９８３と、などを備えている。
通信対象切換手段９８１は、機器認証処理手段９８２にてＤＤＣ通信が実施される旨を、例えばコネクタ９１０のＤＤＣ入出力部９１１にＤＤＣライン７１０が接続されたことを検出するいわゆるホットプラグディテクトにて認識すると、制御信号をゲートスイッチ手段９２０へ出力する。また、機器認証処理手段９８２などにて内部通信が実施される旨を認識すると、制御信号をゲートスイッチ手段９２０へ出力しない。
機器認証処理手段９８２は、通信対象切換手段９８１によりＤＤＣ通信が可能な状態に設定されたことを認識すると、ＨＤＭＩ規格の推奨速度である例えば１００ｋＨｚのＳＣＬの速度（以下、ＳＣＬ速度と称す）で出力装置８００とのＤＤＣ通信を適宜実施する。また、機器認証処理手段９８２は、通信対象切換手段９８１によりＤＤＣ通信が可能な状態に設定されたことを認識すると、出力装置８００の電源がオフの状態であっても出力装置８００に５Ｖの電源を供給する。そして、ＥＥＰＲＯＭ８３０からＥＤＩＤを取得して、このＥＤＩＤをメモリ９７０に適宜読み出し可能に記憶させる。また、機器認証処理手段９８２は、内部通信が可能な状態に設定されたことを認識すると、ＤＤＣ通信時よりも速い例えば４００ｋＨｚのＳＣＬ速度でコンテンツデータ処理部９５０やＨＤＭＩトランスミッタ９６０などとの内部通信を実施する。さらに、機器認証処理手段９８２は、各通信で取得した出力装置８００およびＨＤＭＩトランスミッタ９６０のＨＤＣＰ演算データに基づいて出力装置８００および再生装置９００を認証する。そして、出力装置８００および再生装置９００を認証できた場合にその旨の認証信号を出力制御手段９８３へ送信し、認証できない場合にその旨の不認証信号を出力制御手段９８３へ送信する。
出力制御手段９８３は、機器認証処理手段９８２から認証信号を取得すると、ＣＳＳやＣＰＲＭあるいはＣＰＰＭなどの各著作権団体として出力許可されているコンテンツデータを出力させる制御をする。また、機器認証処理手段９８２から不認証信号を取得すると、出力許可されているコンテンツデータを出力しない制御をする。
しかしながら、上述した図１に示すようなＤＶＩ規格の出力装置８００では、電気的仕様がＨＤＭＩ規格とは異なる場合がある。例えば、プルアップ抵抗８２３の抵抗値がＨＤＭＩ規格に準拠する４７ｋΩでない場合やプルアップ抵抗８２４の抵抗値の大小によって、Ｉ２Ｃ規格による送受信を良好に実施できなくなるような抵抗部材８６０や抵抗８２２，８３１がＤＤＣ入出力部８１１およびＤＶＩ／ＨＤＭＩレシーバ８４０やＥＥＰＲＯＭ８３０間に直列に存在する場合がある。このため、再生装置９００および出力装置８００間のＤＤＣ通信が正常に実施されないおそれがあるという問題点が一例として挙げられる。
本発明の目的は、このような点に鑑みて、データの通信を良好に実施可能な通信状態制御装置、通信制御装置、通信処理装置、通信状態制御方法を提供することである。
本発明の通信状態制御装置は、データの通信を実施する通信手段における通信状態を制御する通信状態制御装置であって、所定の通信状態での前記通信が可能か否かを判断する判断手段と、前記通信が不可能であると判断された場合、前記通信手段で通信される前記データに対応する信号波形を調整する信号波形調整手段に前記信号波形を調整させる制御をする信号波形調整制御手段と、を具備したことを特徴とする。
本発明の通信状態制御装置は、データの通信を実施する通信手段における通信状態を制御する通信状態制御装置であって、所定の通信状態での前記通信が可能か否かを判断する判断手段と、前記通信が不可能であると判断された場合、この不可能であると判断された通信時の通信速度とは異なる通信速度で前記通信手段に前記通信を実施させる制御をする通信速度制御手段と、を具備したことを特徴とする。
本発明の通信制御装置は、前述した本発明の通信状態制御装置を具備したことを特徴とする。
本発明の通信処理装置は、前述した本発明の通信状態制御装置と、データを処理するデータ処理手段と、このデータ処理手段および前記通信対象装置とのデータの通信を実施する前記通信手段と、を具備し、前記通信手段および前記通信対象装置の接続点と、前記通信手段および前記データ処理手段の接続点と、をそれぞれ独立させたことを特徴とする。
本発明の通信処理装置は、前述した本発明の通信制御装置と、データを処理するデータ処理手段と、このデータ処理手段および前記通信対象装置とのデータの通信を実施する前記通信手段と、を具備し、前記通信手段および前記通信対象装置の接続点と、前記通信手段および前記データ処理手段の接続点と、をそれぞれ独立させたことを特徴とする。
本発明の通信状態制御方法は、演算手段により、データの通信を実施する通信手段における通信状態を制御する通信状態制御方法であって、前記演算手段は、所定の通信状態での前記通信が可能か否かを判断し、前記通信が不可能であると判断された場合、前記通信手段で通信される前記データに対応する信号波形を調整する信号波形調整手段に前記信号波形を調整させる制御をすることを特徴とする。
本発明の通信状態制御方法は、演算手段により、データの通信を実施する通信手段における通信状態を制御する通信状態制御方法であって、前記演算手段は、所定の通信状態での前記通信が可能か否かを判断し、前記通信が不可能であると判断された場合、この不可能であると判断された通信時の通信速度とは異なる通信速度で前記通信手段に前記通信を実施させる制御をすることを特徴とする。
従来の再生システムの概略構成を示すブロック図である。 本発明の一実施の形態に係る再生システムの概略構成を示すブロック図である。 前記実施の形態におけるＤＤＣ通信設定テーブルの概略構成を示す模式図である。 前記実施の形態におけるＤＤＣ通信処理を示すフローチャートである。 本発明の他の実施の形態に係る再生装置の概略構成を示すブロック図である。 本発明のさらに他の実施の形態に係る再生装置の概略構成を示すブロック図である。 本発明のさらに他の実施の形態に係る波形電位調整手段の概略構成を示す回路図である。 本発明のさらに他の実施の形態に係る波形電位調整手段の概略構成を示す回路図である。 本発明のさらに他の実施の形態に係る波形電位調整手段の概略構成を示す回路図である。
符号の説明
２１Ｂ 通信速度設定情報としてのＳＣＬ速度情報
２１Ｃ 信号波形調整情報としての制御信号出力情報
２１０，４１０，５１０，５２０，５３０ 信号波形調整手段としての波形電位調整手段
２１１Ａ，２１２Ａ，５１１，５２１Ａ，５２１Ｂ，５２１Ｃ，５２１Ｄ プルアップ抵抗
２１１Ｂ，２１２Ｂ，５２２，５３１ 接続状態切換手段
２２０ 通信処理装置を構成するデータ処理手段としてのコンテンツデータ処理部
２３０ 通信処理装置を構成するデータ処理手段としてのＨＤＭＩトランスミッタ
２４０ 記憶手段としてのメモリ
２５０ 演算手段としてのＣＰＵ
２５１ 通信状態制御装置、通信制御装置、および、通信処理装置を構成する、信号波形調整制御手段としてのプルアップ接続制御手段
２５２ 通信状態制御装置、通信制御装置、および、通信処理装置を構成する、通信速度制御手段としても機能する通信対象特定情報処理手段としても機能しうる通信手段としての機器認証処理手段
２５３ 通信状態制御装置、通信制御装置、および、通信処理装置を構成する、信号波形調整制御手段および通信速度制御手段としても機能する判断手段、失敗フラグ記憶制御手段、および、通信切換手段としての通信設定変更手段
４１１Ａ 第１のプルアップ抵抗
４１２Ａ 第２のプルアップ抵抗
４１２Ｂ 信号波形調整制御手段としても機能する接続状態切換手段
８００ 通信対象装置としての出力装置
Ｆ 失敗フラグ
Ｖc，Ｖcc 基準電源
以下、本発明に係る一実施の形態を図面に基づいて説明する。本実施の形態では、本発明の通信状態制御装置、通信制御装置、および、通信処理装置を有する再生装置を備えた再生システムを例示して説明する。なお、以下において、従来の再生システム６００と同一の構成要件については、同一の符号を付しその説明を省略または簡略化する。また、従来の再生システム６００と略同一の構成要件については、同一名称を付しその説明を簡略化する。なお、Ｉ2Ｃ通信はある特定の回路条件（製品内部での通信に使う場合）においては、通信使用を満足できるように設計手法が規定されているが、通信条件が不特定である外部機器との通信に対しては保証の限りではなく、本実施の形態ではこれを補うように通信可能にする
〔再生システムの構成〕
図２において、１００は再生システムである。この再生システム１００は、著作権保護技術のＨＤＣＰを利用して、ＣＳＳやＣＰＲＭなどにより出力が許可されたテレビ番組や映画などのコンテンツを適宜出力させる。そして、再生システム１００は、ケーブル７００と、通信対象装置としての出力装置８００と、再生装置２００と、などを備えている。なお、出力装置８００としては、図１に示す従来の再生システム６００における構成を用い、説明を省略する。
再生装置２００は、ＨＤＭＩ規格に対応している。この再生装置２００は、出力装置８００との間でデータとしてのＳＤＡの通信を適宜実施する。そして、このＳＤＡに基づいてＨＤＣＰ認証処理を適宜実施して、この再生装置２００が有するコンテンツデータを出力装置８００で適宜出力させる処理をする。そして、再生装置２００は、コネクタ９１０と、信号波形調整手段としての波形電位調整手段２１０と、データ処理手段としてのコンテンツデータ処理部２２０と、データ処理手段としてのＨＤＭＩトランスミッタ２３０と、記憶手段としてのメモリ２４０と、演算手段としてのＣＰＵ２５０と、などを備えている。
波形電位調整手段２１０は、ＤＤＣ通信時のＳＣＬやＳＤＡの信号波形に対応する電位を調整する。そして、この波形電位調整手段２１０は、ＨＤＭＩ波形調整手段２１１と、ＤＶＩ波形調整手段２１２と、を備えている。
ＨＤＭＩ波形調整手段２１１は、ＤＤＣ通信時のＨＤＭＩ規格に対応する機器からのＳＤＡなどの信号波形をＣＰＵ９８０で認識可能な状態に調整する。そして、ＨＤＭＩ波形調整手段２１１は、例えば１．８ｋΩのプルアップ抵抗２１１Ａと、接続状態切換手段２１１Ｂと、を備えている。ここで、プルアップ抵抗２１１Ａの抵抗値は、ＨＤＭＩ規格に準拠する１．５〜２．０ｋΩのいずれの値であってもよい。プルアップ抵抗２１１Ａおよび接続状態切換手段２１１Ｂの直列回路は、ＤＤＣ入出力部９１１およびＣＰＵ２５０の図示しないＤＤＣ通信ポートの接続点（以下、ＤＤＣ専用接続点と称す）と５Ｖの基準電源Ｖccとの間に接続されている。ここで、ＤＤＣ専用接続点が本発明の通信手段および通信対象装置の接続点として機能する。また、接続状態切換手段２１１Ｂは、ＣＰＵ２５０の図示しないＨＤＭＩポートに接続されている。そして、接続状態切換手段２１１Ｂは、ＨＤＭＩポートから制御信号が入力されると、プルアップ抵抗２１１Ａを基準電源Ｖccに接続する。また、制御信号が入力されないと、プルアップ抵抗２１１Ａを基準電源Ｖccに接続しない。なお、以下において、プルアップ抵抗２１１Ａが基準電源Ｖccに接続された状態をＨＤＭＩ波形調整手段２１１がオンされた状態と、接続されていない状態をＨＤＭＩ波形調整手段２１１がオフされた状態と、適宜称して説明する。
ＤＶＩ波形調整手段２１２は、ＤＤＣ通信時のＨＤＭＩ規格に対応しない機器、例えばＨＤＭＩ規格に対応しているが通信状態が良好でない状態の機器や、ＤＶＩ規格に対応する機器からのＳＤＡなどの信号波形を、ＣＰＵ９８０で認識可能な状態に調整する。そして、ＤＶＩ波形調整手段２１２は、例えば４．７ｋΩのプルアップ抵抗２１２Ａと、接続状態切換手段２１２Ｂと、を備えている。ここで、プルアップ抵抗２１２Ａの抵抗値は、ＨＤＭＩ規格に準拠しないいずれの値であってもよい。プルアップ抵抗２１２Ａおよび接続状態切換手段２１２Ｂの直列回路は、ＤＤＣ入出力部９１１およびＣＰＵ２５０のＤＤＣ通信ポートの接続点と５Ｖの基準電源Ｖccとの間に、プルアップ抵抗２１１Ａおよび接続状態切換手段２１１Ｂの直列回路と並列に接続されている。また、接続状態切換手段２１２Ｂは、ＣＰＵ２５０の図示しないＤＶＩポートに接続されている。そして、接続状態切換手段２１２Ｂは、ＣＤＶＩポートから制御信号が入力されると、プルアップ抵抗２１２Ａを基準電源Ｖccに接続する。また、制御信号が入力されないと、プルアップ抵抗２１２Ａを基準電源Ｖccに接続しない。なお、以下において、プルアップ抵抗２１２Ａが基準電源Ｖccに接続された状態をＤＶＩ波形調整手段２１２がオンされた状態と、接続されていない状態をＤＶＩ波形調整手段２１２がオフされた状態と、適宜称して説明する。
コンテンツデータ処理部２２０は、ＣＰＵ２５０の図示しない内部通信ポートと、ＨＤＭＩトランスミッタ２３０と、などに接続されている。このコンテンツデータ処理部２２０は、内部通信によるＣＰＵ２５０の制御により、コンテンツデータを出力装置８００の各種設定値などに対応した状態に処理してＨＤＭＩトランスミッタ２３０へ送信する。そして、コンテンツデータ処理部２２０は、記憶手段２２１と、デコーダ２２２と、Ｉ／Ｐ変換画質調整部２２３と、ビデオコンバータ２２４と、画素スケーラ２２５と、などを備えている。ここで、記憶手段２２１としては、ＨＤ（Hard Disk）などの磁気ディスク、ＤＶＤ（Digital Versatile Disc）などの光ディスク、光磁気ディスク、メモリカードなどの記録媒体に読み出し可能に記憶するドライブやドライバなどを備えた構成などが例示できる。
ＨＤＭＩトランスミッタ２３０は、ＣＰＵ２５０の内部通信ポートと、ＴＭＤＳ入出力部９１２と、に接続されている。このＨＤＭＩトランスミッタ２３０は、再生装置２００や出力装置８００のＫＳＶデータ、出力装置８００のＫＳＶデータに基づくＨＤＣＰ演算データの送受信を内部通信により適宜実施する。さらに、ＨＤＭＩトランスミッタ２３０は、コンテンツデータ処理部２２０で処理されたコンテンツデータを暗号化して出力装置８００へ出力する。
ここで、コンテンツデータ処理部２２０やＨＤＭＩトランスミッタ２３０および内部通信ポートの接続点（以下、内部専用接続点と称す）は、ＤＤＣ専用接続点から独立して設けられている。また、このＤＤＣ専用接続点のＣＰＵ２５０の入力スレッシュホルドは、５Ｖトレラントである。すなわち、ＣＰＵ２５０の入力スレッシュホルドは、ある程度の後述する中間電位をローレベルと認識する構成、例えば０〜１．５Ｖ程度の電位をローレベルと検出するようなシュミット回路のような不感帯を有する構成である。ここで、内部専用接続点が、本発明の通信手段およびデータ処理手段の接続点として機能する。
メモリ２４０は、ＣＰＵ２５０で取得されたり生成された各種情報を適宜読み出し可能に記憶する。そして、メモリ２４０は、図示しない、ＥＤＩＤ記憶領域と、設定テーブル記憶領域と、設定記憶領域と、フラグ記憶領域と、などを備えている。なお、ここでは、メモリ２４０が上述した４つの領域を備えた構成について例示したが、これに限らず例えば上述した領域を備えない構成や、さらに他の領域を備えた構成などとしてもよい。
ＥＤＩＤ記憶領域は、ＣＰＵ２５０で出力装置８００から取得されたＥＤＩＤを適宜読み出し可能に記憶する。
設定テーブル記憶領域は、例えば図３に示すようなＤＤＣ通信設定テーブル２０を適宜読み出し可能に記憶する。このＤＤＣ通信設定テーブル２０は、ＣＰＵ２５０にて実施されるＤＤＣ通信時の通信設定に関する２Ｎ（Ｎは自然数）個のＤＤＣ通信設定情報２１が１つのデータ構造として関連付けられて構成されている。
ＤＤＣ通信設定情報２１は、１つの通信設定に関する情報である。そして、ＤＤＣ通信設定情報２１は、通信設定名称情報２１Ａと、通信速度設定情報としてのＳＣＬ速度情報２１Ｂと、信号波形調整情報としての制御信号出力情報２１Ｃと、が１つのデータ構造として関連付けられて構成されている。
通信設定名称情報２１Ａは、通信設定の名称である例えば「設定ｉ（ｉはＮ以下の自然数）」などを示す情報である。
ＳＣＬ速度情報２１Ｂは、設定ｉのＤＤＣ通信時におけるＳＣＬ速度を示す情報である。ここで、設定（２Ｊ−１）（ＪはＮ以下の自然数）および設定（２Ｊ）のＳＣＬ速度は、同じ速度とされている。また、設定（２Ｊ）のＳＣＬ速度は、設定（２Ｈ）（ＨはＪ未満の自然数）のＳＣＬ速度よりも速い速度とされている。さらに、設定１および設定２のＳＣＬ速度すなわち最も速いＳＣＬ速度は、Ｉ2Ｃ通信での標準速度である１００ｋＨｚとされている。また、設定（２Ｎ−１）および設定（２Ｎ）のＳＣＬ速度すなわち最も遅いＳＣＬ速度は、５０ｋＨｚとされている。なお、ここでは、ＳＣＬ速度を５０ｋＨｚ〜１００ｋＨｚの間で設定する構成について例示するが、これに限らず５０ｋＨｚ以下や１００ｋＨｚ以上に設定する構成としてもよい。
制御信号出力情報２１Ｃは、設定ｉのＤＤＣ通信時にＨＤＭＩポートおよびＤＶＩポートのうちのいずれか一方から制御信号を出力する旨が記載された情報である。ここで、設定（２Ｊ−１）に対応する制御信号出力情報２１Ｃは、ＨＤＭＩポートから制御信号を出力する旨、すなわちＨＤＭＩ波形調整手段２１１のみをオンする旨が記載された情報である。また、設定（２Ｊ）に対応する制御信号出力情報２１Ｃは、ＤＶＩポートから制御信号を出力する旨、すなわちＤＶＩ波形調整手段２１２のみをオンする旨が記載された情報である。
なお、ＤＤＣ通信設定情報２１の各情報２１Ａ〜２１Ｃの構成としては、上述した構成に限られず適宜他の構成としてもよい。すなわち、例えば最も速いＳＣＬ速度を１００ｋＨｚ以上の例えば４００ｋＨｚとする構成や、最も遅いＳＣＬ速度を５０ｋＨｚ以下の例えば３０ｋＨｚとする構成などとしてもよい。また、設定１のＳＣＬ速度を、４００ｋＨｚや５０ｋＨｚなど１００ｋＨｚ以外の速度とする構成としてもよい。
設定記憶領域は、ＣＰＵ２５０によりＤＤＣ通信の通信設定として設定される設定ｉに対応するＤＤＣ通信設定情報２１を適宜読み出し可能に記憶する。この設定記憶領域には、ＤＤＣ通信設定テーブル２０に組み込まれたＤＤＣ通信設定情報２１のうちのいずれか１つが記憶される。
フラグ記憶領域は、失敗フラグＦを適宜読み出し可能に記憶する。この失敗フラグＦは、設定記憶領域のＤＤＣ通信設定情報２１に基づく１回目のＤＤＣ通信が失敗したか否かを示す。例えば、失敗フラグＦは、「０」であれば１回目のＤＤＣ通信が失敗していないことを示し、「１」であれば１回目のＤＤＣ通信が失敗していることを示す。なお、ここでは、失敗フラグＦをフラグ記憶領域に記憶させる構成について例示するが、これに限らず失敗フラグＦを記憶させずに例えば失敗回数を計数するカウンタをＣＰＵ２５０に設ける構成としてもよい。
また、メモリ２４０は、再生装置２００全体を動作制御するＯＳ上に展開される各種プログラムなどを記憶している。このメモリ２４０としては、例えば停電などにより突然電源が落ちた際にも記憶が保持される構成のメモリ、例えばＣＭＯＳ（Complementary Metal-Oxide Semiconductor）メモリやフラッシュメモリあるいはＥＥＰＲＯＭ（Electrically Erasable Programmable Read Only Memory）などを用いるのが一般的である。なお、メモリ２４０としては、ＨＤ、ＤＶＤ、光ディスクなどの記録媒体に読み出し可能に記憶するドライブやドライバなどを備えた構成としてもよい。
ＣＰＵ２５０は、従来の再生装置９００のＣＰＵ９８０と同様にコンテンツデータを出力させる制御をする。そして、ＣＰＵ２５０は、信号波形調整制御手段としてのプルアップ接続制御手段２５１と、通信速度制御手段としても機能する通信手段としての機器認証処理手段２５２と、信号波形調整制御手段および通信速度制御手段としても機能する判断手段、失敗フラグ記憶制御手段、および、通信切換手段としての通信設定変更手段２５３と、出力制御手段２５４と、などを備えている。なお、プルアップ接続制御手段２５１、機器認証処理手段２５２、および、通信設定変更手段２５３にて、本発明の通信状態制御装置および通信制御装置が構成されている。また、コンテンツデータ処理部２２０、ＨＤＭＩトランスミッタ２３０、プルアップ接続制御手段２５１、機器認証処理手段２５２、および、通信設定変更手段２５３にて、本発明の通信処理装置が構成されている。なお、本発明の通信状態制御装置としては、プルアップ接続制御手段２５１を設けない構成としてもよい。
プルアップ接続制御手段２５１は、各波形調整手段２１１，２１２の接続状態切換手段２１１Ｂ，２１２Ｂを制御する。具体的には、プルアップ接続制御手段２５１は、メモリ２４０の設定記憶領域に記憶されたＤＤＣ通信設定情報２１から制御信号出力情報２１Ｃを適宜取得する。そして、この制御信号出力情報２１Ｃに基づいて、制御信号を接続状態切換手段２１１Ｂ，２１２Ｂのうちのいずれか一方へ出力する。なお、ここでは、制御信号出力情報２１Ｃに基づいて制御信号を出力する構成について例示するが、これに限らず例えば通信が失敗したことを認識するごとに設定１、設定２、設定３などで通信が成功するまで制御信号を順次切り換えて出力する構成としてもよい。
機器認証処理手段２５２は、ＨＤＣＰ認証処理を適宜実施する。具体的には、機器認証処理手段２５２は、メモリ２４０の設定記憶領域に記憶されたＤＤＣ通信設定情報２１からＳＣＬ速度情報２１Ｂを適宜取得する。そして、このＳＣＬ速度情報２１Ｂの速度でＫＳＶデータ、ＨＤＣＰ演算データ、ＥＤＩＤなどのＤＤＣ通信を実施する。さらに、機器認証処理手段２５２は、ＳＤＡのＤＤＣ通信が成功したことを認識した場合、その旨の通信成功信号を通信設定変更手段２５３へ出力する。また、ＤＤＣ通信の失敗を認識した場合、その旨の通信失敗信号を出力する。ここで、ＳＤＡのＤＤＣ通信が失敗する原因としては、例えば出力装置８００からのアクノリッジなどのＳＤＡの信号波形のローレベルの電位が中間電位となり、アクノリッジなどを正しく認識できなくなることが例示できる。さらに、ＳＣＬやＳＤＡの信号波形の立ち上がり具合や立ち下がり具合により、ＳＣＬやＳＤＡの通信タイミングがＩ2Ｃ通信の何らかの規格違反や誤検出のタイミングとなることなどが例示できる。また、例えばセットアップ、ホールドタイムや通信ストップ条件などが例示できる。
そして、機器認証処理手段２５２は、例えば４００ｋＨｚのＳＣＬ速度でＫＳＶデータやＨＤＣＰ演算データの内部通信を適宜実施する。さらに、機器認証処理手段２５２は、出力装置８００および再生装置２００を認証できたか否かに基づいて、認証信号または不認証信号を出力制御手段２５４へ送信する。
通信設定変更手段２５３は、ＤＤＣ通信の通信設定を適宜変更する。具体的には、通信設定変更手段２５３は、機器認証処理手段２５２にて再生装置２００および出力装置８００の接続が認識された場合、メモリ２４０の設定テーブル記憶領域に記憶されたＤＤＣ通信設定テーブル２０から設定１のＤＤＣ通信設定情報２１を取得して、ＤＤＣ通信の通信設定を設定１に設定する。そして、通信設定変更手段２５３は、この設定１のＤＤＣ通信設定情報２１をメモリ２４０の設定記憶領域に記憶させる処理、すなわち設定１を設定記憶領域に記憶させる処理を実施する。
また、通信設定変更手段２５３は、機器認証処理手段２５２から通信成功信号を取得すると、設定記憶領域の通信設定に基づくＤＤＣ通信が成功したと認識する。そして、この成功した通信設定に対応するＤＤＣ通信設定情報２１を設定記憶領域に再び記憶させる処理、すなわち成功した通信設定を設定記憶領域に記憶させる処理を実施する。また、通信設定変更手段２５３は、失敗フラグＦを「０」に設定する。
さらに、通信設定変更手段２５３は、機器認証処理手段２５２から通信失敗信号を取得すると、設定記憶領域の通信設定に基づくＤＤＣ通信が失敗したと認識するとともに、失敗フラグＦの設定を認識する。そして、失敗フラグＦが「０」に設定されていることを認識すると、例えば各装置８００，２００の接続確定直後における通信不安定時のエラーやケーブル７００の品質などにより、１回目のＤＤＣ通信が偶然失敗した可能性があると判断する。そして、１回失敗した通信設定に対応するＤＤＣ通信設定情報２１を設定記憶領域に再び記憶させる処理、すなわち１回失敗した通信設定を設定記憶領域に記憶させる処理を実施する。さらに、通信設定変更手段２５３は、失敗フラグＦを「１」に設定する。また、通信設定変更手段２５３は、失敗フラグＦが「１」に設定されていることを認識すると、ＤＤＣ通信が２回連続失敗したため設定記憶領域に記憶された通信設定によるＤＤＣ通信が不可能であると判断する。そして、通信設定を変更する処理を実施する。具体的には、通信設定変更手段２５３は、例えば連続失敗した通信設定が設定ｉの場合、ＤＤＣ通信設定テーブル２０から設定（ｉ＋１）のＤＤＣ通信設定情報２１を取得する。そして、通信設定変更手段２５３は、この設定（ｉ＋１）のＤＤＣ通信設定情報２１を設定記憶領域に再び記憶させる処理、すなわち変更した通信設定を設定記憶領域に記憶させる処理を実施する。さらに、失敗フラグＦを「０」に設定する。なお、ここでは、２回連続失敗した際にＤＤＣ通信が不可能であると判断する構成について例示するが、これに限らず３回連続失敗や５回連続失敗した際にＤＤＣ通信が不可能であると判断する構成としてもよい。また、連続失敗だけでなく、ＤＤＣ通信が複数回（任意の回数）失敗したと認識した場合でも、ＤＤＣ通信が不可能であると判断するような構成でも良い。
また、通信設定変更手段２５３は、例えばケーブル７００が引き抜かれ例えばホットプラグディテクトで出力装置８００との接続が解除されたことを認識すると、設定記憶領域のＤＤＣ通信設定情報２１を削除する処理、すなわち通信設定をクリアする処理を実施する。
出力制御手段２５４は、機器認証処理手段２５２から認証信号を取得すると、ＣＳＳやＣＰＲＭなどの各著作権団体で出力許可されているコンテンツデータを出力させる制御をする。また、不認証信号を取得すると、出力許可されているコンテンツデータを出力しない制御をする。
〔再生システムの動作〕
次に、再生システム１００の動作として、ＤＤＣ通信処理について図面に基づいて説明する。図４は、ＤＤＣ通信処理を示すフローチャートである。
まず、利用者は、ケーブル７００を介して再生装置２００および出力装置８００を接続する。そして、再生装置２００のＣＰＵ２５０は、図４に示すように、機器認証処理手段２５２で出力装置８００との接続を認識すると（ステップＳ１０１）、通信設定変更手段２５３にて、ＤＤＣ通信の通信設定を設定１にする（ステップＳ１０２）。そして、この設定１を設定記憶領域に記憶させる（ステップＳ１０３）。
この後、ＣＰＵ２５０は、設定記憶領域に記憶された通信設定に基づいて、ＤＤＣ通信処理を実施する（ステップＳ１０４）。具体的には、ＣＰＵ２５０は、プルアップ接続制御手段２５１にて、設定記憶領域の通信設定に基づいて接続状態切換手段２１１Ｂ，２１２Ｂのうちのいずれか一方に制御信号を出力して、各波形調整手段２１１，２１２のうちのいずれか一方をオンにする。さらに、ＣＰＵ２５０は、機器認証処理手段２５２にて、設定記憶領域の通信設定に基づいたＳＣＬ速度でＤＤＣ通信処理を実施する。そして、機器認証処理手段２５２は、ＤＤＣ通信が成功したことを認識した場合に通信成功信号を通信設定変更手段２５３へ出力し、失敗したことを認識した場合に通信失敗信号を出力する。そして、通信設定変更手段２５３は、機器認証処理手段２５２から通信成功信号を取得したか否か、すなわちＤＤＣ通信が成功したか否かを判断する（ステップＳ１０５）。
このステップＳ１０５において、通信設定変更手段２５３は、ＤＤＣ通信が成功したと判断した場合、失敗フラグＦを「０」に設定するとともに（ステップＳ１０６）、この成功した通信設定を設定記憶領域に記憶させる（ステップＳ１０７）。そして、機器認証処理手段２５２は、ＤＤＣ通信の遮断要求を認識したか否かを判断する（ステップＳ１０８）。ここで、ＤＤＣ通信の遮断要求の認識としては、例えばケーブル７００が引き抜かれることによる出力装置８００との接続解除の認識や、再生装置２００の電源オフの設定入力の認識などが例示できる。このステップＳ１０８において、遮断要求を認識したと判断した場合、ＤＤＣ通信処理を終了する。一方、ステップＳ１０８において、ＣＰＵ２５０は、機器認証処理手段２５２で遮断要求を認識していないと判断した場合、ステップＳ１０４の処理を実施する。
また、ステップＳ１０５において、通信設定変更手段２５３は、ＤＤＣ通信が失敗したと判断した場合、失敗フラグＦが「１」に設定されているか否か、すなわちＤＤＣ通信が連続失敗したか否かを判断する（ステップＳ１０９）。このステップＳ１０９において、ＤＤＣ通信が連続失敗していない、すなわち失敗フラグＦの設定が「０」であり１回目の失敗であると判断した場合、失敗フラグＦを「１」に設定する（ステップＳ１１０）。そして、通信設定変更手段２５３は、この１回失敗した通信設定を設定記憶領域に記憶させ（ステップＳ１１１）、ステップＳ１０８の処理を実施する。
一方、ステップＳ１０９において、通信設定変更手段２５３は、ＤＤＣ通信が連続失敗したと判断した場合、この連続失敗したＤＤＣ通信が設定（２Ｎ）のＤＤＣ通信か否かを判断する（ステップＳ１１２）。すなわち、ＤＤＣ通信設定テーブル２０の全てのＤＤＣ通信設定情報２１に基づくＤＤＣ通信が連続失敗したか否か判断する。このステップＳ１１２において、連続失敗したＤＤＣ通信が設定（２Ｎ）のＤＤＣ通信であると判断した場合、ステップＳ１０２の処理を実施する。一方、ステップＳ１１２において、通信設定変更手段２５３は、連続失敗したＤＤＣ通信が設定（２Ｎ）のＤＤＣ通信ではないと判断した場合、通信設定を変更する（ステップＳ１１３）。例えば、連続失敗した通信設定が設定１の場合に通信設定を設定２に変更し、連続失敗した通信設定が設定８の場合に設定９に変更する。この後、通信設定変更手段２５３は、失敗フラグＦを「０」に設定する（ステップＳ１１４）。そして、通信設定変更手段２５３は、変更した通信設定を設定記憶領域に記憶させ（ステップＳ１１５）、ステップＳ１０８の処理を実施する。
ここで、電気的な作用について説明する。再生装置２００のＨＤＭＩ波形調整手段２１１がオンされた状態において、プルアップ抵抗２１１ＡおよびＤＤＣ専用接続点の接続点での電流値ｉ1、電位Ｖin1は、それぞれ以下の数１、数２に示す式で求められる。ただし以下の計算式は、本発明の趣旨を分かり易く説明するため簡略化してあり、実際の回路での厳密な接続点での電流ｉ1の値や電位Ｖin1とは若干異なる値となっている。
（数１）
ｉ1＝（Ｖ211−Ｖout）／（Ｒ211A＋Ｒ700＋Ｒ860）
Ｖout：出力装置８００から出力される信号波形の電位（中間電位が起こる場合の出力は０Ｖ）
Ｖ211：ＨＤＭＩ波形調整手段２１１が接続された基準電源Ｖccの電圧値（５Ｖ）
Ｒ211A：プルアップ抵抗２１１Ａの抵抗値
Ｒ700：ケーブル７００の抵抗値
Ｒ860：抵抗部材８６０の抵抗値
なお、簡易的に説明するため、この場合の抵抗Ｒ８２２、８３１は０Ωとしている。
（数２）
Ｖin1＝（Ｒ700＋Ｒ860）×ｉ1
そして、例えばＲ700の値を２０Ω、Ｒ860の値を３００Ω、再生装置側のＲ２１１Ａを１．８ｋΩとして、Ｖoutが０Ｖとなったとき、すなわち出力装置８００から出力される信号波形の電位がローレベルとなったときの電位Ｖin1は、数１および数２より約０．７５Ｖとなる。
また、再生装置２００のＤＶＩ波形調整手段２１２がオンされた状態において、プルアップ抵抗２１２ＡおよびＤＤＣ専用接続点の接続点での電流値ｉ2、電位Ｖin2は、それぞれ以下の数３、数４に示す式で求められる。
（数３）
ｉ2＝（Ｖ212−Ｖout）／（Ｒ212A＋Ｒ700＋Ｒ860）
Ｖ212：ＤＶＩ波形調整手段２１２が接続された基準電源Ｖccの電圧値
Ｒ212A：プルアップ抵抗２１２Ａの抵抗値
（数４）
Ｖin2＝（Ｒ700＋Ｒ860）×ｉ2
そして、例えばＲ700の値を２０Ω、Ｒ860の値を３００Ωとして、出力装置８００から出力される信号波形の電位がローレベルとなったときの電位Ｖin2は、数３および数４より約０．３２Ｖとなる。
このことにより、出力装置８００から出力される信号波形の電位がローレベルとなった場合、ＤＶＩ波形調整手段２１２がオンされた状態に対応する電位Ｖin2は、ＨＤＭＩ波形調整手段２１１がオンされた状態に対応する電位Ｖin1よりも低くなる。
〔再生システムの作用効果〕
上述したように、上記実施の形態では、再生装置２００のＣＰＵ２５０は、通信設定変更手段２５３にて、ＤＤＣ通信の通信設定をメモリ２４０の設定記憶領域に適宜記憶させる。そして、ＣＰＵ２５０は、プルアップ接続制御手段２５１にて、設定記憶領域に記憶された通信設定に基づいて、波形電位調整手段２１０にＤＤＣ通信時におけるＳＤＡの信号波形を調整させる制御をする。具体的には、プルアップ接続制御手段２５１は、各波形調整手段２１１，２１２のうちのいずれか一方をオンにする。そして、ＤＶＩ波形調整手段２１２がオンされると、プルアップ抵抗２１２Ａよりも抵抗値が小さいプルアップ抵抗２１１Ａを備えたＨＤＭＩ波形調整手段２１１がオンされた場合と比べて、ＳＤＡの信号波形に対応するローレベルの中間電位（以下、信号波形の中間電位と略す）が下がる。さらに、プルアップ抵抗２１１Ａもしくはプルアップ抵抗２１２Ａの抵抗値の大小によって、信号波形の立ち上がりや立ち下がりが緩やかになったり、急峻になったりすることにより信号波形のタイミングが変化する。この後、ＣＰＵ２５０は、機器認証処理手段２５２にて、ＤＤＣ通信を実施して、このＤＤＣ通信が成功したか否かに基づいて通信成功信号または通信失敗信号を通信設定変更手段２５３へ出力する。そして、通信設定変更手段２５３は、通信失敗信号に基づいて、設定記憶領域に記憶された通信設定によるＤＤＣ通信が不可能であると判断した場合、設定記憶領域に記憶された通信設定を変更する。この後、プルアップ接続制御手段２５１は、この変更された通信設定に基づいて、波形電位調整手段２１０にＤＤＣ通信時におけるＳＤＡの信号波形を調整させる制御をする。
このため、再生装置２００は、プルアップ接続制御手段２５１にて、波形電位調整手段２１０でアクノリッジなどのＳＤＡの信号波形を調整させることにより、この信号波形の中間電位を低くすることができる。したがって、再生装置２００は、例えばＤＶＩ規格に対応する出力装置８００とのＤＤＣ通信を失敗した原因が、信号波形の中間電位によりＳＤＡを正しく認識できないことにある場合、プルアップ接続制御手段２５１の制御でＳＤＡの信号波形を調整することによりＳＤＡを正しく認識できる。ここで、中間電位が発生する原因としては、ＣＰＵ２５０およびＤＶＩ／ＨＤＭＩレシーバ８４０間に直列に接続された抵抗８２２，８３１や抵抗部材８６０の抵抗値が大きいこと、オンの状態にされた各波形調整手段２１１，２１２のプルアップ抵抗２１１Ａ，２１２Ａや各プルアップ抵抗８２３，８２４の抵抗値が小さいこと、ケーブル７００の長さに比例するケーブル７００の抵抗値が大きいことなどが例示できる。また、再生装置２００は、波形電位調整手段２１０でＳＤＡの信号波形のタイミングを変化させることができる。したがって、再生装置２００は、ＤＤＣ通信を失敗した原因が、通信タイミングがＩ2Ｃ規格から外れＳＤＡを正しく認識できないことにある場合、プルアップ接続制御手段２５１の制御でＳＤＡの信号波形のタイミングを変化させることによりＳＤＡを正しく認識できる。ここで、通信タイミングがＩ2Ｃ規格から外れる原因としては、再生装置２００のプルアップ抵抗２１１Ａ，２１２Ａと出力装置８００のプルアップ抵抗８２３，８２４との抵抗値の不整合や、ケーブル７００の長さに対応するケーブル７００の抵抗値や容量成分などが例示できる。よって、再生装置２００は、ＳＤＡの通信を良好にできる。
また、波形電位調整手段２１０は、基準電源Ｖccにそれぞれ接続されたプルアップ抵抗２１１Ａ，２１２Ａを備えている。そして、プルアップ接続制御手段２５１は、プルアップ抵抗２１１Ａ，２１２Ａのうちのいずれか一方を基準電源Ｖccに接続させて信号波形を調整させる。このため、再生装置２００は、プルアップ抵抗２１１Ａ，２１２Ａのうちのいずれか一方を基準電源Ｖccに接続させるだけの簡単な構成で、信号波形を調整できＳＤＡを正しく認識できる。したがって、再生装置２００は、簡単な構成でＳＤＡの通信を良好にできる。
さらに、波形電位調整手段２１０は、プルアップ抵抗２１１Ａ，２１２Ａを基準電源Ｖccにそれぞれ接続する接続状態切換手段２１１Ｂ，２１２Ｂを備えている。そして、プルアップ接続制御手段２５１は、接続状態切換手段２１１Ｂ，２１２Ｂを制御してプルアップ抵抗２１１Ａ，２１２Ａのうちのいずれか一方を基準電源Ｖccに接続させて信号波形を調整させる。このため、再生装置２００は、接続状態切換手段２１１Ｂ，２１２Ｂを制御するだけの簡単な構成で、プルアップ抵抗２１１Ａ，２１２Ａを基準電源Ｖccに接続させることができる。したがって、再生装置２００は、より簡単な構成でＳＤＡの通信を良好にできる。
また、波形電位調整手段２１０は、プルアップ抵抗２１１Ａ，２１２Ａのそれぞれに対応する接続状態切換手段２１１Ｂ，２１２Ｂを備えている。そして、プルアップ接続制御手段２５１は、接続状態切換手段２１１Ｂ，２１２Ｂに制御信号を出力するか否かにより、接続状態切換手段２１１Ｂ，２１２Ｂを制御する。このため、例えばプルアップ抵抗２１１Ａ，２１２Ａのうちのいずれか１つを選択的に基準電源Ｖccに接続する１つの接続状態切換手段を設け、この接続状態切換手段にいずれか１つを選択する旨の制御信号を出力する構成と比べて、制御信号の構成を簡略にできる。したがって、再生装置２００は、さらに簡単な構成でＳＤＡの通信を良好にできる。
そして、通信設定変更手段２５３は、最初の通信設定をＨＤＭＩポートから制御信号を出力する状態、すなわちＨＤＭＩ規格に準拠するプルアップ抵抗２１１Ａを備えたＨＤＭＩ波形調整手段２１１をオンする状態に設定する。このため、再生装置２００は、この再生装置２００と同様にＨＤＭＩ規格に対応する外部装置が接続された際の信号波形の調整回数を最小限に抑えることができる。したがって、再生装置２００は、ＳＤＡの通信をより良好にできる。
さらに、通信設定変更手段２５３は、メモリ２４０の設定テーブル記憶領域に記憶されたＤＤＣ通信設定情報２１を設定記憶領域に記憶させる。そして、プルアップ接続制御手段２５１は、設定記憶領域のＤＤＣ通信設定情報２１の制御信号出力情報２１Ｃに基づいて、各波形調整手段２１１，２１２のうちのいずれか一方をオンにする。このため、プルアップ接続制御手段２５１は、設定記憶領域の制御信号出力情報２１Ｃを取得するだけの簡単な構成で、信号波形を調整させることができる。したがって、再生装置２００は、ＳＤＡの通信をさらに良好にできる。
また、再生装置２００のＣＰＵ２５０は、機器認証処理手段２５２にて、設定記憶領域に記憶された通信設定に基づいたＳＣＬ速度でＤＤＣ通信処理を実施する。そして、ＳＣＬ速度が変更されると、ＳＤＡの信号波形の立ち上がり具合や立ち下がり具合も変更される。さらに、信号波形の立ち上がり具合や立ち下がり具合が変更されると、ＳＣＬおよびＳＤＡの通信タイミングも変更される。この後、通信設定変更手段２５３は、機器認証処理手段２５２からの通信失敗信号に基づいて、設定記憶領域に記憶された通信設定によるＤＤＣ通信が不可能であると判断した場合、設定記憶領域に記憶された通信設定を変更する。この後、機器認証処理手段２５２は、この変更された通信設定に基づいたＳＣＬ速度でＤＤＣ通信処理を実施する。
このため、再生装置２００は、機器認証処理手段２５２にてＳＣＬ速度を変更することにより、ＳＣＬおよびＳＤＡの通信タイミングを変更できる、したがって、再生装置２００は、ＤＤＣ通信を失敗した原因がＳＣＬやＳＤＡの信号波形の立ち上がり具合や立ち下がり具合に対応する通信タイミングである場合、機器認証処理手段２５２でＳＣＬ速度を変更することによりＳＤＡを正しく認識できる。よって、再生装置２００は、ＳＤＡの通信を良好にできる。
そして、通信設定変更手段２５３は、最初の通信設定をＨＤＭＩ規格で推奨されるＳＣＬ速度に設定する。このため、再生装置２００は、この再生装置２００と同様にＨＤＭＩ規格に対応する外部装置が接続された際のＳＣＬ速度の変更回数を最小限に抑えることができる。したがって、再生装置２００は、ＳＤＡの通信をさらに良好にできる。
また、機器認証処理手段２５２は、設定記憶領域のＤＤＣ通信設定情報２１のＳＣＬ速度情報２１Ｂに基づくＳＣＬ速度でＤＤＣ通信を実施する。このため、機器認証処理手段２５２は、設定記憶領域のＳＣＬ速度情報２１Ｂを取得するだけの簡単な構成で、ＳＣＬ速度を変更できる。したがって、再生装置２００は、ＳＤＡの通信をさらに良好にできる。
さらに、通信設定変更手段２５３は、設定記憶領域に記憶された通信設定によるＤＤＣ通信が２回連続失敗したことを認識すると、この通信設定によるＤＤＣ通信が不可能であると判断する。このため、通信設定変更手段２５３は、例えば出力装置８００との接続確定直後におけるエラーなどによりＤＤＣ通信が偶然失敗した場合、この偶然失敗した通信設定によるＤＤＣ通信を機器認証処理手段２５２に再度実施させることができる。したがって、再生装置２００は、１回の失敗でＤＤＣ通信が不可能と判断する構成と比べて、通信設定を変更する回数を減らすことができる。
また、通信設定変更手段２５３は、機器認証処理手段２５２からの通信成功信号や通信失敗信号に基づいて、メモリ２４０に記憶された失敗フラグＦを設定する。そして、この失敗フラグＦの設定に基づいて、ＤＤＣ通信が２回連続失敗したことを認識する。このため、通信設定変更手段２５３は、例えば失敗回数を計数するカウンタと比べて構成が簡単な失敗フラグＦに基づいて、ＤＤＣ通信が２回連続失敗したか否かを判断できる。したがって、再生装置２００は、さらに簡単な構成でＳＤＡの通信を良好にできる。
そして、ＣＰＵ２５０は、ＤＤＣ通信が不可能であると判断した場合、プルアップ接続制御手段２５１で信号波形を調整させる制御をするとともに、機器認証処理手段２５２でＳＣＬ速度を変更する制御をする。このため、ＣＰＵ２５０は、ＤＤＣ通信の失敗原因が信号波形の中間電位の影響、および、通信タイミングの影響のいずれであっても、ＳＤＡを正しく認識できる。したがって、再生装置２００は、ＳＤＡの通信をさらに良好にできる。
さらに、通信設定変更手段２５３は、ＤＤＣ通信が不可能であると判断した場合、信号波形を調整させる制御およびＳＣＬ速度を変更させる制御のうちのいずれか一方を実施させる状態に通信設定を変更する。このため、通信設定変更手段２５３は、信号波形を調整させる制御およびＳＣＬ速度を変更させる制御の両方を常に実施させる状態に通信設定を変更する構成と比べて、通信設定をより多くのパターンに変更できる。したがって、再生装置２００は、より多くのパターンのＤＤＣ通信の失敗原因に対応できる。
また、ＤＤＣ専用接続点と、内部専用接続点と、をそれぞれ独立させて設けている。このため、再生装置２００に、従来の再生装置９００のようにＤＤＣ通信が可能な状態に設定するゲートスイッチ手段９２０や、内部通信時やＤＤＣ通信時の電流を調整する電流調整手段９４０を設ける必要がない。したがって、再生装置２００の構成を簡略にできる。また、ＤＤＣ専用接続点に電流調整手段９４０のプルアップ抵抗９４１に流す分の電流を流す必要がないので、信号波形に対応する電位の上昇抑制や信号波形の立ち上がりや立ち下がりの鈍りを軽減できる。さらに、内部通信の際に内部専用接続点を利用するので、この内部通信の通信内容を外部から観測できなくすることができる。また、ＤＤＣ専用接続点のＣＰＵ２５０の入力スレッシュホルドの設定により、中間電位の問題点も解消される。
そして、通信電源電圧値、バス静電容量、接続デバイス数によるトータルの入力電流やリーク電流、通信速度に対応する信号波形の立ち上がり時間や立ち下がり時間、プルアップ抵抗値、ＩＣ（Integrated Circuit）入力シリーズ抵抗値などの各種状態の関係が適切でない場合、信号波形のタイミングや中間電位が規格値から外れてしまい適切に通信ができないおそれがあるＩ2Ｃ通信を実施する再生装置２００に、本発明の通信状態制御装置、通信制御装置、および、通信処理装置を適用している。ここで、バス静電容量としては、ＨＤＭＩトランスミッタ２３０やＣＰＵ２５０あるいはＤＶＩ／ＨＤＭＩレシーバ８４０などの図示しない端子、各装置２００，８００の図示しない基板パターン容量、ケーブル７００の長さに対応する容量などが例示できる。また、ＩＣ入力シリーズ抵抗値としては、抵抗８２２，８３１や抵抗部材８６０の抵抗値が例示できる。
このため、再生装置２００は、各波形調整手段２１１，２１２のうちのいずれか一方をオンの状態にしたり、ＳＣＬ速度を変更することにより、上述した各種状態を適切な関係にでき、ＳＤＡなどの信号波形のタイミングや中間電位をＩ2Ｃ通信の規格値に収めることができる。すなわち、例えばＨＤＭＩ規格に準拠しない長さのケーブル７００が接続されたとしても、信号波形のタイミングや中間電位をＩ2Ｃ通信の規格値に収めることができる。したがって、再生装置２００は、Ｉ2Ｃ通信を良好にできる。
〔実施形態の変形〕
なお、本発明は、上述した各実施の形態に限定されるものではなく、本発明の目的を達成できる範囲で以下に示される変形をも含むものである。
すなわち、例えば上記実施の形態の再生装置２００において、図５に示すようにＤＤＣ通信時の消費電流を削減する構成を設けてもよい。すなわち、図５に示す再生装置３００は、コネクタ９１０と、ゲートスイッチ手段９２０と、波形電位調整手段２１０と、電流調整手段３１０と、コンテンツデータ処理部２２０と、ＨＤＭＩトランスミッタ２３０と、メモリ２４０と、ＣＰＵ３２０と、などを備えている。
波形電位調整手段２１０は、ＨＤＭＩ波形調整手段２１１と、ＤＶＩ波形調整手段２１２と、を備えている。ＨＤＭＩ波形調整手段２１１のプルアップ抵抗２１１Ａおよび接続状態切換手段２１１Ｂの直列回路は、ＤＤＣ入出力部９１１およびゲートスイッチ手段９２０の接続点（以下、ＤＤＣ接続点と称す）と５Ｖの基準電源Ｖccとの間に接続されている。ＤＶＩ波形調整手段２１２のプルアップ抵抗２１２Ａおよび接続状態切換手段２１２Ｂの直列回路は、ＤＤＣ入出力部９１１およびゲートスイッチ手段９２０の接続点と５Ｖの基準電源Ｖccとの間に、プルアップ抵抗２１１Ａおよび接続状態切換手段２１１Ｂの直列回路と並列に接続されている。
電流調整手段３１０は、第１の調整手段３１１と、第２の調整手段３１２と、を備えている。
第１の調整手段３１１は、例えば２２ｋΩのプルアップ抵抗３１１Ａを備えている。ここで、プルアップ抵抗３１１Ａの抵抗値は、従来の電流調整手段９４０のプルアップ抵抗９４１よりも流れる電流を少なくする状態に調整する値、すなわち従来のプルアップ抵抗９４１より大きい抵抗値であればいずれの値であってもよい。このプルアップ抵抗３１１Ａは、ゲートスイッチ手段９２０およびＣＰＵ３２０の通信ポートの接続点と３．３Ｖの基準電源Ｖcとの間に接続されている。
第２の調整手段３１２は、例えば２．２ｋΩのプルアップ抵抗３１２Ａと、ＰＮＰトランジスタ３１２Ｂと、所定の抵抗値の抵抗３１２Ｃと、所定の抵抗値の抵抗３１２Ｄと、を備えている。プルアップ抵抗３１２ＡおよびＰＮＰトランジスタ３１２Ｂのコレクタ、エミッタの直列回路は、ゲートスイッチ手段９２０およびＣＰＵ３２０の通信ポートの接続点と３．３Ｖの基準電源Ｖcとの間に、プルアップ抵抗３１１Ａと並列に接続されている。ここで、プルアップ抵抗３１２Ａの抵抗値は、プルアップ抵抗３１１Ａとの合成抵抗値が内部通信の実施状態を良好にする値となるようないずれの値であってもよい。ここでは、プルアップ抵抗３１２Ａの抵抗値は、合成抵抗値が従来のプルアップ抵抗９４１と同じ２ｋΩとなるように設定されている。また、ＰＮＰトランジスタ３１２Ｂのベースは、抵抗３１２Ｃを介してＣＰＵ３２０のスイッチポートに接続されている。さらに、ＰＮＰトランジスタ３１２Ｂのエミッタおよびベースの間には、抵抗３１２Ｄが接続されている。ＰＮＰトランジスタ３１２Ｂは、ベースに制御信号が入力されると、エミッタおよびコレクタ間に電流を流さずにプルアップ抵抗３１２Ａを基準電源Ｖcに接続しない。また、ベースに制御信号が入力されないと、エミッタおよびコレクタ間に電流を流してプルアップ抵抗３１２Ａを基準電源Ｖcに接続する。なお、以下において、プルアップ抵抗３１２Ａが基準電源Ｖcに接続された状態を第２の調整手段３１２がオンされた状態と、接続されていない状態を第２の調整手段３１２がオフされた状態と、適宜称して説明する。また、ＰＮＰトランジスタ３１２Ｂ、抵抗３１２Ｃ，３１２Ｄで構成される回路をデジタルトランジスタ（以下、デジトラと称す）３１２Ｅと適宜称して説明する。
ＣＰＵ３２０は、通信対象切換手段３２１と、プルアップ接続制御手段２５１と、機器認証処理手段２５２と、通信設定変更手段２５３と、出力制御手段２５４と、などを備えている。通信対象切換手段３２１は、ゲートスイッチ手段９２０や第２の調整手段３１２を制御する。具体的には、通信対象切換手段３２１は、機器認証処理手段２５２にてＤＤＣ通信が実施される旨を認識すると、制御信号をゲートスイッチ手段９２０およびデジトラ３１２Ｅへ出力する。また、機器認証処理手段２５２などにて内部通信が実施される旨を認識すると、制御信号をゲートスイッチ手段９２０およびデジトラ３１２Ｅへ出力しない。
そして、再生装置３００のＣＰＵ３２０は、ＤＤＣ通信処理を実施する際、図４に示すステップＳ１０１において出力装置８００との接続を認識すると、通信対象切換手段３２１にて、ゲートスイッチ手段９２０を制御してＤＤＣ通信が可能な状態に設定する。すなわち、通信対象切換手段３２１は、制御信号をゲートスイッチ手段９２０およびデジトラ３１２Ｅへ出力する。そして、再生装置３００は、ゲートスイッチ手段９２０に制御信号が入力されると、ＣＰＵ３２０およびＤＤＣ入出力部９１１が接続され、ＤＤＣ通信が可能な状態となる。また、第２の調整手段３１２は、ＰＮＰトランジスタ３１２Ｂのベースに制御信号が入力されるので、オフされた状態となる。この後、ＣＰＵ３２０は、図４に示すステップＳ１０２ないしステップＳ１１５の処理を実施する。
このような図５に示すような構成にしても、再生装置３００のＣＰＵ３２０は、ＤＤＣ通信の失敗原因が信号波形の中間電位の影響、および、通信タイミングの影響のいずれであっても、ＳＤＡを正しく認識できる。したがって、再生装置３００は、ＳＤＡの通信を良好にできる。また、第２の調整手段３１２は、ＤＤＣ通信時にオフされ、内部通信時にオンされる。そして、プルアップ抵抗３１１Ａ，３１２Ａの合成抵抗値は、オンされる内部通信時に内部通信の実施状態を良好にする２ｋΩとなり、第２の調整手段３１２がオフされるＤＤＣ通信時に２２ｋΩとなる。このため、内部通信を良好にできる。また、ＤＤＣ通信時に流れる電流を内部通信時と比べて減らすことができ、信号波形に対応する電位を下げることができる。したがって、信号波形の中間電位を下げることができ、ＳＤＡの通信をより良好にできる。
また、例えば図６に示すような構成としてもよい。この図６に示す再生装置４００は、コネクタ９１０と、ゲートスイッチ手段９２０と、信号波形調整手段としての波形電位調整手段４１０と、電流調整手段９４０と、コンテンツデータ処理部２２０と、ＨＤＭＩトランスミッタ２３０と、メモリ４２０と、ＣＰＵ４３０と、などを備えている。
波形電位調整手段４１０は、第１の波形調整手段４１１と、第２の波形調整手段４１２と、を備えている。
第１の波形調整手段４１１は、例えば２．２ｋΩの第１のプルアップ抵抗４１１Ａを備えている。ここで、第１のプルアップ抵抗４１１Ａの抵抗値は、従来の波形電位調整手段９３０のプルアップ抵抗９３１より大きい抵抗値であればいずれの値であってもよい。このプルアップ抵抗４１１Ａは、ＤＤＣ入出力部９１１およびゲートスイッチ手段９２０の接続点と５Ｖの基準電源Ｖccとの間に接続されている。
第２の波形調整手段４１２は、例えば１０ｋΩの第２のプルアップ抵抗４１２Ａと、信号波形調整制御手段としても機能する接続状態切換手段４１２Ｂと、を備えている。第２のプルアップ抵抗４１２Ａおよび接続状態切換手段４１２Ｂの直列回路は、ＤＤＣ入出力部９１１およびゲートスイッチ手段９２０の接続点と５Ｖの基準電源Ｖccとの間に、第１のプルアップ抵抗４１１Ａと並列に接続されている。ここで、第２のプルアップ抵抗４１２Ａの抵抗値は、第１のプルアップ抵抗４１１Ａとの合成抵抗値がＨＤＭＩ規格に準拠する抵抗値となるようないずれの値であってもよい。ここでは、第２のプルアップ抵抗４１２Ａの抵抗値は、合成抵抗値が再生装置２００のプルアップ抵抗２１１Ａと同じ１．８ｋΩとなるように設定されている。また、接続状態切換手段４１２Ｂは、ＤＤＣ入出力部９１１およびゲートスイッチ手段９２０の間の第２のプルアップ抵抗４１２Ａが接続されている接続点とは異なる接続点Ｑに接続されている。さらに、接続状態切換手段４１２Ｂは、接地されている。そして、接続状態切換手段４１２Ｂは、接続点Ｑの電位が１．５Ｖ〜３．５Ｖの間の例えば１．５Ｖとなった場合に、第２のプルアップ抵抗４１２Ａを基準電源Ｖccに接続する。なお、ここでは、接続点Ｑの電位が１．５Ｖ〜３．５Ｖの間の電位となった場合に第２のプルアップ抵抗４１２Ａを基準電源Ｖccに接続する構成について例示するが、このような構成に限られない。すなわち、第２のプルアップ抵抗４１２Ａを基準電源Ｖccに接続する際の接続点Ｑの電位は、信号波形の立ち上がりや立ち下がり具合などのタイミング、ＣＰＵ４３０の接続点におけるハイレベル、ローレベルの閾値、接続状態切換手段４１２Ｂにおけるハイレベル、ローレベルの閾値の特性などにより、適宜他の値に設定される。
ここで、プルアップ抵抗４１１Ａの抵抗値をより大きい値に、プルアップ抵抗４１２Ａの抵抗値をより小さい値に、それぞれ設定し、かつ、合成抵抗値が１．８ｋΩとなるように設定すると、信号波形の中間電位がより下がる。このため、接続点Ｑの電位が信号波形のローレベルに対応する１．５Ｖ未満のときに第２のプルアップ抵抗４１２Ａを基準電源Ｖccに接続して合成抵抗値をＨＤＭＩ規格に準拠する１．８ｋΩにすると、中間電位を下げることができない。また、３．５Ｖ以上のときに第２のプルアップ抵抗４１２Ａを基準電源Ｖccに接続せずに合成抵抗値をＨＤＭＩ規格に準拠しない２．２ｋΩにすると、１．８ｋΩの場合と比べてハイレベルの合成抵抗値がＨＤＭＩの規格値１．５〜２．０ｋΩから逸脱してしまう。このため、信号波形の立ち上がりや立ち下がり特性、例えばプルアップ抵抗４１２Ａに流れる電流値が１．８ｋΩのときとは異なる状態となり、所定の閾値に到達する時刻が遅れＤＤＣ通信に影響を及ぼすことがある。これらのことにより、接続点Ｑの電位が１．５Ｖ〜３．５Ｖの間の所定の電位になった場合に、第２のプルアップ抵抗４１２Ａを基準電源Ｖccに接続する構成としている。なお、以下において、第２のプルアップ抵抗４１２Ａが基準電源Ｖccに接続された状態を第２の波形調整手段４１２がオンされた状態と、接続されていない状態を第２の波形調整手段４１２がオフされた状態と、適宜称して説明する。
メモリ４２０の設定テーブル記憶領域は、通信設定名称情報２１Ａと、ＳＣＬ速度情報２１Ｂと、を備えた図示しないＤＤＣ通信設定情報を有するＤＤＣ通信設定テーブルを記憶する。ここで、このＤＤＣ通信設定テーブルは、例えば上記実施の形態の設定（２Ｋ−１）（Ｋは、１〜Ｎの自然数）のＤＤＣ通信設定情報２１に対応するＤＤＣ通信設定情報のみを有している。ＣＰＵ４３０は、通信対象切換手段４３１と、機器認証処理手段２５２と、通信設定変更手段２５３と、出力制御手段２５４と、などを備えている。通信対象切換手段４３１は、ＤＤＣ通信が実施される旨を認識すると制御信号をゲートスイッチ手段９２０へ出力し、内部通信が実施される旨を認識すると制御信号をゲートスイッチ手段９２０へ出力しない。
そして、再生装置４００のＣＰＵ４３０は、ＤＤＣ通信処理を実施する際、図４に示すステップＳ１０１において出力装置８００との接続を認識すると、通信対象切換手段４３１にて、ゲートスイッチ手段９２０を制御してＤＤＣ通信が可能な状態に設定する。この後、ＣＰＵ４３０は、ステップＳ１０２，Ｓ１０３の処理を実施した後、ステップＳ１０４においてＤＤＣ通信を実施する。ここで、第２の波形調整手段４１２は、ＤＤＣ通信時の接続点Ｑの電位が１．５Ｖ未満の場合にオフされ、１．５Ｖ以上の場合にオンされる。この後、ＣＰＵ４３０は、図４に示すステップＳ１０５ないしステップＳ１１５の処理を実施する。
このような図６に示すような構成にしても、再生装置４００のＣＰＵ４３０は、ＤＤＣ通信の失敗原因がＳＣＬやＳＤＡの通信タイミングの影響の場合、ＳＣＬ速度を変更することによりＳＤＡを正しく認識できる。したがって、再生装置４００は、ＳＤＡの通信を良好にできる。また、第２の波形調整手段４１２は、接続点Ｑの電位が信号波形の立ち上がりや立ち下がりに対応する１．５Ｖ未満の場合にオフされ、立ち上がりや立ち下がりに対応しない１．５Ｖ以上の場合にオンされる。そして、各プルアップ抵抗４１１Ａ，４１２Ａの合成抵抗値は、第２の波形調整手段４１２がオフされる信号波形の立ち上がりなどに対応するときにＨＤＭＩ規格に準拠しない２．２ｋΩとなり、オンされる信号波形の立ち上がりなどに対応しないときにＨＤＭＩ規格に準拠しかつオフされた場合よりも大きい１．８ｋΩとなる。このため、信号波形のローレベルに対応しない部分のプルアップ抵抗４１２Ａに流す電流値を変えずに、ローレベルに対応する部分のプルアップ抵抗４１２Ａに流す電流を減らすことができる。そして、このローレベルに対応する部分のプルアップ抵抗４１２Ａに流す電流を減らすことにより、信号波形の中間電位を下げることができる。したがって、再生装置４００は、ＤＤＣ通信の失敗原因が信号波形の中間電位の影響である場合にも、ＳＤＡの通信を良好にできる。なお、ここでは、各プルアップ抵抗４１１Ａ，４１２Ａの合成抵抗値が、第２の波形調整手段４１２がオンされた際にＨＤＭＩ規格に準拠する抵抗値となり、オフされた際に準拠しない抵抗値となる構成について例示したが、これに限らずオンされた際に準拠しない抵抗値となりオフされた際に準拠する抵抗値となる状態に各プルアップ抵抗４１１Ａ，４１２Ａの抵抗値を設定する構成としてもよい。
また、図２に示す再生装置２００および図５に示す再生装置３００において、波形電位調整手段２１０の代わりに、例えば図７に示すような信号波形調整手段としての波形電位調整手段５１０を備える構成としてもよい。そして、波形電位調整手段５１０は、可変抵抗で構成されたプルアップ抵抗５１１を備えている。このプルアップ抵抗５１１は、ＤＤＣ専用接続点やＤＤＣ接続点と、５Ｖの基準電源Ｖccと、の間に接続されている。また、プルアップ抵抗５１１は、例えばプルアップ接続制御手段２５１の制御により抵抗値が連続的に可変する状態に設けられている。そして、ＤＤＣ通信が不可能であることを認識した際に、プルアップ抵抗５１１の抵抗値を所定の値に設定する構成としてもよい。このような構成にすれば、信号波形を調整するプルアップ抵抗５１１の抵抗値の設定パターンを、再生装置２００，３００と比べて多くできる。したがって、再生装置２００，３００と比べて、より多くのパターンのＤＤＣ通信の失敗原因に対応できる。また、１つのプルアップ抵抗５１１を設けるだけでよいので、再生装置２００，３００と比べて配設するプルアップ抵抗の数を減らすことができる。
さらに、図２に示す実施の形態および図５に示す実施の形態における波形電位調整手段２１０の代わりに、例えば図８に示すような信号波形調整手段としての波形電位調整手段５２０を備える構成としてもよい。この波形電位調整手段５２０は、１．５ｋΩ，２．０ｋΩ，２．５ｋΩ，３．０ｋΩ，…のプルアップ抵抗５２１Ａ，５２１Ｂ，５２１Ｃ，５２１Ｄ，…と、接続状態切換手段５２２と、を備えている。プルアップ抵抗５２１Ａおよび接続状態切換手段５２２の直列回路は、ＤＤＣ専用接続点やＤＤＣ接続点と、５Ｖの基準電源Ｖccと、の間に接続されている。また、プルアップ抵抗５２１Ｂ，５２１Ｃ，５２１Ｄ，…は、５Ｖの基準電源Ｖccおよび接続状態切換手段５２２の間に、それぞれプルアップ抵抗５２１Ａと並列に接続されている。接続状態切換手段５２２は、例えばプルアップ接続制御手段２５１の制御によりプルアップ抵抗５２１Ａ，５２１Ｂ，５２１Ｃ，５２１Ｄ，…のうちのいずれか１つと、ＤＤＣ専用接続点やＤＤＣ接続点と、を接続する。そして、ＤＤＣ通信が不可能であることを認識した際に、プルアップ抵抗５２１Ａ，５２１Ｂ，５２１Ｃ，５２１Ｄ，…のうちのいずれか１つを選択的にＤＤＣ専用接続点やＤＤＣ接続点と接続させる構成としてもよい。このような構成にすれば、信号波形を調整する波形電位調整手段５２０の抵抗値の設定パターンを、再生装置２００，３００と比べて多くできる。したがって、再生装置２００，３００と比べて、より多くのパターンのＤＤＣ通信の失敗原因に対応できる。また、１つの接続状態切換手段５２２を設けるだけでよいので、再生装置２００，３００と比べて配設する接続状態切換手段の数を減らすことができる。
そして、図２に示す実施の形態および図５に示す実施の形態における波形電位調整手段２１０の代わりに、例えば図９に示すような信号波形調整手段としての波形電位調整手段５３０を備える構成としてもよい。この波形電位調整手段５３０は、プルアップ抵抗２１１Ａと、プルアップ抵抗２１２Ａと、接続状態切換手段５３１と、を備えている。プルアップ抵抗２１１Ａおよび接続状態切換手段５３１の直列回路は、ＤＤＣ専用接続点やＤＤＣ接続点と、５Ｖの基準電源Ｖccと、の間に接続されている。また、プルアップ抵抗２１２Ａは、５Ｖの基準電源Ｖccおよび接続状態切換手段５３１の間に、プルアップ抵抗２１１Ａと並列に接続されている。接続状態切換手段５３１は、例えばプルアップ接続制御手段２５１の制御によりプルアップ抵抗２１１Ａ，２１２Ａのうちのいずれか一方と、ＤＤＣ専用接続点やＤＤＣ接続点と、を接続する状態に設けられている。そして、ＤＤＣ通信が不可能であることを認識した際に、プルアップ抵抗２１１Ａ，２１２Ａのうちのいずれか一方を選択的にＤＤＣ専用接続点やＤＤＣ接続点と接続させる構成としてもよい。このような構成にすれば、１つの接続状態切換手段５３１を設けるだけでよいので、再生装置２００，３００と比べて配設する接続状態切換手段の数を減らすことができる。
さらに、図７に示す実施の形態、図８に示す実施の形態、および、図９に示す実施の形態における波形電位調整手段５１０，５２０，５３０を図６に示す波形電位調整手段４１０の代わりに設ける構成としてもよい。
また、ＨＤＭＩ波形調整手段２１１のプルアップ抵抗２１１Ａの抵抗値をＨＤＭＩ規格に準拠する値に、ＤＶＩ波形調整手段２１２のプルアップ抵抗２１２Ａの抵抗値をＨＤＭＩ規格に準拠しない値に、それぞれ設定する構成について例示するが、これに限らず例えば以下のような構成などとしてもよい。すなわち、プルアップ抵抗２１１Ａの抵抗値をＨＤＭＩ規格に準拠する値として、プルアップ抵抗２１２Ａの値をプルアップ抵抗２１１Ａとの合成抵抗値がＨＤＭＩ規格に準拠しない値となるような値に設定する構成してもよい。さらに、プルアップ抵抗２１２Ａの抵抗値をＨＤＭＩ規格に準拠しない値として、プルアップ抵抗２１１Ａの値をプルアップ抵抗２１２Ａとの合成抵抗値がＨＤＭＩ規格に準拠する値となるような値に設定する構成としてもよい。これらのような構成にすれば、プルアップ抵抗２１２Ａまたはプルアップ抵抗２１１Ａのみに制御信号を適宜出力するだけで、プルアップ抵抗２１１Ａ，２１２Ａの合成抵抗値をＨＤＭＩ規格に準拠する値または準拠しない値に設定できる。したがって、上記実施の形態のように、ＣＰＵ２５０と、接続状態切換手段２１１Ｂまたは接続状態切換手段２１２Ｂと、を接続する必要がなくなり、再生装置２００の回路構成を簡略にできる。なお中間電位に有効という観点では、プルアップ抵抗２１２Ａの抵抗値を、少なくともプルアップ抵抗２１１Ａの抵抗値よりも大きい値とすればよい。また、Ｉ2Ｃ通信の通信タイミングという観点では、プルアップ抵抗２１２Ａの抵抗値は、プルアップ抵抗２１１Ａとは異なるいかなる値でもよい。
そして、例えば機器認証処理手段２５２を本発明の通信対象特定情報取得手段として、例えば出力装置８００のＥＤＩＤを本発明の通信対象特定情報として、それぞれ機能させ、以下に示すような処理を実施する構成としてもよい。すなわち、通信設定変更手段２５３にて、機器認証処理手段２５２で取得した例えばＥＤＩＤに基づいて、出力装置８００がＨＤＭＩ規格またはＤＶＩ規格に対応していることを認識する。そして、この認識した規格に対応する各波形調整手段２１１，２１２をオンにする状態に、通信設定を設定する構成としてもよい。このような構成にすれば、出力装置８００が対応する規格に基づく状態に信号波形を調整でき、通信設定の変更回数を最小限に抑えることができる。したがって、ＳＤＡの通信をさらに良好にできる。
また、本発明の信号波形調整手段として、信号波形の電位を調整する波形電位調整手段２１０を設けた構成について例示したが、これに限らず信号波形を調整するいずれの構成を適用してもよい。さらに、本発明の波形電位調整手段として、プルアップ抵抗２１１Ａ，２１２Ａや接続状態切換手段２１１Ｂ，２１２Ｂを設けた波形電位調整手段２１０を設けた構成について例示したが、これに限らず信号波形の電位を調整するいずれの構成を適用してもよい。
そして、通信設定変更手段２５３にて、最初の通信設定をＨＤＭＩ規格に準拠するプルアップ抵抗２１１Ａを備えたＨＤＭＩ波形調整手段２１１をオンする状態や、ＨＤＭＩ規格で推奨されるＳＣＬ速度に設定する構成について例示したが、これに限らず最初の通信設定を他の状態に設定する構成としてもよい。このような構成にしても、ＤＤＣ通信の失敗原因が信号波形の中間電位の影響や通信タイミングの影響であっても、ＳＤＡを正しく認識できＳＤＡの通信を良好にできる。
また、波形電位調整手段２１０，４１０や電流調整手段３１０における回路制御を、ＳＤＡおよびＳＣＬのいずれか一方の送受信時のみに実施する構成としてもよい。特に、ＳＤＡの送受信時のみに実施する構成としてもよい。ここで、通信速度の調整に関しては、ＳＤＡおよびＳＣＬの両方を実施する構成が望ましい。
さらに、プルアップ接続制御手段２５１や機器認証処理手段２５２にて、ＤＤＣ通信設定テーブル２０のＤＤＣ通信設定情報２１に基づいて各種制御を実施する構成について例示したが、これに限らず例えば以下のような構成などとしてもよい。すなわち、例えば通信設定変更手段２５３にて、制御信号を出力するポートやＳＣＬ速度を所定の条件に基づいて設定する。ここで、制御信号を出力するポートを設定する条件としては、例えばＤＤＣ通信が不可能であると判断する毎にポートを変更することや、不可能であると判断された回数が所定回数となった場合にポートを変更することが例示できるがこれらに限られない。また、ＳＣＬ速度を設定する条件としては、例えばＤＤＣ通信が不可能であると判断する毎にＳＣＬ速度を所定速度だけ上げたり下げたりすることや、不可能であると判断された回数が所定回数となった場合にＳＣＬ速度を変更することが例示できるがこれらに限られない。そして、プルアップ接続制御手段２５１や機器認証処理手段２５２にて、この設定された各種事項に基づいて各種制御を実施する構成などとしてもよい。このような構成にすれば、メモリ２４０にＤＤＣ通信設定テーブル２０を記憶させる必要がなくなる。したがって、メモリ２４０に記憶させる情報量を減らすことができる。
また、通信設定変更手段２５３にて、設定記憶領域に記憶された通信設定によるＤＤＣ通信が２回連続失敗したことを認識した際に、この通信設定によるＤＤＣ通信が不可能であると判断する構成について例示したが、これに限らず１回失敗したことを認識した際に不可能であると判断する構成としてもよい。このような構成の場合、ＣＰＵ２５０は、ステップＳ１０５においてＤＤＣ通信が成功したと判断した場合、ステップＳ１０７の処理を実施する。一方、ステップＳ１０５においてＤＤＣ通信が失敗したと判断した場合、ステップＳ１１２と同様の処理をしてこの失敗したＤＤＣ通信が設定（２Ｎ）のＤＤＣ通信か否かを判断する。さらに、ステップＳ１１３の処理を実施した後にステップＳ１１５の処理を実施する。このため、ステップＳ１０６、ステップＳ１０９ないしステップＳ１１１、ステップＳ１１４の処理を省略できる。したがって、ＤＤＣ通信処理時の処理負荷を低減できる。また、設定記憶領域に記憶された通信設定によるＤＤＣ通信が３回以上失敗したことを認識した際に、このＤＤＣ通信が不可能であると判断する構成としてもよい。
さらに、例えば信号波形に対応する電位や電流を認識する信号電気特性認識手段を設ける。そして、通信設定変更手段２５３にて、信号電気特性認識手段で認識した電位や電流に基づいてＤＤＣ通信が可能か否かを判断する構成としてもよい。このような構成にすれば、信号電気特性認識手段で認識した信号波形の電位や電流に基づいて、中間電位や通信タイミングなどを認識できる。したがって、通信設定変更手段２５３は、ＤＤＣ通信の失敗原因を特定できる。また、特定した失敗原因に基づいて通信設定を設定する構成とすれば、通信設定の変更回数を最小限に抑えることができる。
そして、通信設定変更手段２５３にて、プルアップ接続制御手段２５１で信号波形を調整させる制御をするとともに、機器認証処理手段２５２でＳＣＬ速度を変更する制御をする構成について例示したが、いずれか一方のみの制御を実施させる構成としてもよい。例えば、図２に示すＣＰＵ２５０の通信設定変更手段２５３にてＳＣＬ速度を変更する制御のみを実施させる構成とすれば、プルアップ接続制御手段２５１を設ける必要がなくなる。さらに、各波形調整手段２１１，２１２のうちの少なくともいずれか一方を設ける必要がなくなる。また、信号波形を調整させる制御のみを実施させる構成とすれば、機器認証処理手段２５２のＳＣＬ速度を変更する機能を設ける必要がなくなる。したがって、再生装置２００の構成を簡略にできる。
また、通信設定変更手段２５３にて、ＤＤＣ通信が不可能であると判断した場合、信号波形を調整させる制御およびＳＣＬ速度を変更させる制御のうちのいずれか一方を実施させる状態に通信設定を変更する構成について例示したが、これに限らず例えば以下のような構成などとしてもよい。すなわち、ＤＤＣ通信が不可能であると判断した場合に、信号波形を調整させる制御およびＳＣＬ速度を変更させる制御の両方を常に実施させる状態に通信設定を変更する構成としてもよい。このような構成にすれば、通信設定の変更パターンを上記実施の形態の構成と比べて減らすことができ、ＤＤＣ通信設定テーブル２０に格納するＤＤＣ通信設定情報２１の数を減らすことができる。したがって、メモリ２４０に記憶させる情報量を減らすことができる。
そして、所定の出力装置８００に対するＤＤＣ通信処理を実施した際に、ＤＤＣ通信が成功した通信設定を出力装置８００のＥＤＩＤとともに例えばメモリ２４０に記憶させる。さらに、新たな出力装置８００が再生装置２００に接続されたことを認識した際に、この出力装置８００のＥＤＩＤに対応する通信設定をメモリ２４０から検索する。そして、検索できた際にこの検索した通信設定でＤＤＣ通信を実施して、検索できなかった際に図４に示すようなＤＤＣ通信処理を実施する構成としてもよい。このような構成にすれば、出力装置８００の２回目以降の接続時に図４に示すようなＤＤＣ通信処理を実施することなく、ＤＤＣ通信を一度で成功させることができる。したがって、再生装置２００は、ＤＤＣ通信をより良好にできる。なお、複数の出力装置８００に対応する通信設定をメモリ２４０に記憶させる構成とすれば、再生装置２００は、複数の出力装置８００に対してＤＤＣ通信をより良好にできる。
また、出力装置８００に設けられた送受調整手段８２０のプルアップ抵抗８２４の抵抗値を調整する構成として、電流調整手段３１０と同様の構成を適用してもよい。具体的には、例えば制御部８５０にて電流調整手段３１０と同様の構成を制御して、再生装置３００とＥＥＰＲＯＭ８３０との通信時におけるプルアップ抵抗８２４の抵抗値を、再生装置３００とＤＶＩ／ＨＤＭＩレシーバ８４０との通信時よりも大きくなる状態に調整する構成としてもよい。このような構成にすれば、ＥＥＰＲＯＭ８３０との通信時におけるプルアップ抵抗８２４に流れる電流を、ＤＶＩ／ＨＤＭＩレシーバ８４０との通信時よりも減らすことができる。したがって、ＥＥＰＲＯＭ８３０との通信時のアクノリッジの中間電位を下げることができる。また、ＥＤＩＤ通信時の信号波形のタイミングを変化させることができる。よって、ＤＤＣ通信をより良好にできる。
そして、出力装置８００に設けられた送受調整手段８２０のプルアップ抵抗８２３の抵抗値を調整する構成として、波形電位整手段４１０と同様の構成を適用してもよい。このような構成にすれば、例えばＤＶＩ／ＨＤＭＩレシーバ８４０との通信時とＥＥＰＲＯＭ８３０との通信時において、信号波形のローレベルに対応する部分のプルアップ抵抗８２３に流す電流を減らすことができる。したがって、ＤＤＣ通信をさらに良好にできる。
また、波形電位調整手段２１０の回路も、出力装置８００に同様に適用できる。例えばＤＶＩ／ＨＤＭＩレシーバー８４０（ＨＤＣＰ）との通信時は、抵抗２１１Ａを使用し、ＥＥＰＲＯＭ８３０（ＥＤＩＤ）との通信時は抵抗２１２Ａを使用するように切り換えて、各々の通信に適切な抵抗値を選択する構成としてもよい。この場合、抵抗２１１Ａと２１２Ａは、互いに異なる値であればいずれの値でもよい。なお、ＨＤＣＰ、ＥＤＩＤ通信のそれぞれのレジスタ値は決まっていることから、ＤＶＩ／ＨＤＭＩレシーバー８４０とＥＥＰＲＯＭ８３０のいずれと通信するかに関するレジスタ値が再生装置２００から送られてきたら、それに応じて出力装置８００側の制御部８５０にて上述の抵抗２１１Ａと２１２Ａのいずれかを選択するように制御する。
本発明の通信状態制御装置、通信制御装置、通信処理装置を再生装置２００，３００，４００に適用した構成について例示したが、これに限らずデータの通信を実施する例えば以下に示すような各種機器に適用してもよい。すなわち、ＤＶＤ、ＨＤ、ブルーレイディスク、メモリなどの記録媒体に映像や楽曲などのコンテンツを記録したり記録されたコンテンツを再生する記録再生装置、記録のみを実施する記録装置、再生のみを実施する再生装置に適用してもよい。また、テレビジョン装置などに接続して追加機能を提供するいわゆるセットトップボックス、Ｄ−ＶＨＳ（Data Video Home System）方式に対応する記録装置や記録再生装置、ＡＶ（Audio Visual）アンプ、ＤＶ（Digital Video）方式やＤＶＤレコーダ方式などのデジタル式のＶＴＲ（Videotape Recorder）一体型カメラであるいわゆるカムコーダに適用するなどしてもよい。さらに、テレビチューナ、パーソナルコンピュータ、ゲーム機、移動体の移動を支援するナビゲーション装置、ストレージサーバに適用してもよい。また、Ｉ2Ｃ通信以外の各種通信を実施する構成に適用してもよい。
そして、上述した各機能をプログラムとして構築したが、例えば回路基板などのハードウェアあるいは１つのＩＣなどの素子にて構成するなどしてもよく、いずれの形態としても利用できる。なお、プログラムや別途記録媒体から読み取らせる構成とすることにより、取扱が容易で、利用の拡大が容易に図れる。
その他、本発明の実施の際の具体的な構造および手順は、本発明の目的を達成できる範囲で他の構造などに適宜変更できる。
〔実施の形態の効果〕
上述したように、上記実施の形態では、再生装置２００のＣＰＵ２５０は、通信設定変更手段２５３にて、ＤＤＣ通信の通信設定をメモリ２４０の設定記憶領域に適宜記憶させる。そして、プルアップ接続制御手段２５１は、設定記憶領域に記憶された通信設定に基づいて、波形電位調整手段２１０にＤＤＣ通信時におけるＳＤＡの信号波形を調整させる制御をする。この後、通信設定変更手段２５３は、機器認証処理手段２５２からの通信失敗信号に基づいて、設定記憶領域に記憶された通信設定によるＤＤＣ通信が不可能であると判断した場合、設定記憶領域に記憶された通信設定を変更する。そして、プルアップ接続制御手段２５１は、この変更された通信設定に基づいて、波形電位調整手段２１０にＤＤＣ通信時におけるＳＤＡの信号波形を調整させる制御をする。
このため、再生装置２００は、プルアップ接続制御手段２５１にて、波形電位調整手段２１０でアクノリッジなどのＳＤＡの信号波形を調整させることにより、この信号波形の中間電位を低くすることができる。したがって、再生装置２００は、例えばＤＶＩ規格に対応する出力装置８００とのＤＤＣ通信を失敗した原因が信号波形の中間電位によりＳＤＡを正しく認識できないことにある場合、プルアップ接続制御手段２５１の制御でＳＤＡの信号波形を調整することによりＳＤＡを正しく認識できる。よって、再生装置２００は、ＳＤＡの通信を良好にできる。
また、再生装置２００のＣＰＵ２５０は、機器認証処理手段２５２にて、設定記憶領域に記憶された通信設定に基づいたＳＣＬ速度でＤＤＣ通信処理を実施する。この後、通信設定変更手段２５３は、機器認証処理手段２５２からの通信失敗信号に基づいて、設定記憶領域に記憶された通信設定によるＤＤＣ通信が不可能であると判断した場合、設定記憶領域に記憶された通信設定を変更する。そして、機器認証処理手段２５２は、この変更された通信設定に基づいたＳＣＬ速度でＤＤＣ通信処理を実施する。
このため、再生装置２００は、機器認証処理手段２５２にてＳＣＬ速度を変更することにより、ＳＣＬおよびＳＤＡの通信タイミングを変更できる。したがって、再生装置２００は、ＤＤＣ通信を失敗した原因がＳＣＬやＳＤＡの信号波形の立ち上がり具合や立ち下がり具合に対応する通信タイミングである場合、機器認証処理手段２５２でＳＣＬ速度を変更することによりＳＤＡを正しく認識できる。よって、再生装置２００は、ＳＤＡの通信を良好にできる。
本発明は、データの通信状態を制御する通信状態制御装置、通信制御装置、通信処理装置、通信状態制御方法に利用できる。
【０００２】
ジなどが例示できる。
［０００４］
出力装置８００は、上述したようにＤＶＩ規格およびＨＤＭＩ規格に対応した例えばプロジェクタやテレビあるいはパーソナルコンピュータなどである。この出力装置８００は、再生装置９００から出力されるコンテンツデータを取得して適宜出力する。そして、出力装置８００は、コネクタ８１０と、送受調整手段８２０と、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）８３０と、ＤＶＩ／ＨＤＭＩレシーバ８４０と、制御部８５０と、図示しない、音声出力部と、表示部と、などを備えている。
［０００５］
コネクタ８１０には、ケーブル７００の図示しないコネクタが着脱可能に接続される。このコネクタ８１０は、ケーブル７００のＤＤＣライン７１０が接続されるＤＤＣ入出力部８１１と、ＴＭＤＳライン７２０が接続されるＴＭＤＳ入出力部８１２と、などを備えている。
［０００６］
送受調整手段８２０は、ＳＣＬやＳＤＡの送受信時における信号成分を適宜調整する。そして、送受調整手段８２０は、ＭＯＳＦＥＴ（Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）８２１と、例えば１００Ωの抵抗８２２と、所定の抵抗値のプルアップ抵抗８２３と、例えば４．７ｋΩのプルアップ抵抗８２４と、を備えている。ここで、プルアップ抵抗８２３の抵抗値は、ＤＶＩ規格に対応する２．２ｋΩやＨＤＭＩ規格に対応する４７ｋΩなどである。ＭＯＳＦＥＴ８２１のドレイン、ソースおよび抵抗８２２の直列回路は、ＤＤＣ入出力部８１１およびＤＶＩ／ＨＤＭＩレシーバ８４０の間に接続されている。また、ＭＯＳＦＥＴ８２１およびＤＤＣ入出力部８１１の接続点と５Ｖの基準電源Ｖｃｃとの間には、プルアップ抵抗８２３が接続されている。さらに、ＭＯＳＦＥＴ８２１および抵抗８２２の接続点と３．３Ｖの基準電源Ｖｃとの間には、プルアップ抵抗８２４が接続されている。そして、基準電源Ｖｃおよびプルアップ抵抗８２４の間には、ＭＯＳＦＥＴ８２１のゲートが接続されている。
［０００７］
ＥＥＰＲＯＭ８３０は、例えば１００Ωの抵抗８３１を介してＭＯＳＦＥＴ８２１およびプルアップ抵抗８２３の接続点に接続されている。このＥＥＰＲＯＭ８３０は、ＥＤＩＤを適宜読み出し可能に記憶している。
［０００８］
ＤＶＩ／ＨＤＭＩレシーバ８４０は、ＴＭＤＳ入出力部８１２と、制御部８５０と、音声出力部と、表示部と、などに接続されている。このＤＶＩ／ＨＤＭＩレシーバ８４０は、制御部８５０の制御により、再生装置９００から入力されるＫＳＶデータに基づいてＨＤＣＰ演算
【０００４】
して、波形電位調整手段９３０は、例えば１．８ｋΩのプルアップ抵抗９３１を備えている。ここで、プルアップ抵抗９３１の抵抗値は、ＨＤＭＩ規格に準拠する１．５〜２．０ｋΩのいずれの値であってもよい。このプルアップ抵抗９３１は、ＤＤＣ入出力部９１１およびゲートスイッチ手段９２０の接続点と５Ｖの基準電源Ｖｃｃとの間に接続されている。
［００１４］
電流調整手段９４０は、内部通信時やＤＤＣ通信時に流れる電流を調整する。そして、電流調整手段９４０は、例えば２ｋΩのプルアップ抵抗９４１を備えている。ここで、プルアップ抵抗９４１の抵抗値は、内部通信の実施状態を良好にするいずれの値であってもよい。このプルアップ抵抗９４１は、ゲートスイッチ手段９２０およびＣＰＵ９８０の通信ポートの接続点と３．３Ｖの基準電源Ｖｃとの間に接続されている。
［００１５］
コンテンツデータ処理部９５０は、ゲートスイッチ手段９２０およびＣＰＵ９８０の通信ポートの接続点と、ＨＤＭＩトランスミッタ９６０と、などに接続されている。このコンテンツデータ処理部９５０は、ＣＰＵ９８０の制御により、コンテンツデータをＥＤＩＤに基づく出力装置８００の各種設定値などに対応した状態に処理してＨＤＭＩトランスミッタ９６０へ送信する。そして、コンテンツデータ処理部９５０は、記憶手段９５１と、ＭＰＥＧ（Ｍｏｖｉｎｇ Ｐｉｃｔｕｒｅ Ｅｘｐｅｒｔｓ Ｇｒｏｕｐ）映像／音声やＤＴＳ（Ｄｉｇｉｔａｌ Ｔｈｅａｔｅｒ Ｓｙｓｔｅｍｓ）音声等のデコーダ９５２と、Ｉ（Ｉｎｔｅｒｌａｃｅ）／Ｐ（Ｐｒｏｇｒｅｓｓｉｖｅ）映像変換および画質調整部（以下、Ｉ／Ｐ変換画質調整部と称す）９５３と、ビデオコンバータ９５４と、などを備えている。記憶手段９５１は、コンテンツデータなどを適宜読み出し可能に記憶する。デコーダ９５２は、コンテンツデータを音声データおよび画像データに分離して、音声データをＨＤＭＩトランスミッタ９６０へ、画像データをＩ／Ｐ変換画質調整部９５３へ、それぞれ送信する。Ｉ／Ｐ変換画質調整部９５３は、デコーダ９５２からの画像データのＩ／Ｐ変換処理や画質調整処理を適宜実施する。ビデオコンバータ９５４は、画像データをデジタルからアナログに適宜変換する。なお、記憶手段９５１としては、ＤＶＤ＿Ｄｉｓｃ、ビデオテープ、ハードディスク、半導体メモリなどが例示される。再生装置９００は、ＳＴＢ（Ｓｅｔ−ｔｏｐ Ｂｏｘ；セットトップボックス）のような放送波コンテンツをそのまま扱うものでもよい。
【０００６】
ッタ９６０などとの内部通信を実施する。さらに、機器認証処理手段９８２は、各通信で取得した出力装置８００およびＨＤＭＩトランスミッタ９６０のＨＤＣＰ演算データに基づいて出力装置８００および再生装置９００を認証する。そして、出力装置８００および再生装置９００を認証できた場合にその旨の認証信号を出力制御手段９８３へ送信し、認証できない場合にその旨の不認証信号を出力制御手段９８３へ送信する。
［００２１］
出力制御手段９８３は、機器認証処理手段９８２から認証信号を取得すると、ＣＳＳやＣＰＲＭあるいはＣＰＰＭなどの各著作権団体として出力許可されているコンテンツデータを出力させる制御をする。また、機器認証処理手段９８２から不認証信号を取得すると、出力許可されているコンテンツデータを出力しない制御をする。
【発明の開示】
【発明が解決しようとする課題】
［００２２］
しかしながら、上述した図１に示すようなＤＶＩ規格の出力装置８００では、電気的仕様がＨＤＭＩ規格とは異なる場合がある。例えば、プルアップ抵抗８２３の抵抗値がＨＤＭＩ規格に準拠する４７ｋΩでない場合やプルアップ抵抗８２４の抵抗値の大小によって、Ｉ２Ｃ規格による送受信を良好に実施できなくなるような抵抗部材８６０や抵抗８２２，８３１がＤＤＣ入出力部８１１およびＤＶＩ／ＨＤＭＩレシーバ８４０やＥＥＰＲＯＭ８３０間に直列に存在する場合がある。このため、再生装置９００および出力装置８００間のＤＤＣ通信が正常に実施されないおそれがあるという問題点が一例として挙げられる。
［００２３］
本発明の目的は、このような点に鑑みて、データの通信を良好に実施可能な通信状態制御装置、通信制御装置、通信処理装置、通信状態制御方法、そのプログラムを提供することである。
【課題を解決するための手段】
［００２４］
本発明の通信状態制御装置は、データのＩ２Ｃ通信を実施する通信手段における通信状態を制御する通信状態制御装置であって、所定の通信状態での前記Ｉ２Ｃ通信が可能か否かを判断する判断手段と、前記Ｉ２Ｃ通信が不可能であると判断された場合、前記通信手段で通信される前記データに対応する信号波形を調整する信号波形調整手段に前記信号波形を調整させる制御をする信号波形調整制御手段と、を具備したこと
【０００７】
を特徴とする。
［００２５］
本発明の通信状態制御装置は、データのＩ２Ｃ通信を実施する通信手段における通信状態を制御する通信状態制御装置であって、所定の通信状態での前記Ｉ２Ｃ通信が可能か否かを判断する判断手段と、前記Ｉ２Ｃ通信が不可能であると判断された場合、この不可能であると判断されたＩ２Ｃ通信時の通信速度とは異なる通信速度で前記通信手段に前記Ｉ２Ｃ通信を実施させる制御をする通信速度制御手段と、を具備したことを特徴とする。
［００２６］
本発明の通信制御装置は、前述した本発明の通信状態制御装置を具備したことを特徴とする。
［００２７］
本発明の通信処理装置は、前述した本発明の通信状態制御装置と、データを処理するデータ処理手段と、このデータ処理手段および前記通信対象装置とのデータのＩ２Ｃ通信を実施する前記通信手段と、を具備し、前記通信手段および前記通信対象装置の接続点と、前記通信手段および前記データ処理手段の接続点と、をそれぞれ独立させたことを特徴とする。
［００２８］
本発明の通信処理装置は、前述した本発明の通信制御装置と、データを処理するデータ処理手段と、このデータ処理手段および前記通信対象装置とのデータのＩ２Ｃ通信を実施する前記通信手段と、を具備し、前記通信手段および前記通信対象装置の接続点と、前記通信手段および前記データ処理手段の接続点と、をそれぞれ独立させたことを特徴とする。
［００２９］
本発明の通信状態制御方法は、演算手段により、データのＩ２Ｃ通信を実施する通信手段における通信状態を制御する通信状態制御方法であって、前記演算手段は、所定の通信状態での前記Ｉ２Ｃ通信が可能か否かを判断し、前記Ｉ２Ｃ通信が不可能であると判断された場合、前記通信手段で通信される前記データに対応する信号波形を調整する信号波形調整手段に前記信号波形を調整させる制御をすることを特徴とする。
［００３０］
本発明の通信状態制御方法は、演算手段により、データのＩ２Ｃ通信を実施する通信手段における通信状態を制御する通信状態制御方法であって、前記演算手段は、所定の通信状態での前記Ｉ２Ｃ通信が可能か否かを判断し、前記Ｉ２Ｃ通信が不可能であると判断された場合、この不可能であると判断されたＩ２Ｃ通信時の通信速度とは異なる通信速
【０００８】
度で前記通信手段に前記Ｉ２Ｃ通信を実施させる制御をすることを特徴とする。
【図面の簡単な説明】
［００３１］
［図１］従来の再生システムの概略構成を示すブロック図である。
［図２］本発明の一実施の形態に係る再生システムの概略構成を示すブロック図である。
［図３］前記実施の形態におけるＤＤＣ通信設定テーブルの概略構成を示す模式図である。
［図４］前記実施の形態におけるＤＤＣ通信処理を示すフローチャートである。
［図５］本発明の他の実施の形態に係る再生装置の概略構成を示すブロック図である。
［図６］本発明のさらに他の実施の形態に係る再生装置の概略構成を示すブロック図である。
［図７］本発明のさらに他の実施の形態に係る波形電位調整手段の概略構成を示す回路図である。
［図８］本発明のさらに他の実施の形態に係る波形電位調整手段の概略構成を示す回路図である。
［図９］本発明のさらに他の実施の形態に係る波形電位調整手段の概略構成を示す回路図である。
【符号の説明】
［００３２］
２１Ｂ 通信速度設定情報としてのＳＣＬ速度情報
２１Ｃ 信号波形調整情報としての制御信号出力情報
２１０，４１０，５１０，５２０，５３０ 信号波形調整手段としての波形電位調整手段
２１１Ａ，２１２Ａ，５１１，５２１Ａ，５２１Ｂ，５２１Ｃ，５２１Ｄ プルアップ抵抗
２１１Ｂ，２１２Ｂ，５２２，５３１ 接続状態切換手段
２２０ 通信処理装置を構成するデータ処理手段としてのコンテンツデータ処理部
２３０ 通信処理装置を構成するデータ処理手段としてのＨＤＭＩトランスミッタ
２４０ 記憶手段としてのメモリ
２５０ 演算手段としてのＣＰＵ
【００１０】
と、通信対象装置としての出力装置８００と、再生装置２００と、などを備えている。なお、出力装置８００としては、図１に示す従来の再生システム６００における構成を用い、説明を省略する。
［００３５］
再生装置２００は、ＨＤＭＩ規格に対応している。この再生装置２００は、出力装置８００との間でデータとしてのＳＤＡの通信を適宜実施する。そして、このＳＤＡに基づいてＨＤＣＰ認証処理を適宜実施して、この再生装置２００が有するコンテンツデータを出力装置８００で適宜出力させる処理をする。そして、再生装置２００は、コネクタ９１０と、信号波形調整手段としての波形電位調整手段２１０と、データ処理手段としてのコンテンツデータ処理部２２０と、データ処理手段としてのＨＤＭＩトランスミッタ２３０と、記憶手段としてのメモリ２４０と、演算手段としてのＣＰＵ２５０と、などを備えている。
［００３６］
波形電位調整手段２１０は、ＤＤＣ通信時のＳＣＬやＳＤＡの信号波形に対応する電位を調整する。そして、この波形電位調整手段２１０は、ＨＤＭＩ波形調整手段２１１と、ＤＶＩ波形調整手段２１２と、を備えている。
［００３７］
ＨＤＭＩ波形調整手段２１１は、ＤＤＣ通信時のＨＤＭＩ規格に対応する機器からのＳＤＡなどの信号波形をＣＰＵ２５０で認識可能な状態に調整する。そして、ＨＤＭＩ波形調整手段２１１は、例えば１．８ｋΩのプルアップ抵抗２１１Ａと、接続状態切換手段２１１Ｂと、を備えている。ここで、プルアップ抵抗２１１Ａの抵抗値は、ＨＤＭＩ規格に準拠する１．５〜２．０ｋΩのいずれの値であってもよい。プルアップ抵抗２１１Ａおよび接続状態切換手段２１１Ｂの直列回路は、ＤＤＣ入出力部９１１およびＣＰＵ２５０の図示しないＤＤＣ通信ポートの接続点（以下、ＤＤＣ専用接続点と称す）と５Ｖの基準電源Ｖｃｃとの間に接続されている。ここで、ＤＤＣ専用接続点が本発明の通信手段および通信対象装置の接続点として機能する。また、接続状態切換手段２１１Ｂは、ＣＰＵ２５０の図示しないＨＤＭＩポートに接続されている。そして、接続状態切換手段２１１Ｂは、ＨＤＭＩポートから制御信号が入力されると、プルアップ抵抗２１１Ａを基準電源Ｖｃｃに接続する。また、制御信号が入力されないと、プルアップ抵抗２１１Ａを基準電源Ｖｃｃに接続しない。なお、以下において、プルアップ抵抗２１１Ａが基準電源Ｖｃｃに接続された状態をＨＤＭＩ波形調整手段２１１がオンされた状態と、接続されていない状態をＨＤＭＩ波形調整手段２１１がオフされた状態と、適宜称して説明する。
【００１１】
［００３８］
ＤＶＩ波形調整手段２１２は、ＤＤＣ通信時のＨＤＭＩ規格に対応しない機器、例えばＨＤＭＩ規格に対応しているが通信状態が良好でない状態の機器や、ＤＶＩ規格に対応する機器からのＳＤＡなどの信号波形を、ＣＰＵ２５０で認識可能な状態に調整する。そして、ＤＶＩ波形調整手段２１２は、例えば４．７ｋΩのプルアップ抵抗２１２Ａと、接続状態切換手段２１２Ｂと、を備えている。ここで、プルアップ抵抗２１２Ａの抵抗値は、ＨＤＭＩ規格に準拠しないいずれの値であってもよい。プルアップ抵抗２１２Ａおよび接続状態切換手段２１２Ｂの直列回路は、ＤＤＣ入出力部９１１およびＣＰＵ２５０のＤＤＣ通信ポートの接続点と５Ｖの基準電源Ｖｃｃとの間に、プルアップ抵抗２１１Ａおよび接続状態切換手段２１１Ｂの直列回路と並列に接続されている。また、接続状態切換手段２１２Ｂは、ＣＰＵ２５０の図示しないＤＶＩポートに接続されている。そして、接続状態切換手段２１２Ｂは、ＣＤＶＩポートから制御信号が入力されると、プルアップ抵抗２１２Ａを基準電源Ｖｃｃに接続する。また、制御信号が入力されないと、プルアップ抵抗２１２Ａを基準電源Ｖｃｃに接続しない。なお、以下において、プルアップ抵抗２１２Ａが基準電源Ｖｃｃに接続された状態をＤＶＩ波形調整手段２１２がオンされた状態と、接続されていない状態をＤＶＩ波形調整手段２１２がオフされた状態と、適宜称して説明する。
［００３９］
コンテンツデータ処理部２２０は、ＣＰＵ２５０の図示しない内部通信ポートと、ＨＤＭＩトランスミッタ２３０と、などに接続されている。このコンテンツデータ処理部２２０は、内部通信によるＣＰＵ２５０の制御により、コンテンツデータを出力装置８００の各種設定値などに対応した状態に処理してＨＤＭＩトランスミッタ２３０へ送信する。そして、コンテンツデータ処理部２２０は、記憶手段２２１と、デコーダ２２２と、Ｉ／Ｐ変換画質調整部２２３と、ビデオコンバータ２２４と、などを備えている。ここで、記憶手段２２１としては、ＨＤ（Ｈａｒｄ Ｄｉｓｋ）などの磁気ディスク、ＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）などの光ディスク、光磁気ディスク、メモリカードなどの記録媒体に読み出し可能に記憶するドライブやドライバなどを備えた構成などが例示できる。
［００４０］
ＨＤＭＩトランスミッタ２３０は、ＣＰＵ２５０の内部通信ポートと、ＴＭＤＳ入出力部９１２と、に接続されている。このＨＤＭＩトランスミッタ２３０は、再生装置２００や出力装置８００のＫＳＶデータ、出力装置８００のＫＳＶデータに基づくＨＤＣＰ演算データの送受信
【００３７】
［０１２８］
そして、出力装置８００に設けられた送受調整手段８２０のプルアップ抵抗８２３の抵抗値を調整する構成として、波形電位整手段４１０と同様の構成を適用してもよい。このような構成にすれば、例えばＤＶＩ／ＨＤＭＩレシーバ８４０との通信時とＥＥＰＲＯＭ８３０との通信時において、信号波形のローレベルに対応する部分のプルアップ抵抗８２３に流す電流を減らすことができる。したがって、ＤＤＣ通信をさらに良好にできる。
また、波形電位調整手段２１０の回路も、出力装置８００に同様に適用できる。例えばＤＶＩ／ＨＤＭＩレシーバー８４０（ＨＤＣＰ）と通信時は、抵抗２１１Ａを使用し、ＥＥＰＲＯＭ８３０（ＥＤＩＤ）との通信時は抵抗２１２Ａを使用するように切り換えて、各々の通信に適切な抵抗値を選択する構成としてもよい。この場合、抵抗２１１Ａと２１２Ａは、互いに異なる値であればいずれの値でもよい。なお、ＨＤＣＰ、ＥＤＩＤ通信のそれぞれのレジスタ値は決まっていることから、ＤＶＩ／ＨＤＭＩレシーバー８４０とＥＥＰＲＯＭ８３０のいずれと通信するかに関するレジスタ値が再生装置２００から送られてきたら、それに応じて出力装置８００側の制御部８５０にて上述の抵抗２１１Ａと２１２Ａのいずれかを選択するように制御する。
［０１２９］
本発明の通信状態制御装置、通信制御装置、通信処理装置を再生装置２００，３００，４００に適用した構成について例示したが、これに限らずデータのＩ２Ｃ通信を実施する例えば以下に示すような各種機器に適用してもよい。すなわち、ＤＶＤ、ＨＤ、ブルーレイディスク、メモリなどの記録媒体に映像や楽曲などのコンテンツを記録したり記録されたコンテンツを再生する記録再生装置、記録のみを実施する記録装置、再生のみを実施する再生装置に適用してもよい。また、テレビジョン装置などに接続して追加機能を提供するいわゆるセットトップボックス、Ｄ−ＶＨＳ（Ｄａｔａ Ｖｉｄｅｏ Ｈｏｍｅ Ｓｙｓｔｅｍ）方式に対応する記録装置や記録再生装置、ＡＶ（Ａｕｄｉｏ Ｖｉｓｕａｌ）アンプ、ＤＶ（Ｄｉｇｉｔａｌ Ｖｉｄｅｏ）方式やＤＶＤレコーダ方式などのデジタル式のＶＴＲ（Ｖｉｄｅｏｔａｐｅ Ｒｅｃｏｒｄｅｒ）一体型カメラであるいわゆるカムコーダに適用するなどしてもよい。さらに、テレビチューナ、パーソナルコンピュータ、ゲーム機、移動体の移動を支援するナビゲーション装置、ストレージサーバに適用してもよい。
［０１３０］
そして、上述した各機能をプログラムとして構築したが、例えば回路基板などのハー
本発明は、データの通信状態を制御する通信状態制御装置、通信制御装置、通信処理装置、通信状態制御方法に関する。
従来、再生装置で再生するテレビ番組や映画などのコンテンツを出力装置で出力させる再生システムが知られている。そして、このような再生システムにおいて、著作権保護技術であるＨＤＣＰ（High-Bandwidth Digital Content Protection）を利用して、ＣＳＳ（Content Scramble System）やＣＰＲＭ（Content Protection for Recordable Media）あるいはＣＰＰＭ（Content Protection for Prerecorded Media）などにより出力が許可されたコンテンツを適宜出力させる例えば図１に示すような構成が知られている。そして、この図１に示す再生システム６００は、ケーブル７００と、出力装置８００と、再生装置９００と、などを備えている。
ケーブル７００は、ＤＶＩ（Digital Visual Interface）規格およびＨＤＭＩ（High-Definition Multimedia Interface）規格に対応した機器の出力装置８００と、ＨＤＭＩ規格に対応した機器の再生装置９００と、をＩ2Ｃ（Inter-Integrated Circuit）通信により各種情報の送受信が可能な状態に接続する。そして、ケーブル７００は、シリアルクロック（以下、ＳＣＬと称す）やシリアルデータ（以下、ＳＤＡと称す）の送受信に利用されるＤＤＣ（Display Data Channel）ライン７１０と、再生装置９００で暗号化されたあるいは暗号化されていないコンテンツの音声データや画像データ（以下、コンテンツデータと称す）などの送受信に利用されるＴＭＤＳ（Transition Minimized Differential Signaling：商標登録）ライン７２０と、などを備えている。ここで、ＳＤＡとして送受信されるデータとしては、ＨＤＣＰに基づく各装置８００，９００のAuthentication処理（以下、ＨＤＣＰ認証処理と称す）に利用されるＫＳＶ（Key Selection Vector）データ、このＫＳＶデータに基づく所定の演算結果に関するＨＤＣＰ演算データ、出力装置８００の型式や各種設定値などに関するＥＤＩＤ（Extend Display Identification Data）、出力装置８００からのアクノリッジなどが例示できる。
出力装置８００は、上述したようにＤＶＩ規格およびＨＤＭＩ規格に対応した例えばプロジェクタやテレビあるいはパーソナルコンピュータなどである。この出力装置８００は、再生装置９００から出力されるコンテンツデータを取得して適宜出力する。そして、出力装置８００は、コネクタ８１０と、送受調整手段８２０と、ＥＥＰＲＯＭ（Electrically Erasable Programmable Read Only Memory）８３０と、ＤＶＩ／ＨＤＭＩレシーバ８４０と、制御部８５０と、図示しない、音声出力部と、表示部と、などを備えている。
コネクタ８１０には、ケーブル７００の図示しないコネクタが着脱可能に接続される。このコネクタ８１０は、ケーブル７００のＤＤＣライン７１０が接続されるＤＤＣ入出力部８１１と、ＴＭＤＳライン７２０が接続されるＴＭＤＳ入出力部８１２と、などを備えている。
送受調整手段８２０は、ＳＣＬやＳＤＡの送受信時における信号成分を適宜調整する。そして、送受調整手段８２０は、ＭＯＳＦＥＴ（Oxide-Semiconductor Field-Effect Transistor）８２１と、例えば１００Ωの抵抗８２２と、所定の抵抗値のプルアップ抵抗８２３と、例えば４．７ｋΩのプルアップ抵抗８２４と、を備えている。ここで、プルアップ抵抗８２３の抵抗値は、ＤＶＩ規格に対応する２．２ｋΩやＨＤＭＩ規格に対応する４７ｋΩなどである。ＭＯＳＦＥＴ８２１のドレイン、ソースおよび抵抗８２２の直列回路は、ＤＤＣ入出力部８１１およびＤＶＩ／ＨＤＭＩレシーバ８４０の間に接続されている。また、ＭＯＳＦＥＴ８２１およびＤＤＣ入出力部８１１の接続点と５Ｖの基準電源Ｖccとの間には、プルアップ抵抗８２３が接続されている。さらに、ＭＯＳＦＥＴ８２１および抵抗８２２の接続点と３．３Ｖの基準電源Ｖcとの間には、プルアップ抵抗８２４が接続されている。そして、基準電源Ｖcおよびプルアップ抵抗８２４の間には、ＭＯＳＦＥＴ８２１のゲートが接続されている。
ＥＥＰＲＯＭ８３０は、例えば１００Ωの抵抗８３１を介してＭＯＳＦＥＴ８２１およびプルアップ抵抗８２３の接続点に接続されている。このＥＥＰＲＯＭ８３０は、ＥＤＩＤを適宜読み出し可能に記憶している。
ＤＶＩ／ＨＤＭＩレシーバ８４０は、ＴＭＤＳ入出力部８１２と、制御部８５０と、音声出力部と、表示部と、などに接続されている。このＤＶＩ／ＨＤＭＩレシーバ８４０は、制御部８５０の制御により、再生装置９００から入力されるＫＳＶデータに基づいてＨＤＣＰ演算データを生成する。そして、ＨＤＣＰ演算データや出力装置８００のＫＳＶデータなどを再生装置９００へ出力する。また、再生装置９００から出力される暗号化されたコンテンツデータを適宜復号化して、コンテンツの音声を音声出力部から出力させたり、画像を表示部で表示させる。
制御部８５０は、ＤＶＩ／ＨＤＭＩレシーバ８４０の動作を適宜制御する。具体的には、制御部８５０は、出力装置８００がケーブル７００を介して再生装置９００に接続されたことを検出すると、ＤＶＩ／ＨＤＭＩレシーバ８４０の動作を適宜制御して、ＫＳＶデータ、ＨＤＣＰ演算データなどを再生装置９００へ出力させる。
再生装置９００は、上述したようにＨＤＭＩ規格に対応している。この再生装置９００は、ＨＤＣＰ認証処理を適宜実施して、例えばこの再生装置９００が有するコンテンツデータを出力装置８００で適宜出力させる処理をする。そして、再生装置９００は、コネクタ９１０と、ゲートスイッチ手段９２０と、波形電位調整手段９３０と、電流調整手段９４０と、コンテンツデータ処理部９５０と、ＨＤＭＩトランスミッタ９６０と、メモリ９７０と、ＣＰＵ（Central Processing Unit）９８０と、などを備えている。
コネクタ９１０には、ケーブル７００の図示しないコネクタが着脱可能に接続される。このコネクタ９１０は、ＤＤＣライン７１０に接続されるＤＤＣ入出力部９１１と、ＴＭＤＳライン７２０に接続されるＴＭＤＳ入出力部９１２と、などを備えている。
ゲートスイッチ手段９２０は、ＤＤＣ入出力部９１１およびＣＰＵ９８０の図示しない通信ポートに接続されている。また、ゲートスイッチ手段９２０は、ＣＰＵ９８０の図示しないスイッチポートにも接続されている。このゲートスイッチ手段９２０は、ＣＰＵ９８０のスイッチポートから制御信号が入力されると、ＣＰＵ９８０およびＤＤＣ入出力部９１１を各種情報の送受信が可能な状態に接続する。また、制御信号が入力されないと、ＣＰＵ９８０およびＤＤＣ入出力部９１１を接続しない。なお、以下において、ＣＰＵ９８０および出力装置８００間の各種データの通信をＤＤＣ通信と、ＣＰＵ９８０およびコンテンツデータ処理部９５０やＨＤＭＩトランスミッタ９６０間の各種データの通信を内部通信と適宜称して説明する。
波形電位調整手段９３０は、ＤＤＣ通信時のＨＤＭＩ規格に対応する機器からのＳＣＬやＳＤＡの信号波形に対応する電位をＣＰＵ９８０で認識可能な状態に調整する。そして、波形電位調整手段９３０は、例えば１．８ｋΩのプルアップ抵抗９３１を備えている。ここで、プルアップ抵抗９３１の抵抗値は、ＨＤＭＩ規格に準拠する１．５〜２．０ｋΩのいずれの値であってもよい。このプルアップ抵抗９３１は、ＤＤＣ入出力部９１１およびゲートスイッチ手段９２０の接続点と５Ｖの基準電源Ｖccとの間に接続されている。
電流調整手段９４０は、内部通信時やＤＤＣ通信時に流れる電流を調整する。そして、電流調整手段９４０は、例えば２ｋΩのプルアップ抵抗９４１を備えている。ここで、プルアップ抵抗９４１の抵抗値は、内部通信の実施状態を良好にするいずれの値であってもよい。このプルアップ抵抗９４１は、ゲートスイッチ手段９２０およびＣＰＵ９８０の通信ポートの接続点と３．３Ｖの基準電源Ｖcとの間に接続されている。
コンテンツデータ処理部９５０は、ゲートスイッチ手段９２０およびＣＰＵ９８０の通信ポートの接続点と、ＨＤＭＩトランスミッタ９６０と、などに接続されている。このコンテンツデータ処理部９５０は、ＣＰＵ９８０の制御により、コンテンツデータをＥＤＩＤに基づく出力装置８００の各種設定値などに対応した状態に処理してＨＤＭＩトランスミッタ９６０へ送信する。そして、コンテンツデータ処理部９５０は、記憶手段９５１と、ＭＰＥＧ（Moving Picture Experts Group）映像／音声やＤＴＳ（Digital Theater Systems）音声等のデコーダ９５２と、Ｉ（Interlace）／Ｐ（Progressive）映像変換および画質調整部（以下、Ｉ／Ｐ変換画質調整部と称す）９５３と、ビデオコンバータ９５４と、などを備えている。記憶手段９５１は、コンテンツデータなどを適宜読み出し可能に記憶する。デコーダ９５２は、コンテンツデータを音声データおよび画像データに分離して、音声データをＨＤＭＩトランスミッタ９６０へ、画像データをＩ／Ｐ変換画質調整部９５３へ、それぞれ送信する。Ｉ／Ｐ変換画質調整部９５３は、デコーダ９５２からの画像データのＩ／Ｐ変換処理や画質調整処理を適宜実施する。ビデオコンバータ９５４は、画像データをデジタルからアナログに適宜変換する。なお、記憶手段９５１としては、ＤＶＤ＿Ｄｉｓｃ、ビデオテープ、ハードディスク、半導体メモリなどが例示される。再生装置９００は、ＳＴＢ（Set-top Box; セットトップボックス）のような放送波コンテンツをそのまま扱うものでもよい。
ＨＤＭＩトランスミッタ９６０は、ゲートスイッチ手段９２０およびＣＰＵ９８０の通信ポートの接続点と、ＴＭＤＳ入出力部９１２と、に接続されている。このＨＤＭＩトランスミッタ９６０は、出力装置８００がケーブル７００を介して接続されたことを認識すると、再生装置９００のＫＳＶデータをＣＰＵ９８０へ送信する。また、ＨＤＭＩトランスミッタ９６０は、ＣＰＵ９８０にて取得した出力装置８００のＫＳＶデータに基づいて、ＨＤＣＰ演算データを生成してＣＰＵ９８０へ送信する。さらに、ＨＤＭＩトランスミッタ９６０は、コンテンツデータ処理部９５０で処理されたコンテンツデータを暗号化して出力装置８００へ出力する。
メモリ９７０は、ＣＰＵ９８０に接続され出力装置８００のＥＤＩＤを適宜読み出し可能に記憶する。また、メモリ９７０は、再生装置９００全体を動作制御するＯＳ（Operating System）上に展開される各種プログラムなどを記憶している。
ＣＰＵ９８０は、出力装置８００やＨＤＭＩトランスミッタ９６０からのＨＤＣＰ演算データ、あるいは出力装置８００のＥＤＩＤを取得して、これら各データに基づいてコンテンツデータを出力させる制御をする。そして、ＣＰＵ９８０は、通信対象切換手段９８１と、機器認証処理手段９８２と、出力制御手段９８３と、などを備えている。
通信対象切換手段９８１は、機器認証処理手段９８２にてＤＤＣ通信が実施される旨を、例えばコネクタ９１０のＤＤＣ入出力部９１１にＤＤＣライン７１０が接続されたことを検出するいわゆるホットプラグディテクトにて認識すると、制御信号をゲートスイッチ手段９２０へ出力する。また、機器認証処理手段９８２などにて内部通信が実施される旨を認識すると、制御信号をゲートスイッチ手段９２０へ出力しない。
機器認証処理手段９８２は、通信対象切換手段９８１によりＤＤＣ通信が可能な状態に設定されたことを認識すると、ＨＤＭＩ規格の推奨速度である例えば１００ｋＨｚのＳＣＬの速度（以下、ＳＣＬ速度と称す）で出力装置８００とのＤＤＣ通信を適宜実施する。また、機器認証処理手段９８２は、通信対象切換手段９８１によりＤＤＣ通信が可能な状態に設定されたことを認識すると、出力装置８００の電源がオフの状態であっても出力装置８００に５Ｖの電源を供給する。そして、ＥＥＰＲＯＭ８３０からＥＤＩＤを取得して、このＥＤＩＤをメモリ９７０に適宜読み出し可能に記憶させる。また、機器認証処理手段９８２は、内部通信が可能な状態に設定されたことを認識すると、ＤＤＣ通信時よりも速い例えば４００ｋＨｚのＳＣＬ速度でコンテンツデータ処理部９５０やＨＤＭＩトランスミッタ９６０などとの内部通信を実施する。さらに、機器認証処理手段９８２は、各通信で取得した出力装置８００およびＨＤＭＩトランスミッタ９６０のＨＤＣＰ演算データに基づいて出力装置８００および再生装置９００を認証する。そして、出力装置８００および再生装置９００を認証できた場合にその旨の認証信号を出力制御手段９８３へ送信し、認証できない場合にその旨の不認証信号を出力制御手段９８３へ送信する。
出力制御手段９８３は、機器認証処理手段９８２から認証信号を取得すると、ＣＳＳやＣＰＲＭあるいはＣＰＰＭなどの各著作権団体として出力許可されているコンテンツデータを出力させる制御をする。また、機器認証処理手段９８２から不認証信号を取得すると、出力許可されているコンテンツデータを出力しない制御をする。
しかしながら、上述した図１に示すようなＤＶＩ規格の出力装置８００では、電気的仕様がＨＤＭＩ規格とは異なる場合がある。例えば、プルアップ抵抗８２３の抵抗値がＨＤＭＩ規格に準拠する４７ｋΩでない場合やプルアップ抵抗８２４の抵抗値の大小によって、Ｉ２Ｃ規格による送受信を良好に実施できなくなるような抵抗部材８６０や抵抗８２２，８３１がＤＤＣ入出力部８１１およびＤＶＩ／ＨＤＭＩレシーバ８４０やＥＥＰＲＯＭ８３０間に直列に存在する場合がある。このため、再生装置９００および出力装置８００間のＤＤＣ通信が正常に実施されないおそれがあるという問題点が一例として挙げられる。
本発明の目的は、このような点に鑑みて、データの通信を良好に実施可能な通信状態制御装置、通信制御装置、通信処理装置、通信状態制御方法、そのプログラムを提供することである。
本発明の通信状態制御装置は、データのＩ2Ｃ通信を実施する通信手段における通信状態を制御する通信状態制御装置であって、所定の通信状態での前記Ｉ2Ｃ通信が可能か否かを判断する判断手段と、前記Ｉ2Ｃ通信が不可能であると判断された場合、前記通信手段で通信される前記データに対応する信号波形を調整する信号波形調整手段に前記信号波形を調整させる制御をする信号波形調整制御手段と、Ｉ 2 Ｃ通信の対象となる通信対象装置を特定する通信対象特定情報を取得する通信対象特定情報取得手段とを具備し、前記信号波形調整制御手段は、前記信号波形調整手段に前記信号波形を前記通信対象特定情報で特定される前記通信対象装置に対応する状態に調整させる制御をし、前記信号波形調整手段は、前記信号波形を調整する処理として前記信号波形に対応する電位を調整する処理を実施する波形電位調整手段であり、前記波形電位調整手段は、前記通信手段および前記通信対象装置の接続点と基準電源との間に接続可能なプルアップ抵抗を備え、前記信号波形調整制御手段は、前記信号波形を調整させる制御として、所定の抵抗値の前記プルアップ抵抗を前記接続点および前記基準電源の間に接続させる制御をし、前記信号波形調整手段は、前記接続点および前記基準電源の間に接続されＨＤＭＩ規格に準拠しない抵抗値の第１の前記プルアップ抵抗と、前記接続点および前記基準電源のいずれか一方に前記第１のプルアップ抵抗と並列に接続され前記第１のプルアップ抵抗との合成抵抗値がＨＤＭＩ規格に準拠する抵抗値となる状態に抵抗値が設定された第２の前記プルアップ抵抗と、この第２のプルアップ抵抗と直列に接続され前記第２のプルアップ抵抗と前記接続点および前記基準電源のいずれか他方との接続状態を切り換える接続状態切換手段と、を備え、前記信号波形調整制御手段は、前記接続状態切換手段に前記接続点の前記信号波形に対応する電位に基づいて前記第２のプルアップ抵抗を前記いずれか他方に接続させる制御をすることを特徴とする。
本発明の通信状態制御装置は、データのＩ2Ｃ通信を実施する通信手段における通信状態を制御する通信状態制御装置であって、所定の通信状態での前記Ｉ2Ｃ通信が可能か否かを判断する判断手段と、前記Ｉ2Ｃ通信が不可能であると判断された場合、この不可能であると判断されたＩ2Ｃ通信時の通信速度とは異なる通信速度で前記通信手段に前記Ｉ2Ｃ通信を実施させる制御をする通信速度制御手段と、を具備し、前記通信速度制御手段は、最初の前記Ｉ 2 Ｃ通信時にＨＤＭＩ規格に準拠した通信速度で前記Ｉ 2 Ｃ通信を実施させる制御をすることを特徴とする。
本発明の通信制御装置は、前述した本発明の通信状態制御装置を具備したことを特徴とする。
本発明の通信処理装置は、前述した本発明の通信状態制御装置と、データを処理するデータ処理手段と、このデータ処理手段および前記通信対象装置とのデータのＩ2Ｃ通信を実施する前記通信手段と、を具備し、前記通信手段および前記通信対象装置の接続点と、前記通信手段および前記データ処理手段の接続点と、をそれぞれ独立させたことを特徴とする。
本発明の通信処理装置は、前述した本発明の通信制御装置と、データを処理するデータ処理手段と、このデータ処理手段および前記通信対象装置とのデータのＩ2Ｃ通信を実施する前記通信手段と、を具備し、前記通信手段および前記通信対象装置の接続点と、前記通信手段および前記データ処理手段の接続点と、をそれぞれ独立させたことを特徴とする。
本発明の通信状態制御方法は、演算手段により、データのＩ2Ｃ通信を実施する通信手段における通信状態を制御する通信状態制御方法であって、前記演算手段は、所定の通信状態での前記Ｉ2Ｃ通信が可能か否かを判断し、前記Ｉ2Ｃ通信が不可能であると判断された場合、前記通信手段で通信される前記データに対応する信号波形を調整する信号波形調整手段に前記信号波形を調整させる制御をすることを特徴とする。
本発明の通信状態制御方法は、演算手段により、データのＩ2Ｃ通信を実施する通信手段における通信状態を制御する通信状態制御方法であって、前記演算手段は、所定の通信状態での前記Ｉ2Ｃ通信が可能か否かを判断し、前記Ｉ2Ｃ通信が不可能であると判断された場合、この不可能であると判断されたＩ2Ｃ通信時の通信速度とは異なる通信速度で前記通信手段に前記Ｉ2Ｃ通信を実施させる制御をすることを特徴とする。
以下、本発明に係る一実施の形態を図面に基づいて説明する。本実施の形態では、本発明の通信状態制御装置、通信制御装置、および、通信処理装置を有する再生装置を備えた再生システムを例示して説明する。なお、以下において、従来の再生システム６００と同一の構成要件については、同一の符号を付しその説明を省略または簡略化する。また、従来の再生システム６００と略同一の構成要件については、同一名称を付しその説明を簡略化する。なお、Ｉ2Ｃ通信はある特定の回路条件（製品内部での通信に使う場合）においては、通信使用を満足できるように設計手法が規定されているが、通信条件が不特定である外部機器との通信に対しては保証の限りではなく、本実施の形態ではこれを補うように通信可能にする
〔再生システムの構成〕
図２において、１００は再生システムである。この再生システム１００は、著作権保護技術のＨＤＣＰを利用して、ＣＳＳやＣＰＲＭなどにより出力が許可されたテレビ番組や映画などのコンテンツを適宜出力させる。そして、再生システム１００は、ケーブル７００と、通信対象装置としての出力装置８００と、再生装置２００と、などを備えている。なお、出力装置８００としては、図１に示す従来の再生システム６００における構成を用い、説明を省略する。
再生装置２００は、ＨＤＭＩ規格に対応している。この再生装置２００は、出力装置８００との間でデータとしてのＳＤＡの通信を適宜実施する。そして、このＳＤＡに基づいてＨＤＣＰ認証処理を適宜実施して、この再生装置２００が有するコンテンツデータを出力装置８００で適宜出力させる処理をする。そして、再生装置２００は、コネクタ９１０と、信号波形調整手段としての波形電位調整手段２１０と、データ処理手段としてのコンテンツデータ処理部２２０と、データ処理手段としてのＨＤＭＩトランスミッタ２３０と、記憶手段としてのメモリ２４０と、演算手段としてのＣＰＵ２５０と、などを備えている。
波形電位調整手段２１０は、ＤＤＣ通信時のＳＣＬやＳＤＡの信号波形に対応する電位を調整する。そして、この波形電位調整手段２１０は、ＨＤＭＩ波形調整手段２１１と、ＤＶＩ波形調整手段２１２と、を備えている。
ＨＤＭＩ波形調整手段２１１は、ＤＤＣ通信時のＨＤＭＩ規格に対応する機器からのＳＤＡなどの信号波形をＣＰＵ２５０で認識可能な状態に調整する。そして、ＨＤＭＩ波形調整手段２１１は、例えば１．８ｋΩのプルアップ抵抗２１１Ａと、接続状態切換手段２１１Ｂと、を備えている。ここで、プルアップ抵抗２１１Ａの抵抗値は、ＨＤＭＩ規格に準拠する１．５〜２．０ｋΩのいずれの値であってもよい。プルアップ抵抗２１１Ａおよび接続状態切換手段２１１Ｂの直列回路は、ＤＤＣ入出力部９１１およびＣＰＵ２５０の図示しないＤＤＣ通信ポートの接続点（以下、ＤＤＣ専用接続点と称す）と５Ｖの基準電源Ｖccとの間に接続されている。ここで、ＤＤＣ専用接続点が本発明の通信手段および通信対象装置の接続点として機能する。また、接続状態切換手段２１１Ｂは、ＣＰＵ２５０の図示しないＨＤＭＩポートに接続されている。そして、接続状態切換手段２１１Ｂは、ＨＤＭＩポートから制御信号が入力されると、プルアップ抵抗２１１Ａを基準電源Ｖccに接続する。また、制御信号が入力されないと、プルアップ抵抗２１１Ａを基準電源Ｖccに接続しない。なお、以下において、プルアップ抵抗２１１Ａが基準電源Ｖccに接続された状態をＨＤＭＩ波形調整手段２１１がオンされた状態と、接続されていない状態をＨＤＭＩ波形調整手段２１１がオフされた状態と、適宜称して説明する。
ＤＶＩ波形調整手段２１２は、ＤＤＣ通信時のＨＤＭＩ規格に対応しない機器、例えばＨＤＭＩ規格に対応しているが通信状態が良好でない状態の機器や、ＤＶＩ規格に対応する機器からのＳＤＡなどの信号波形を、ＣＰＵ２５０で認識可能な状態に調整する。そして、ＤＶＩ波形調整手段２１２は、例えば４．７ｋΩのプルアップ抵抗２１２Ａと、接続状態切換手段２１２Ｂと、を備えている。ここで、プルアップ抵抗２１２Ａの抵抗値は、ＨＤＭＩ規格に準拠しないいずれの値であってもよい。プルアップ抵抗２１２Ａおよび接続状態切換手段２１２Ｂの直列回路は、ＤＤＣ入出力部９１１およびＣＰＵ２５０のＤＤＣ通信ポートの接続点と５Ｖの基準電源Ｖccとの間に、プルアップ抵抗２１１Ａおよび接続状態切換手段２１１Ｂの直列回路と並列に接続されている。また、接続状態切換手段２１２Ｂは、ＣＰＵ２５０の図示しないＤＶＩポートに接続されている。そして、接続状態切換手段２１２Ｂは、ＣＤＶＩポートから制御信号が入力されると、プルアップ抵抗２１２Ａを基準電源Ｖccに接続する。また、制御信号が入力されないと、プルアップ抵抗２１２Ａを基準電源Ｖccに接続しない。なお、以下において、プルアップ抵抗２１２Ａが基準電源Ｖccに接続された状態をＤＶＩ波形調整手段２１２がオンされた状態と、接続されていない状態をＤＶＩ波形調整手段２１２がオフされた状態と、適宜称して説明する。
コンテンツデータ処理部２２０は、ＣＰＵ２５０の図示しない内部通信ポートと、ＨＤＭＩトランスミッタ２３０と、などに接続されている。このコンテンツデータ処理部２２０は、内部通信によるＣＰＵ２５０の制御により、コンテンツデータを出力装置８００の各種設定値などに対応した状態に処理してＨＤＭＩトランスミッタ２３０へ送信する。そして、コンテンツデータ処理部２２０は、記憶手段２２１と、デコーダ２２２と、Ｉ／Ｐ変換画質調整部２２３と、ビデオコンバータ２２４と、などを備えている。ここで、記憶手段２２１としては、ＨＤ（Hard Disk）などの磁気ディスク、ＤＶＤ（Digital Versatile Disc）などの光ディスク、光磁気ディスク、メモリカードなどの記録媒体に読み出し可能に記憶するドライブやドライバなどを備えた構成などが例示できる。
ＨＤＭＩトランスミッタ２３０は、ＣＰＵ２５０の内部通信ポートと、ＴＭＤＳ入出力部９１２と、に接続されている。このＨＤＭＩトランスミッタ２３０は、再生装置２００や出力装置８００のＫＳＶデータ、出力装置８００のＫＳＶデータに基づくＨＤＣＰ演算データの送受信を内部通信により適宜実施する。さらに、ＨＤＭＩトランスミッタ２３０は、コンテンツデータ処理部２２０で処理されたコンテンツデータを暗号化して出力装置８００へ出力する。
ここで、コンテンツデータ処理部２２０やＨＤＭＩトランスミッタ２３０および内部通信ポートの接続点（以下、内部専用接続点と称す）は、ＤＤＣ専用接続点から独立して設けられている。また、このＤＤＣ専用接続点のＣＰＵ２５０の入力スレッシュホルドは、５Ｖトレラントである。すなわち、ＣＰＵ２５０の入力スレッシュホルドは、ある程度の後述する中間電位をローレベルと認識する構成、例えば０〜１．５Ｖ程度の電位をローレベルと検出するようなシュミット回路のような不感帯を有する構成である。ここで、内部専用接続点が、本発明の通信手段およびデータ処理手段の接続点として機能する。
メモリ２４０は、ＣＰＵ２５０で取得されたり生成された各種情報を適宜読み出し可能に記憶する。そして、メモリ２４０は、図示しない、ＥＤＩＤ記憶領域と、設定テーブル記憶領域と、設定記憶領域と、フラグ記憶領域と、などを備えている。なお、ここでは、メモリ２４０が上述した４つの領域を備えた構成について例示したが、これに限らず例えば上述した領域を備えない構成や、さらに他の領域を備えた構成などとしてもよい。
ＥＤＩＤ記憶領域は、ＣＰＵ２５０で出力装置８００から取得されたＥＤＩＤを適宜読み出し可能に記憶する。
設定テーブル記憶領域は、例えば図３に示すようなＤＤＣ通信設定テーブル２０を適宜読み出し可能に記憶する。このＤＤＣ通信設定テーブル２０は、ＣＰＵ２５０にて実施されるＤＤＣ通信時の通信設定に関する２Ｎ（Ｎは自然数）個のＤＤＣ通信設定情報２１が１つのデータ構造として関連付けられて構成されている。
ＤＤＣ通信設定情報２１は、１つの通信設定に関する情報である。そして、ＤＤＣ通信設定情報２１は、通信設定名称情報２１Ａと、通信速度設定情報としてのＳＣＬ速度情報２１Ｂと、信号波形調整情報としての制御信号出力情報２１Ｃと、が１つのデータ構造として関連付けられて構成されている。
通信設定名称情報２１Ａは、通信設定の名称である例えば「設定ｉ（ｉはＮ以下の自然数）」などを示す情報である。
ＳＣＬ速度情報２１Ｂは、設定ｉのＤＤＣ通信時におけるＳＣＬ速度を示す情報である。ここで、設定（２Ｊ−１）（ＪはＮ以下の自然数）および設定（２Ｊ）のＳＣＬ速度は、同じ速度とされている。また、設定（２Ｊ）のＳＣＬ速度は、設定（２Ｈ）（ＨはＪ未満の自然数）のＳＣＬ速度よりも速い速度とされている。さらに、設定１および設定２のＳＣＬ速度すなわち最も速いＳＣＬ速度は、Ｉ2Ｃ通信での標準速度である１００ｋＨｚとされている。また、設定（２Ｎ−１）および設定（２Ｎ）のＳＣＬ速度すなわち最も遅いＳＣＬ速度は、５０ｋＨｚとされている。なお、ここでは、ＳＣＬ速度を５０ｋＨｚ〜１００ｋＨｚの間で設定する構成について例示するが、これに限らず５０ｋＨｚ以下や１００ｋＨｚ以上に設定する構成としてもよい。
制御信号出力情報２１Ｃは、設定ｉのＤＤＣ通信時にＨＤＭＩポートおよびＤＶＩポートのうちのいずれか一方から制御信号を出力する旨が記載された情報である。ここで、設定（２Ｊ−１）に対応する制御信号出力情報２１Ｃは、ＨＤＭＩポートから制御信号を出力する旨、すなわちＨＤＭＩ波形調整手段２１１のみをオンする旨が記載された情報である。また、設定（２Ｊ）に対応する制御信号出力情報２１Ｃは、ＤＶＩポートから制御信号を出力する旨、すなわちＤＶＩ波形調整手段２１２のみをオンする旨が記載された情報である。
なお、ＤＤＣ通信設定情報２１の各情報２１Ａ〜２１Ｃの構成としては、上述した構成に限られず適宜他の構成としてもよい。すなわち、例えば最も速いＳＣＬ速度を１００ｋＨｚ以上の例えば４００ｋＨｚとする構成や、最も遅いＳＣＬ速度を５０ｋＨｚ以下の例えば３０ｋＨｚとする構成などとしてもよい。また、設定１のＳＣＬ速度を、４００ｋＨｚや５０ｋＨｚなど１００ｋＨｚ以外の速度とする構成としてもよい。
設定記憶領域は、ＣＰＵ２５０によりＤＤＣ通信の通信設定として設定される設定ｉに対応するＤＤＣ通信設定情報２１を適宜読み出し可能に記憶する。この設定記憶領域には、ＤＤＣ通信設定テーブル２０に組み込まれたＤＤＣ通信設定情報２１のうちのいずれか１つが記憶される。
フラグ記憶領域は、失敗フラグＦを適宜読み出し可能に記憶する。この失敗フラグＦは、設定記憶領域のＤＤＣ通信設定情報２１に基づく１回目のＤＤＣ通信が失敗したか否かを示す。例えば、失敗フラグＦは、「０」であれば１回目のＤＤＣ通信が失敗していないことを示し、「１」であれば１回目のＤＤＣ通信が失敗していることを示す。なお、ここでは、失敗フラグＦをフラグ記憶領域に記憶させる構成について例示するが、これに限らず失敗フラグＦを記憶させずに例えば失敗回数を計数するカウンタをＣＰＵ２５０に設ける構成としてもよい。
また、メモリ２４０は、再生装置２００全体を動作制御するＯＳ上に展開される各種プログラムなどを記憶している。このメモリ２４０としては、例えば停電などにより突然電源が落ちた際にも記憶が保持される構成のメモリ、例えばＣＭＯＳ（Complementary Metal-Oxide Semiconductor）メモリやフラッシュメモリあるいはＥＥＰＲＯＭ（Electrically Erasable Programmable Read Only Memory）などを用いるのが一般的である。なお、メモリ２４０としては、ＨＤ、ＤＶＤ、光ディスクなどの記録媒体に読み出し可能に記憶するドライブやドライバなどを備えた構成としてもよい。
ＣＰＵ２５０は、従来の再生装置９００のＣＰＵ９８０と同様にコンテンツデータを出力させる制御をする。そして、ＣＰＵ２５０は、信号波形調整制御手段としてのプルアップ接続制御手段２５１と、通信速度制御手段としても機能する通信手段としての機器認証処理手段２５２と、信号波形調整制御手段および通信速度制御手段としても機能する判断手段、失敗フラグ記憶制御手段、および、通信切換手段としての通信設定変更手段２５３と、出力制御手段２５４と、などを備えている。なお、プルアップ接続制御手段２５１、機器認証処理手段２５２、および、通信設定変更手段２５３にて、本発明の通信状態制御装置および通信制御装置が構成されている。また、コンテンツデータ処理部２２０、ＨＤＭＩトランスミッタ２３０、プルアップ接続制御手段２５１、機器認証処理手段２５２、および、通信設定変更手段２５３にて、本発明の通信処理装置が構成されている。なお、本発明の通信状態制御装置としては、プルアップ接続制御手段２５１を設けない構成としてもよい。
プルアップ接続制御手段２５１は、各波形調整手段２１１，２１２の接続状態切換手段２１１Ｂ，２１２Ｂを制御する。具体的には、プルアップ接続制御手段２５１は、メモリ２４０の設定記憶領域に記憶されたＤＤＣ通信設定情報２１から制御信号出力情報２１Ｃを適宜取得する。そして、この制御信号出力情報２１Ｃに基づいて、制御信号を接続状態切換手段２１１Ｂ，２１２Ｂのうちのいずれか一方へ出力する。なお、ここでは、制御信号出力情報２１Ｃに基づいて制御信号を出力する構成について例示するが、これに限らず例えば通信が失敗したことを認識するごとに設定１、設定２、設定３などで通信が成功するまで制御信号を順次切り換えて出力する構成としてもよい。
機器認証処理手段２５２は、ＨＤＣＰ認証処理を適宜実施する。具体的には、機器認証処理手段２５２は、メモリ２４０の設定記憶領域に記憶されたＤＤＣ通信設定情報２１からＳＣＬ速度情報２１Ｂを適宜取得する。そして、このＳＣＬ速度情報２１Ｂの速度でＫＳＶデータ、ＨＤＣＰ演算データ、ＥＤＩＤなどのＤＤＣ通信を実施する。さらに、機器認証処理手段２５２は、ＳＤＡのＤＤＣ通信が成功したことを認識した場合、その旨の通信成功信号を通信設定変更手段２５３へ出力する。また、ＤＤＣ通信の失敗を認識した場合、その旨の通信失敗信号を出力する。ここで、ＳＤＡのＤＤＣ通信が失敗する原因としては、例えば出力装置８００からのアクノリッジなどのＳＤＡの信号波形のローレベルの電位が中間電位となり、アクノリッジなどを正しく認識できなくなることが例示できる。さらに、ＳＣＬやＳＤＡの信号波形の立ち上がり具合や立ち下がり具合により、ＳＣＬやＳＤＡの通信タイミングがＩ2Ｃ通信の何らかの規格違反や誤検出のタイミングとなることなどが例示できる。また、例えばセットアップ、ホールドタイムや通信ストップ条件などが例示できる。
そして、機器認証処理手段２５２は、例えば４００ｋＨｚのＳＣＬ速度でＫＳＶデータやＨＤＣＰ演算データの内部通信を適宜実施する。さらに、機器認証処理手段２５２は、出力装置８００および再生装置２００を認証できたか否かに基づいて、認証信号または不認証信号を出力制御手段２５４へ送信する。
通信設定変更手段２５３は、ＤＤＣ通信の通信設定を適宜変更する。具体的には、通信設定変更手段２５３は、機器認証処理手段２５２にて再生装置２００および出力装置８００の接続が認識された場合、メモリ２４０の設定テーブル記憶領域に記憶されたＤＤＣ通信設定テーブル２０から設定１のＤＤＣ通信設定情報２１を取得して、ＤＤＣ通信の通信設定を設定１に設定する。そして、通信設定変更手段２５３は、この設定１のＤＤＣ通信設定情報２１をメモリ２４０の設定記憶領域に記憶させる処理、すなわち設定１を設定記憶領域に記憶させる処理を実施する。
また、通信設定変更手段２５３は、機器認証処理手段２５２から通信成功信号を取得すると、設定記憶領域の通信設定に基づくＤＤＣ通信が成功したと認識する。そして、この成功した通信設定に対応するＤＤＣ通信設定情報２１を設定記憶領域に再び記憶させる処理、すなわち成功した通信設定を設定記憶領域に記憶させる処理を実施する。また、通信設定変更手段２５３は、失敗フラグＦを「０」に設定する。
さらに、通信設定変更手段２５３は、機器認証処理手段２５２から通信失敗信号を取得すると、設定記憶領域の通信設定に基づくＤＤＣ通信が失敗したと認識するとともに、失敗フラグＦの設定を認識する。そして、失敗フラグＦが「０」に設定されていることを認識すると、例えば各装置８００，２００の接続確定直後における通信不安定時のエラーやケーブル７００の品質などにより、１回目のＤＤＣ通信が偶然失敗した可能性があると判断する。そして、１回失敗した通信設定に対応するＤＤＣ通信設定情報２１を設定記憶領域に再び記憶させる処理、すなわち１回失敗した通信設定を設定記憶領域に記憶させる処理を実施する。さらに、通信設定変更手段２５３は、失敗フラグＦを「１」に設定する。また、通信設定変更手段２５３は、失敗フラグＦが「１」に設定されていることを認識すると、ＤＤＣ通信が２回連続失敗したため設定記憶領域に記憶された通信設定によるＤＤＣ通信が不可能であると判断する。そして、通信設定を変更する処理を実施する。具体的には、通信設定変更手段２５３は、例えば連続失敗した通信設定が設定ｉの場合、ＤＤＣ通信設定テーブル２０から設定（ｉ＋１）のＤＤＣ通信設定情報２１を取得する。そして、通信設定変更手段２５３は、この設定（ｉ＋１）のＤＤＣ通信設定情報２１を設定記憶領域に再び記憶させる処理、すなわち変更した通信設定を設定記憶領域に記憶させる処理を実施する。さらに、失敗フラグＦを「０」に設定する。なお、ここでは、２回連続失敗した際にＤＤＣ通信が不可能であると判断する構成について例示するが、これに限らず３回連続失敗や５回連続失敗した際にＤＤＣ通信が不可能であると判断する構成としてもよい。また、連続失敗だけでなく、ＤＤＣ通信が複数回（任意の回数）失敗したと認識した場合でも、ＤＤＣ通信が不可能であると判断するような構成でも良い。
また、通信設定変更手段２５３は、例えばケーブル７００が引き抜かれ例えばホットプラグディテクトで出力装置８００との接続が解除されたことを認識すると、設定記憶領域のＤＤＣ通信設定情報２１を削除する処理、すなわち通信設定をクリアする処理を実施する。
出力制御手段２５４は、機器認証処理手段２５２から認証信号を取得すると、ＣＳＳやＣＰＲＭなどの各著作権団体で出力許可されているコンテンツデータを出力させる制御をする。また、不認証信号を取得すると、出力許可されているコンテンツデータを出力しない制御をする。
〔再生システムの動作〕
次に、再生システム１００の動作として、ＤＤＣ通信処理について図面に基づいて説明する。図４は、ＤＤＣ通信処理を示すフローチャートである。
まず、利用者は、ケーブル７００を介して再生装置２００および出力装置８００を接続する。そして、再生装置２００のＣＰＵ２５０は、図４に示すように、機器認証処理手段２５２で出力装置８００との接続を認識すると（ステップＳ１０１）、通信設定変更手段２５３にて、ＤＤＣ通信の通信設定を設定１にする（ステップＳ１０２）。そして、この設定１を設定記憶領域に記憶させる（ステップＳ１０３）。
この後、ＣＰＵ２５０は、設定記憶領域に記憶された通信設定に基づいて、ＤＤＣ通信処理を実施する（ステップＳ１０４）。具体的には、ＣＰＵ２５０は、プルアップ接続制御手段２５１にて、設定記憶領域の通信設定に基づいて接続状態切換手段２１１Ｂ，２１２Ｂのうちのいずれか一方に制御信号を出力して、各波形調整手段２１１，２１２のうちのいずれか一方をオンにする。さらに、ＣＰＵ２５０は、機器認証処理手段２５２にて、設定記憶領域の通信設定に基づいたＳＣＬ速度でＤＤＣ通信処理を実施する。そして、機器認証処理手段２５２は、ＤＤＣ通信が成功したことを認識した場合に通信成功信号を通信設定変更手段２５３へ出力し、失敗したことを認識した場合に通信失敗信号を出力する。そして、通信設定変更手段２５３は、機器認証処理手段２５２から通信成功信号を取得したか否か、すなわちＤＤＣ通信が成功したか否かを判断する（ステップＳ１０５）。
このステップＳ１０５において、通信設定変更手段２５３は、ＤＤＣ通信が成功したと判断した場合、失敗フラグＦを「０」に設定するとともに（ステップＳ１０６）、この成功した通信設定を設定記憶領域に記憶させる（ステップＳ１０７）。そして、機器認証処理手段２５２は、ＤＤＣ通信の遮断要求を認識したか否かを判断する（ステップＳ１０８）。ここで、ＤＤＣ通信の遮断要求の認識としては、例えばケーブル７００が引き抜かれることによる出力装置８００との接続解除の認識や、再生装置２００の電源オフの設定入力の認識などが例示できる。このステップＳ１０８において、遮断要求を認識したと判断した場合、ＤＤＣ通信処理を終了する。一方、ステップＳ１０８において、ＣＰＵ２５０は、機器認証処理手段２５２で遮断要求を認識していないと判断した場合、ステップＳ１０４の処理を実施する。
また、ステップＳ１０５において、通信設定変更手段２５３は、ＤＤＣ通信が失敗したと判断した場合、失敗フラグＦが「１」に設定されているか否か、すなわちＤＤＣ通信が連続失敗したか否かを判断する（ステップＳ１０９）。このステップＳ１０９において、ＤＤＣ通信が連続失敗していない、すなわち失敗フラグＦの設定が「０」であり１回目の失敗であると判断した場合、失敗フラグＦを「１」に設定する（ステップＳ１１０）。そして、通信設定変更手段２５３は、この１回失敗した通信設定を設定記憶領域に記憶させ（ステップＳ１１１）、ステップＳ１０８の処理を実施する。
一方、ステップＳ１０９において、通信設定変更手段２５３は、ＤＤＣ通信が連続失敗したと判断した場合、この連続失敗したＤＤＣ通信が設定（２Ｎ）のＤＤＣ通信か否かを判断する（ステップＳ１１２）。すなわち、ＤＤＣ通信設定テーブル２０の全てのＤＤＣ通信設定情報２１に基づくＤＤＣ通信が連続失敗したか否か判断する。このステップＳ１１２において、連続失敗したＤＤＣ通信が設定（２Ｎ）のＤＤＣ通信であると判断した場合、ステップＳ１０２の処理を実施する。一方、ステップＳ１１２において、通信設定変更手段２５３は、連続失敗したＤＤＣ通信が設定（２Ｎ）のＤＤＣ通信ではないと判断した場合、通信設定を変更する（ステップＳ１１３）。例えば、連続失敗した通信設定が設定１の場合に通信設定を設定２に変更し、連続失敗した通信設定が設定８の場合に設定９に変更する。この後、通信設定変更手段２５３は、失敗フラグＦを「０」に設定する（ステップＳ１１４）。そして、通信設定変更手段２５３は、変更した通信設定を設定記憶領域に記憶させ（ステップＳ１１５）、ステップＳ１０８の処理を実施する。
ここで、電気的な作用について説明する。再生装置２００のＨＤＭＩ波形調整手段２１１がオンされた状態において、プルアップ抵抗２１１ＡおよびＤＤＣ専用接続点の接続点での電流値ｉ1、電位Ｖin1は、それぞれ以下の数１、数２に示す式で求められる。ただし以下の計算式は、本発明の趣旨を分かり易く説明するため簡略化してあり、実際の回路での厳密な接続点での電流ｉ1の値や電位Ｖin1とは若干異なる値となっている。
（数１）
ｉ1＝（Ｖ211−Ｖout）／（Ｒ211A＋Ｒ700＋Ｒ860）
Ｖout：出力装置８００から出力される信号波形の電位（中間電位が起こる場合の出力は０Ｖ）
Ｖ211：ＨＤＭＩ波形調整手段２１１が接続された基準電源Ｖccの電圧値（５Ｖ）
Ｒ211A：プルアップ抵抗２１１Ａの抵抗値
Ｒ700：ケーブル７００の抵抗値
Ｒ860：抵抗部材８６０の抵抗値
なお、簡易的に説明するため、この場合の抵抗Ｒ８２２、８３１は０Ωとしている。
（数２）
Ｖin1＝（Ｒ700＋Ｒ860）×ｉ1
そして、例えばＲ700の値を２０Ω、Ｒ860の値を３００Ω、再生装置側のＲ２１１Ａを１．８ｋΩとして、Ｖoutが０Ｖとなったとき、すなわち出力装置８００から出力される信号波形の電位がローレベルとなったときの電位Ｖin1は、数１および数２より約０．７５Ｖとなる。
また、再生装置２００のＤＶＩ波形調整手段２１２がオンされた状態において、プルアップ抵抗２１２ＡおよびＤＤＣ専用接続点の接続点での電流値ｉ2、電位Ｖin2は、それぞれ以下の数３、数４に示す式で求められる。
（数３）
ｉ2＝（Ｖ212−Ｖout）／（Ｒ212A＋Ｒ700＋Ｒ860）
Ｖ212：ＤＶＩ波形調整手段２１２が接続された基準電源Ｖccの電圧値
Ｒ212A：プルアップ抵抗２１２Ａの抵抗値
（数４）
Ｖin2＝（Ｒ700＋Ｒ860）×ｉ2
そして、例えばＲ700の値を２０Ω、Ｒ860の値を３００Ωとして、出力装置８００から出力される信号波形の電位がローレベルとなったときの電位Ｖin2は、数３および数４より約０．３２Ｖとなる。
このことにより、出力装置８００から出力される信号波形の電位がローレベルとなった場合、ＤＶＩ波形調整手段２１２がオンされた状態に対応する電位Ｖin2は、ＨＤＭＩ波形調整手段２１１がオンされた状態に対応する電位Ｖin1よりも低くなる。
〔再生システムの作用効果〕
上述したように、上記実施の形態では、再生装置２００のＣＰＵ２５０は、通信設定変更手段２５３にて、ＤＤＣ通信の通信設定をメモリ２４０の設定記憶領域に適宜記憶させる。そして、ＣＰＵ２５０は、プルアップ接続制御手段２５１にて、設定記憶領域に記憶された通信設定に基づいて、波形電位調整手段２１０にＤＤＣ通信時におけるＳＤＡの信号波形を調整させる制御をする。具体的には、プルアップ接続制御手段２５１は、各波形調整手段２１１，２１２のうちのいずれか一方をオンにする。そして、ＤＶＩ波形調整手段２１２がオンされると、プルアップ抵抗２１２Ａよりも抵抗値が小さいプルアップ抵抗２１１Ａを備えたＨＤＭＩ波形調整手段２１１がオンされた場合と比べて、ＳＤＡの信号波形に対応するローレベルの中間電位（以下、信号波形の中間電位と略す）が下がる。さらに、プルアップ抵抗２１１Ａもしくはプルアップ抵抗２１２Ａの抵抗値の大小によって、信号波形の立ち上がりや立ち下がりが緩やかになったり、急峻になったりすることにより信号波形のタイミングが変化する。この後、ＣＰＵ２５０は、機器認証処理手段２５２にて、ＤＤＣ通信を実施して、このＤＤＣ通信が成功したか否かに基づいて通信成功信号または通信失敗信号を通信設定変更手段２５３へ出力する。そして、通信設定変更手段２５３は、通信失敗信号に基づいて、設定記憶領域に記憶された通信設定によるＤＤＣ通信が不可能であると判断した場合、設定記憶領域に記憶された通信設定を変更する。この後、プルアップ接続制御手段２５１は、この変更された通信設定に基づいて、波形電位調整手段２１０にＤＤＣ通信時におけるＳＤＡの信号波形を調整させる制御をする。
このため、再生装置２００は、プルアップ接続制御手段２５１にて、波形電位調整手段２１０でアクノリッジなどのＳＤＡの信号波形を調整させることにより、この信号波形の中間電位を低くすることができる。したがって、再生装置２００は、例えばＤＶＩ規格に対応する出力装置８００とのＤＤＣ通信を失敗した原因が、信号波形の中間電位によりＳＤＡを正しく認識できないことにある場合、プルアップ接続制御手段２５１の制御でＳＤＡの信号波形を調整することによりＳＤＡを正しく認識できる。ここで、中間電位が発生する原因としては、ＣＰＵ２５０およびＤＶＩ／ＨＤＭＩレシーバ８４０間に直列に接続された抵抗８２２，８３１や抵抗部材８６０の抵抗値が大きいこと、オンの状態にされた各波形調整手段２１１，２１２のプルアップ抵抗２１１Ａ，２１２Ａや各プルアップ抵抗８２３，８２４の抵抗値が小さいこと、ケーブル７００の長さに比例するケーブル７００の抵抗値が大きいことなどが例示できる。また、再生装置２００は、波形電位調整手段２１０でＳＤＡの信号波形のタイミングを変化させることができる。したがって、再生装置２００は、ＤＤＣ通信を失敗した原因が、通信タイミングがＩ2Ｃ規格から外れＳＤＡを正しく認識できないことにある場合、プルアップ接続制御手段２５１の制御でＳＤＡの信号波形のタイミングを変化させることによりＳＤＡを正しく認識できる。ここで、通信タイミングがＩ2Ｃ規格から外れる原因としては、再生装置２００のプルアップ抵抗２１１Ａ，２１２Ａと出力装置８００のプルアップ抵抗８２３，８２４との抵抗値の不整合や、ケーブル７００の長さに対応するケーブル７００の抵抗値や容量成分などが例示できる。よって、再生装置２００は、ＳＤＡの通信を良好にできる。
また、波形電位調整手段２１０は、基準電源Ｖccにそれぞれ接続されたプルアップ抵抗２１１Ａ，２１２Ａを備えている。そして、プルアップ接続制御手段２５１は、プルアップ抵抗２１１Ａ，２１２Ａのうちのいずれか一方を基準電源Ｖccに接続させて信号波形を調整させる。このため、再生装置２００は、プルアップ抵抗２１１Ａ，２１２Ａのうちのいずれか一方を基準電源Ｖccに接続させるだけの簡単な構成で、信号波形を調整できＳＤＡを正しく認識できる。したがって、再生装置２００は、簡単な構成でＳＤＡの通信を良好にできる。
さらに、波形電位調整手段２１０は、プルアップ抵抗２１１Ａ，２１２Ａを基準電源Ｖccにそれぞれ接続する接続状態切換手段２１１Ｂ，２１２Ｂを備えている。そして、プルアップ接続制御手段２５１は、接続状態切換手段２１１Ｂ，２１２Ｂを制御してプルアップ抵抗２１１Ａ，２１２Ａのうちのいずれか一方を基準電源Ｖccに接続させて信号波形を調整させる。このため、再生装置２００は、接続状態切換手段２１１Ｂ，２１２Ｂを制御するだけの簡単な構成で、プルアップ抵抗２１１Ａ，２１２Ａを基準電源Ｖccに接続させることができる。したがって、再生装置２００は、より簡単な構成でＳＤＡの通信を良好にできる。
また、波形電位調整手段２１０は、プルアップ抵抗２１１Ａ，２１２Ａのそれぞれに対応する接続状態切換手段２１１Ｂ，２１２Ｂを備えている。そして、プルアップ接続制御手段２５１は、接続状態切換手段２１１Ｂ，２１２Ｂに制御信号を出力するか否かにより、接続状態切換手段２１１Ｂ，２１２Ｂを制御する。このため、例えばプルアップ抵抗２１１Ａ，２１２Ａのうちのいずれか１つを選択的に基準電源Ｖccに接続する１つの接続状態切換手段を設け、この接続状態切換手段にいずれか１つを選択する旨の制御信号を出力する構成と比べて、制御信号の構成を簡略にできる。したがって、再生装置２００は、さらに簡単な構成でＳＤＡの通信を良好にできる。
そして、通信設定変更手段２５３は、最初の通信設定をＨＤＭＩポートから制御信号を出力する状態、すなわちＨＤＭＩ規格に準拠するプルアップ抵抗２１１Ａを備えたＨＤＭＩ波形調整手段２１１をオンする状態に設定する。このため、再生装置２００は、この再生装置２００と同様にＨＤＭＩ規格に対応する外部装置が接続された際の信号波形の調整回数を最小限に抑えることができる。したがって、再生装置２００は、ＳＤＡの通信をより良好にできる。
さらに、通信設定変更手段２５３は、メモリ２４０の設定テーブル記憶領域に記憶されたＤＤＣ通信設定情報２１を設定記憶領域に記憶させる。そして、プルアップ接続制御手段２５１は、設定記憶領域のＤＤＣ通信設定情報２１の制御信号出力情報２１Ｃに基づいて、各波形調整手段２１１，２１２のうちのいずれか一方をオンにする。このため、プルアップ接続制御手段２５１は、設定記憶領域の制御信号出力情報２１Ｃを取得するだけの簡単な構成で、信号波形を調整させることができる。したがって、再生装置２００は、ＳＤＡの通信をさらに良好にできる。
また、再生装置２００のＣＰＵ２５０は、機器認証処理手段２５２にて、設定記憶領域に記憶された通信設定に基づいたＳＣＬ速度でＤＤＣ通信処理を実施する。そして、ＳＣＬ速度が変更されると、ＳＤＡの信号波形の立ち上がり具合や立ち下がり具合も変更される。さらに、信号波形の立ち上がり具合や立ち下がり具合が変更されると、ＳＣＬおよびＳＤＡの通信タイミングも変更される。この後、通信設定変更手段２５３は、機器認証処理手段２５２からの通信失敗信号に基づいて、設定記憶領域に記憶された通信設定によるＤＤＣ通信が不可能であると判断した場合、設定記憶領域に記憶された通信設定を変更する。この後、機器認証処理手段２５２は、この変更された通信設定に基づいたＳＣＬ速度でＤＤＣ通信処理を実施する。
このため、再生装置２００は、機器認証処理手段２５２にてＳＣＬ速度を変更することにより、ＳＣＬおよびＳＤＡの通信タイミングを変更できる、したがって、再生装置２００は、ＤＤＣ通信を失敗した原因がＳＣＬやＳＤＡの信号波形の立ち上がり具合や立ち下がり具合に対応する通信タイミングである場合、機器認証処理手段２５２でＳＣＬ速度を変更することによりＳＤＡを正しく認識できる。よって、再生装置２００は、ＳＤＡの通信を良好にできる。
そして、通信設定変更手段２５３は、最初の通信設定をＨＤＭＩ規格で推奨されるＳＣＬ速度に設定する。このため、再生装置２００は、この再生装置２００と同様にＨＤＭＩ規格に対応する外部装置が接続された際のＳＣＬ速度の変更回数を最小限に抑えることができる。したがって、再生装置２００は、ＳＤＡの通信をさらに良好にできる。
また、機器認証処理手段２５２は、設定記憶領域のＤＤＣ通信設定情報２１のＳＣＬ速度情報２１Ｂに基づくＳＣＬ速度でＤＤＣ通信を実施する。このため、機器認証処理手段２５２は、設定記憶領域のＳＣＬ速度情報２１Ｂを取得するだけの簡単な構成で、ＳＣＬ速度を変更できる。したがって、再生装置２００は、ＳＤＡの通信をさらに良好にできる。
さらに、通信設定変更手段２５３は、設定記憶領域に記憶された通信設定によるＤＤＣ通信が２回連続失敗したことを認識すると、この通信設定によるＤＤＣ通信が不可能であると判断する。このため、通信設定変更手段２５３は、例えば出力装置８００との接続確定直後におけるエラーなどによりＤＤＣ通信が偶然失敗した場合、この偶然失敗した通信設定によるＤＤＣ通信を機器認証処理手段２５２に再度実施させることができる。したがって、再生装置２００は、１回の失敗でＤＤＣ通信が不可能と判断する構成と比べて、通信設定を変更する回数を減らすことができる。
また、通信設定変更手段２５３は、機器認証処理手段２５２からの通信成功信号や通信失敗信号に基づいて、メモリ２４０に記憶された失敗フラグＦを設定する。そして、この失敗フラグＦの設定に基づいて、ＤＤＣ通信が２回連続失敗したことを認識する。このため、通信設定変更手段２５３は、例えば失敗回数を計数するカウンタと比べて構成が簡単な失敗フラグＦに基づいて、ＤＤＣ通信が２回連続失敗したか否かを判断できる。したがって、再生装置２００は、さらに簡単な構成でＳＤＡの通信を良好にできる。
そして、ＣＰＵ２５０は、ＤＤＣ通信が不可能であると判断した場合、プルアップ接続制御手段２５１で信号波形を調整させる制御をするとともに、機器認証処理手段２５２でＳＣＬ速度を変更する制御をする。このため、ＣＰＵ２５０は、ＤＤＣ通信の失敗原因が信号波形の中間電位の影響、および、通信タイミングの影響のいずれであっても、ＳＤＡを正しく認識できる。したがって、再生装置２００は、ＳＤＡの通信をさらに良好にできる。
さらに、通信設定変更手段２５３は、ＤＤＣ通信が不可能であると判断した場合、信号波形を調整させる制御およびＳＣＬ速度を変更させる制御のうちのいずれか一方を実施させる状態に通信設定を変更する。このため、通信設定変更手段２５３は、信号波形を調整させる制御およびＳＣＬ速度を変更させる制御の両方を常に実施させる状態に通信設定を変更する構成と比べて、通信設定をより多くのパターンに変更できる。したがって、再生装置２００は、より多くのパターンのＤＤＣ通信の失敗原因に対応できる。
また、ＤＤＣ専用接続点と、内部専用接続点と、をそれぞれ独立させて設けている。このため、再生装置２００に、従来の再生装置９００のようにＤＤＣ通信が可能な状態に設定するゲートスイッチ手段９２０や、内部通信時やＤＤＣ通信時の電流を調整する電流調整手段９４０を設ける必要がない。したがって、再生装置２００の構成を簡略にできる。また、ＤＤＣ専用接続点に電流調整手段９４０のプルアップ抵抗９４１に流す分の電流を流す必要がないので、信号波形に対応する電位の上昇抑制や信号波形の立ち上がりや立ち下がりの鈍りを軽減できる。さらに、内部通信の際に内部専用接続点を利用するので、この内部通信の通信内容を外部から観測できなくすることができる。また、ＤＤＣ専用接続点のＣＰＵ２５０の入力スレッシュホルドの設定により、中間電位の問題点も解消される。
そして、通信電源電圧値、バス静電容量、接続デバイス数によるトータルの入力電流やリーク電流、通信速度に対応する信号波形の立ち上がり時間や立ち下がり時間、プルアップ抵抗値、ＩＣ（Integrated Circuit）入力シリーズ抵抗値などの各種状態の関係が適切でない場合、信号波形のタイミングや中間電位が規格値から外れてしまい適切に通信ができないおそれがあるＩ2Ｃ通信を実施する再生装置２００に、本発明の通信状態制御装置、通信制御装置、および、通信処理装置を適用している。ここで、バス静電容量としては、ＨＤＭＩトランスミッタ２３０やＣＰＵ２５０あるいはＤＶＩ／ＨＤＭＩレシーバ８４０などの図示しない端子、各装置２００，８００の図示しない基板パターン容量、ケーブル７００の長さに対応する容量などが例示できる。また、ＩＣ入力シリーズ抵抗値としては、抵抗８２２，８３１や抵抗部材８６０の抵抗値が例示できる。
このため、再生装置２００は、各波形調整手段２１１，２１２のうちのいずれか一方をオンの状態にしたり、ＳＣＬ速度を変更することにより、上述した各種状態を適切な関係にでき、ＳＤＡなどの信号波形のタイミングや中間電位をＩ2Ｃ通信の規格値に収めることができる。すなわち、例えばＨＤＭＩ規格に準拠しない長さのケーブル７００が接続されたとしても、信号波形のタイミングや中間電位をＩ2Ｃ通信の規格値に収めることができる。したがって、再生装置２００は、Ｉ2Ｃ通信を良好にできる。
〔実施形態の変形〕
なお、本発明は、上述した各実施の形態に限定されるものではなく、本発明の目的を達成できる範囲で以下に示される変形をも含むものである。
すなわち、例えば上記実施の形態の再生装置２００において、図５に示すようにＤＤＣ通信時の消費電流を削減する構成を設けてもよい。すなわち、図５に示す再生装置３００は、コネクタ９１０と、ゲートスイッチ手段９２０と、波形電位調整手段２１０と、電流調整手段３１０と、コンテンツデータ処理部２２０と、ＨＤＭＩトランスミッタ２３０と、メモリ２４０と、ＣＰＵ３２０と、などを備えている。
波形電位調整手段２１０は、ＨＤＭＩ波形調整手段２１１と、ＤＶＩ波形調整手段２１２と、を備えている。ＨＤＭＩ波形調整手段２１１のプルアップ抵抗２１１Ａおよび接続状態切換手段２１１Ｂの直列回路は、ＤＤＣ入出力部９１１およびゲートスイッチ手段９２０の接続点（以下、ＤＤＣ接続点と称す）と５Ｖの基準電源Ｖccとの間に接続されている。ＤＶＩ波形調整手段２１２のプルアップ抵抗２１２Ａおよび接続状態切換手段２１２Ｂの直列回路は、ＤＤＣ入出力部９１１およびゲートスイッチ手段９２０の接続点と５Ｖの基準電源Ｖccとの間に、プルアップ抵抗２１１Ａおよび接続状態切換手段２１１Ｂの直列回路と並列に接続されている。
電流調整手段３１０は、第１の調整手段３１１と、第２の調整手段３１２と、を備えている。
第１の調整手段３１１は、例えば２２ｋΩのプルアップ抵抗３１１Ａを備えている。ここで、プルアップ抵抗３１１Ａの抵抗値は、従来の電流調整手段９４０のプルアップ抵抗９４１よりも流れる電流を少なくする状態に調整する値、すなわち従来のプルアップ抵抗９４１より大きい抵抗値であればいずれの値であってもよい。このプルアップ抵抗３１１Ａは、ゲートスイッチ手段９２０およびＣＰＵ３２０の通信ポートの接続点と３．３Ｖの基準電源Ｖcとの間に接続されている。
第２の調整手段３１２は、例えば２．２ｋΩのプルアップ抵抗３１２Ａと、ＰＮＰトランジスタ３１２Ｂと、所定の抵抗値の抵抗３１２Ｃと、所定の抵抗値の抵抗３１２Ｄと、を備えている。プルアップ抵抗３１２ＡおよびＰＮＰトランジスタ３１２Ｂのコレクタ、エミッタの直列回路は、ゲートスイッチ手段９２０およびＣＰＵ３２０の通信ポートの接続点と３．３Ｖの基準電源Ｖcとの間に、プルアップ抵抗３１１Ａと並列に接続されている。ここで、プルアップ抵抗３１２Ａの抵抗値は、プルアップ抵抗３１１Ａとの合成抵抗値が内部通信の実施状態を良好にする値となるようないずれの値であってもよい。ここでは、プルアップ抵抗３１２Ａの抵抗値は、合成抵抗値が従来のプルアップ抵抗９４１と同じ２ｋΩとなるように設定されている。また、ＰＮＰトランジスタ３１２Ｂのベースは、抵抗３１２Ｃを介してＣＰＵ３２０のスイッチポートに接続されている。さらに、ＰＮＰトランジスタ３１２Ｂのエミッタおよびベースの間には、抵抗３１２Ｄが接続されている。ＰＮＰトランジスタ３１２Ｂは、ベースに制御信号が入力されると、エミッタおよびコレクタ間に電流を流さずにプルアップ抵抗３１２Ａを基準電源Ｖcに接続しない。また、ベースに制御信号が入力されないと、エミッタおよびコレクタ間に電流を流してプルアップ抵抗３１２Ａを基準電源Ｖcに接続する。なお、以下において、プルアップ抵抗３１２Ａが基準電源Ｖcに接続された状態を第２の調整手段３１２がオンされた状態と、接続されていない状態を第２の調整手段３１２がオフされた状態と、適宜称して説明する。また、ＰＮＰトランジスタ３１２Ｂ、抵抗３１２Ｃ，３１２Ｄで構成される回路をデジタルトランジスタ（以下、デジトラと称す）３１２Ｅと適宜称して説明する。
ＣＰＵ３２０は、通信対象切換手段３２１と、プルアップ接続制御手段２５１と、機器認証処理手段２５２と、通信設定変更手段２５３と、出力制御手段２５４と、などを備えている。通信対象切換手段３２１は、ゲートスイッチ手段９２０や第２の調整手段３１２を制御する。具体的には、通信対象切換手段３２１は、機器認証処理手段２５２にてＤＤＣ通信が実施される旨を認識すると、制御信号をゲートスイッチ手段９２０およびデジトラ３１２Ｅへ出力する。また、機器認証処理手段２５２などにて内部通信が実施される旨を認識すると、制御信号をゲートスイッチ手段９２０およびデジトラ３１２Ｅへ出力しない。
そして、再生装置３００のＣＰＵ３２０は、ＤＤＣ通信処理を実施する際、図４に示すステップＳ１０１において出力装置８００との接続を認識すると、通信対象切換手段３２１にて、ゲートスイッチ手段９２０を制御してＤＤＣ通信が可能な状態に設定する。すなわち、通信対象切換手段３２１は、制御信号をゲートスイッチ手段９２０およびデジトラ３１２Ｅへ出力する。そして、再生装置３００は、ゲートスイッチ手段９２０に制御信号が入力されると、ＣＰＵ３２０およびＤＤＣ入出力部９１１が接続され、ＤＤＣ通信が可能な状態となる。また、第２の調整手段３１２は、ＰＮＰトランジスタ３１２Ｂのベースに制御信号が入力されるので、オフされた状態となる。この後、ＣＰＵ３２０は、図４に示すステップＳ１０２ないしステップＳ１１５の処理を実施する。
このような図５に示すような構成にしても、再生装置３００のＣＰＵ３２０は、ＤＤＣ通信の失敗原因が信号波形の中間電位の影響、および、通信タイミングの影響のいずれであっても、ＳＤＡを正しく認識できる。したがって、再生装置３００は、ＳＤＡの通信を良好にできる。また、第２の調整手段３１２は、ＤＤＣ通信時にオフされ、内部通信時にオンされる。そして、プルアップ抵抗３１１Ａ，３１２Ａの合成抵抗値は、オンされる内部通信時に内部通信の実施状態を良好にする２ｋΩとなり、第２の調整手段３１２がオフされるＤＤＣ通信時に２２ｋΩとなる。このため、内部通信を良好にできる。また、ＤＤＣ通信時に流れる電流を内部通信時と比べて減らすことができ、信号波形に対応する電位を下げることができる。したがって、信号波形の中間電位を下げることができ、ＳＤＡの通信をより良好にできる。
また、例えば図６に示すような構成としてもよい。この図６に示す再生装置４００は、コネクタ９１０と、ゲートスイッチ手段９２０と、信号波形調整手段としての波形電位調整手段４１０と、電流調整手段９４０と、コンテンツデータ処理部２２０と、ＨＤＭＩトランスミッタ２３０と、メモリ４２０と、ＣＰＵ４３０と、などを備えている。
波形電位調整手段４１０は、第１の波形調整手段４１１と、第２の波形調整手段４１２と、を備えている。
第１の波形調整手段４１１は、例えば２．２ｋΩの第１のプルアップ抵抗４１１Ａを備えている。ここで、第１のプルアップ抵抗４１１Ａの抵抗値は、従来の波形電位調整手段９３０のプルアップ抵抗９３１より大きい抵抗値であればいずれの値であってもよい。このプルアップ抵抗４１１Ａは、ＤＤＣ入出力部９１１およびゲートスイッチ手段９２０の接続点と５Ｖの基準電源Ｖccとの間に接続されている。
第２の波形調整手段４１２は、例えば１０ｋΩの第２のプルアップ抵抗４１２Ａと、信号波形調整制御手段としても機能する接続状態切換手段４１２Ｂと、を備えている。第２のプルアップ抵抗４１２Ａおよび接続状態切換手段４１２Ｂの直列回路は、ＤＤＣ入出力部９１１およびゲートスイッチ手段９２０の接続点と５Ｖの基準電源Ｖccとの間に、第１のプルアップ抵抗４１１Ａと並列に接続されている。ここで、第２のプルアップ抵抗４１２Ａの抵抗値は、第１のプルアップ抵抗４１１Ａとの合成抵抗値がＨＤＭＩ規格に準拠する抵抗値となるようないずれの値であってもよい。ここでは、第２のプルアップ抵抗４１２Ａの抵抗値は、合成抵抗値が再生装置２００のプルアップ抵抗２１１Ａと同じ１．８ｋΩとなるように設定されている。また、接続状態切換手段４１２Ｂは、ＤＤＣ入出力部９１１およびゲートスイッチ手段９２０の間の第２のプルアップ抵抗４１２Ａが接続されている接続点とは異なる接続点Ｑに接続されている。さらに、接続状態切換手段４１２Ｂは、接地されている。そして、接続状態切換手段４１２Ｂは、接続点Ｑの電位が１．５Ｖ〜３．５Ｖの間の例えば１．５Ｖとなった場合に、第２のプルアップ抵抗４１２Ａを基準電源Ｖccに接続する。なお、ここでは、接続点Ｑの電位が１．５Ｖ〜３．５Ｖの間の電位となった場合に第２のプルアップ抵抗４１２Ａを基準電源Ｖccに接続する構成について例示するが、このような構成に限られない。すなわち、第２のプルアップ抵抗４１２Ａを基準電源Ｖccに接続する際の接続点Ｑの電位は、信号波形の立ち上がりや立ち下がり具合などのタイミング、ＣＰＵ４３０の接続点におけるハイレベル、ローレベルの閾値、接続状態切換手段４１２Ｂにおけるハイレベル、ローレベルの閾値の特性などにより、適宜他の値に設定される。
ここで、プルアップ抵抗４１１Ａの抵抗値をより大きい値に、プルアップ抵抗４１２Ａの抵抗値をより小さい値に、それぞれ設定し、かつ、合成抵抗値が１．８ｋΩとなるように設定すると、信号波形の中間電位がより下がる。このため、接続点Ｑの電位が信号波形のローレベルに対応する１．５Ｖ未満のときに第２のプルアップ抵抗４１２Ａを基準電源Ｖccに接続して合成抵抗値をＨＤＭＩ規格に準拠する１．８ｋΩにすると、中間電位を下げることができない。また、３．５Ｖ以上のときに第２のプルアップ抵抗４１２Ａを基準電源Ｖccに接続せずに合成抵抗値をＨＤＭＩ規格に準拠しない２．２ｋΩにすると、１．８ｋΩの場合と比べてハイレベルの合成抵抗値がＨＤＭＩの規格値１．５〜２．０ｋΩから逸脱してしまう。このため、信号波形の立ち上がりや立ち下がり特性、例えばプルアップ抵抗４１２Ａに流れる電流値が１．８ｋΩのときとは異なる状態となり、所定の閾値に到達する時刻が遅れＤＤＣ通信に影響を及ぼすことがある。これらのことにより、接続点Ｑの電位が１．５Ｖ〜３．５Ｖの間の所定の電位になった場合に、第２のプルアップ抵抗４１２Ａを基準電源Ｖccに接続する構成としている。なお、以下において、第２のプルアップ抵抗４１２Ａが基準電源Ｖccに接続された状態を第２の波形調整手段４１２がオンされた状態と、接続されていない状態を第２の波形調整手段４１２がオフされた状態と、適宜称して説明する。
メモリ４２０の設定テーブル記憶領域は、通信設定名称情報２１Ａと、ＳＣＬ速度情報２１Ｂと、を備えた図示しないＤＤＣ通信設定情報を有するＤＤＣ通信設定テーブルを記憶する。ここで、このＤＤＣ通信設定テーブルは、例えば上記実施の形態の設定（２Ｋ−１）（Ｋは、１〜Ｎの自然数）のＤＤＣ通信設定情報２１に対応するＤＤＣ通信設定情報のみを有している。ＣＰＵ４３０は、通信対象切換手段４３１と、機器認証処理手段２５２と、通信設定変更手段２５３と、出力制御手段２５４と、などを備えている。通信対象切換手段４３１は、ＤＤＣ通信が実施される旨を認識すると制御信号をゲートスイッチ手段９２０へ出力し、内部通信が実施される旨を認識すると制御信号をゲートスイッチ手段９２０へ出力しない。
そして、再生装置４００のＣＰＵ４３０は、ＤＤＣ通信処理を実施する際、図４に示すステップＳ１０１において出力装置８００との接続を認識すると、通信対象切換手段４３１にて、ゲートスイッチ手段９２０を制御してＤＤＣ通信が可能な状態に設定する。この後、ＣＰＵ４３０は、ステップＳ１０２，Ｓ１０３の処理を実施した後、ステップＳ１０４においてＤＤＣ通信を実施する。ここで、第２の波形調整手段４１２は、ＤＤＣ通信時の接続点Ｑの電位が１．５Ｖ未満の場合にオフされ、１．５Ｖ以上の場合にオンされる。この後、ＣＰＵ４３０は、図４に示すステップＳ１０５ないしステップＳ１１５の処理を実施する。
このような図６に示すような構成にしても、再生装置４００のＣＰＵ４３０は、ＤＤＣ通信の失敗原因がＳＣＬやＳＤＡの通信タイミングの影響の場合、ＳＣＬ速度を変更することによりＳＤＡを正しく認識できる。したがって、再生装置４００は、ＳＤＡの通信を良好にできる。また、第２の波形調整手段４１２は、接続点Ｑの電位が信号波形の立ち上がりや立ち下がりに対応する１．５Ｖ未満の場合にオフされ、立ち上がりや立ち下がりに対応しない１．５Ｖ以上の場合にオンされる。そして、各プルアップ抵抗４１１Ａ，４１２Ａの合成抵抗値は、第２の波形調整手段４１２がオフされる信号波形の立ち上がりなどに対応するときにＨＤＭＩ規格に準拠しない２．２ｋΩとなり、オンされる信号波形の立ち上がりなどに対応しないときにＨＤＭＩ規格に準拠しかつオフされた場合よりも大きい１．８ｋΩとなる。このため、信号波形のローレベルに対応しない部分のプルアップ抵抗４１２Ａに流す電流値を変えずに、ローレベルに対応する部分のプルアップ抵抗４１２Ａに流す電流を減らすことができる。そして、このローレベルに対応する部分のプルアップ抵抗４１２Ａに流す電流を減らすことにより、信号波形の中間電位を下げることができる。したがって、再生装置４００は、ＤＤＣ通信の失敗原因が信号波形の中間電位の影響である場合にも、ＳＤＡの通信を良好にできる。なお、ここでは、各プルアップ抵抗４１１Ａ，４１２Ａの合成抵抗値が、第２の波形調整手段４１２がオンされた際にＨＤＭＩ規格に準拠する抵抗値となり、オフされた際に準拠しない抵抗値となる構成について例示したが、これに限らずオンされた際に準拠しない抵抗値となりオフされた際に準拠する抵抗値となる状態に各プルアップ抵抗４１１Ａ，４１２Ａの抵抗値を設定する構成としてもよい。
また、図２に示す再生装置２００および図５に示す再生装置３００において、波形電位調整手段２１０の代わりに、例えば図７に示すような信号波形調整手段としての波形電位調整手段５１０を備える構成としてもよい。そして、波形電位調整手段５１０は、可変抵抗で構成されたプルアップ抵抗５１１を備えている。このプルアップ抵抗５１１は、ＤＤＣ専用接続点やＤＤＣ接続点と、５Ｖの基準電源Ｖccと、の間に接続されている。また、プルアップ抵抗５１１は、例えばプルアップ接続制御手段２５１の制御により抵抗値が連続的に可変する状態に設けられている。そして、ＤＤＣ通信が不可能であることを認識した際に、プルアップ抵抗５１１の抵抗値を所定の値に設定する構成としてもよい。このような構成にすれば、信号波形を調整するプルアップ抵抗５１１の抵抗値の設定パターンを、再生装置２００，３００と比べて多くできる。したがって、再生装置２００，３００と比べて、より多くのパターンのＤＤＣ通信の失敗原因に対応できる。また、１つのプルアップ抵抗５１１を設けるだけでよいので、再生装置２００，３００と比べて配設するプルアップ抵抗の数を減らすことができる。
さらに、図２に示す実施の形態および図５に示す実施の形態における波形電位調整手段２１０の代わりに、例えば図８に示すような信号波形調整手段としての波形電位調整手段５２０を備える構成としてもよい。この波形電位調整手段５２０は、１．５ｋΩ，２．０ｋΩ，２．５ｋΩ，３．０ｋΩ，…のプルアップ抵抗５２１Ａ，５２１Ｂ，５２１Ｃ，５２１Ｄ，…と、接続状態切換手段５２２と、を備えている。プルアップ抵抗５２１Ａおよび接続状態切換手段５２２の直列回路は、ＤＤＣ専用接続点やＤＤＣ接続点と、５Ｖの基準電源Ｖccと、の間に接続されている。また、プルアップ抵抗５２１Ｂ，５２１Ｃ，５２１Ｄ，…は、５Ｖの基準電源Ｖccおよび接続状態切換手段５２２の間に、それぞれプルアップ抵抗５２１Ａと並列に接続されている。接続状態切換手段５２２は、例えばプルアップ接続制御手段２５１の制御によりプルアップ抵抗５２１Ａ，５２１Ｂ，５２１Ｃ，５２１Ｄ，…のうちのいずれか１つと、ＤＤＣ専用接続点やＤＤＣ接続点と、を接続する。そして、ＤＤＣ通信が不可能であることを認識した際に、プルアップ抵抗５２１Ａ，５２１Ｂ，５２１Ｃ，５２１Ｄ，…のうちのいずれか１つを選択的にＤＤＣ専用接続点やＤＤＣ接続点と接続させる構成としてもよい。このような構成にすれば、信号波形を調整する波形電位調整手段５２０の抵抗値の設定パターンを、再生装置２００，３００と比べて多くできる。したがって、再生装置２００，３００と比べて、より多くのパターンのＤＤＣ通信の失敗原因に対応できる。また、１つの接続状態切換手段５２２を設けるだけでよいので、再生装置２００，３００と比べて配設する接続状態切換手段の数を減らすことができる。
そして、図２に示す実施の形態および図５に示す実施の形態における波形電位調整手段２１０の代わりに、例えば図９に示すような信号波形調整手段としての波形電位調整手段５３０を備える構成としてもよい。この波形電位調整手段５３０は、プルアップ抵抗２１１Ａと、プルアップ抵抗２１２Ａと、接続状態切換手段５３１と、を備えている。プルアップ抵抗２１１Ａおよび接続状態切換手段５３１の直列回路は、ＤＤＣ専用接続点やＤＤＣ接続点と、５Ｖの基準電源Ｖccと、の間に接続されている。また、プルアップ抵抗２１２Ａは、５Ｖの基準電源Ｖccおよび接続状態切換手段５３１の間に、プルアップ抵抗２１１Ａと並列に接続されている。接続状態切換手段５３１は、例えばプルアップ接続制御手段２５１の制御によりプルアップ抵抗２１１Ａ，２１２Ａのうちのいずれか一方と、ＤＤＣ専用接続点やＤＤＣ接続点と、を接続する状態に設けられている。そして、ＤＤＣ通信が不可能であることを認識した際に、プルアップ抵抗２１１Ａ，２１２Ａのうちのいずれか一方を選択的にＤＤＣ専用接続点やＤＤＣ接続点と接続させる構成としてもよい。このような構成にすれば、１つの接続状態切換手段５３１を設けるだけでよいので、再生装置２００，３００と比べて配設する接続状態切換手段の数を減らすことができる。
さらに、図７に示す実施の形態、図８に示す実施の形態、および、図９に示す実施の形態における波形電位調整手段５１０，５２０，５３０を図６に示す波形電位調整手段４１０の代わりに設ける構成としてもよい。
また、ＨＤＭＩ波形調整手段２１１のプルアップ抵抗２１１Ａの抵抗値をＨＤＭＩ規格に準拠する値に、ＤＶＩ波形調整手段２１２のプルアップ抵抗２１２Ａの抵抗値をＨＤＭＩ規格に準拠しない値に、それぞれ設定する構成について例示するが、これに限らず例えば以下のような構成などとしてもよい。すなわち、プルアップ抵抗２１１Ａの抵抗値をＨＤＭＩ規格に準拠する値として、プルアップ抵抗２１２Ａの値をプルアップ抵抗２１１Ａとの合成抵抗値がＨＤＭＩ規格に準拠しない値となるような値に設定する構成してもよい。さらに、プルアップ抵抗２１２Ａの抵抗値をＨＤＭＩ規格に準拠しない値として、プルアップ抵抗２１１Ａの値をプルアップ抵抗２１２Ａとの合成抵抗値がＨＤＭＩ規格に準拠する値となるような値に設定する構成としてもよい。これらのような構成にすれば、プルアップ抵抗２１２Ａまたはプルアップ抵抗２１１Ａのみに制御信号を適宜出力するだけで、プルアップ抵抗２１１Ａ，２１２Ａの合成抵抗値をＨＤＭＩ規格に準拠する値または準拠しない値に設定できる。したがって、上記実施の形態のように、ＣＰＵ２５０と、接続状態切換手段２１１Ｂまたは接続状態切換手段２１２Ｂと、を接続する必要がなくなり、再生装置２００の回路構成を簡略にできる。なお中間電位に有効という観点では、プルアップ抵抗２１２Ａの抵抗値を、少なくともプルアップ抵抗２１１Ａの抵抗値よりも大きい値とすればよい。また、Ｉ2Ｃ通信の通信タイミングという観点では、プルアップ抵抗２１２Ａの抵抗値は、プルアップ抵抗２１１Ａとは異なるいかなる値でもよい。
そして、例えば機器認証処理手段２５２を本発明の通信対象特定情報取得手段として、例えば出力装置８００のＥＤＩＤを本発明の通信対象特定情報として、それぞれ機能させ、以下に示すような処理を実施する構成としてもよい。すなわち、通信設定変更手段２５３にて、機器認証処理手段２５２で取得した例えばＥＤＩＤに基づいて、出力装置８００がＨＤＭＩ規格またはＤＶＩ規格に対応していることを認識する。そして、この認識した規格に対応する各波形調整手段２１１，２１２をオンにする状態に、通信設定を設定する構成としてもよい。このような構成にすれば、出力装置８００が対応する規格に基づく状態に信号波形を調整でき、通信設定の変更回数を最小限に抑えることができる。したがって、ＳＤＡの通信をさらに良好にできる。
また、本発明の信号波形調整手段として、信号波形の電位を調整する波形電位調整手段２１０を設けた構成について例示したが、これに限らず信号波形を調整するいずれの構成を適用してもよい。さらに、本発明の波形電位調整手段として、プルアップ抵抗２１１Ａ，２１２Ａや接続状態切換手段２１１Ｂ，２１２Ｂを設けた波形電位調整手段２１０を設けた構成について例示したが、これに限らず信号波形の電位を調整するいずれの構成を適用してもよい。
そして、通信設定変更手段２５３にて、最初の通信設定をＨＤＭＩ規格に準拠するプルアップ抵抗２１１Ａを備えたＨＤＭＩ波形調整手段２１１をオンする状態や、ＨＤＭＩ規格で推奨されるＳＣＬ速度に設定する構成について例示したが、これに限らず最初の通信設定を他の状態に設定する構成としてもよい。このような構成にしても、ＤＤＣ通信の失敗原因が信号波形の中間電位の影響や通信タイミングの影響であっても、ＳＤＡを正しく認識できＳＤＡの通信を良好にできる。
また、波形電位調整手段２１０，４１０や電流調整手段３１０における回路制御を、ＳＤＡおよびＳＣＬのいずれか一方の送受信時のみに実施する構成としてもよい。特に、ＳＤＡの送受信時のみに実施する構成としてもよい。ここで、通信速度の調整に関しては、ＳＤＡおよびＳＣＬの両方を実施する構成が望ましい。
さらに、プルアップ接続制御手段２５１や機器認証処理手段２５２にて、ＤＤＣ通信設定テーブル２０のＤＤＣ通信設定情報２１に基づいて各種制御を実施する構成について例示したが、これに限らず例えば以下のような構成などとしてもよい。すなわち、例えば通信設定変更手段２５３にて、制御信号を出力するポートやＳＣＬ速度を所定の条件に基づいて設定する。ここで、制御信号を出力するポートを設定する条件としては、例えばＤＤＣ通信が不可能であると判断する毎にポートを変更することや、不可能であると判断された回数が所定回数となった場合にポートを変更することが例示できるがこれらに限られない。また、ＳＣＬ速度を設定する条件としては、例えばＤＤＣ通信が不可能であると判断する毎にＳＣＬ速度を所定速度だけ上げたり下げたりすることや、不可能であると判断された回数が所定回数となった場合にＳＣＬ速度を変更することが例示できるがこれらに限られない。そして、プルアップ接続制御手段２５１や機器認証処理手段２５２にて、この設定された各種事項に基づいて各種制御を実施する構成などとしてもよい。このような構成にすれば、メモリ２４０にＤＤＣ通信設定テーブル２０を記憶させる必要がなくなる。したがって、メモリ２４０に記憶させる情報量を減らすことができる。
また、通信設定変更手段２５３にて、設定記憶領域に記憶された通信設定によるＤＤＣ通信が２回連続失敗したことを認識した際に、この通信設定によるＤＤＣ通信が不可能であると判断する構成について例示したが、これに限らず１回失敗したことを認識した際に不可能であると判断する構成としてもよい。このような構成の場合、ＣＰＵ２５０は、ステップＳ１０５においてＤＤＣ通信が成功したと判断した場合、ステップＳ１０７の処理を実施する。一方、ステップＳ１０５においてＤＤＣ通信が失敗したと判断した場合、ステップＳ１１２と同様の処理をしてこの失敗したＤＤＣ通信が設定（２Ｎ）のＤＤＣ通信か否かを判断する。さらに、ステップＳ１１３の処理を実施した後にステップＳ１１５の処理を実施する。このため、ステップＳ１０６、ステップＳ１０９ないしステップＳ１１１、ステップＳ１１４の処理を省略できる。したがって、ＤＤＣ通信処理時の処理負荷を低減できる。また、設定記憶領域に記憶された通信設定によるＤＤＣ通信が３回以上失敗したことを認識した際に、このＤＤＣ通信が不可能であると判断する構成としてもよい。
さらに、例えば信号波形に対応する電位や電流を認識する信号電気特性認識手段を設ける。そして、通信設定変更手段２５３にて、信号電気特性認識手段で認識した電位や電流に基づいてＤＤＣ通信が可能か否かを判断する構成としてもよい。このような構成にすれば、信号電気特性認識手段で認識した信号波形の電位や電流に基づいて、中間電位や通信タイミングなどを認識できる。したがって、通信設定変更手段２５３は、ＤＤＣ通信の失敗原因を特定できる。また、特定した失敗原因に基づいて通信設定を設定する構成とすれば、通信設定の変更回数を最小限に抑えることができる。
そして、通信設定変更手段２５３にて、プルアップ接続制御手段２５１で信号波形を調整させる制御をするとともに、機器認証処理手段２５２でＳＣＬ速度を変更する制御をする構成について例示したが、いずれか一方のみの制御を実施させる構成としてもよい。例えば、図２に示すＣＰＵ２５０の通信設定変更手段２５３にてＳＣＬ速度を変更する制御のみを実施させる構成とすれば、プルアップ接続制御手段２５１を設ける必要がなくなる。さらに、各波形調整手段２１１，２１２のうちの少なくともいずれか一方を設ける必要がなくなる。また、信号波形を調整させる制御のみを実施させる構成とすれば、機器認証処理手段２５２のＳＣＬ速度を変更する機能を設ける必要がなくなる。したがって、再生装置２００の構成を簡略にできる。
また、通信設定変更手段２５３にて、ＤＤＣ通信が不可能であると判断した場合、信号波形を調整させる制御およびＳＣＬ速度を変更させる制御のうちのいずれか一方を実施させる状態に通信設定を変更する構成について例示したが、これに限らず例えば以下のような構成などとしてもよい。すなわち、ＤＤＣ通信が不可能であると判断した場合に、信号波形を調整させる制御およびＳＣＬ速度を変更させる制御の両方を常に実施させる状態に通信設定を変更する構成としてもよい。このような構成にすれば、通信設定の変更パターンを上記実施の形態の構成と比べて減らすことができ、ＤＤＣ通信設定テーブル２０に格納するＤＤＣ通信設定情報２１の数を減らすことができる。したがって、メモリ２４０に記憶させる情報量を減らすことができる。
そして、所定の出力装置８００に対するＤＤＣ通信処理を実施した際に、ＤＤＣ通信が成功した通信設定を出力装置８００のＥＤＩＤとともに例えばメモリ２４０に記憶させる。さらに、新たな出力装置８００が再生装置２００に接続されたことを認識した際に、この出力装置８００のＥＤＩＤに対応する通信設定をメモリ２４０から検索する。そして、検索できた際にこの検索した通信設定でＤＤＣ通信を実施して、検索できなかった際に図４に示すようなＤＤＣ通信処理を実施する構成としてもよい。このような構成にすれば、出力装置８００の２回目以降の接続時に図４に示すようなＤＤＣ通信処理を実施することなく、ＤＤＣ通信を一度で成功させることができる。したがって、再生装置２００は、ＤＤＣ通信をより良好にできる。なお、複数の出力装置８００に対応する通信設定をメモリ２４０に記憶させる構成とすれば、再生装置２００は、複数の出力装置８００に対してＤＤＣ通信をより良好にできる。
また、出力装置８００に設けられた送受調整手段８２０のプルアップ抵抗８２４の抵抗値を調整する構成として、電流調整手段３１０と同様の構成を適用してもよい。具体的には、例えば制御部８５０にて電流調整手段３１０と同様の構成を制御して、再生装置３００とＥＥＰＲＯＭ８３０との通信時におけるプルアップ抵抗８２４の抵抗値を、再生装置３００とＤＶＩ／ＨＤＭＩレシーバ８４０との通信時よりも大きくなる状態に調整する構成としてもよい。このような構成にすれば、ＥＥＰＲＯＭ８３０との通信時におけるプルアップ抵抗８２４に流れる電流を、ＤＶＩ／ＨＤＭＩレシーバ８４０との通信時よりも減らすことができる。したがって、ＥＥＰＲＯＭ８３０との通信時のアクノリッジの中間電位を下げることができる。また、ＥＤＩＤ通信時の信号波形のタイミングを変化させることができる。よって、ＤＤＣ通信をより良好にできる。
そして、出力装置８００に設けられた送受調整手段８２０のプルアップ抵抗８２３の抵抗値を調整する構成として、波形電位整手段４１０と同様の構成を適用してもよい。このような構成にすれば、例えばＤＶＩ／ＨＤＭＩレシーバ８４０との通信時とＥＥＰＲＯＭ８３０との通信時において、信号波形のローレベルに対応する部分のプルアップ抵抗８２３に流す電流を減らすことができる。したがって、ＤＤＣ通信をさらに良好にできる。
また、波形電位調整手段２１０の回路も、出力装置８００に同様に適用できる。例えばＤＶＩ／ＨＤＭＩレシーバー８４０（ＨＤＣＰ）との通信時は、抵抗２１１Ａを使用し、ＥＥＰＲＯＭ８３０（ＥＤＩＤ）との通信時は抵抗２１２Ａを使用するように切り換えて、各々の通信に適切な抵抗値を選択する構成としてもよい。この場合、抵抗２１１Ａと２１２Ａは、互いに異なる値であればいずれの値でもよい。なお、ＨＤＣＰ、ＥＤＩＤ通信のそれぞれのレジスタ値は決まっていることから、ＤＶＩ／ＨＤＭＩレシーバー８４０とＥＥＰＲＯＭ８３０のいずれと通信するかに関するレジスタ値が再生装置２００から送られてきたら、それに応じて出力装置８００側の制御部８５０にて上述の抵抗２１１Ａと２１２Ａのいずれかを選択するように制御する。
本発明の通信状態制御装置、通信制御装置、通信処理装置を再生装置２００，３００，４００に適用した構成について例示したが、これに限らずデータのＩ2Ｃ通信を実施する例えば以下に示すような各種機器に適用してもよい。すなわち、ＤＶＤ、ＨＤ、ブルーレイディスク、メモリなどの記録媒体に映像や楽曲などのコンテンツを記録したり記録されたコンテンツを再生する記録再生装置、記録のみを実施する記録装置、再生のみを実施する再生装置に適用してもよい。また、テレビジョン装置などに接続して追加機能を提供するいわゆるセットトップボックス、Ｄ−ＶＨＳ（Data Video Home System）方式に対応する記録装置や記録再生装置、ＡＶ（Audio Visual）アンプ、ＤＶ（Digital Video）方式やＤＶＤレコーダ方式などのデジタル式のＶＴＲ（Videotape Recorder）一体型カメラであるいわゆるカムコーダに適用するなどしてもよい。さらに、テレビチューナ、パーソナルコンピュータ、ゲーム機、移動体の移動を支援するナビゲーション装置、ストレージサーバに適用してもよい。
そして、上述した各機能をプログラムとして構築したが、例えば回路基板などのハードウェアあるいは１つのＩＣなどの素子にて構成するなどしてもよく、いずれの形態としても利用できる。なお、プログラムや別途記録媒体から読み取らせる構成とすることにより、取扱が容易で、利用の拡大が容易に図れる。
その他、本発明の実施の際の具体的な構造および手順は、本発明の目的を達成できる範囲で他の構造などに適宜変更できる。
〔実施の形態の効果〕
上述したように、上記実施の形態では、再生装置２００のＣＰＵ２５０は、通信設定変更手段２５３にて、ＤＤＣ通信の通信設定をメモリ２４０の設定記憶領域に適宜記憶させる。そして、プルアップ接続制御手段２５１は、設定記憶領域に記憶された通信設定に基づいて、波形電位調整手段２１０にＤＤＣ通信時におけるＳＤＡの信号波形を調整させる制御をする。この後、通信設定変更手段２５３は、機器認証処理手段２５２からの通信失敗信号に基づいて、設定記憶領域に記憶された通信設定によるＤＤＣ通信が不可能であると判断した場合、設定記憶領域に記憶された通信設定を変更する。そして、プルアップ接続制御手段２５１は、この変更された通信設定に基づいて、波形電位調整手段２１０にＤＤＣ通信時におけるＳＤＡの信号波形を調整させる制御をする。
このため、再生装置２００は、プルアップ接続制御手段２５１にて、波形電位調整手段２１０でアクノリッジなどのＳＤＡの信号波形を調整させることにより、この信号波形の中間電位を低くすることができる。したがって、再生装置２００は、例えばＤＶＩ規格に対応する出力装置８００とのＤＤＣ通信を失敗した原因が信号波形の中間電位によりＳＤＡを正しく認識できないことにある場合、プルアップ接続制御手段２５１の制御でＳＤＡの信号波形を調整することによりＳＤＡを正しく認識できる。よって、再生装置２００は、ＳＤＡの通信を良好にできる。
また、再生装置２００のＣＰＵ２５０は、機器認証処理手段２５２にて、設定記憶領域に記憶された通信設定に基づいたＳＣＬ速度でＤＤＣ通信処理を実施する。この後、通信設定変更手段２５３は、機器認証処理手段２５２からの通信失敗信号に基づいて、設定記憶領域に記憶された通信設定によるＤＤＣ通信が不可能であると判断した場合、設定記憶領域に記憶された通信設定を変更する。そして、機器認証処理手段２５２は、この変更された通信設定に基づいたＳＣＬ速度でＤＤＣ通信処理を実施する。
このため、再生装置２００は、機器認証処理手段２５２にてＳＣＬ速度を変更することにより、ＳＣＬおよびＳＤＡの通信タイミングを変更できる。したがって、再生装置２００は、ＤＤＣ通信を失敗した原因がＳＣＬやＳＤＡの信号波形の立ち上がり具合や立ち下がり具合に対応する通信タイミングである場合、機器認証処理手段２５２でＳＣＬ速度を変更することによりＳＤＡを正しく認識できる。よって、再生装置２００は、ＳＤＡの通信を良好にできる。
本発明は、データの通信状態を制御する通信状態制御装置、通信制御装置、通信処理装置、通信状態制御方法に利用できる。
従来の再生システムの概略構成を示すブロック図である。 本発明の一実施の形態に係る再生システムの概略構成を示すブロック図である。 前記実施の形態におけるＤＤＣ通信設定テーブルの概略構成を示す模式図である。 前記実施の形態におけるＤＤＣ通信処理を示すフローチャートである。 本発明の他の実施の形態に係る再生装置の概略構成を示すブロック図である。 本発明のさらに他の実施の形態に係る再生装置の概略構成を示すブロック図である。 本発明のさらに他の実施の形態に係る波形電位調整手段の概略構成を示す回路図である。 本発明のさらに他の実施の形態に係る波形電位調整手段の概略構成を示す回路図である。 本発明のさらに他の実施の形態に係る波形電位調整手段の概略構成を示す回路図である。
符号の説明
２１Ｂ 通信速度設定情報としてのＳＣＬ速度情報
２１Ｃ 信号波形調整情報としての制御信号出力情報
２１０，４１０，５１０，５２０，５３０ 信号波形調整手段としての波形電位調整手段
２１１Ａ，２１２Ａ，５１１，５２１Ａ，５２１Ｂ，５２１Ｃ，５２１Ｄ プルアップ抵抗
２１１Ｂ，２１２Ｂ，５２２，５３１ 接続状態切換手段
２２０ 通信処理装置を構成するデータ処理手段としてのコンテンツデータ処理部
２３０ 通信処理装置を構成するデータ処理手段としてのＨＤＭＩトランスミッタ
２４０ 記憶手段としてのメモリ
２５０ 演算手段としてのＣＰＵ
２５１ 通信状態制御装置、通信制御装置、および、通信処理装置を構成する、信号波形調整制御手段としてのプルアップ接続制御手段
２５２ 通信状態制御装置、通信制御装置、および、通信処理装置を構成する、通信速度制御手段としても機能する通信対象特定情報処理手段としても機能しうる通信手段としての機器認証処理手段
２５３ 通信状態制御装置、通信制御装置、および、通信処理装置を構成する、信号波形調整制御手段および通信速度制御手段としても機能する判断手段、失敗フラグ記憶制御手段、および、通信切換手段としての通信設定変更手段
４１１Ａ 第１のプルアップ抵抗
４１２Ａ 第２のプルアップ抵抗
４１２Ｂ 信号波形調整制御手段としても機能する接続状態切換手段
８００ 通信対象装置としての出力装置
Ｆ 失敗フラグ
Ｖc，Ｖcc 基準電源

Claims (21)

  1. データの通信を実施する通信手段における通信状態を制御する通信状態制御装置であって、
    所定の通信状態での前記通信が可能か否かを判断する判断手段と、
    前記通信が不可能であると判断された場合、前記通信手段で通信される前記データに対応する信号波形を調整する信号波形調整手段に前記信号波形を調整させる制御をする信号波形調整制御手段と、
    を具備したことを特徴とした通信状態制御装置。
  2. 請求項１に記載の通信状態制御装置であって、
    通信の対象となる通信対象装置を特定する通信対象特定情報を取得する通信対象特定情報取得手段を具備し、
    前記信号波形調整制御手段は、前記信号波形調整手段に前記信号波形を前記通信対象特定情報で特定される前記通信対象装置に対応する状態に調整させる制御をする
    ことを特徴とした通信状態制御装置。
  3. 請求項１または請求項２に記載の通信状態制御装置であって、
    前記信号波形調整手段は、前記信号波形を調整する処理として前記信号波形に対応する電位を調整する処理を実施する波形電位調整手段である
    ことを特徴とした通信状態制御装置。
  4. 請求項３に記載の通信状態制御装置であって、
    前記波形電位調整手段は、前記通信手段および前記通信対象装置の接続点と基準電源との間に接続可能なプルアップ抵抗を備え、
    前記信号波形調整制御手段は、前記信号波形を調整させる制御として、所定の抵抗値の前記プルアップ抵抗を前記接続点および前記基準電源の間に接続させる制御をする
    ことを特徴とした通信状態制御装置。
  5. 請求項４に記載の通信状態制御装置であって、
    前記波形電位調整手段は、前記接続点および前記基準電源のいずれか一方に並列に接続され互いに異なる抵抗値の複数の前記プルアップ抵抗と、前記複数のプルアップ抵抗に直列に接続され前記複数のプルアップ抵抗と前記接続点および前記基準電源のいずれか他方との接続状態を切り換える接続状態切換手段と、を備え、
    前記信号波形調整制御手段は、前記接続状態切換手段に前記複数のプルアップ抵抗の少なくともいずれか１つのプルアップ抵抗を前記いずれか他方に接続させる制御をする
    ことを特徴とした通信状態制御装置。
  6. 請求項５に記載の通信状態制御装置であって、
    前記波形電位調整手段は、前記複数のプルアップ抵抗にそれぞれ直列に接続された複数の前記接続状態切換手段を備え、
    前記信号波形調整制御手段は、前記複数の接続状態切換手段の少なくともいずれか１つに前記プルアップ抵抗を前記いずれか他方に接続させる制御をする
    ことを特徴とした通信状態制御装置。
  7. 請求項４に記載の通信状態制御装置であって、
    前記プルアップ抵抗は、前記接続点および前記基準電源の間に接続された可変抵抗であり、
    前記信号波形調整制御手段は、前記所定の抵抗値のプルアップ抵抗を前記接続点および前記基準電源の間に接続させる制御として、前記プルアップ抵抗の抵抗値を所定の抵抗値に変更する制御をする
    ことを特徴とした通信状態制御装置。
  8. 請求項４に記載の通信状態制御装置であって、
    前記信号波形調整手段は、前記接続点および前記基準電源の間に接続されＨＤＭＩ規格に準拠しない抵抗値の第１の前記プルアップ抵抗と、前記接続点および前記基準電源のいずれか一方に前記第１のプルアップ抵抗と並列に接続され前記第１のプルアップ抵抗との合成抵抗値がＨＤＭＩ規格に準拠する抵抗値となる状態に抵抗値が設定された第２の前記プルアップ抵抗と、この第２のプルアップ抵抗と直列に接続され前記第２のプルアップ抵抗と前記接続点および前記基準電源のいずれか他方との接続状態を切り換える接続状態切換手段と、を備え、
    前記信号波形調整制御手段は、前記接続状態切換手段に前記接続点の前記信号波形に対応する電位に基づいて前記第２のプルアップ抵抗を前記いずれか他方に接続させる制御をする
    ことを特徴とした通信状態制御装置。
  9. 請求項４ないし請求項８のいずれかに記載の通信状態制御装置であって、
    前記信号波形調整制御手段は、最初の前記通信時にＨＤＭＩ規格に準拠した抵抗値の前記プルアップ抵抗を前記接続点および前記基準電源の間に接続させる制御をする
    ことを特徴とした通信状態制御装置。
  10. 請求項１ないし請求項９のいずれかに記載の通信状態制御装置であって、
    前記信号波形調整制御手段は、前記信号波形の調整に関する信号波形調整情報を取得して、この信号波形調整情報に基づいて前記信号波形を調整させる制御をする
    ことを特徴とした通信状態制御装置。
  11. データの通信を実施する通信手段における通信状態を制御する通信状態制御装置であって、
    所定の通信状態での前記通信が可能か否かを判断する判断手段と、
    前記通信が不可能であると判断された場合、この不可能であると判断された通信時の通信速度とは異なる通信速度で前記通信手段に前記通信を実施させる制御をする通信速度制御手段と、
    を具備したことを特徴とした通信状態制御装置。
  12. 請求項１１に記載の通信状態制御装置であって、
    前記通信速度制御手段は、最初の前記通信時にＨＤＭＩ規格に準拠した通信速度で前記通信を実施させる制御をする
    ことを特徴とした通信状態制御装置。
  13. 請求項１１または請求項１２に記載の通信状態制御装置であって、
    前記通信速度制御手段は、前記通信速度の設定に関する通信速度設定情報を取得して、この通信速度設定情報に基づく前記通信速度で前記通信を実施させる制御をする
    ことを特徴とした通信状態制御装置。
  14. 請求項１ないし請求項１３のいずれかに記載の通信状態制御装置であって、
    前記判断手段は、前記所定の通信状態での前記通信が複数回失敗したことを認識すると前記通信が不可能であると判断する
    ことを特徴とした通信状態制御装置。
  15. 請求項１４に記載の通信状態制御装置であって、
    前記所定の通信状態での通信が失敗したか否かを示す失敗フラグを記憶手段に記憶させる失敗フラグ記憶制御手段を具備し、
    前記判断手段は、前記失敗フラグに基づいて前記複数回失敗したことを認識する
    ことを特徴とした通信状態制御装置。
  16. 請求項１ないし請求項１５のいずれかに記載の通信状態制御装置であって、
    前記通信手段および前記通信対象装置の接続点における前記信号波形に対応する電位および電流の少なくともいずれか一方を認識する信号電気特性認識手段を具備し、
    前記判断手段は、前記電位および電流の少なくともいずれか一方に基づいて、前記通信が可能か否かを判断する
    ことを特徴とした通信状態制御装置。
  17. 請求項１ないし請求項１０のいずれかに記載の通信状態制御装置と、
    請求項１１ないし請求項１３のいずれかに記載の通信状態制御装置と、
    を具備したことを特徴とした通信制御装置。
  18. 請求項１７に記載の通信制御装置であって、
    前記判断手段で前記通信が不可能であると判断された場合、前記信号波形調整制御手段および前記通信速度制御手段のいずれか一方による前記制御を実施させる制御状態切替手段を具備した
    ことを特徴とした通信制御装置。
  19. 請求項１ないし請求項１５のいずれかに記載の通信状態制御装置と、
    データを処理するデータ処理手段と、
    このデータ処理手段および前記通信対象装置とのデータの通信を実施する前記通信手段と、
    を具備し、
    前記通信手段および前記通信対象装置の接続点と、前記通信手段および前記データ処理手段の接続点と、をそれぞれ独立させた
    ことを特徴とした通信処理装置。
  20. 請求項１７または請求項１８に記載の通信制御装置と、
    データを処理するデータ処理手段と、
    このデータ処理手段および前記通信対象装置とのデータの通信を実施する前記通信手段と、
    を具備し、
    前記通信手段および前記通信対象装置の接続点と、前記通信手段および前記データ処理手段の接続点と、をそれぞれ独立させた
    ことを特徴とした通信処理装置。
  21. 演算手段により、データの通信を実施する通信手段における通信状態を制御する通信状態制御方法であって、
    前記演算手段は、
    所定の通信状態での前記通信が可能か否かを判断し、
    前記通信が不可能であると判断された場合に、前記通信手段で通信される前記データに対応する信号波形を調整する信号波形調整手段に前記信号波形を調整させる制御、又は、不可能であると判断された通信時の通信速度とは異なる通信速度で前記通信手段に前記通信を実施させる制御のうち少なくともいずれかを行う
    ことを特徴とする通信状態制御方法。
JP2006543000A 2004-10-19 2005-10-18 通信状態制御装置、通信制御装置、通信処理装置、通信状態制御方法 Pending JPWO2006043547A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004304790 2004-10-19
JP2004304790 2004-10-19
PCT/JP2005/019116 WO2006043547A1 (ja) 2004-10-19 2005-10-18 通信状態制御装置、通信制御装置、通信処理装置、通信状態制御方法

Publications (1)

Publication Number Publication Date
JPWO2006043547A1 true JPWO2006043547A1 (ja) 2008-08-07

Family

ID=36202962

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006543000A Pending JPWO2006043547A1 (ja) 2004-10-19 2005-10-18 通信状態制御装置、通信制御装置、通信処理装置、通信状態制御方法

Country Status (2)

Country Link
JP (1) JPWO2006043547A1 (ja)
WO (1) WO2006043547A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3952077B1 (ja) 2006-06-06 2007-08-01 オンキヨー株式会社 ホットプラグ信号検出装置、ソース機器およびリピータ機器
JP4208001B2 (ja) 2006-08-22 2009-01-14 船井電機株式会社 動画像再生装置及びｄｖｄプレイヤ
JP2008109219A (ja) * 2006-10-23 2008-05-08 Funai Electric Co Ltd テレビジョンおよびｅｄｉｄ書換回路
KR101697247B1 (ko) * 2011-05-24 2017-01-17 삼성전자주식회사 싱크 기기에 컨텐츠를 제공하는 소스 기기 및 그의 통신 방법
JP6476010B2 (ja) * 2015-02-27 2019-02-27 株式会社アイ・ディ・ケイ 接続障害回復モジュール、障害回復機能を備えた機器およびプログラム
JP6600333B2 (ja) 2017-05-31 2019-10-30 キヤノン株式会社 電子機器およびその制御方法並びにプログラム
CN117280701A (zh) 2021-08-03 2023-12-22 三星电子株式会社 电子设备及其图像处理方法
KR20230020182A (ko) * 2021-08-03 2023-02-10 삼성전자주식회사 전자 장치 및 그 제어 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05298208A (ja) * 1992-04-21 1993-11-12 Seiko Instr Inc 記録装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06149429A (ja) * 1992-11-04 1994-05-27 Mitsubishi Electric Corp プルアップ抵抗切り替え回路
JP2003087834A (ja) * 2001-09-14 2003-03-20 Toshiba Corp 構内交換システム

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05298208A (ja) * 1992-04-21 1993-11-12 Seiko Instr Inc 記録装置

Also Published As

Publication number Publication date
WO2006043547A1 (ja) 2006-04-27

Similar Documents

Publication Publication Date Title
EP2211545B1 (en) Reproduction apparatus, display apparatus, reproduction method, and display method
US7945708B2 (en) Apparatus and method of receiving data from audio/video equipment
US8973024B2 (en) Video control apparatus and control method for video control apparatus
RU2384961C2 (ru) Приемник данных, передатчик данных и способ обработки информации и компьютерная программа
JPWO2006043547A1 (ja) 通信状態制御装置、通信制御装置、通信処理装置、通信状態制御方法
JP5239867B2 (ja) 電子機器及びケーブル装置
US8238726B2 (en) Audio-video data synchronization method, video output device, audio output device, and audio-video output system
JP6683276B2 (ja) インターフェース回路および情報処理システム
US20110187929A1 (en) Communication apparatus
JP2009071587A (ja) 映像音声送信装置及び映像音声送信方法
US20080152322A1 (en) Audio and video reproducing apparatus and audio and video reproducing method
US20110242426A1 (en) Audio/video apparatus and signal control method thereof
JPWO2006043546A1 (ja) 通信状態制御装置、および、通信状態制御方法
JP2009171351A (ja) データ伝送装置及びデータ伝送回路
JP5535273B2 (ja) データ受信装置及びデータ送受信方法
US10917603B2 (en) Interface circuit, transmission system, and transmission direction control method
JP5171345B2 (ja) 受信装置及びプログラム
KR100858318B1 (ko) 디스플레이 특성정보의 복구 기능을 구비한 디스플레이장치 및 그 복구방법
JP6417783B2 (ja) データ処理装置
JP2009094601A (ja) 光ディスク再生装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100216

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100615