JPWO2004094940A1 - 干渉計システム、干渉計システムにおける信号処理方法、該信号処理方法を用いるステージ - Google Patents
干渉計システム、干渉計システムにおける信号処理方法、該信号処理方法を用いるステージ Download PDFInfo
- Publication number
- JPWO2004094940A1 JPWO2004094940A1 JP2005505763A JP2005505763A JPWO2004094940A1 JP WO2004094940 A1 JPWO2004094940 A1 JP WO2004094940A1 JP 2005505763 A JP2005505763 A JP 2005505763A JP 2005505763 A JP2005505763 A JP 2005505763A JP WO2004094940 A1 JPWO2004094940 A1 JP WO2004094940A1
- Authority
- JP
- Japan
- Prior art keywords
- signal
- detection signal
- complementary
- processing method
- interferometer system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
- G01B9/00—Measuring instruments characterised by the use of optical techniques
- G01B9/02—Interferometers
- G01B9/02015—Interferometers characterised by the beam path configuration
- G01B9/02017—Interferometers characterised by the beam path configuration with multiple interactions between the target object and light beams, e.g. beam reflections occurring from different locations
- G01B9/02021—Interferometers characterised by the beam path configuration with multiple interactions between the target object and light beams, e.g. beam reflections occurring from different locations contacting different faces of object, e.g. opposite faces
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
- G01B9/00—Measuring instruments characterised by the use of optical techniques
- G01B9/02—Interferometers
- G01B9/02001—Interferometers characterised by controlling or generating intrinsic radiation properties
- G01B9/02002—Interferometers characterised by controlling or generating intrinsic radiation properties using two or more frequencies
- G01B9/02003—Interferometers characterised by controlling or generating intrinsic radiation properties using two or more frequencies using beat frequencies
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
- G01B9/00—Measuring instruments characterised by the use of optical techniques
- G01B9/02—Interferometers
- G01B9/02015—Interferometers characterised by the beam path configuration
- G01B9/02027—Two or more interferometric channels or interferometers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
- G01B9/00—Measuring instruments characterised by the use of optical techniques
- G01B9/02—Interferometers
- G01B9/02055—Reduction or prevention of errors; Testing; Calibration
- G01B9/02062—Active error reduction, i.e. varying with time
- G01B9/02067—Active error reduction, i.e. varying with time by electronic control systems, i.e. using feedback acting on optics or light
- G01B9/02069—Synchronization of light source or manipulator and detector
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
- G01B9/00—Measuring instruments characterised by the use of optical techniques
- G01B9/02—Interferometers
- G01B9/02055—Reduction or prevention of errors; Testing; Calibration
- G01B9/0207—Error reduction by correction of the measurement signal based on independently determined error sources, e.g. using a reference interferometer
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
- G01B9/00—Measuring instruments characterised by the use of optical techniques
- G01B9/02—Interferometers
- G01B9/02083—Interferometers characterised by particular signal processing and presentation
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Optics & Photonics (AREA)
- Signal Processing (AREA)
- Length Measuring Devices By Optical Means (AREA)
- Instruments For Measurement Of Length By Optical Means (AREA)
Abstract
この干渉計システムにおける信号処理方法は、測定対象に測定光を照射して得られる反射光に基づいて、前記測定対象の位置情報を測定する方法であって、所定信号に対して所定周期分だけ遅延させた遅延信号を得る遅延ステップと、前記所定信号と前記遅延信号との合成信号を得る合成ステップと、前記合成信号を使って前記測定対象の位置情報を測定する測定ステップとを含む。
Description
本発明は、コヒーレンシーの高い測定光を測定対象に照射して得られる反射光を検出して測定対象の位置情報を測定する干渉計システム及び干渉計システムにおける信号処理方法、並びに当該信号処理方法を用いて可動体の位置情報を測定するステージに関する。
本願は、２００３年４月２３日に出願された特願２００３−１１８３５９号に対し優先権を主張し、その内容をここに援用する。
本願は、２００３年４月２３日に出願された特願２００３−１１８３５９号に対し優先権を主張し、その内容をここに援用する。
干渉計システムは、レーザ光等の高コヒーレントな測定光を移動可能な測定対象に照射し、その反射光を検出して測定対象の位置情報を測定するものであり、例えば１ｎｍ程度の高分解能を有する。このため、レーザ干渉計は半導体素子、液晶表示素子、磁気ヘッド、その他の微細なデバイスを製造するためにマスクに形成されたパターンをウェハ又はガラスプレート等の基板上に転写する露光装置にも設けられており、マスク及び基板を移動させるステージの位置情報を測定するために用いられている。
干渉計システムは、高コヒーレント光を射出する光源を備え、光源から射出された高コヒーレント光を複数に分割してその一つを上記の測定光として用いている。例えば、露光装置に設けられる干渉計システムは、光源からの高コヒーレント光を３つに分割して、上記の測定光、上記ステージに対する基準位置を定める固定鏡に照射する参照光、及びステージの位置情報を得るために光路長が既知である基準光路を介するための基準光として用いている。
ステージの位置情報は、ステージに設けられた移動鏡に測定光を照射して得られる反射光と固定鏡で反射された参照光とを干渉させた干渉光を受信機で検出し、受信機で得られた検出信号と基準光路を介した基準光を基準受信機で検出してえら得た基準信号とを比較することで測定している。位置情報の測定のために受信機の検出信号及び基準受信機の基準信号は、共にディジタル化（二値化）されるが、検出信号又は基準信号に雑音が重畳されていると信号の周期が突然変化する現象（所謂、グリッチ）が生じ、位置情報の測定精度が低下してしまう。かかる不具合を防止するために、例えば、特開２００１−９４４０１号公報は、検出信号をディジタル化する際のグリッチを低減するグリッチ低減回路を開示している。
ところで、上述した従来のグリッチ低減回路は、検出信号又は基準検出信号をディジタル化する際にグリッジを低減するものであるが、ディジタル化する時点においてグリッチを完全に除去できる訳ではない。このため、変換されたディジタル信号のパルス幅が急激に変動する現象、及び、パルスが１周期又は複数周期に亘って突然抜ける現象が依然として生ずる。かかる現象が生ずると、誤差が生じて位置情報の測定精度が低下するという問題があった。
近年、デバイスの製造においては、主として高密度化のために微細化が要求されている。特に、半導体素子の製造においては、プロセスルールが０．１μｍ程度になりつつあり、基板上に既に形成されたパターンと露光を行うパターンとの重ね合わせ精度は極めて厳しい精度が要求されている。重ね合わせ精度を向上させるためには、まずはステージの位置情報を高い精度で測定しなければならず、このためにノイズに起因する測定誤差を極力避ける必要がある。
干渉計システムは、高コヒーレント光を射出する光源を備え、光源から射出された高コヒーレント光を複数に分割してその一つを上記の測定光として用いている。例えば、露光装置に設けられる干渉計システムは、光源からの高コヒーレント光を３つに分割して、上記の測定光、上記ステージに対する基準位置を定める固定鏡に照射する参照光、及びステージの位置情報を得るために光路長が既知である基準光路を介するための基準光として用いている。
ステージの位置情報は、ステージに設けられた移動鏡に測定光を照射して得られる反射光と固定鏡で反射された参照光とを干渉させた干渉光を受信機で検出し、受信機で得られた検出信号と基準光路を介した基準光を基準受信機で検出してえら得た基準信号とを比較することで測定している。位置情報の測定のために受信機の検出信号及び基準受信機の基準信号は、共にディジタル化（二値化）されるが、検出信号又は基準信号に雑音が重畳されていると信号の周期が突然変化する現象（所謂、グリッチ）が生じ、位置情報の測定精度が低下してしまう。かかる不具合を防止するために、例えば、特開２００１−９４４０１号公報は、検出信号をディジタル化する際のグリッチを低減するグリッチ低減回路を開示している。
ところで、上述した従来のグリッチ低減回路は、検出信号又は基準検出信号をディジタル化する際にグリッジを低減するものであるが、ディジタル化する時点においてグリッチを完全に除去できる訳ではない。このため、変換されたディジタル信号のパルス幅が急激に変動する現象、及び、パルスが１周期又は複数周期に亘って突然抜ける現象が依然として生ずる。かかる現象が生ずると、誤差が生じて位置情報の測定精度が低下するという問題があった。
近年、デバイスの製造においては、主として高密度化のために微細化が要求されている。特に、半導体素子の製造においては、プロセスルールが０．１μｍ程度になりつつあり、基板上に既に形成されたパターンと露光を行うパターンとの重ね合わせ精度は極めて厳しい精度が要求されている。重ね合わせ精度を向上させるためには、まずはステージの位置情報を高い精度で測定しなければならず、このためにノイズに起因する測定誤差を極力避ける必要がある。
本発明は、上記事情に鑑みてなされたものであり、高い精度をもって測定対象の位置情報を測定することができる干渉計システム及び干渉計システムにおける信号処理方法、並びに当該信号処理方法を用いて可動体の位置情報を測定するステージを提供することを目的とする。
本発明の第１の観点による干渉計システムにおける信号処理方法は、測定対象（ＯＢ）に測定光を照射して得られる反射光に基づいて、前記測定対象の位置情報を測定する干渉計システム（１０）における信号処理方法であって、所定信号（Ｋ１、Ｋ２）に対して所定周期分だけ遅延させた遅延信号（Ｋ３）を得る遅延ステップと、前記所定信号と前記遅延信号との合成信号（Ｋ４）を得る合成ステップと、前記合成信号を使って前記測定対象の位置情報を測定する測定ステップとを含むことを特徴としている。
この発明によれば、所定信号に対して所定周期分だけ遅延させた遅延信号を生成し、この遅延信号と所定信号とを合成した合成信号を得て測定対象の位置情報を測定しているため、仮に元の所定信号が欠陥を有するものであったとしても、合成して得られる合成信号は元の所定信号の欠陥が補完されたものとなる。この欠陥が補完された合成信号を測定対象の位置情報を測定する基礎としているため、高い精度で測定対象の位置情報を得ることができる。
また、本発明の第１の観点による干渉計システムにおける信号処理方法は、前記遅延信号の時間幅を僅かに減ずる処理ステップを含むことを特徴としている。
この発明によれば、遅延信号の時間幅を僅かに減ずることで、検出信号と遅延信号とを合成して検出信号を補完する際に、いわば検出信号を優先して極力検出信号の波形を残すように検出信号を補完しているため、検出信号の欠陥を最小限の誤差で補完することができる。このため、測定対象の位置情報を高い精度をもって測定する上で極めて好適である。
また、本発明の第１の観点による干渉計システムにおける信号処理方法は、前記合成信号の時間幅を平均化する平均化ステップを含むことを特徴としている。
この発明によれば、合成信号の時間幅を平均化しているため、測定対象の位置情報を更に高い精度で測定することができる。
上記課題を解決するために、本発明の第２の観点による干渉計システムにおける信号処理方法は、測定対象（ＯＢ）に測定光を照射して得られる反射光に基づいて、前記測定対象の位置情報を測定する干渉計システム（１０）における信号処理方法であって、所定信号（Ｋ０）をディジタル化する第１ステップと、前記第１ステップでディジタル化した所定信号（Ｋ１、Ｋ２）を所定周期分だけ遅延させた遅延信号を得る第２ステップと、前記第１ステップでディジタル化した所定信号と前記遅延信号とを論理合成する第３ステップと、前記第３ステップの論理合成で得られた信号を使って前記測定対象の位置情報を測定する第４ステップとを含むことを特徴としている。
この発明によれば、上述した第１の観点による干渉計システムにおける信号処理方法と同様に、所定信号に対して所定周期分だけ遅延させた遅延信号を生成し、この遅延信号と所定信号とを合成した合成信号を得て測定対象の位置情報を測定しているため、仮に元の所定信号が欠陥を有するものであったとしても、合成して得られる合成信号は元の所定信号の欠陥が補完されたものとなる。この結果、高い精度で測定対象の位置情報を得ることができる。
ここで、第１の観点又は第２の観点による干渉計システムにおける信号処理方法において、前記所定信号は、前記反射光と参照光とを干渉させた干渉光を検出することによって得られる検出信号、又は、前記測定対象の位置情報を得るために、前記反射光と参照光とを干渉させた干渉光を検出することによって得られる検出信号との比較を行う基準信号である。
また、本発明のステージは、所定の移動方向に移動可能に構成された可動体（６６）と、上記の信号処理方法を用いて前記可動体を前記測定対象として前記位置情報を測定する干渉計システム（６４ａ、６４ｂ、７０ａ、７０ｂ）と、前記干渉計システムの測定結果に基づいて前記可動体を駆動する駆動制御部（６０）とを備えることを特徴としている。
この発明によれば、可動体の位置情報を高い精度をもって測定することができ、この高い精度を有する測定結果に基づいて可動体を駆動しているため、可動体を精密に駆動することができる。
また、本発明の干渉計システム（１０）は、基準信号（Ｓ１）を出力する基準機（１３）と、測定対象（ＯＢ）に測定光を照射して得られる反射光と参照光とを干渉させて得られる検出信号（Ｓ２、Ｓ３）を出力する受信機（１５、１７）とを備え、前記基準機は、ディジタル処理された信号を補完処理し、該補完処理後の信号を前記基準信号として出力し、前記基準機からの基準信号と前記受信機からの検出信号とに基づいて、前記測定対象の位置情報を得ることを特徴としている。
この発明によれば、基準機は、可動体である測定対象からの反射光を使わないので、ドップラー現象の影響を受けることなく、より容易に補完処理された最適な基準信号を生成することが可能であり、測定対象の位置情報を精度良く測定することができる。
本発明の第１の観点による干渉計システムにおける信号処理方法は、測定対象（ＯＢ）に測定光を照射して得られる反射光に基づいて、前記測定対象の位置情報を測定する干渉計システム（１０）における信号処理方法であって、所定信号（Ｋ１、Ｋ２）に対して所定周期分だけ遅延させた遅延信号（Ｋ３）を得る遅延ステップと、前記所定信号と前記遅延信号との合成信号（Ｋ４）を得る合成ステップと、前記合成信号を使って前記測定対象の位置情報を測定する測定ステップとを含むことを特徴としている。
この発明によれば、所定信号に対して所定周期分だけ遅延させた遅延信号を生成し、この遅延信号と所定信号とを合成した合成信号を得て測定対象の位置情報を測定しているため、仮に元の所定信号が欠陥を有するものであったとしても、合成して得られる合成信号は元の所定信号の欠陥が補完されたものとなる。この欠陥が補完された合成信号を測定対象の位置情報を測定する基礎としているため、高い精度で測定対象の位置情報を得ることができる。
また、本発明の第１の観点による干渉計システムにおける信号処理方法は、前記遅延信号の時間幅を僅かに減ずる処理ステップを含むことを特徴としている。
この発明によれば、遅延信号の時間幅を僅かに減ずることで、検出信号と遅延信号とを合成して検出信号を補完する際に、いわば検出信号を優先して極力検出信号の波形を残すように検出信号を補完しているため、検出信号の欠陥を最小限の誤差で補完することができる。このため、測定対象の位置情報を高い精度をもって測定する上で極めて好適である。
また、本発明の第１の観点による干渉計システムにおける信号処理方法は、前記合成信号の時間幅を平均化する平均化ステップを含むことを特徴としている。
この発明によれば、合成信号の時間幅を平均化しているため、測定対象の位置情報を更に高い精度で測定することができる。
上記課題を解決するために、本発明の第２の観点による干渉計システムにおける信号処理方法は、測定対象（ＯＢ）に測定光を照射して得られる反射光に基づいて、前記測定対象の位置情報を測定する干渉計システム（１０）における信号処理方法であって、所定信号（Ｋ０）をディジタル化する第１ステップと、前記第１ステップでディジタル化した所定信号（Ｋ１、Ｋ２）を所定周期分だけ遅延させた遅延信号を得る第２ステップと、前記第１ステップでディジタル化した所定信号と前記遅延信号とを論理合成する第３ステップと、前記第３ステップの論理合成で得られた信号を使って前記測定対象の位置情報を測定する第４ステップとを含むことを特徴としている。
この発明によれば、上述した第１の観点による干渉計システムにおける信号処理方法と同様に、所定信号に対して所定周期分だけ遅延させた遅延信号を生成し、この遅延信号と所定信号とを合成した合成信号を得て測定対象の位置情報を測定しているため、仮に元の所定信号が欠陥を有するものであったとしても、合成して得られる合成信号は元の所定信号の欠陥が補完されたものとなる。この結果、高い精度で測定対象の位置情報を得ることができる。
ここで、第１の観点又は第２の観点による干渉計システムにおける信号処理方法において、前記所定信号は、前記反射光と参照光とを干渉させた干渉光を検出することによって得られる検出信号、又は、前記測定対象の位置情報を得るために、前記反射光と参照光とを干渉させた干渉光を検出することによって得られる検出信号との比較を行う基準信号である。
また、本発明のステージは、所定の移動方向に移動可能に構成された可動体（６６）と、上記の信号処理方法を用いて前記可動体を前記測定対象として前記位置情報を測定する干渉計システム（６４ａ、６４ｂ、７０ａ、７０ｂ）と、前記干渉計システムの測定結果に基づいて前記可動体を駆動する駆動制御部（６０）とを備えることを特徴としている。
この発明によれば、可動体の位置情報を高い精度をもって測定することができ、この高い精度を有する測定結果に基づいて可動体を駆動しているため、可動体を精密に駆動することができる。
また、本発明の干渉計システム（１０）は、基準信号（Ｓ１）を出力する基準機（１３）と、測定対象（ＯＢ）に測定光を照射して得られる反射光と参照光とを干渉させて得られる検出信号（Ｓ２、Ｓ３）を出力する受信機（１５、１７）とを備え、前記基準機は、ディジタル処理された信号を補完処理し、該補完処理後の信号を前記基準信号として出力し、前記基準機からの基準信号と前記受信機からの検出信号とに基づいて、前記測定対象の位置情報を得ることを特徴としている。
この発明によれば、基準機は、可動体である測定対象からの反射光を使わないので、ドップラー現象の影響を受けることなく、より容易に補完処理された最適な基準信号を生成することが可能であり、測定対象の位置情報を精度良く測定することができる。
図１は、本発明の実施形態による信号処理方法が用いられる干渉計システムの構成の概略を示すブロック図である。
図２は、本発明の第１実施形態による信号処理方法が用いられる信号処理装置の構成を示すブロック図である。
図３は、信号処理装置の入力端子Ｔ１に入力される検出信号の一例を示す図である。
図４は、本発明の第１実施形態による信号処理方法を示すタイミングチャートである。
図５は、信号処理装置２０にパルス抜けが生じた検出信号Ｋ１が入力されたときの動作を示すタイミングチャートである。
図６は、本発明の一実施形態による信号処理方法における処理を要約した図である。
図７は、本発明の第２実施形態による信号処理方法が用いられる信号処理装置の構成を示すブロック図である。
図８は、同期検出信号Ｋ２と補完信号Ｋ３との時間位置関係の一例を示す図である。
図９は、本発明の第２実施形態による信号処理方法において生成される補完信号Ｋ３及び補完検出信号Ｋ４と補完検出信号Ｋ２との時間位置関係の一例を示す図である。
図１０は、本発明の第３実施形態による信号処理方法が用いられる信号処理装置の構成を示すブロック図である。
図１１は、本発明の第３実施形態による信号処理方法において生成される補完信号Ｋ３及び補完検出信号Ｋ４と入力される検出信号Ｋ１との時間位置関係の一例を示す図である。
図１２Ａ〜図１２Ｃは、パルス抜けの種類を説明するための図である。
図１３は、本発明の第４実施形態による信号処理方法が用いられる信号処理装置の構成を示すブロック図である。
図１４は、Ｐエッジ検出部５５及びＮエッジ検出部５６で設定されるエッジ検出領域を説明するための図である。
図１５は、本発明の第４実施形態による信号処理方法において生成される補完信号Ｋ２１，Ｋ２２の一例を示すタイミングチャートである。
図１６は、信号処理装置５０に正パルス抜け及び負パルス抜けが生じた検出信号Ｋ１が入力されたときの動作を示すタイミングチャートである。
図１７は、本発明の一実施形態によるステージの概略構成を示す図である。
図１８は、ステージ部６５の構成例を示す斜視図である。
図１９は、露光装置の概略構成を示す図である。
図２０は、マイクロデバイスの製造工程の一例を示すフローチャートである。
図２１は、半導体デバイスの場合における、図２０のステップＳ１３の詳細なフローの一例を示す図である。
図２は、本発明の第１実施形態による信号処理方法が用いられる信号処理装置の構成を示すブロック図である。
図３は、信号処理装置の入力端子Ｔ１に入力される検出信号の一例を示す図である。
図４は、本発明の第１実施形態による信号処理方法を示すタイミングチャートである。
図５は、信号処理装置２０にパルス抜けが生じた検出信号Ｋ１が入力されたときの動作を示すタイミングチャートである。
図６は、本発明の一実施形態による信号処理方法における処理を要約した図である。
図７は、本発明の第２実施形態による信号処理方法が用いられる信号処理装置の構成を示すブロック図である。
図８は、同期検出信号Ｋ２と補完信号Ｋ３との時間位置関係の一例を示す図である。
図９は、本発明の第２実施形態による信号処理方法において生成される補完信号Ｋ３及び補完検出信号Ｋ４と補完検出信号Ｋ２との時間位置関係の一例を示す図である。
図１０は、本発明の第３実施形態による信号処理方法が用いられる信号処理装置の構成を示すブロック図である。
図１１は、本発明の第３実施形態による信号処理方法において生成される補完信号Ｋ３及び補完検出信号Ｋ４と入力される検出信号Ｋ１との時間位置関係の一例を示す図である。
図１２Ａ〜図１２Ｃは、パルス抜けの種類を説明するための図である。
図１３は、本発明の第４実施形態による信号処理方法が用いられる信号処理装置の構成を示すブロック図である。
図１４は、Ｐエッジ検出部５５及びＮエッジ検出部５６で設定されるエッジ検出領域を説明するための図である。
図１５は、本発明の第４実施形態による信号処理方法において生成される補完信号Ｋ２１，Ｋ２２の一例を示すタイミングチャートである。
図１６は、信号処理装置５０に正パルス抜け及び負パルス抜けが生じた検出信号Ｋ１が入力されたときの動作を示すタイミングチャートである。
図１７は、本発明の一実施形態によるステージの概略構成を示す図である。
図１８は、ステージ部６５の構成例を示す斜視図である。
図１９は、露光装置の概略構成を示す図である。
図２０は、マイクロデバイスの製造工程の一例を示すフローチャートである。
図２１は、半導体デバイスの場合における、図２０のステップＳ１３の詳細なフローの一例を示す図である。
以下、図面を参照しつつ、本発明の好適な実施例について説明する。
（干渉計システム）
図１は、本発明の実施形態による信号処理方法が用いられる干渉計システムの構成の概略を示すブロック図である。
図１に示す干渉計システム１０は、概説すると、レーザ光源１１から射出されるレーザ光ＬＢ０を３つのレーザ光ＬＢ１〜ＬＢ３に分割し、分割した１つのレーザ光ＬＢ１を光路長が既知の基準光路Ｐ１を介して受信して基準信号Ｓ１を得るとともに、分割した他の２つのレーザ光ＬＢ２，ＬＢ３を測定対象ＯＢに照射して得られた干渉光を受信することで検出信号Ｓ２，Ｓ３のそれぞれを得て、基準信号Ｓ１及び検出信号Ｓ２，Ｓ３から測定対象ＯＢの位置情報を測定するものである。以下、具体的な構成について説明する。
レーザ光源１１は２つの異なる波長λ１，λ２を含むレーザ光ＬＢ０を射出する。このレーザ光ＬＢ０は分割器１２に入射し、３つのレーザ光ＬＢ１〜ＬＢ３に分割される。分割された１つのレーザ光ＬＢ１は反射ミラーＭ１，Ｍ２で順に反射されつつ基準光路Ｐ１を介して基準受信機１３に入射する。ここで、レーザ光ＬＢ１は２つの異なる波長λ１，λ２を含んでいるため、これらの干渉光が基準受信機１３に入射する。基準受信機１３は２つの異なる波長λ１，λ２の干渉光を光電変換して基準信号を生成し、この基準信号をディジタル化（二値化）して（第１ステップ）グリッチ低減処理を行う。また、これらの処理が行われた信号に対してパルス幅変動及びパルス抜けを補完する処理（本発明にいう信号処理）を施して基準信号Ｓ１を出力する。
分割器１２で分割されたレーザ光ＬＢ２はミラーＭ３で反射されて干渉計１４に入射する。干渉計１４に入射したレーザ光ＬＢ２は２つの異なる波長λ１，λ２を含んでおり、何れか一方の波長のレーザ光（例えば、波長λ１のレーザ光）が光路Ｐ２を介して測定対象ＯＢに取り付けられた反射器ＭＲ１で反射され、光路Ｐ２を逆走して再び干渉計１４に入射する。他方の波長のレーザ光（例えば、波長λ２のレーザ光）は、不図示の固定鏡に照射され、その反射光が干渉計１４に入射する。尚、図１に示す測定対象ＯＢは、紙面に平行な面内において直行する２つの方向Ｄ１，Ｄ２に移動可能に構成されているものとする。
干渉計１４は、光路Ｐ２を介した波長λ１のレーザ光と、不図示の固定鏡で反射された波長λ２のレーザ光とを干渉させる。干渉計１４で得られた干渉光ＩＦ１は干渉計１４から射出されて受信機１５に入射する。受信機１５は干渉光ＩＦ１を光電変換して検出信号を生成し、この検出信号をディジタル化（二値化）して（第１ステップ）グリッチ低減処理を行う。また、これらの処理が行われた信号に対してパルス幅変動及びパルス抜けを補完する処理（本発明にいう信号処理）を施して基準信号Ｓ２を出力する。
また、分割器１２で分割されたレーザ光ＬＢ３は、干渉計１６に入射する。干渉計１６に入射したレーザ光ＬＢ３も２つの異なる波長λ１，λ２を含んでおり、何れか一方の波長のレーザ光（例えば、波長λ１のレーザ光）が光路Ｐ３を介して測定対象ＯＢに取り付けられた反射器ＭＲ２で反射され、光路Ｐ２を逆走して再び干渉計１６に入射する。他方の波長のレーザ光（例えば、波長λ２のレーザ光）は、不図示の固定鏡に照射され、その反射光が干渉計１６に入射する。
干渉計１６は、光路Ｐ３を介した波長λ１のレーザ光と、不図示の固定鏡で反射された波長λ２のレーザ光とを干渉させる。干渉計１６で得られた干渉光ＩＦ２は、干渉計１６から射出されて受信機１７に入射する。受信機１７は、干渉光ＩＦ２を光電変換して検出信号を生成し、この検出信号をディジタル化（二値化）して（第１ステップ）グリッチ低減処理を行う。また、これらの処理が行われた信号に対してパルス幅変動及びパルス抜けを補完する処理（本発明にいう信号処理）を施して基準信号Ｓ３を出力する。
基準受信機１３からの基準信号Ｓ１、受信機１５からの検出信号Ｓ２、及び受信機１７からの検出信号Ｓ３は、中央測定装置１８に入力される。中央測定装置１８は、基準信号Ｓ１と検出信号Ｓ２を比較することにより、方向Ｄ１における測定対象ＯＢの位置情報を測定し、基準信号Ｓ１と検出信号Ｓ３を比較することにより方向Ｄ２における測定対象ＯＢの位置情報を測定する。以上説明した処理を行って、図１に示す干渉計システムは、測定対象ＯＢの紙面内における位置情報を測定する（測定ステップ、第４ステップ）。
（信号処理装置及び信号処理方法）
以上、干渉計システムの全体構成について説明したが、次に、基準受信機１３及び受信機１５，１７に設けられる信号処理装置及び信号処理方法について説明する。尚、基準受信機１３及び受信機１５，１７に設けられる信号処理装置の構成は、同様の構成であるため、以下においては受信機１５に設けられる信号処理装置の構成を代表して説明し、基準受信機１３及び受信機１７に設けられる信号処理装置の構成の説明は省略する。
（第１実施形態）
図２は、本発明の第１実施形態による信号処理方法が用いられる信号処理装置の構成を示すブロック図である。
図２に示す信号処理装置２０は、入力端子Ｔ１に入力されるディジタル化された検出信号（基準受信機１３の場合はディジタル化された基準信号）の急激なパルス幅の変化及び１周期分のパルス抜けを補完する信号処理を行う信号処理装置である。ここで、入力端子Ｔ１に入力される検出信号について説明する。
図３は、信号処理装置の入力端子Ｔ１に入力される検出信号の一例を示す図である。
図３において、符号Ｋ０を付して示した信号は、図１に示した受信機１５内において干渉光ＩＦ１を光電変換して得られた検出信号であり、符号Ｋ１を付して示した信号は検出信号Ｋ０のディジタル化処理及びグリッチ低減処理を行って得られる検出信号である。この検出信号Ｋ１が信号処理装置２０の入力端子Ｔ１に入力される。尚、検出信号Ｋ０，Ｋ１は、本発明にいう所定信号に相当する。
検出信号Ｋ０から検出信号Ｋ１を得る基本的な処理は、検出信号Ｋ０に対して２つの異なる閾値ＴＨ１，ＴＨ２を設定し、検出信号Ｋ０の値が閾値ＴＨ１を超えて閾値ＴＨ１よりも大きくなった場合に値を“１”とし、検出信号Ｋ０の値が閾値ＴＨ２を超えて閾値ＴＨ２よりも小さくなった場合に値を“０”とする。かかる処理と同時に、前述した特許文献１に開示されたグリッチ低減処理を行い、グリッチを低減する。
ここで、例えば符号ＰＴ１を付して示す箇所において、検出信号Ｋ０の１つのパルスが閾値ＴＨ１を超えてはいるものの、他のパルスに比べて全体として値が小さい場合には、得られる検出信号Ｋ１のパルス幅が急激に狭くなる現象が生ずる。また、例えば符号ＰＴ２を付して示す箇所において、検出信号Ｋ０の１つのパルスの値が極めて小さくなって閾値ＴＨ１を超えない場合には、その箇所において検出信号Ｋ１のパルス抜けが生ずる現象が生ずる。このような検出信号Ｋ１が信号処理装置２０の入力端子Ｔ１に入力される。尚、入力端子Ｔ１に入力される検出信号Ｋ１の周波数は３．５ＭＨｚ〜６．５ＭＨｚ程度であり、デューティ比（一つの周期内において、値が“０”である期間と“１”である期間との時間比）は５０％である。
図２に戻り、本実施形態の信号処理装置２０は、同期化部２１、フラグ生成部２２、周期計測カウンタ２３、パルス幅記憶部２４、補完周期カウンタ部２５，２６、論理和演算回路（以下、ＯＲ回路という）２７、補完パルス幅カウンタ部２８、ＲＳフリップフロップ回路２９、及びＯＲ回路３０を含んで構成される。尚、信号処理装置２０内の各ブロックには、周波数が２００ＭＨｚ程度の基準クロックＣＬＫ（図２においては図示省略）が供給されており、各ブロックはこの基準クロックＣＬＫに同期して動作する。
同期化部２１は、入力端子Ｔ１を介して入力される検出信号Ｋ１（図２参照）を、基準クロックＣＬＫに同期させた同期検出信号Ｋ２を生成する。この同期検出信号Ｋ２も本発明にいう所定信号に相当する。フラグ生成部２２は同期化部２１から出力される同期検出信号Ｋ２に基づいて、同期検出信号Ｋ２の状態変化を示すフラグＦＰ，ＦＮ，ＦＡ１を生成する。ここで、フラグＦＰは同期検出信号Ｋ２が立ち上がった時点においてのみ値が“１”となるフラグであり、フラグＦＮは同期検出信号Ｋ２が立ち下がった時点においてのみ値が“１”となるフラグであり、フラグＦＡ１は、フラグＦＰが出力される度に値が変化する（値が交互に“１”又は“０”となる）フラグである。
周期計測カウンタ２３は、フラグ生成部２２から出力されるフラグＦＰを用いて同期検出信号Ｋ２の各周期の長さを計測するカウンタである。つまり、周期計測カウンタ２３はフラグ生成部２２からフラグＦＰが出力された時点において基準クロックＣＬＫに同期してカウントを開始し（インクリメントを開始し）、次にフラグＦＰが出力された時点においてカウントを停止するとともに、値をリセットして（値を“０”に設定して）、再度カウントを開始する動作を繰り返し行う。周期計測カウンタ２３がカウントを停止した時点のカウント値Ｃ１と基準クロックＣＬＫの１周期の長さ（基準クロックＣＬＫの周波数が２００ＭＨｚである場合には５ｎｓ）との積が同期検出信号Ｋ２の１周期の長さになる。
パルス幅記憶部２４は、フラグ生成部２２から出力されるフラグＦＮを用いて同期検出信号Ｋ２のパルス幅（同期検出信号Ｋ２の値が“１”である時間）を記憶する。パルス幅記憶部２４は、フラグ生成部２２からフラグＦＮが出力された時点において周期計測カウンタ２３のカウント値Ｃ１を取り込む（ラッチする）ことで、同期検出信号Ｋ２のパルス幅を計測する。つまり、周期計測カウンタ２３は、フラグＦＰを用いて同期検出信号Ｋ２が立ち上がってからの時間をカウントしているため、同期検出信号Ｋ２が立ち下がった時点でフラグ生成部２２から出力されるフラグＦＮに基づいて周期計測カウンタ２３のカウント値Ｃ１を取り込めばパルス幅が得られる。
尚、パルス幅記憶部２４は、フラグ生成部２２からフラグＦＮが出力される度に、周期計測カウンタ２３のカウント値Ｃ１を取り込む。このため、同期検出信号Ｋ２の１周期を同期検出信号Ｋ２の立ち上がりから次の立ち上がりまでと定義した場合には、パルス幅記憶部２４が一度取り込んだカウント値Ｃ１を記憶する期間は、カウント値Ｃ１の取り込みを行った周期の後半の半周期が開始されてから次の周期の前半の半周期が終了するまでの間である。
補完周期カウンタ部２５，２６は、フラグ生成部２２から出力されるフラグＦＡ１を用いて同期検出信号Ｋ２の各周期を所定周期（本実施形態では１周期）遅らせた補完信号Ｋ３の各周期の時間位置を定めるものである。尚、詳細は後述するが、本実施形態において補完信号Ｋ３は同期検出信号Ｋ２の波形を完全に維持したまま１周期分遅延させたものではなく、図３に示した検出信号Ｋ１のパルス幅の変動及び１周期分のパルス抜けを補完しうる信号である点に注意されたい。もちろん、同期検出信号Ｋ２の波形が完全に維持されたまま所定周期だけ遅延した補完信号Ｋ３を生成する回路構成としても良い。この補完信号Ｋ３は、本発明にいう遅延信号に相当する。
補完周期カウンタ部２５は、フラグＦＡ１の立ち下りにおいて周期計測カウンタ２３のカウント値Ｃ１を取り込み、基準クロックＣＬＫに同期して取り込んだカウント値をデクリメントし、カウント値が“０”になった時点においてカウントを停止し、カウント終了パルス信号を出力する。補完周期カウンタ部２６はフラグＦＡ１の立ち上がりにおいて周期計測カウンタ２３のカウント値Ｃ１を取り込み、基準クロックＣＬＫに同期して取り込んだカウント値をデクリメントし、カウント値が“０”になった時点においてカウントを停止し、カウント終了パルス信号を出力する。ここで、補完周期カウンタ部２５，２６を並列して設けるのは、各々を交互に動作させることで補完信号Ｋ３の各周期を、途切れがなく連続的なものとするためである。
ＯＲ回路２７は、補完周期カウンタ部２５，２６から出力されるカウント終了パルス信号の論理和演算を行い、補完周期終了信号Ｅ１を出力する。この補完周期終了信号Ｅ１は、補完パルス幅カウンタ部２８及びＲＳフリップフロップ回路２９に出力される。補完パルス幅カウンタ部２８は、ＯＲ回路２７から補完周期終了信号Ｅ１が出力された時点において、パルス幅記憶部２４に記憶されているカウント値Ｃ２を取り込み、基準クロックＣＬＫに同期して取り込んだカウント値をデクリメントし、カウント値が“０”になった時点においてカウントを停止し、カウント終了パルス信号Ｅ２を出力する。
ＲＳフリップフロップ回路２９は、そのＳ（セット）入力端に補完周期終了信号Ｅ１が、Ｒ（リセット）入力端にカウント終了パルス信号Ｅ２がそれぞれ入力されており、これらの信号に基づいて同期検出信号Ｋ２から１周期だけ遅延した補完信号Ｋ３を生成する。ＲＳフリップフロップ回路２９は、補完周期終了信号Ｅ１が入力されると出力端Ｑの値を“１”とし、カウント終了パルス信号Ｅ２が出力されると出力端Ｑの値を“０”とすることで、補完信号Ｋ３を生成する。
ＯＲ回路３０の一方の入力端には同期化部２１から出力された同期検出信号Ｋ２が入力されており、他方の入力端にはＲＳフリップフロップ回路２９の出力端Ｑからの補完信号Ｋ３が入力されている。ＯＲ回路３０は、同期検出信号Ｋ２と補完信号Ｋ３との論理和演算を行い、補完検出信号Ｋ４を生成する。この補完検出信号Ｋ４は出力端子Ｔ２から検出信号Ｓ２（図１参照）として出力される。尚、上記補完検出信号Ｋ４は、本発明にいう合成信号に相当する。
次に、上記構成における信号処理装置２０の動作、つまり本発明の第１実施形態による信号処理方法について説明する。
図４は、本発明の第１実施形態による信号処理方法を示すタイミングチャートである。図４に示す検出信号Ｋ１が図２に示す信号処理装置２０の入力端子Ｔ１に入力されている検出信号であり、基準信号ＣＬＫが信号処理装置２０内の各ブロックに入力される基準クロックである。尚、図４においては、同期検出信号Ｋ２の状態が変化する時刻を時刻ｔ１〜ｔ７としている。また、図４中において、Ｃ３，Ｃ４は補完周期カウンタ部２５，２６のカウント値をそれぞれ示し、Ｃ５は補完パルス幅カウンタ部２８のカウント値を示している。
入力端子Ｔ１から検出信号Ｋ１が入力されると、検出信号Ｋ１は同期化部２１に入力し、同期化部２１において基準クロックＣＬＫに対して同期が取られた同期検出信号Ｋ２が生成される。この同期検出信号Ｋ２は、フラグ生成部２２及びＯＲ回路３０へ出力される。フラグ生成部２２に同期検出信号Ｋ２が入力すると、同期検出信号Ｋ２の状態変化に応じてフラグＦＰ，ＦＮ，ＦＡ１が生成される。
例えば、図４中の時刻ｔ１における同期検出信号Ｋ２の立ち上がり時点においてフラグ生成部２２からフラグＦＰが出力される。フラグＦＰが出力されると（正確にはフラグＦＰの立下り時点において）、周期計測カウンタ２３は状態をリセットし、カウント（インクリメント）を開始して基準クロックＣＬＫに同期してカウント値Ｃ１を増加させる。周期計測カウンタ２３が計測を行っている最中において、時刻ｔ２になるとフラグ生成部２２からフラグＦＮが出力される。フラグＦＮが出力されると（正確にはフラグＦＮの立下り時点において）、パルス幅記憶部２４は周期計測カウンタ２３のカウント値Ｃ１（図４に示す例では値「７」）を取り込んでカウント値Ｃ２として記憶する。ここでパルス幅記憶部２４に取り込まれるカウント値Ｃ２は、時刻ｔ１〜時刻ｔ２において同期検出信号Ｋ２の値が“１”である時間（同期検出信号Ｋ２のパルス幅）を示す値である。
周期計測カウンタ２３がカウントを継続して時刻ｔ３になると、フラグ生成部２２からフラグＦＰが出力されるとともに、フラグＦＡ１が立ち下がる。補完周期カウンタ部２５はフラグＦＡ１が立ち下がった時点において周期計測カウンタ２３のカウント値Ｃ１（図４に示す例では値「１４」）を取り込み、基準クロックＣＬＫに同期して取り込んだカウント値Ｃ１のデクリメントを開始する（図４中のカウント値Ｃ３参照）。ここで補完周期計測カウンタ部２５が取り込んだカウント値Ｃ１は、時刻ｔ１〜時刻ｔ３における同期検出信号Ｋ２の１周期分の長さを示す値である。
また、時刻ｔ３においてフラグ生成部２２から出力されたフラグＦＰに基づいて、周期計測カウンタ２３は状態をリセットしてカウント（インクリメント）を開始する。尚、上述した周期計測カウンタ２３のカウント値Ｃ１をパルス幅記憶部２４が取り込む処理及び周期計測カウンタ２３のカウント値Ｃ１を補完周期カウンタ部２５，２６が取り込む処理、並びに以下同様に行われるこれらの処理は、本発明にいう第５ステップで行われる処理に相当する。
時刻ｔ３が経過すると、周期計測カウンタ２３はインクリメントしている状態となり（カウント値Ｃ１参照）、補完周期カウンタ部２５は時刻ｔ３で取り込んだカウント値Ｃ１のデクリメントを行っている状態となる（カウント値Ｃ３参照）。この状態において時刻ｔ４になるとフラグ生成部２２からフラグＦＮが出力され、このフラグＦＮによってパルス幅記憶部２４は周期計測カウンタ２３のカウント値Ｃ１（図４に示す例では値「７」）を取り込んでカウント値Ｃ２として記憶する。ここでパルス幅記憶部２４が取り込んだ値は、時刻ｔ３〜時刻ｔ４における同期検出信号Ｋ２のパルス幅である。
更に時間が経過して時刻ｔ５になると、フラグ生成部２２からフラグＦＰが出力されるとともに、フラグＦＡ１が立ち上がる。補完周期カウンタ部２６はフラグＦＡ１が立ち上がった時点において周期計測カウンタ２３のカウント値Ｃ１（図４に示す例では値「１４」）を取り込み、基準クロックＣＬＫに同期して取り込んだ値のデクリメントを開始する（図４中のカウント値Ｃ４参照）。ここで補完周期カウンタ部２５が取り込んだ値は、時刻ｔ３〜時刻ｔ５における同期検出信号Ｋ２の１周期分の長さを示す値である。
また、時刻ｔ５において、補完周期カウンタ部２５のカウント値Ｃ３が“０”になり、補完周期カウンタ部２５からカウント終了パルス信号が出力される。このカウントパルス信号はＯＲ回路２７において補完周期カウンタ部２６からのカウント終了パルス信号と論理和演算されて、補完周期終了信号Ｅ１として補完パルス幅カウンタ部２８及びＲＳフリップフロップ回路２９に出力される。補完周期終了信号Ｅ１がＲＳフリップフロップ回路２９に入力されると（正確には補完周期終了信号Ｅ１の立ち下り時点において）、ＲＳフリップフロップ回路２９の出力端Ｑは値が“１”となり、補完信号Ｋ３が立ち上がる。
また、ＯＲ回路２７から出力された補完周期終了信号Ｅ１が補完パルス幅カウンタ部２８へ出力されると（正確には補完周期終了信号Ｅ１の立ち下り時点において）、補完パルス幅カウンタ部２８は、パルス幅記憶部２４に記憶されているカウント値Ｃ２（図４に示す例では値「７」）を取り込み、基準クロックＣＬＫに同期してデクリメントを開始する（図４中のカウント値Ｃ５参照）。時刻ｔ５が経過すると、周期計測カウンタ２３は、インクリメント動作を行い（カウント値Ｃ１参照）、補完周期カウンタ部２６は、時刻ｔ５で取り込んだカウント値Ｃ１のデクリメント動作を行い（カウント値Ｃ４参照）、補完パルス幅カウンタ部２８は、時刻ｔ５で取り込んだカウント値Ｃ２のデクリメント動作を行っている状態となる（カウント値Ｃ５参照）。
更に時間が経過して時刻ｔ６になると、フラグ生成部２２からフラグＦＮが出力されるため、パルス幅記憶部２４は、周期計測カウンタ２３のカウント値Ｃ１を取り込む。ここで、時刻ｔ６が経過した時点において、補完パルス幅カウンタ部２８のカウント値Ｃ５が“０”となり、補完パルス幅カウンタ部２８からＲＳフリップフロップ回路２９へカウント終了パルス信号Ｅ２が出力される。これにより、ＲＳフリップフロップ回路２９の出力端Ｑは“０”となり、補完信号Ｋ３は立ち下がる。
時刻ｔ６が経過して時刻ｔ７になると、フラグ生成部２２からフラグＦＰが出力されるとともに、フラグＦＡ１が立ち下がる。補完周期カウンタ部２５は、フラグＦＡ１が立ち下がった時点において周期計測カウンタ２３のカウント値Ｃ１（図４に示す例では値「１４」）を取り込み、基準クロックＣＬＫに同期して取り込んだ値のデクリメントを開始する（図４中のカウント値Ｃ３参照）。ここで補完周期カウンタ部２５が取り込んだ値は、時刻ｔ５〜時刻ｔ７における同期検出信号Ｋ２の１周期分の長さを示す値である。
また、時刻ｔ６において、補完周期カウンタ部２６のカウント値Ｃ４が“０”になり、補完周期カウンタ部２６からカウント終了パルス信号が出力される。このカウントパルス信号は、ＯＲ回路２７において補完周期カウンタ部２５から出力されるカウント終了信号と論理和演算されて、補完周期終了信号Ｅ１として補完パルス幅カウンタ部２８及びＲＳフリップフロップ回路２９へ出力される。補完周期終了信号Ｅ１がＲＳフリップフロップ回路２９に入力されると（正確には補完周期終了信号Ｅ１の立ち下り時点において）、ＲＳフリップフロップ回路２９の出力端Ｑの値は“１”となり、補完信号Ｋ３が立ち上がる。また、補完パルス幅カウンタ部２８は、パルス幅記憶部２４に記憶されているカウント値Ｃ２（図４に示す例では値「７」）を取り込み、基準クロックＣＬＫに同期してデクリメントを開始する（図４中のカウント値Ｃ５参照）。
ここで、時刻ｔ５〜ｔ７の期間に着目すると、補完パルスＫ３が立ち上がってから立ち下がるまでの時間は、時刻ｔ５において補完パルス幅カウンタ部２８がパルス幅記憶部２４から取り込んだカウント値Ｃ２（図４に示した例では値「７」）によって定まる。このカウント値Ｃ２は、時刻ｔ３〜ｔ４における同期検出信号Ｋ２のパルス幅を計測して得られた値である。また、補完パルスＫ３が立ち上がってから一度立ち下がり、再度立ち上がるまでの時間は、時刻ｔ５において補完周期カウンタ部２６が周期計測カウンタ２３から取り込んだカウント値Ｃ１（図４に示した例では値「１４」）によって定まる。このカウント値Ｃ１は、時刻ｔ３〜ｔ５における同期検出信号Ｋ２の１周期の長さを計測して得られた値である。
このように、本実施形態の信号処理装置２０は、同期検出信号Ｋ２の各周期の長さ及びパルス幅を計測し、これらの計測結果から同期検出信号Ｋ２に対して１周期だけ遅延した補完信号Ｋ３を生成している。この処理は、本発明にいう第６ステップの処理に相当する。生成された補完信号Ｋ３は、ＯＲ回路３０へ出力され、同期化部２１から出力される同期検出信号Ｋ２との論理和演算が行われて補完検出信号Ｋ４が生成される。この補完検出信号Ｋ４は、出力端子Ｔ２から検出信号Ｓ２（図１参照）として出力される。尚、以後においては以上説明した動作と同様に、同期検出信号Ｋ２に対して１周期だけ遅延した補完信号Ｋ３を生成し、同期検出信号Ｋ２と補完信号Ｋ３との論理和を演算して補完検出信号Ｋ４を生成する動作が繰り返し行われる。
以上、本発明の第１実施形態による信号処理方法について詳細に説明したが、次に、図２に示す信号処理装置２０にパルス抜けが生じた検出信号Ｋ１が入力されたときの動作について説明する。
図５は、信号処理装置２０にパルス抜けが生じた検出信号Ｋ１が入力されたときの動作を示すタイミングチャートである。尚、図５においては、図の簡単化のため、周期計測カウンタ２３のカウント値Ｃ１、補完周期カウンタ部２５，２６のカウント値Ｃ３，Ｃ４、及び補完パルス幅カウンタ部２８のカウント値Ｃ５を三角波で示している。これらが右肩上がりの変化をするときには、カウント値がインクリメントされていることを意味し、右肩下がりの変化をするときにはデクリメントされていることを意味する。
図５に示した例では、検出信号Ｋ１を同期化して得られる同期検出信号Ｋ２は、時刻ｔ１４〜ｔ１５の間の期間において１周期分のパルス抜けが生じており、時刻ｔ１８〜ｔ２０の間の期間において、２周期分のパルス抜けが生じている。このような同期検出信号Ｋ２に対しては、パルス抜けが生じていない時刻ｔ１３までは、周期計測カウンタ２３は同期検出信号Ｋ２の１周期毎にカウント値Ｃ１をリセットするとともに、基準クロックＣＬＫに同期してカウント値Ｃ１をインクリメントする動作を繰り返す。
また、補完周期カウンタ部２５，２６は、同期検出信号Ｋ２の１周期毎に、周期計測カウンタ２３が前の周期で計測したカウント値Ｃ１を取り込み、取り込んだカウント値Ｃ１を基準クロックＣＬＫに同期してデクリメントする動作を交互に繰り返す（図５中のカウント値Ｃ３，Ｃ４参照）。更に、補完パルス幅カウンタ部２８は、補完周期カウンタ部２５，２６のカウント値Ｃ３，Ｃ４の何れか一方が“０”になる度に、パルス幅記憶部２４に記憶されているカウント値Ｃ２（同期検出信号Ｋ２の１周期前の周期の長さを示すカウント値）を取り込んでデクリメントする動作を繰り返す（図５中のカウント値Ｃ５参照）。これにより、同期検出信号Ｋ２の各周期毎に補完信号Ｋ３が生成される。
時刻ｔ１３が経過すると、時刻ｔ１３と時刻ｔ１４との間で同期検出信号Ｋ２が一度立ち下がるため、この時点における周期計測カウンタ２３のカウント値Ｃ１をパルス幅記憶部２４が記憶する。しかしながら、時刻ｔ１４〜ｔ１５の期間においてパルス抜けが生じているため、時刻ｔ１４になっても周期計測カウンタ２３のカウント値Ｃ１はリセットされず、同期検出信号Ｋ２が次に立ち上がるまで（時刻ｔ１５になるまで）カウントが継続される。
また、時刻ｔ１４においては、同期検出信号Ｋ２が立ち上がらないため、周期計測カウンタ２３のカウント値Ｃ１は補完周期カウンタ部２５，２６に取り込まれない。但し、時刻ｔ１４において補完周期カウンタ部２５，２６のカウント値が“０”となるため、ＯＲ回路２７から補完周期終了信号Ｅ１が出力される。これにより、時刻ｔ１３〜ｔ１４の間の期間において同期検出信号Ｋ２が一度立ち下がった時点においてパルス幅記憶部２４に取り込まれたカウント値Ｃ２の分だけパルス幅が継続する補完信号Ｋ３が時刻ｔ１４〜ｔ１５の間の期間に生成される。
時刻ｔ１５になると同期検出信号Ｋ２が立ち上がるため、補完周期カウンタ部２５，２６は周期計測カウンタ２３のカウント値Ｃ１（このカウント値は同期検出信号Ｋ２の２周期分の長さを示す）を取り込み、取り込んだカウント値Ｃ１を基準クロックＣＬＫに同期してデクリメントする動作を開始する（図５中のカウント値Ｃ３，Ｃ４参照）。また、同期検出信号Ｋ２が立ち上がると周期計測カウンタ２３はカウント値Ｃ１をリセットして再度基準クロックＣＬＫに同期してカウントを開始する。しかしながら、時刻ｔ１４〜ｔ１５の期間において、補完周期カウンタ部２５，２６はデクリメントを行っておらず、カウント値が“０”のままであるため、時刻ｔ１５になってもＯＲ回路２７からは補完周期終了信号Ｅ１は出力されない。このため、時刻ｔ１５〜ｔ１６の期間においては、補完信号Ｋ３は生成されない。
また、時刻ｔ１５と時刻ｔ１６との間において同期検出信号Ｋ２が一度立ち下がるため、この時点における周期計測カウンタ２３のカウンタ値Ｃ１がパルス幅記憶部２４に記憶される。その後、時刻ｔ１６において同期検出信号Ｋ２が立ち上がるため、この時点の周期計測カウンタ２３のカウント値Ｃ１が補完周期カウンタ部２５，２６に取り込まれる。尚、ここで取り込まれるカウント値Ｃ１は時刻ｔ１５〜ｔ１６の期間におけるカウント値である。その後、補完周期カウンタ部２５，２６は取り込んだカウント値をデクリメントする動作を開始する。また、周期計測カウンタ２３はカウント値Ｃ１をリセットし、基準クロックＣＬＫに同期してカウントを繰り返す。
ところで、時刻ｔ１５〜ｔ１６の期間において、補完周期カウンタ部２５，２６はデクリメントを行っているが、その初期値は、時刻ｔ１５で取り込んだ同期検出信号Ｋ２の２周期分の長さを示すカウント値Ｃ１である。このため、時刻ｔ１６になっても補完同期カウンタ部２５，２６のカウント値は“０”にはならず、従って補完周期終了信号Ｅ１は出力されない。このため、時刻ｔ１６〜ｔ１７の期間においても、補完信号Ｋ３は生成されない。
時刻ｔ１７になると補完周期カウンタ部２６のカウント値が“０”になるため、ＯＲ回路２７から補完周期終了信号Ｅ１が出力される。これにより、時刻ｔ１６〜ｔ１７の間の期間において補完検出信号Ｋ２が一度立ち下がった時点においてパルス幅記憶部２４に取り込まれたカウント値Ｃ２の分だけパルス幅が継続する補完信号Ｋ３が時刻ｔ１７〜ｔ１８の間の期間に生成される。
時刻ｔ１１〜ｔ１８の期間において、同期検出信号Ｋ２は、時刻ｔ１４〜ｔ１５の間の期間において１周期分のパルス抜けが生じており、生成された補完信号Ｋ３は、時刻ｔ１５〜ｔ１７の間の期間において２周期分のパルス抜けが生じたものである。従って、これらの論理和演算を行うと、図５中に示したパルス抜けが完全に補完された補完検出信号Ｋ４が得られる。
以上説明したように、図２に示す信号処理装置２０においては、周期計測カウンタ２３のカウント値Ｃ１が同期検出信号Ｋ２の１周期分のカウント値を超えた周期以降の周期（時刻ｔ１５以降の周期）から補完周期カウンタ部２５，２６のカウント値Ｃ３，Ｃ４が“０”になるまでの周期（時刻ｔ１７まで）においては、補完信号Ｋ３は生成されない。このため、図５に示す通り、時刻ｔ１８〜ｔ２０の間の期間において２周期分のパルス抜けが生じていると、周期計測カウンタ２３のカウント値Ｃ１が同期検出信号Ｋ２の１周期分のカウント値を超えた周期以降の周期、即ち時刻ｔ１９以降の周期から補完周期カウンタ部２５，２６のカウント値Ｃ３，Ｃ４が“０”になるまでの周期、即ち時刻ｔ２２までにおいては、補完信号Ｋ３は生成されない。
従って、時刻ｔ１７〜ｔ２３の期間において、同期検出信号Ｋ２は、時刻ｔ１８〜ｔ２０の間の期間において２周期分のパルス抜けが生じており、生成された補完信号Ｋ３は、時刻ｔ１９〜ｔ２２の間の期間において３周期分のパルス抜けが生じたものである。これらの論理和演算を行うと、図５中に示す通り、時刻ｔ１９〜ｔ２０において１周期分のパルス抜けが補完されない箇所が生ずる。このように、本実施形態においては、１周期分のパルス抜け及び連続する複数周期のパルス抜けの内の最初のパルス抜けに限って補完するようになっているが、これは連続した複数周期のパルス抜けが生じた場合には、レーザ光源１１の発光異常や干渉計システム１０そのものの本質的な異常が生じている可能性があるので、２つ目以降のパルス抜けや異常に対して敢えて補完処理を行わずにエラーとして検知するようにするためである。尚、連続した複数周期の最初のパルスに限らずに補完処理を行う場合には、図２で示されている信号処理系を複数系統設けておいて、時系列的に補完処理を行うようにすればよい。
図６は、本発明の一実施形態による信号処理方法における処理を要約した図である。
図６において、検出信号Ｋ０は図３に示したものと同一のものであり、図３中の検出信号Ｋ１に代えて同期検出信号Ｋ２を図示している。この同期検出信号Ｋ２は、符号ＰＴ１を付した時間位置に急激なパルス幅の変動が生じており、符号ＰＴ２を付した時間位置においてパルス抜けが生じている。このような変化を示す同期検出信号Ｋ２に対して、本実施形態では、同期検出信号Ｋ２を元に同期検出信号Ｋ２に対して１周期だけ遅延した補完信号Ｋ３を生成し（遅延ステップ、第２ステップ）、同期検出信号Ｋ２と補完信号Ｋ３との論理和を演算して補完検出信号Ｋ４を生成している（合成ステップ、第２ステップ）。
図６に示す通り、同期検出信号Ｋ２を元に同期検出信号Ｋ２に対して１周期だけ遅延した補完信号Ｋ３を生成し、幅が急激に変動しているパルスと幅の急激な変動を生じていないパルスとを同じ時間位置に配置し、これらの論理和を演算すると、パルス幅の急激な変動が補完された補完検出信号Ｋ４が得られる。また、同期検出信号Ｋ２のパルス抜けが生じた箇所と補完信号Ｋ３のパルス抜けが生じていない箇所とを同じ時間位置に配置し、これらの論理和を演算すると、パルス抜けを補完した補完検出信号Ｋ４が得られる。このように、本実施形態によれば、検出信号Ｋ１のパルス幅の急激な変動及びパルス抜けを補完した補完検出信号Ｋ４を得ることができるため、結果として測定対象ＯＢの位置情報を高い精度をもって測定することができる。
（第２実施形態）
図７は、本発明の第２実施形態による信号処理方法が用いられる信号処理装置の構成を示すブロック図である。
図７に示した本発明の第２実施形態による信号処理方法４０が用いられる信号処理装置が、図２に示した本発明の第１実施形態による信号処理方法が用いられる信号処理装置２０と異なる点は、図２中のパルス幅記憶部２４、補完同期カウンタ部２５、及び補完同期カウンタ部２６に代えて、パルス幅記憶部３１、補完同期カウンタ部３２、及び補完同期カウンタ部３３をそれぞれ備えた点である。
図７中のパルス幅記憶部３１、補完同期カウンタ部３２、及び補完同期カウンタ部３３は、図２中のパルス幅記憶部２４、補完同期カウンタ部２５、及び補完同期カウンタ部２６と基本的には同様の動作を行うが、周期計測カウンタ２３から取り込んだカウント値Ｃ１を基準クロックＣＬＫの数周期だけ可変させる点が異なる。かかる処理を行うのは以下の理由による。つまり、入力端子Ｔ１から入力される検出信号Ｋ１と信号処理装置３０内で用いられる基準クロックＣＬＫとは非同期であり、検出信号Ｋ１の周期及びパルス幅を検出信号Ｋ１とは非同期な基準クロックＣＬＫを基準として計測している。このため、作成される補完信号Ｋ３の周期及びパルス幅と検出信号Ｋ１の周期及びパルス幅とはそれぞれ基準クロックＣＬＫの数クロック分だけ誤差が生じ、この誤差が原因で測定対象ＯＢの一計測誤差を生ずる虞があるためである。
図８は、同期検出信号Ｋ２と補完信号Ｋ３との時間位置関係の一例を示す図である。本実施形態では、パルス幅記憶部３１、補完同期カウンタ部３２、及び補完同期カウンタ部３３のカウント値を可変することで、補完信号Ｋ３の周期Ｗ２、補完信号Ｋ３の開始遅延量Ｎ１、及び補完信号Ｋ３のパルス幅Ｗ１を調整している。尚、補完信号Ｋ３の開始遅延量Ｎ１又はパルス幅Ｗ１を調整することで、補完信号Ｋ３の立ち下りから同期検出信号Ｋ２の立ち下りまでの時間Ｎ２も可変される。
具体的には、補完信号Ｋ３の周期Ｗ２が同期検出信号Ｋ２の周期に対して基準クロックＣＬＫの１周期分だけ長く又は短くなるように補完周期カウンタ部３２，３３のカウント値を調整する。また、補完信号Ｋ３の開始遅延量Ｎ１が基準クロックＣＬＫの１〜４周期分だけ遅くなるように、補完周期カウンタ部３２，３３のカウント値を調整する。更に、補完信号Ｋ３のパルス幅Ｗ１が同期検出信号Ｋ２のパルス幅に対して基準クロックＣＬＫの２〜３周期分だけ短くなるようにパルス幅記憶部３１に記憶されているカウント値Ｃ２を調整する。パルス幅記憶部３１、補完周期カウンタ部３２、及び補完周期カウンタ部３３の調整量の設定は、予め試験を行って定めておく。
図８に示した信号処理回路２０の基本的な動作は、図４及び図５を参照して説明した動作と同様の動作であるため、ここでは詳細な説明を省略する。
図９は、本発明の第２実施形態による信号処理方法において生成される補完信号Ｋ３及び補完検出信号Ｋ４と同期検出信号Ｋ２との時間位置関係の一例を示す図である。
図９においては、図６と同様に検出信号Ｋ０及び同期検出信号Ｋ２を図示している。尚、同期検出信号Ｋ２は、符号ＰＴ１を付した箇所に急激なパルス幅の変動が生じており、符号ＰＴ２を付した箇所においてパルス抜けが生じている。
このような変化を示す同期検出信号Ｋ２に対して、本実施形態においても第１実施形態と同様に、同期検出信号Ｋ２を元に同期検出信号Ｋ２に対して１周期だけ遅延した補完信号Ｋ３を生成している（遅延ステップ、第２ステップ）。尚、比較のため、図９においては、第１実施形態による信号処理方法を用いて生成された補完信号に符号Ｋ１２を付して示している。
本実施形態において生成される補完信号Ｋ３は、図７中のパルス幅記憶部３１、補完周期カウンタ部３２、及び補完周期カウンタ部３３のカウント値を調整しているため、図９に示す通り、補完信号Ｋ１２に比べてパルス幅が減じられる（処理ステップ、第７ステップ）。また、補完信号Ｋ３の各周期のパルスは、その立ち上がり時点が同期検出信号Ｋ２の各周期におけるパルスの立ち上がり時間よりも遅れるとともに、その立ち下がり時点が同期検出信号Ｋ２の各周期におけるパルスの立ち下がり時間よりも早くなる。
よって、本実施形態の信号処理方法により生成された補完信号Ｋ３と同期検出信号Ｋ２との論理和演算を行って補完検出信号Ｋ４を生成すると（合成ステップ、第３ステップ）、同期検出信号Ｋ２の多くの周期におけるパルス幅が反映された補完検出信号Ｋ４が生成される、このように、本実施形態では、いわば元の同期検出信号Ｋ２が優先されて補完されているため、補正によるパルス幅の誤差を最小限にすることができる。また、図９に示す通り、本実施形態においても補完検出信号Ｋ２の１周期分のパルス抜けが補正される。このように、本実施形態によれば、補完検出信号Ｋ２のパルス幅の急激な変動及びパルス抜けを最小限の誤差で補完することができるため、測定対象ＯＢの位置情報を高い精度をもって測定する上で極めて好適である。
（第３実施形態）
図１０は、本発明の第３実施形態による信号処理方法が用いられる信号処理装置の構成を示すブロック図である。
図１０に示した本発明の第３実施形態による信号処理方法が用いられる信号処理装置４５が、図７に示した本発明の第２実施形形態による信号処理方法が用いられる信号処理装置４０と異なる点は、ＯＲ回路３０と出力端子Ｔ２との間に平均化処理部３５を設けた点である。
平均化処理部３５は、例えばＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路を含んで構成され、補完検出信号Ｋ４のパルス幅（時間幅）を平均化するためのものである。周知の通り、ＰＬＬ回路は、位相検出器、ＶＣＯ（Ｖｏｌａｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ：電圧制御発振器）、ループフィルタ、及び分周期をループ内に含んでフィードバック系を構成し、外部から入力された信号とループ内のＶＣＯからの出力との位相差が一定になるよう、ループ内のＶＣＯにフィードバック制御をかけて発振をさせる発振回路である。
第１実施形態及び第２実施形態と同様に、基本的には本実施形態においても同期検出信号Ｋ２の周期及びパルス幅を用いて同期検出信号Ｋ２に対して１周期分だけ遅延した補完信号Ｋ３を生成し（遅延ステップ、第２ステップ）、この補完信号Ｋ３と同期検出信号Ｋ２との論理和を演算することで、補完検出信号Ｋ４を生成している（合成ステップ、第３ステップ）。
しかしながら、この補完検出信号Ｋ４は、検出信号Ｋ１のサンプリング誤差（検出信号Ｋ１に対して非同期の基準クロックＣＬＫで検出信号Ｋ１の周期及びパルス幅を計測する計測誤差）及び検出信号Ｋ１のジッタを含む。このため、本実施形態においては、平均化処理部３５においてＰＬＬ回路を用いて補完検出信号Ｋ４のパルス幅を平均化した補完検出信号Ｋ５を生成して、補完検出信号Ｋ４のパルス幅の誤差の除去を行っている（平均化ステップ）。
図１１は、本発明の第３実施形態による信号処理方法において生成される補完信号Ｋ３及び補完検出信号Ｋ４と入力される検出信号Ｋ１との時間位置関係の一例を示す図である。尚、図１１においては、図９と同様に第１実施形態の信号処理方法を用いて生成される補完信号Ｋ３０、並びに第２実施形態の信号処理方法を用いて生成される補完信号Ｋ３及び補完検出信号Ｋ４を図示している。
図１１においては、図９と同様に、同期検出信号Ｋ２及び第１実施形態で生成される補完信号Ｋ１２を図示している。尚、同期検出信号Ｋ２は、符号ＰＴ１を付した箇所に急激なパルス幅の変動が生じており、符号ＰＴ２を付した箇所においてパルス抜けが生じている。図１１に示す同期検出信号Ｋ２に対しては、第２実施形態において生成されるものと同一の検出信号Ｋ３及び補完検出信号Ｋ４が生成される。この補完検出信号Ｋ４を平均化処理部３５に入力すると補完検出信号Ｋ５が生成される。
ここで、生成される補完検出信号Ｋ４に着目すると、符号ＰＴ１，ＰＴ２を付した箇所においては、他の箇所に比べてパルス幅が狭くなっていることが分かる。これに対し、平均化処理部３５で生成される補完検出信号Ｋ５は、各周期間におけるパルス幅が平均化されており、各周期間におけるパルス幅の変動が殆ど無いことが分かる。このように、本実施形態においては、各周期間のパルス幅の変動が平均化された補完検出信号Ｋ５が得られており、この補完検出信号Ｋ５を用いれば更に高い精度で測定対象ＯＢの位置情報を測定することができる。
尚、以上の説明では、図７に示す本発明の第２実施形態による信号処理方法が用いられる信号処理回路４０が備えるＯＲ回路３０と出力端子Ｔ２との間に平均化処理部３５を備えた構成を例にあげて説明した。しかしながら、図２に示す本発明の第１実施形態による信号処理方法が用いられる信号処理回路２０が備えるＯＲ回路３０と出力端子Ｔ２との間に平均化処理部３５を備えても、同様の効果が得られる。
尚、上述の第１〜第３実施形態においては、非同期検出信号Ｋ１から同期化部２１を介して同期検出信号Ｋ２を生成し、同期回路としてのＯＲ回路３０の一方の入力端に入力させているが、同期化部２１をフラグ生成部２２の直前に設けて、ＯＲ回路３０には非同期検出信号Ｋ１のまま入力させるようにしてもよい。この場合、ＯＲ回路３０は非同期回路となり、ＯＲ回路３０から出力される補完検出信号Ｋ４も非同期信号となる。非同期検出信号Ｋ１をそのままＯＲ回路（非同期回路）３０に入力させるか、同期検出信号Ｋ２を生成してからＯＲ回路（同期回路）３０に入力させるかは、入力端子Ｔ１に入力される信号の信号品質や補完信号の遅延周期等を考慮して決めてやればよい。
（第４実施形態）
前述した第１実施形態〜第３実施形態においては、同期検出信号Ｋ２のパルス抜け、即ち、１つの周期内において状態が変化せずに値が“０”のままである状態を補完する信号処理方法について説明した。しかしながら、上記のパルス抜けとは異なり、１つの周期内において状態が変化せずに値が“１”のままとなるパルス抜けもある。
図１２Ａ〜図１２Ｃは、パルス抜けの種類を説明するための図である。ここで、図１２Ａに示す通り、同期検出信号Ｋ２の１周期内における立ち上がりから立ち下がりまでを正パルスと定義し、同期検出信号Ｋ２の立ち下がりから立ち上がりまでを負パルスと定義する。
第１実施形態〜第３実施形態において説明したパルス抜けは、図１２Ｂ中において符号ＰＴ３で指し示す通り、１つの周期内において状態が変化せずに値が“０”のままになる正パルス抜けである。これに対し、図１２Ｃ中において符号ＰＴ４で指し示す通り、１つの周期内において状態が変化せずに値が“１”のままになる負パルス抜けもある。上述の第１実施形態〜第３実施形態の信号処理方法は正パルス抜けを補完することはできるものの、負パルス抜けは補完することができない。本実施形態の信号処理方法は、正パルス抜け及び負パルス抜けを補完するものである。
図１３は、本発明の第４実施形態による信号処理方法が用いられる信号処理装置の構成を示すブロック図である。
図１３に示す通り、本実施形態の信号処理方法が用いられる信号処理装置５０は、同期化部２１、正パルス補完信号生成部５１、負パルス補完信号生成部５２、ＯＲ回路５３、論理積演算回路（以下、ＡＮＤ回路という）５４、Ｐエッジ検出部５５、Ｎエッジ検出部５６、及びマルチプレクサ５７を含んで構成される。尚、本実施形態においても、信号処理装置５０内の各ブロックには、周波数が２００ＭＨｚ程度の基準クロックＣＬＫ（図１３においては図示省略）が供給されており、各ブロックはこの基準クロックＣＬＫに同期して動作する。
上記同期化部２１は、第１実施形態〜第３実施形態で説明した同期化部２１と同様のものであり、入力端子Ｔ１を介して入力される検出信号Ｋ１を基準クロックＣＬＫに同期させた同期検出信号Ｋ２を生成する。正パルス補完信号生成部５１は、第１実施形態の信号処理方法が用いられる信号処理装置２０が備えるフラグ生成部２２〜ＲＳフリップフロップ２９を含む構成（図２参照）、又はこれらに含まれるパルス幅記憶部２４及び補完周期カウンタ２５，２６に代えてパルス幅記憶部３１及び補完周期カウンタ３２，３３を備えた構成（図７参照）であり、前述した補完信号Ｋ３と同様の補完信号Ｋ２１（第１遅延信号）を生成する。尚、この補完信号Ｋ２１は、主として正パルス抜けを補完するためのものである。
負パルス補完信号生成部５２は、正パルス補完信号生成部５１とほぼ同様の構成であり、主として負パルス抜けを補完する補完信号Ｋ２２（第２遅延信号）を生成する。ここで、負パルス補完信号生成部５２及び正パルス補完信号生成部５１が図２に示すフラグ生成部２２〜ＲＳフリップフロップ２９を含む構成であるとし、これらの構成上の相違点について説明する。
正パルス補完信号生成部５１が備える周期計測カウンタ２３にはフラグ生成部２２から出力されるフラグＦＰが入力され、パルス幅記憶部２４にはフラグＦＮが入力されている。これに対し、負パルス補完信号生成部５２が備える周期計測カウンタ２３にはフラグ生成部２２から出力されるフラグＦＮが入力され、パルス幅記憶部２４にはフラグＦＰが入力されており、正パルス補完信号生成部５１とは逆である。
また、正パルス補完信号生成部５１が備える補完周期カウンタ部２５，２６にはフラグＦＰが出力される度に値が変化するフラグＦＡ１が入力されていたが、負パルス補完信号生成部５２が備える補完周期カウンタ部２５，２６にはフラグＦＮが出力される度に値が変化する（値が交互に“１”又は“０”となる）フラグＦＡ２（図１５参照）が入力されている点が異なる。
図４を参照して詳述した通り、正パルス補完信号生成部５１は、同期検出信号Ｋ２の立ち上がりを基準として各周期の長さ（同期検出信号Ｋ２の立ち上がりから次の立ち上がりまでの長さ）及びパルス幅（１つの周期内において、値が“１”である期間の長さ）を計測して補完信号Ｋ２１を生成する。これに対し、負パルス補完信号５２は、同期検出信号Ｋ２の立ち下がりを基準として各周期の長さ（同期検出信号Ｋ２の立ち下がりから次の立ち下がりまでの長さ）及びパルス幅（１つの周期内において、値が“０”である期間の長さ）を計測して補完信号Ｋ２２を生成する。
ＯＲ回路５３は、正パルス補完信号生成部５１から出力される補完信号Ｋ２１と同期化部２１から出力される同期検出信号Ｋ２の論理和演算を行い、補完検出信号Ｋ２３を生成する。ＡＮＤ回路５４は、負パルス補完信号生成部５２から出力される補完信号Ｋ２２と同期化部２１から出力される同期検出信号Ｋ２の論理積演算を行い、補完検出信号Ｋ２４を生成する。これらの補完検出信号Ｋ２３，２４はマルチプレクサ５７に出力される。
Ｐエッジ検出部５５は、同期検出信号Ｋ２の立ち上がりの有無を検出するものであり、予め設定したエッジ検出領域に同期検出信号Ｋ２の立ち上がりが検出されなかったときに検出エラー信号ｅ１を出力する。また、Ｎエッジ検出部５６は、同期検出信号Ｋ２の立ち下がりの有無を検出するものであり、予め設定したエッジ検出領域に同期検出信号Ｋ２の立ち下がりが検出されなかったときに検出エラー信号ｅ２を出力する。
図１４は、Ｐエッジ検出部５５及びＮエッジ検出部５６で設定されるエッジ検出領域を説明するための図である。
図１４中において、符号Ａ１を付した領域がＰエッジ検出部５５で設定されるエッジ検出領域であり、符号Ａ２を付した領域がＮエッジ検出部５６で設定されるエッジ検出領域である。図示の通り、エッジ検出領域Ａ１，Ａ２は、ノイズの影響等がなければ同期検出信号Ｋ２が本来立ち上がるであろう位置又は立ち下がるであろう位置からある程度の幅（例えば、基準クロックＣＬＫの数クロック分の幅：所定の時間幅）をもって設定されている。
Ｐエッジ検出部５５及びＮエッジ検出部５６は、図２に示す周期計測カウンタ２３と同様のカウンタを有しており、このカウンタのカウント値に基づいて上記の検出領域Ａ１，Ａ２の幅が設定される。尚、Ｐエッジ検出部５５及びＮエッジ検出部５６の構成の簡略化を図るため、これらに設けられるカウンタを省略し、正パルス補完信号生成部５１又は負パルス補完信号生成部５２に設けられる周期計測カウンタ２３のカウント値を用いて検出領域Ａ１，Ａ２の幅を設定するようにしても良い。
このように、エッジ検出領域Ａ１，Ａ２を設けて同期検出信号Ｋ２の立ち上がり及び立ち下がりを検出するのは、例えばサンプリング誤差に起因して僅かに立ち上がりの時間位置及び立ち下がりの時間位置がずれても検出を可能とするとともに、パルス幅の変動が極端に大きなパルスを検出対象から除外するためである。Ｐエッジ検出部５５からの検出エラー信号ｅ１はマルチプレクサ５７のエラー信号入力端Ｌ１に入力され、Ｎエッジ検出部５６からの検出エラー信号ｅ２はマルチプレクサ５７のエラー信号入力端Ｌ２に入力される。
マルチプレクサ５７は、エラー信号入力端Ｌ１，Ｌ２に入力される検出エラー信号ｅ１，ｅ２に応じて、同期検出信号Ｋ２、補完検出信号Ｋ２３、及び補完検出信号Ｋ２４の何れか１つの信号を補完検出信号Ｋ２５として出力する。具体的には、検出エラー信号ｅ１，ｅ２の何れもがエラー信号入力端Ｌ１，Ｌ２に入力されない場合には、同期検出信号Ｋ２を補完検出信号Ｋ２５として出力する。検出エラー信号ｅ１のみがエラー信号入力端Ｌ１に入力された場合には、入力された時点から同期検出信号Ｋ２の半周期の時間が経過する時点まで補完検出信号Ｋ２３を補完検出信号Ｋ２５として出力する。また。検出エラー信号ｅ２のみがエラー信号入力端Ｌ２に入力された場合には、入力された時点から同期検出信号Ｋ２の半周期の時間が経過する時点まで補完検出信号Ｋ２４を補完検出信号Ｋ２５として出力する。
次に、上記構成における信号処理装置５０の動作、つまり本発明の第４実施形態による信号処理方法について説明する。
図１５は、本発明の第４実施形態による信号処理方法において生成される補完信号Ｋ２１，Ｋ２２の一例を示すタイミングチャートである。
図１５に示す検出信号Ｋ１が図１３に示す信号処理装置５０の入力端子Ｔ１に入力されている検出信号であり、基準信号ＣＬＫが信号処理装置５０内の各ブロックに入力される基準クロックである。尚、図１５においては図４と同様に、同期検出信号Ｋ２の状態が変化する時刻を時刻ｔ１〜ｔ７としている。
入力端子Ｔ１から検出信号Ｋ１が入力されると、検出信号Ｋ１は同期化部２１に入力されて同期化部２１において基準クロックＣＬＫに対して同期が取られた同期検出信号Ｋ２が生成される。この同期検出信号Ｋ２は正パルス補完信号生成部５１、負パルス補完信号生成部５２、及びマルチプレクサ５７へ出力される。正パルス補完信号生成部５１に同期検出信号Ｋ２が入力すると、内部に設けられたフラグ生成部２２（図２参照）において図１５に示すフラグＦＰ，ＦＮ，ＦＡ１が生成され、これらのフラグに基づいて図４を用いて説明した処理と同様の処理が行われて補完信号Ｋ２１が生成される。また、負パルス補完信号生成部５２に同期検出信号Ｋ２が入力すると、内部に設けられたフラグ生成部２２（図２参照）において図１５に示すフラグＦＰ，ＦＮ，ＦＡ２が生成され、これらのフラグに基づいて図４を用いて説明した処理と同様の処理が行われて補完信号Ｋ２２が生成される。
ここで、生成される補完信号Ｋ２１，Ｋ２２は、何れも検出信号Ｋ２同期検出信号Ｋ２に対して１周期だけ遅延したものである。例えば、時刻ｔ３〜ｔ５（正確には、これらの時刻の経過後における基準クロックＣＬＫの最初の立ち上がり時刻）で生成される補完信号Ｋ２１は、同期検出信号Ｋ２の時刻ｔ１〜ｔ３における１周期の長さと時刻ｔ１〜ｔ２における正パルスの幅とに基づいて生成される。また、例えば、時刻ｔ４〜ｔ６（正確には、これらの時刻の経過後における基準クロックＣＬＫの最初の立ち上がり時刻）で生成される補完信号Ｋ２２は、同期検出信号Ｋ２の時刻ｔ２〜ｔ４における１周期の長さと時刻ｔ２〜ｔ３における負パルスの幅とに基づいて生成される。
以上、本発明の第４実施形態による信号処理方法において生成される補完信号Ｋ２１，Ｋ２２について説明したが、次に、図１３に示す信号処理装置５０に正パルス抜け及び負パルス抜けが生じた検出信号Ｋ１が入力されたときの動作について説明する。
図１６は、信号処理装置５０に正パルス抜け及び負パルス抜けが生じた検出信号Ｋ１が入力されたときの動作を示すタイミングチャートである。
図１６に示した例では、検出信号Ｋ１を同期化して得られる同期検出信号Ｋ２は、時刻ｔ３４〜ｔ３５の間の期間において１周期分の正パルス抜けが生じており、時刻ｔ３８〜ｔ３９の間の期間において１周期分の負パルス抜けが生じている。このような同期検出信号Ｋ２に対しては、パルス抜けが生じていない時刻ｔ３３までは、正パルス補完信号生成部５１及び負パルス補完信号生成部５２は、図１５を参照して説明した動作を行って、各周期毎に正パルス及び負パルスが存在する補完信号Ｋ２１，Ｋ２２をそれぞれ生成する。
正パルス補完信号生成部５１で生成された補完信号Ｋ２１は、ＯＲ回路５３へ出力され、同期検出信号Ｋ２との論理和演算が行われて補完検出信号Ｋ２３が生成される。また、負パルス補完信号生成部５２で生成された補完信号Ｋ２２は、ＡＮＤ回路５４へ出力され、同期検出信号Ｋ２との論理積演算が行われて補完検出信号Ｋ２４が生成される。これらの補完検出信号Ｋ２３，Ｋ２４はマルチプレクサ５７へ出力される。時刻ｔ３３までは同期検出信号Ｋ２が規則的な状態変化をしているため、Ｐエッジ検出部５５及びＮエッジ検出部５６からは検出エラー信号ｅ１，ｅ２が出力されない（検出ステップ）。このため、時刻ｔ３３まではマルチプレクサ５７からは同期検出信号Ｋ２がそのまま補完検出信号Ｋ２５として出力される（選択ステップ）。
時刻ｔ３３が経過して時刻ｔ３４になると、同期検出信号Ｋ２の正パルス抜けが生じているが、正パルス補完信号生成部５１から出力される補完信号Ｋ２１は、同期検出信号Ｋ２の１周期前の周期の長さ及び正パルス幅に基づいて生成されているため、図１６に示す通り補完信号Ｋ２１は時刻ｔ３４〜ｔ３５の間において正パルスが存在している。このため、検出信号Ｋ２１と同期検出信号Ｋ２との論理和を演算して得られる補完検出信号Ｋ２３も時刻ｔ３４〜ｔ３５の間において正パルスが存在したものとなる。
また、時刻ｔ３４においては、同期検出信号Ｋ２が立ち上がらないためＰエッジ検出部５５から検出エラー信号ｅ１が出力される（検出ステップ）。マルチプレクサ５７は検出エラー信号ｅ１が出力された時点から同期検出信号Ｋ２の半周期分の時間が経過するまで補完検出信号Ｋ２３を補完検出信号Ｋ２５として出力する（選択ステップ）。かかる処理が行われることで、図１６に示す通り、補完検出信号Ｋ２５は、時刻ｔ３４〜ｔ３５における正パルス抜けが補完されたものとなる。
時刻ｔ３５が経過してから時刻ｔ３８までは、同期検出信号Ｋ２が規則的な状態変化をしているため、Ｐエッジ検出部５５及びＮエッジ検出部５６からは検出エラー信号ｅ１，ｅ２が出力されない（検出ステップ）。このため、この期間においてはマルチプレクサ５７からは同期検出信号Ｋ２がそのまま補完検出信号Ｋ２５として出力される（選択ステップ）。
時刻ｔ３８〜ｔ３９の間（後半の半周期）において、同期検出信号Ｋ２は、負パルス抜けが生じている。しかしながら、負パルス補完信号生成部５２から出力される補完信号Ｋ２２は、同期検出信号Ｋ２の１周期前の周期の長さ及び正パルス幅に基づいて生成されているため、図１６に示す通り補完信号Ｋ２２は時刻ｔ３８〜ｔ３９の間において負パルスが存在している。このため、検出信号Ｋ２２と同期検出信号Ｋ２との論理積を演算して得られる補完検出信号Ｋ２４も時刻ｔ３８〜ｔ３９の間において負パルスが存在したものとなる。
また、時刻ｔ３８の経過後、同期検出信号Ｋ２の半周期が経過した時点においては、同期検出信号Ｋ２が立ち下がらないためＮエッジ検出部５６から検出エラー信号ｅ２が出力される（検出ステップ）。マルチプレクサ５７は検出エラー信号ｅ２が出力された時点から同期検出信号Ｋ２の半周期分の時間が経過するまで補完検出信号Ｋ２４を補完検出信号Ｋ２５として出力する（選択ステップ）。かかる処理が行われることで、図１６に示す通り、補完検出信号Ｋ２５は、時刻ｔ３８〜ｔ３９における負パルス抜けが補完されたものとなる。
尚、時刻ｔ３９以降においては、同期検出信号Ｋ２が規則的な状態変化をしているためＰエッジ検出部５５及びＮエッジ検出部５６からは検出エラー信号ｅ１，ｅ２が出力されない（検出ステップ）。このため、この期間においてはマルチプレクサ５７からは同期検出信号Ｋ２がそのまま補完検出信号Ｋ２５として出力される。
以上説明した通り、本実施形態の信号処理装置５０は、検出信号Ｋ１（ひいては、同期検出信号Ｋ２）に１周期分の正パルス抜け又は負パルス抜けが生じていても、これらを完全に補完することができる。また、本実施形態においては、Ｐエッジ検出部５５及びＮエッジ検出部５６が図１４に示すエッジ検出領域Ａ１，Ａ２をそれぞれ設定して同期検出信号Ｋ２の立ち上がり及び立ち下がりの各々を検出している。このため、仮に同期検出信号Ｋ２の正パルス又は負パルスの急激な変動があった場合には、これらはパルス抜けとして補完される。従って、本実施形態においても、パルス幅の急激な変動を補完することができる。
以上、本発明の第４実施形態について説明したが、本実施形態においても前述した第３実施形態と同様に、マルチプレクサ５７と出力端子Ｔ２との間に平均化処理部３５と同様の構成を設けて、補完検出信号Ｋ２５のパルス幅（時間幅）を平均化するようにしても良い。
尚、第４実施形態においても、同期化部２１をフラグ生成部２２の直前に設けて、ＯＲ回路３０には非同期検出信号Ｋ１のまま入力させるようにしてもよい。この場合、ＯＲ回路３０は、非同期回路となり、ＯＲ回路３０から出力される補完検出信号Ｋ４も非同期信号となる。非同期検出信号Ｋ１をそのままＯＲ回路（非同期回路）３０に入力させるか、同期検出信号Ｋ２を生成してからＯＲ回路（同期回路）３０に入力させるかは、入力端子Ｔ１に入力される信号の信号品質や補完信号の遅延周期等を考慮して決めればよい。
（ステージ）
次に、本発明の一実施形態によるステージについて詳細に説明する。
図１７は、本発明の一実施形態によるステージの概略構成を示す図である。尚、図１７に示すステージは、ウェハ（半導体ウェハ）Ｗを水平面内で移動させるステージである。このステージの説明においては、ウェハＷが移動する水平面内に互いに直交するＸ軸及びＹ軸を設定して説明を進める。
図１７に示す通り、本実施形態のステージは、ウェハＷを保持した状態でＸＹ面内で移動可能に構成された可動体としてのウェハステージ６６を備えるステージ部６５と、ウェハステージ６６を駆動する駆動制御部としての制御部６０とを含んで構成される。制御部６０は、上位コントローラ６１、制御コントローラ６２、電流増幅部６３ａ〜６３ｃ、及び位置検出部６４ａ，６４ｂを含んで構成される。
上位コントローラ６１は、制御コントローラ６２に対してＸＹ面内におけるウェハＷの位置を指示する制御信号を出力する。制御コントローラ６２は、上位コントローラ６１から出力される制御信号と位置検出部６４ａ，６４ｂから出力される検出信号とに基づいて、ステージ部６５が備えるリニアモータ６７〜６９を駆動するための駆動信号を生成し、ウェハＷを載置するウェハステージ６６の動作を制御する。
電流増幅部６３ａ〜６３ｃは、制御コントローラ６２から出力される駆動信号の電流を所定の増幅率で増幅してステージ部６５に設けられるリニアモータ６７〜６９のそれぞれに供給する。位置検出部６４ａ，６４ｂは、ステージ部６５に設けられるレーザ干渉計７０ａ，７０ｂから出力される検出信号に対して前述した信号処理を施してウェハステージ６６のＸ方向の位置及びＹ方向の位置（ステージ位置）を検出する。尚、図１７に示すステージ装置においては、レーザ干渉計７０ａ，７０ｂ及び位置検出部６４ａ，６４ｂが本発明にいう干渉計システムに相当する。
次に、ステージ部６５について詳細に説明する。
図１８は、ステージ部６５の構成例を示す斜視図である。図１７及び図１８に示すように、ステージ部６５は、ウェハステージ６６、このウェハステージ６６をＸＹ平面に沿った２次元方向に移動可能に支持するウェハ定盤７１、ウェハステージ６６と一体的に設けられてウェハＷを吸着保持する試料台７２、これらウェハステージ６６及び試料台７２を相対移動自在に支持するＸガイドバー７３を主体に構成されている。ウェハステージ６６の底面には、非接触ベアリングである不図示の複数のエアベアリング（エアパッド）が固定されており、これらのエアベアリングによってウェハステージ６６がウェハ定盤７１上に、例えば数ミクロン程度のクリアランスを介して浮上支持されている。
ウェハ定盤７１は、例えば不図示のベースプレートの上方に、不図示の防振ユニットを介してほぼ水平に支持されている。ここで、防振ユニットは、例えばウェハ定盤７１の各コーナーに配置され、内圧が調整可能なエアマウントとボイスコイルモータとがベースプレート上に並列に配置された構成になっている。これらの防振ユニットによって、ベースプレートを介してウェハ定盤７１に伝わる微振動がマイクロＧレベルで絶縁されるようになっている。
また、図１８に示すように、Ｘガイドバー７３は、Ｘ方向に沿った長尺形状を呈しており、その長さ方向の両端には電機子ユニットからなる可動子６７ａ及び可動子６８ａがそれぞれ設けられている。これらの可動子６７ａ，６８ａにそれぞれ対応する磁石ユニットを有する固定子６７ｂ，６８ｂは、不図示のベースプレートに突設された支持部に設けられている。
上記の可動子６７ａ及び固定子６７ｂによってリニアモータ６７が構成され、可動子６８ａ及び固定子６８ｂによってリニアモータ６８が構成されている。可動子６７ａが固定子６７ｂとの間の電磁気的相互作用により駆動され、なおかつ可動子６８ａが固定子６８ｂとの間の電磁気的相互作用により駆動されることでＸガイドバー７３がＹ方向に移動し、リニアモータ６７とリニアモータ６８との駆動量を調整することで、ウェハステージ６６はＸ軸及びＹ軸に直交するＺ軸周りに回転する。即ち、リニアモータ６７，６８によってＸガイドバー７３とほぼ一体的にウェハステージ６６（及び試料台７２）がＹ方向及びＺ軸周りに駆動されるようになっている。
また、Ｘガイドバー７３のＸ方向側には、Ｘトリムモータ７７の可動子が取り付けられている。このＸトリムモータ７７は、Ｘ方向に推力を発生することでＸガイドバー７３のＸ方向の位置を調整するものであって、その固定子は不図示のリアクションフレームに設けられている。このため、ウェハステージ６６をＸ方向に駆動する際の反力は、リアクションフレームを介してベースプレートに伝達される機能になっている。
試料台７２は、Ｘガイドバー７３との間にＺ方向に所定量のギャップを維持する磁石及びアクチュエータからなる磁気ガイドを介して、Ｘガイドバー７３にＸ方向に相対移動自在に非接触で支持・保持されている。また、ウェハステージ６６は、Ｘガイドバー７３に埋設された固定子を有するリニアモータ６９による電磁気的相互作用によりＸ方向に駆動される。リニアモータ６９の可動子は図示していないが、ウェハステージ６６に取り付けられている。試料台７２の上面には、不図示のウェハホルダを介してウェハＷが真空吸着等によって固定される。
尚、上記リニアモータ６７，６８よりもリニアモータ６９の方がウェハステージ６６上に載置されるウェハＷに近い位置に配置されており、リニアモータ６９の可動子が試料台７２に固定されている。このため、リニアモータ６９は発熱源であるコイルが固定子となりウェハＷから遠ざかり直接試料台７２に固定されないムービングマグネット型のリニアモータを用いることが望ましい。
リニアモータ６７，６８は、リニアモータ６９、Ｘガイドバー７３、及び試料台７２を一体として駆動するため、Ｘリニアモータ６９より遙かに大きい推力を必要とする。そのため、多くの電力を必要とし発熱量もリニアモータ６９より大きくなる。従って、リニアモータ６７，６８は、ムービングコイル型のリニアモータを用いることが望ましい。
また、ウェハステージ６６の端部にはＸ方向に延びる移動鏡７５とＹ方向に延びる移動鏡７６が取り付けられている。これらの移動鏡７５，７６の鏡面に対面する位置にレーザ干渉計７０ｂ，７０ａ（図１参照）がそれぞれ取り付けられており、このレーザ干渉計７０ａ，７０ｂの計測結果が６４ａ，６４ｂに出力されて前出した信号処理が施されて、ウェハステージ６６のＸ方向の位置及びＹ方向の位置が所定の分解能、例えば０．５〜１ｎｍ程度の分解能でリアルタイムに計測される。尚、レーザ干渉計７０ａ，７０ｂの少なくとも一方は、測長軸を２軸以上有する多軸干渉計であり、これらレーザ干渉計の計測値に基づいてウェハステージ６６（ひいてはウェハＷ）のＸ方向の位置及びＹ方向の位置のみならず、Ｚ軸周りの回転量及びレベリング量をも求めることができるようになっている。
（露光装置）
次に、露光装置について詳細に説明する。
図１９は、露光装置の概略構成を示す図である。
図１９に示した露光装置は、レチクルＲとウェハＷとを同期移動させつつレチクルＲに形成されたパターンの像を順次ウェハＷに転写する所謂ステップ・アンド・スキャン方式の露光装置である。図１９において、符号８０は、ｇ線（波長４３６ｎｍ）、ｉ線（波長３６５ｎｍ）を射出する超高圧水銀ランプ、又はＫｒＦエキシマレーザ（波長２４８ｎｍ）、ＡｒＦエキシマレーザ（波長１９３ｎｍ）、若しくはＦ２エキシマレーザ（波長１９３ｎｍ）等の光源を含み、これらの光源から射出される光の光強度分布を一様にするとともに、所定の形状に整形した照明光ＩＬを射出する照明光学系である。
符号８１は、マスクとしてのレチクルＲを載置するレチクルステージであり、投影光学系ＰＬの光軸ＡＸの方向に微動可能で、且つその光軸ＡＸに垂直な面内で２次元移動及び微小回転可能に構成される。レチクルステージ８１の一端には、移動鏡８２が取り付けられており、この移動鏡８２の鏡面に対向した位置にレーザ干渉計８４が配置されている。また、前述した照明光学系８０には固定鏡８３が取り付けられている。尚、固定鏡８３は投影光学系ＰＬに取り付けても良い。
レーザ干渉計８４は、移動鏡８２に対して波長λ１のレーザ光を照射し、固定鏡８３に対して移動鏡８２に照射するレーザ光の波長とは異なる波長λ２のレーザ光を照射し、各々の反射光を干渉させて得られる干渉光を検出して検出信号を得る。また、レーザ干渉計８４の内部には、図１に示す基準光路Ｐ１と同様の光路が設けられており、この光路を介した波長λ１，λ２のレーザ光を干渉させて基準信号を得る。
レーザ干渉計８４は、これら基準信号及び検出信号をディジタル化した後でグリッチ低減処理を行い、更に前述した信号処理を行って図１に示す基準信号Ｓ１及び検出信号Ｓ２，Ｓ３を生成し、基準信号Ｓ１と検出信号Ｓ２とを比較するとともに、基準信号Ｓ１と検出信号Ｓ３とを比較してレチクルステージ８１のＸ座標、Ｙ座標、及び回転角を測定している。レチクルステージ８１を図１に示す測定対象ＯＢに見立てると、レーザ干渉計８４は図１に示す干渉計システムに相当する。
尚、図１９では図示を簡略化しているが、移動鏡８２はＸ軸に垂直な鏡面を有する移動鏡及びＹ軸に垂直な鏡面を有する移動鏡から構成されている。また、レーザ干渉計８４は、Ｙ軸に沿って移動鏡８２にレーザビームを照射する２個のＹ軸用のレーザ干渉計及びＸ軸に沿って移動鏡８２にレーザビームを照射するＸ軸用のレーザ干渉計より構成され、Ｙ軸用の１個のレーザ干渉計及びＸ軸用の１個のレーザ干渉計によりレチクルステージ８１のＸ座標及びＹ座標が計測される。また、Ｙ軸用の２個のレーザ干渉計の計測値の差により、レチクルステージ８１の回転角が計測される。レーザ干渉計８４によって検出されたレチクルステージ８１のＸ座標、Ｙ座標、及び回転角の情報は主制御系８５に供給される。主制御系８５は供給されたステージ位置情報をモニターしつつ駆動系８６へ制御信号を出力し、レチクルステージ８１の位置決め動作を制御する。
レチクルステージ８１上に載置されたレチクルＲには透明なガラス基板表面にクロム等によって半導体素子、液晶表示素子等のデバイスパターンＤＰが形成されている。照明光学系８０から射出された照明光ＩＬによってレチクルＲが照明されると、レチクルＲに形成されたデバイスパターンＤＰの像が投影光学系ＰＬを介してウェハＷ上に転写される。ウェハＷは、ウェハステージ８７上に載置されている。尚、レチクルＲのデバイスパターンＤＰが形成された面（パターン面）とウェハＷの表面とは、投影光学系ＰＬに関して光学的に共役に設定される。
ウェハステージ８７は、ＸＹ平面内においてウェハＷを移動させるＸＹステージ、Ｚ軸方向にウェハＷを移動させるＺステージ、ウェハＷをＸＹ平面内で微小回転させるステージ、及びＺ軸に対する角度を変化させてＸＹ平面に対するウェハＷの傾きを調整するステージ等から構成される。ウェハステージ８７の上面の一端にはウェハステージ８７の移動可能範囲以上の長さを有する移動鏡８８が取り付けられ、移動鏡８８の鏡面に対向した位置にレーザ干渉計９０が配置されている。また、前述した投影光学系ＰＬには固定鏡８９が取り付けられている。
レーザ干渉計９０は、移動鏡８８に対して波長λ１のレーザ光を照射し、固定鏡８９に対して移動鏡８８に照射するレーザ光の波長とは異なる波長λ２のレーザ光を照射し、各々の反射光を干渉させて得られる干渉光を検出して検出信号を得る。また、レーザ干渉計９０の内部には、図１に示す基準光路Ｐ１と同様の光路が設けられており、この光路を介した波長λ１，λ２のレーザ光を干渉させて基準信号を得る。
レーザ干渉計９０は、これら基準信号及び検出信号をディジタル化した後でグリッチ低減処理を行い、更に前述した信号処理を行って図１に示す基準信号Ｓ１及び検出信号Ｓ２，Ｓ３を生成し、基準信号Ｓ１と検出信号Ｓ２とを比較するとともに、基準信号Ｓ１と検出信号Ｓ３とを比較してウェハステージ８７のＸ座標、Ｙ座標、及び回転角を測定している。ウェハステージ８７を図１に示す測定対象ＯＢに見立てると、レーザ干渉計９０は図１に示す干渉計システムに相当する。
尚、図１９では図示を簡略化しているが、移動鏡８８はＸ軸に垂直な鏡面を有する移動鏡及びＹ軸に垂直な鏡面を有する移動鏡から構成されている。また、レーザ干渉計９０は、Ｙ軸に沿って移動鏡８８にレーザビームを照射する２個のＹ軸用のレーザ干渉計及びＸ軸に沿って移動鏡８８にレーザビームを照射するＸ軸用のレーザ干渉計より構成され、Ｙ軸用の１個のレーザ干渉計及びＸ軸用の１個のレーザ干渉計によりウェハステージ８７のＸ座標及びＹ座標が計測される。また、Ｙ軸用の２個のレーザ干渉計の計測値の差により、ウェハステージ８７の回転角が計測される。レーザ干渉計９０によって計測されたウェハステージ８７のＸ座標、Ｙ座標、及び回転角の情報は、主制御系８５に供給される。主制御系８５は、供給されたステージ位置情報をモニターしつつ駆動系９１へ制御信号を出力し、ウェハステージ８７の位置決め動作を制御する。
レチクルＲに形成されたデバイスパターンＤＰの像をウェハＷ上に転写するときには、まず、主制御系８５は、図示せぬレチクルアライメント系を用いてレチクルＲの正確な位置情報を計測するとともに、ウェハアライメント系を用いてウェハＷの正確な位置情報を計測した後、これらの計測結果とレーザ干渉計８４及びレーザ干渉計９０の測定結果とに基づいてレチクルＲとウェハＷの相対的な位置を調整する。次に、駆動系８６及び駆動系９０へ制御信号を出力して、レチクルＲとウェハＷとの移動を開始させ、スリット状の照明光ＩＬをレチクルＲに照射する。その後は、レーザ干渉計８４及びレーザ干渉計９０の検出結果をモニタしつつ、レチクルＲとウェハＷとを同期移動させてデバイスパターンＤＰを逐次ウェハＷ上に転写する。
以上、本発明の実施形態について説明したが、本発明は、上記実施形態に制限されず、本発明の範囲内で自由に変更が可能である。例えば、上記実施形態においては、信号処理装置２０の入力端子Ｔ１に入力する検出信号Ｋ１に対して、検出信号Ｋ１の１周期分だけ遅延させた補完信号Ｋ３を生成し、検出信号Ｋ１と補完信号Ｋ３との論理和演算を行って補完検出信号Ｋ４を生成していた。しかしながら、検出信号Ｋ１に対する補完信号Ｋ３の遅延時間は、検出信号Ｋ１の複数周期分であってもよい。
尚、上述の実施形態において、本発明の信号処理を用いる干渉計システムは、測定対象（ステージ）の１次元あるいは２次元の位置情報を測定するために用いられているが、特開平１０−９７９８２号公報、特開２０００−４９０６６号公報、及び特表２００１−５１３２６７号公報等に開示されているように、測定対象の位置情報、回転や傾き等を求めるために干渉計システムを用いる場合にも本発明を適用できる。
また、上記実施形態ではステップ・アンド・スキャン方式の露光装置を例に挙げて説明したが、本発明は、ステップ・アンド・リピート方式の露光装置にも適用可能である。また、本実施形態の露光装置の照明光学系８０が備える光源は、超高圧水銀ランプ、ＫｒＦエキシマレーザ、ＡｒＦエキシマレーザ、又はＦ２レーザ（１５７ｎｍ）のみならず、Ｘ線や電子線などの荷電粒子線を用いることができる。例えば、電子線を用いる場合には電子銃として、熱電子放射型のランタンヘキサボライト（ＬａＢ６）、タンタル（Ｔａ）を用いることができる。また、前述した実施形態においては、半導体素子又は液晶表示素子を製造する場合を例に挙げて説明したが、もちろん、薄膜磁気ヘッドの製造に用いられてデバイスパターンをセラミックウェハ上へ転写する露光装置、及びＣＣＤ等の撮像素子の製造に用いられる露光装置等にも本発明を適用することができる。
更に、光源としてＤＦＢ半導体レーザ又はファイバーレーザから発振される赤外域、又は可視域の単一波長レーザ光を、例えばエルビウム（又はエルビウムとイットリビウムの両方）がドープされたファイバーアンプで増幅し、非線形光学結晶を用いて紫外光に波長変換した高調波を用いても良い。例えば、単一波長レーザの発振波長を１．５１〜１．５９μｍの範囲内とすると、発生波長が１８９〜１９９ｎｍの範囲内である８倍高調波、又は発生波長が１５１〜１５９ｎｍの範囲内である１０倍高調波が出力される。
特に、発振波長を１．５４４〜１．５５３μｍの範囲内とすると、発生波長が１９３〜１９４ｎｍの範囲内の８倍高調波、即ちＡｒＦエキシマレーザ光とほぼ同一波長となる紫外光が得られ、発振波長を１．５７〜１．５８μｍの範囲内とすると、発生波長が１５７〜１５８ｎｍの範囲内の１０倍高調波、即ちＦ２レーザ光とほぼ同一波長となる紫外光が得られる。また、発振波長を１．０３〜１．１２μｍの範囲内とすると、発生波長が１４７〜１６０ｎｍの範囲内である７倍高調波が出力され、特に発振波長を１．０９９〜１．１０６μｍの範囲内とすると、発生波長が１５７〜１５８μｍの範囲内の７倍高調波、即ちＦ２レーザ光とほぼ同一波長となる紫外光が得られる。この場合、単一波長発振レーザとしては、例えばイットリビウム・ドープ・ファイバーレーザを用いることができる。
また、本発明は半導体素子の製造に用いられる露光装置だけではなく、液晶表示素子（ＬＣＤ）等を含むディスプレイの製造に用いられてデバイスパターンをガラスプレート上へ転写する露光装置、薄膜磁気ヘッドの製造に用いられてデバイスパターンをセラミックウェハ上へ転写する露光装置、及びＣＣＤ等の撮像素子の製造に用いられる露光装置等にも適用することができる。更には、光露光装置、ＥＵＶ露光装置、Ｘ線露光装置、及び電子線露光装置などで使用されるレチクル又はマスクを製造するために、ガラス基板又はシリコンウェハなどに回路パターンを転写する露光装置にも本発明を適用できる。ここで、ＤＵＶ（深紫外）光やＶＵＶ（真空紫外）光などを用いる露光装置では一般的に透過型レチクルが用いられ、レチクル基板としては石英ガラス、フッ素がドープされた石英ガラス、蛍石、フッ化マグネシウム、又は水晶などが用いられる。また、プロキシミティ方式のＸ線露光装置、又は電子線露光装置などでは透過型マスク（ステンシルマスク、メンブレンマスク）が用いられ、マスク基板としてはシリコンウェハなどが用いられる。
また、本発明のステージは、露光装置に設けられるレチクルステージ及びウェハステージのみならず、物体を載置した状態で移動させる（１次元的な移動又は２次元的な移動に制限されない）ステージ装置を制御する場合一般について適用することが可能である。
次に、上述した露光装置をリソグラフィ工程で使用したマイクロデバイスの製造方法の実施形態について説明する。図２０は、マイクロデバイス（ＩＣやＬＳＩ等の半導体チップ、液晶パネル、ＣＣＤ、薄膜磁気ヘッド、マイクロマシン等）の製造例のフローチャートを示す図である。図２０に示すように、まず、ステップＳ１０（設計ステップ）において、マイクロデバイスの機能・性能設計（例えば、半導体デバイスの回路設計等）を行い、その機能を実現するためのパターン設計を行う。引き続き、ステップＳ１１（マスク製作ステップ）において、設計した回路パターンを形成したマスク（レチクル）を製作する。一方、ステップＳ１２（ウェハ製造ステップ）において、シリコン等の材料を用いてウェハを製造する。
次に、ステップＳ１３（ウェハ処理ステップ）において、ステップＳ１０〜ステップＳ１２で用意したマスクとウェハを使用して、後述するように、リソグラフィ技術等によってウェハ上に実際の回路等を形成する。次いで、ステップＳ１４（デバイス組立ステップ）において、ステップＳ１３で処理されたウェハを用いてデバイス組立を行う。このステップＳ１４には、ダイシング工程、ボンティング工程、及びパッケージング工程（チップ封入）等の工程が必要に応じて含まれる。最後に、ステップＳ１５（検査ステップ）において、ステップＳ１４で作製されたマイクロデバイスの動作確認テスト、耐久性テスト等の検査を行う。こうした工程を経た後にマイクロデバイスが完成し、これが出荷される。
図２１は、半導体デバイスの場合における、図２０のステップＳ１３の詳細なフローの一例を示す図である。
図２１において、ステップＳ２１（酸化ステップ）においてはウェハの表面を酸化させる。ステップＳ２２（ＣＶＤステップ）においてはウェハ表面に絶縁膜を形成する。ステップＳ２３（電極形成ステップ）においてはウェハ上に電極を蒸着によって形成する。ステップＳ２４（イオン打込みステップ）においてはウェハにイオンを打ち込む。以上のステップＳ２１〜ステップＳ２４のそれぞれは、ウェハ処理の各段階の前処理工程を構成しており、各段階において必要な処理に応じて選択されて実行される。
ウェハプロセスの各段階において、上述の前処理工程が終了すると、以下のようにして後処理工程が実行される。この後処理工程では、まず、ステップＳ２５（レジスト形成ステップ）において、ウェハに感光剤を塗布する。引き続き、ステップＳ２６（露光ステップ）において、上で説明したリソグラフィシステム（露光装置）及び露光方法によってマスクの回路パターンをウェハに転写する。次に、ステップＳ２７（現像ステップ）においては露光されたウェハを現像し、ステップＳ２８（エッチングステップ）において、レジストが残存している部分以外の部分の露出部材をエッチングにより取り去る。そして、ステップＳ２９（レジスト除去ステップ）において、エッチングが済んで不要となったレジストを取り除く。これらの前処理工程と後処理工程とを繰り返し行うことによって、ウェハ上に多重に回路パターンが形成される。
以上説明したマイクロデバイス製造方法においては、露光ステップ（ステップＳ２６）において前述した信号処理方法を用いてマスク及びウェハの位置情報が高い精度をもって測定されるため、ウェハ上に既に形成されているパターンとウェハ上に転写するパターンとの重ね合わせ精度を向上させることができ、結果的に最小線幅が０．１μｍ程度の高集積度のデバイスを歩留まり良く生産することができる。
また、半導体素子等のマイクロデバイスだけではなく、光露光装置、ＥＵＶ露光装置、Ｘ線露光装置、及び電子線露光装置等で使用されるレチクル又はマスクを製造するために、マザーレチクルからガラス基板やシリコンウェハ等へ回路パターンを転写する露光装置にも本発明を適用できる。ここで、ＤＵＶ（深紫外）やＶＵＶ（真空紫外）光等を用いる露光装置では、一般的に透過型レチクルが用いられ、レチクル基板としては石英ガラス、フッ素がドープされた石英ガラス、蛍石、フッ化マグネシウム、又は水晶等が用いられる。また、プロキシミティ方式のＸ線露光装置や電子線露光装置等では、透過型マスク（ステンシルマスク、メンブレンマスク）が用いられ、マスク基板としてはシリコンウェハ等が用いられる。なお、このような露光装置は、ＷＯ９９／３４２５５号公報、ＷＯ９９／５０７１２号公報、ＷＯ９９／６６３７０号公報、特開平１１−１９４４７９号公報、特開２０００−１２４５３号公報、特開２０００−２９２０２号公報等に開示されている。
（干渉計システム）
図１は、本発明の実施形態による信号処理方法が用いられる干渉計システムの構成の概略を示すブロック図である。
図１に示す干渉計システム１０は、概説すると、レーザ光源１１から射出されるレーザ光ＬＢ０を３つのレーザ光ＬＢ１〜ＬＢ３に分割し、分割した１つのレーザ光ＬＢ１を光路長が既知の基準光路Ｐ１を介して受信して基準信号Ｓ１を得るとともに、分割した他の２つのレーザ光ＬＢ２，ＬＢ３を測定対象ＯＢに照射して得られた干渉光を受信することで検出信号Ｓ２，Ｓ３のそれぞれを得て、基準信号Ｓ１及び検出信号Ｓ２，Ｓ３から測定対象ＯＢの位置情報を測定するものである。以下、具体的な構成について説明する。
レーザ光源１１は２つの異なる波長λ１，λ２を含むレーザ光ＬＢ０を射出する。このレーザ光ＬＢ０は分割器１２に入射し、３つのレーザ光ＬＢ１〜ＬＢ３に分割される。分割された１つのレーザ光ＬＢ１は反射ミラーＭ１，Ｍ２で順に反射されつつ基準光路Ｐ１を介して基準受信機１３に入射する。ここで、レーザ光ＬＢ１は２つの異なる波長λ１，λ２を含んでいるため、これらの干渉光が基準受信機１３に入射する。基準受信機１３は２つの異なる波長λ１，λ２の干渉光を光電変換して基準信号を生成し、この基準信号をディジタル化（二値化）して（第１ステップ）グリッチ低減処理を行う。また、これらの処理が行われた信号に対してパルス幅変動及びパルス抜けを補完する処理（本発明にいう信号処理）を施して基準信号Ｓ１を出力する。
分割器１２で分割されたレーザ光ＬＢ２はミラーＭ３で反射されて干渉計１４に入射する。干渉計１４に入射したレーザ光ＬＢ２は２つの異なる波長λ１，λ２を含んでおり、何れか一方の波長のレーザ光（例えば、波長λ１のレーザ光）が光路Ｐ２を介して測定対象ＯＢに取り付けられた反射器ＭＲ１で反射され、光路Ｐ２を逆走して再び干渉計１４に入射する。他方の波長のレーザ光（例えば、波長λ２のレーザ光）は、不図示の固定鏡に照射され、その反射光が干渉計１４に入射する。尚、図１に示す測定対象ＯＢは、紙面に平行な面内において直行する２つの方向Ｄ１，Ｄ２に移動可能に構成されているものとする。
干渉計１４は、光路Ｐ２を介した波長λ１のレーザ光と、不図示の固定鏡で反射された波長λ２のレーザ光とを干渉させる。干渉計１４で得られた干渉光ＩＦ１は干渉計１４から射出されて受信機１５に入射する。受信機１５は干渉光ＩＦ１を光電変換して検出信号を生成し、この検出信号をディジタル化（二値化）して（第１ステップ）グリッチ低減処理を行う。また、これらの処理が行われた信号に対してパルス幅変動及びパルス抜けを補完する処理（本発明にいう信号処理）を施して基準信号Ｓ２を出力する。
また、分割器１２で分割されたレーザ光ＬＢ３は、干渉計１６に入射する。干渉計１６に入射したレーザ光ＬＢ３も２つの異なる波長λ１，λ２を含んでおり、何れか一方の波長のレーザ光（例えば、波長λ１のレーザ光）が光路Ｐ３を介して測定対象ＯＢに取り付けられた反射器ＭＲ２で反射され、光路Ｐ２を逆走して再び干渉計１６に入射する。他方の波長のレーザ光（例えば、波長λ２のレーザ光）は、不図示の固定鏡に照射され、その反射光が干渉計１６に入射する。
干渉計１６は、光路Ｐ３を介した波長λ１のレーザ光と、不図示の固定鏡で反射された波長λ２のレーザ光とを干渉させる。干渉計１６で得られた干渉光ＩＦ２は、干渉計１６から射出されて受信機１７に入射する。受信機１７は、干渉光ＩＦ２を光電変換して検出信号を生成し、この検出信号をディジタル化（二値化）して（第１ステップ）グリッチ低減処理を行う。また、これらの処理が行われた信号に対してパルス幅変動及びパルス抜けを補完する処理（本発明にいう信号処理）を施して基準信号Ｓ３を出力する。
基準受信機１３からの基準信号Ｓ１、受信機１５からの検出信号Ｓ２、及び受信機１７からの検出信号Ｓ３は、中央測定装置１８に入力される。中央測定装置１８は、基準信号Ｓ１と検出信号Ｓ２を比較することにより、方向Ｄ１における測定対象ＯＢの位置情報を測定し、基準信号Ｓ１と検出信号Ｓ３を比較することにより方向Ｄ２における測定対象ＯＢの位置情報を測定する。以上説明した処理を行って、図１に示す干渉計システムは、測定対象ＯＢの紙面内における位置情報を測定する（測定ステップ、第４ステップ）。
（信号処理装置及び信号処理方法）
以上、干渉計システムの全体構成について説明したが、次に、基準受信機１３及び受信機１５，１７に設けられる信号処理装置及び信号処理方法について説明する。尚、基準受信機１３及び受信機１５，１７に設けられる信号処理装置の構成は、同様の構成であるため、以下においては受信機１５に設けられる信号処理装置の構成を代表して説明し、基準受信機１３及び受信機１７に設けられる信号処理装置の構成の説明は省略する。
（第１実施形態）
図２は、本発明の第１実施形態による信号処理方法が用いられる信号処理装置の構成を示すブロック図である。
図２に示す信号処理装置２０は、入力端子Ｔ１に入力されるディジタル化された検出信号（基準受信機１３の場合はディジタル化された基準信号）の急激なパルス幅の変化及び１周期分のパルス抜けを補完する信号処理を行う信号処理装置である。ここで、入力端子Ｔ１に入力される検出信号について説明する。
図３は、信号処理装置の入力端子Ｔ１に入力される検出信号の一例を示す図である。
図３において、符号Ｋ０を付して示した信号は、図１に示した受信機１５内において干渉光ＩＦ１を光電変換して得られた検出信号であり、符号Ｋ１を付して示した信号は検出信号Ｋ０のディジタル化処理及びグリッチ低減処理を行って得られる検出信号である。この検出信号Ｋ１が信号処理装置２０の入力端子Ｔ１に入力される。尚、検出信号Ｋ０，Ｋ１は、本発明にいう所定信号に相当する。
検出信号Ｋ０から検出信号Ｋ１を得る基本的な処理は、検出信号Ｋ０に対して２つの異なる閾値ＴＨ１，ＴＨ２を設定し、検出信号Ｋ０の値が閾値ＴＨ１を超えて閾値ＴＨ１よりも大きくなった場合に値を“１”とし、検出信号Ｋ０の値が閾値ＴＨ２を超えて閾値ＴＨ２よりも小さくなった場合に値を“０”とする。かかる処理と同時に、前述した特許文献１に開示されたグリッチ低減処理を行い、グリッチを低減する。
ここで、例えば符号ＰＴ１を付して示す箇所において、検出信号Ｋ０の１つのパルスが閾値ＴＨ１を超えてはいるものの、他のパルスに比べて全体として値が小さい場合には、得られる検出信号Ｋ１のパルス幅が急激に狭くなる現象が生ずる。また、例えば符号ＰＴ２を付して示す箇所において、検出信号Ｋ０の１つのパルスの値が極めて小さくなって閾値ＴＨ１を超えない場合には、その箇所において検出信号Ｋ１のパルス抜けが生ずる現象が生ずる。このような検出信号Ｋ１が信号処理装置２０の入力端子Ｔ１に入力される。尚、入力端子Ｔ１に入力される検出信号Ｋ１の周波数は３．５ＭＨｚ〜６．５ＭＨｚ程度であり、デューティ比（一つの周期内において、値が“０”である期間と“１”である期間との時間比）は５０％である。
図２に戻り、本実施形態の信号処理装置２０は、同期化部２１、フラグ生成部２２、周期計測カウンタ２３、パルス幅記憶部２４、補完周期カウンタ部２５，２６、論理和演算回路（以下、ＯＲ回路という）２７、補完パルス幅カウンタ部２８、ＲＳフリップフロップ回路２９、及びＯＲ回路３０を含んで構成される。尚、信号処理装置２０内の各ブロックには、周波数が２００ＭＨｚ程度の基準クロックＣＬＫ（図２においては図示省略）が供給されており、各ブロックはこの基準クロックＣＬＫに同期して動作する。
同期化部２１は、入力端子Ｔ１を介して入力される検出信号Ｋ１（図２参照）を、基準クロックＣＬＫに同期させた同期検出信号Ｋ２を生成する。この同期検出信号Ｋ２も本発明にいう所定信号に相当する。フラグ生成部２２は同期化部２１から出力される同期検出信号Ｋ２に基づいて、同期検出信号Ｋ２の状態変化を示すフラグＦＰ，ＦＮ，ＦＡ１を生成する。ここで、フラグＦＰは同期検出信号Ｋ２が立ち上がった時点においてのみ値が“１”となるフラグであり、フラグＦＮは同期検出信号Ｋ２が立ち下がった時点においてのみ値が“１”となるフラグであり、フラグＦＡ１は、フラグＦＰが出力される度に値が変化する（値が交互に“１”又は“０”となる）フラグである。
周期計測カウンタ２３は、フラグ生成部２２から出力されるフラグＦＰを用いて同期検出信号Ｋ２の各周期の長さを計測するカウンタである。つまり、周期計測カウンタ２３はフラグ生成部２２からフラグＦＰが出力された時点において基準クロックＣＬＫに同期してカウントを開始し（インクリメントを開始し）、次にフラグＦＰが出力された時点においてカウントを停止するとともに、値をリセットして（値を“０”に設定して）、再度カウントを開始する動作を繰り返し行う。周期計測カウンタ２３がカウントを停止した時点のカウント値Ｃ１と基準クロックＣＬＫの１周期の長さ（基準クロックＣＬＫの周波数が２００ＭＨｚである場合には５ｎｓ）との積が同期検出信号Ｋ２の１周期の長さになる。
パルス幅記憶部２４は、フラグ生成部２２から出力されるフラグＦＮを用いて同期検出信号Ｋ２のパルス幅（同期検出信号Ｋ２の値が“１”である時間）を記憶する。パルス幅記憶部２４は、フラグ生成部２２からフラグＦＮが出力された時点において周期計測カウンタ２３のカウント値Ｃ１を取り込む（ラッチする）ことで、同期検出信号Ｋ２のパルス幅を計測する。つまり、周期計測カウンタ２３は、フラグＦＰを用いて同期検出信号Ｋ２が立ち上がってからの時間をカウントしているため、同期検出信号Ｋ２が立ち下がった時点でフラグ生成部２２から出力されるフラグＦＮに基づいて周期計測カウンタ２３のカウント値Ｃ１を取り込めばパルス幅が得られる。
尚、パルス幅記憶部２４は、フラグ生成部２２からフラグＦＮが出力される度に、周期計測カウンタ２３のカウント値Ｃ１を取り込む。このため、同期検出信号Ｋ２の１周期を同期検出信号Ｋ２の立ち上がりから次の立ち上がりまでと定義した場合には、パルス幅記憶部２４が一度取り込んだカウント値Ｃ１を記憶する期間は、カウント値Ｃ１の取り込みを行った周期の後半の半周期が開始されてから次の周期の前半の半周期が終了するまでの間である。
補完周期カウンタ部２５，２６は、フラグ生成部２２から出力されるフラグＦＡ１を用いて同期検出信号Ｋ２の各周期を所定周期（本実施形態では１周期）遅らせた補完信号Ｋ３の各周期の時間位置を定めるものである。尚、詳細は後述するが、本実施形態において補完信号Ｋ３は同期検出信号Ｋ２の波形を完全に維持したまま１周期分遅延させたものではなく、図３に示した検出信号Ｋ１のパルス幅の変動及び１周期分のパルス抜けを補完しうる信号である点に注意されたい。もちろん、同期検出信号Ｋ２の波形が完全に維持されたまま所定周期だけ遅延した補完信号Ｋ３を生成する回路構成としても良い。この補完信号Ｋ３は、本発明にいう遅延信号に相当する。
補完周期カウンタ部２５は、フラグＦＡ１の立ち下りにおいて周期計測カウンタ２３のカウント値Ｃ１を取り込み、基準クロックＣＬＫに同期して取り込んだカウント値をデクリメントし、カウント値が“０”になった時点においてカウントを停止し、カウント終了パルス信号を出力する。補完周期カウンタ部２６はフラグＦＡ１の立ち上がりにおいて周期計測カウンタ２３のカウント値Ｃ１を取り込み、基準クロックＣＬＫに同期して取り込んだカウント値をデクリメントし、カウント値が“０”になった時点においてカウントを停止し、カウント終了パルス信号を出力する。ここで、補完周期カウンタ部２５，２６を並列して設けるのは、各々を交互に動作させることで補完信号Ｋ３の各周期を、途切れがなく連続的なものとするためである。
ＯＲ回路２７は、補完周期カウンタ部２５，２６から出力されるカウント終了パルス信号の論理和演算を行い、補完周期終了信号Ｅ１を出力する。この補完周期終了信号Ｅ１は、補完パルス幅カウンタ部２８及びＲＳフリップフロップ回路２９に出力される。補完パルス幅カウンタ部２８は、ＯＲ回路２７から補完周期終了信号Ｅ１が出力された時点において、パルス幅記憶部２４に記憶されているカウント値Ｃ２を取り込み、基準クロックＣＬＫに同期して取り込んだカウント値をデクリメントし、カウント値が“０”になった時点においてカウントを停止し、カウント終了パルス信号Ｅ２を出力する。
ＲＳフリップフロップ回路２９は、そのＳ（セット）入力端に補完周期終了信号Ｅ１が、Ｒ（リセット）入力端にカウント終了パルス信号Ｅ２がそれぞれ入力されており、これらの信号に基づいて同期検出信号Ｋ２から１周期だけ遅延した補完信号Ｋ３を生成する。ＲＳフリップフロップ回路２９は、補完周期終了信号Ｅ１が入力されると出力端Ｑの値を“１”とし、カウント終了パルス信号Ｅ２が出力されると出力端Ｑの値を“０”とすることで、補完信号Ｋ３を生成する。
ＯＲ回路３０の一方の入力端には同期化部２１から出力された同期検出信号Ｋ２が入力されており、他方の入力端にはＲＳフリップフロップ回路２９の出力端Ｑからの補完信号Ｋ３が入力されている。ＯＲ回路３０は、同期検出信号Ｋ２と補完信号Ｋ３との論理和演算を行い、補完検出信号Ｋ４を生成する。この補完検出信号Ｋ４は出力端子Ｔ２から検出信号Ｓ２（図１参照）として出力される。尚、上記補完検出信号Ｋ４は、本発明にいう合成信号に相当する。
次に、上記構成における信号処理装置２０の動作、つまり本発明の第１実施形態による信号処理方法について説明する。
図４は、本発明の第１実施形態による信号処理方法を示すタイミングチャートである。図４に示す検出信号Ｋ１が図２に示す信号処理装置２０の入力端子Ｔ１に入力されている検出信号であり、基準信号ＣＬＫが信号処理装置２０内の各ブロックに入力される基準クロックである。尚、図４においては、同期検出信号Ｋ２の状態が変化する時刻を時刻ｔ１〜ｔ７としている。また、図４中において、Ｃ３，Ｃ４は補完周期カウンタ部２５，２６のカウント値をそれぞれ示し、Ｃ５は補完パルス幅カウンタ部２８のカウント値を示している。
入力端子Ｔ１から検出信号Ｋ１が入力されると、検出信号Ｋ１は同期化部２１に入力し、同期化部２１において基準クロックＣＬＫに対して同期が取られた同期検出信号Ｋ２が生成される。この同期検出信号Ｋ２は、フラグ生成部２２及びＯＲ回路３０へ出力される。フラグ生成部２２に同期検出信号Ｋ２が入力すると、同期検出信号Ｋ２の状態変化に応じてフラグＦＰ，ＦＮ，ＦＡ１が生成される。
例えば、図４中の時刻ｔ１における同期検出信号Ｋ２の立ち上がり時点においてフラグ生成部２２からフラグＦＰが出力される。フラグＦＰが出力されると（正確にはフラグＦＰの立下り時点において）、周期計測カウンタ２３は状態をリセットし、カウント（インクリメント）を開始して基準クロックＣＬＫに同期してカウント値Ｃ１を増加させる。周期計測カウンタ２３が計測を行っている最中において、時刻ｔ２になるとフラグ生成部２２からフラグＦＮが出力される。フラグＦＮが出力されると（正確にはフラグＦＮの立下り時点において）、パルス幅記憶部２４は周期計測カウンタ２３のカウント値Ｃ１（図４に示す例では値「７」）を取り込んでカウント値Ｃ２として記憶する。ここでパルス幅記憶部２４に取り込まれるカウント値Ｃ２は、時刻ｔ１〜時刻ｔ２において同期検出信号Ｋ２の値が“１”である時間（同期検出信号Ｋ２のパルス幅）を示す値である。
周期計測カウンタ２３がカウントを継続して時刻ｔ３になると、フラグ生成部２２からフラグＦＰが出力されるとともに、フラグＦＡ１が立ち下がる。補完周期カウンタ部２５はフラグＦＡ１が立ち下がった時点において周期計測カウンタ２３のカウント値Ｃ１（図４に示す例では値「１４」）を取り込み、基準クロックＣＬＫに同期して取り込んだカウント値Ｃ１のデクリメントを開始する（図４中のカウント値Ｃ３参照）。ここで補完周期計測カウンタ部２５が取り込んだカウント値Ｃ１は、時刻ｔ１〜時刻ｔ３における同期検出信号Ｋ２の１周期分の長さを示す値である。
また、時刻ｔ３においてフラグ生成部２２から出力されたフラグＦＰに基づいて、周期計測カウンタ２３は状態をリセットしてカウント（インクリメント）を開始する。尚、上述した周期計測カウンタ２３のカウント値Ｃ１をパルス幅記憶部２４が取り込む処理及び周期計測カウンタ２３のカウント値Ｃ１を補完周期カウンタ部２５，２６が取り込む処理、並びに以下同様に行われるこれらの処理は、本発明にいう第５ステップで行われる処理に相当する。
時刻ｔ３が経過すると、周期計測カウンタ２３はインクリメントしている状態となり（カウント値Ｃ１参照）、補完周期カウンタ部２５は時刻ｔ３で取り込んだカウント値Ｃ１のデクリメントを行っている状態となる（カウント値Ｃ３参照）。この状態において時刻ｔ４になるとフラグ生成部２２からフラグＦＮが出力され、このフラグＦＮによってパルス幅記憶部２４は周期計測カウンタ２３のカウント値Ｃ１（図４に示す例では値「７」）を取り込んでカウント値Ｃ２として記憶する。ここでパルス幅記憶部２４が取り込んだ値は、時刻ｔ３〜時刻ｔ４における同期検出信号Ｋ２のパルス幅である。
更に時間が経過して時刻ｔ５になると、フラグ生成部２２からフラグＦＰが出力されるとともに、フラグＦＡ１が立ち上がる。補完周期カウンタ部２６はフラグＦＡ１が立ち上がった時点において周期計測カウンタ２３のカウント値Ｃ１（図４に示す例では値「１４」）を取り込み、基準クロックＣＬＫに同期して取り込んだ値のデクリメントを開始する（図４中のカウント値Ｃ４参照）。ここで補完周期カウンタ部２５が取り込んだ値は、時刻ｔ３〜時刻ｔ５における同期検出信号Ｋ２の１周期分の長さを示す値である。
また、時刻ｔ５において、補完周期カウンタ部２５のカウント値Ｃ３が“０”になり、補完周期カウンタ部２５からカウント終了パルス信号が出力される。このカウントパルス信号はＯＲ回路２７において補完周期カウンタ部２６からのカウント終了パルス信号と論理和演算されて、補完周期終了信号Ｅ１として補完パルス幅カウンタ部２８及びＲＳフリップフロップ回路２９に出力される。補完周期終了信号Ｅ１がＲＳフリップフロップ回路２９に入力されると（正確には補完周期終了信号Ｅ１の立ち下り時点において）、ＲＳフリップフロップ回路２９の出力端Ｑは値が“１”となり、補完信号Ｋ３が立ち上がる。
また、ＯＲ回路２７から出力された補完周期終了信号Ｅ１が補完パルス幅カウンタ部２８へ出力されると（正確には補完周期終了信号Ｅ１の立ち下り時点において）、補完パルス幅カウンタ部２８は、パルス幅記憶部２４に記憶されているカウント値Ｃ２（図４に示す例では値「７」）を取り込み、基準クロックＣＬＫに同期してデクリメントを開始する（図４中のカウント値Ｃ５参照）。時刻ｔ５が経過すると、周期計測カウンタ２３は、インクリメント動作を行い（カウント値Ｃ１参照）、補完周期カウンタ部２６は、時刻ｔ５で取り込んだカウント値Ｃ１のデクリメント動作を行い（カウント値Ｃ４参照）、補完パルス幅カウンタ部２８は、時刻ｔ５で取り込んだカウント値Ｃ２のデクリメント動作を行っている状態となる（カウント値Ｃ５参照）。
更に時間が経過して時刻ｔ６になると、フラグ生成部２２からフラグＦＮが出力されるため、パルス幅記憶部２４は、周期計測カウンタ２３のカウント値Ｃ１を取り込む。ここで、時刻ｔ６が経過した時点において、補完パルス幅カウンタ部２８のカウント値Ｃ５が“０”となり、補完パルス幅カウンタ部２８からＲＳフリップフロップ回路２９へカウント終了パルス信号Ｅ２が出力される。これにより、ＲＳフリップフロップ回路２９の出力端Ｑは“０”となり、補完信号Ｋ３は立ち下がる。
時刻ｔ６が経過して時刻ｔ７になると、フラグ生成部２２からフラグＦＰが出力されるとともに、フラグＦＡ１が立ち下がる。補完周期カウンタ部２５は、フラグＦＡ１が立ち下がった時点において周期計測カウンタ２３のカウント値Ｃ１（図４に示す例では値「１４」）を取り込み、基準クロックＣＬＫに同期して取り込んだ値のデクリメントを開始する（図４中のカウント値Ｃ３参照）。ここで補完周期カウンタ部２５が取り込んだ値は、時刻ｔ５〜時刻ｔ７における同期検出信号Ｋ２の１周期分の長さを示す値である。
また、時刻ｔ６において、補完周期カウンタ部２６のカウント値Ｃ４が“０”になり、補完周期カウンタ部２６からカウント終了パルス信号が出力される。このカウントパルス信号は、ＯＲ回路２７において補完周期カウンタ部２５から出力されるカウント終了信号と論理和演算されて、補完周期終了信号Ｅ１として補完パルス幅カウンタ部２８及びＲＳフリップフロップ回路２９へ出力される。補完周期終了信号Ｅ１がＲＳフリップフロップ回路２９に入力されると（正確には補完周期終了信号Ｅ１の立ち下り時点において）、ＲＳフリップフロップ回路２９の出力端Ｑの値は“１”となり、補完信号Ｋ３が立ち上がる。また、補完パルス幅カウンタ部２８は、パルス幅記憶部２４に記憶されているカウント値Ｃ２（図４に示す例では値「７」）を取り込み、基準クロックＣＬＫに同期してデクリメントを開始する（図４中のカウント値Ｃ５参照）。
ここで、時刻ｔ５〜ｔ７の期間に着目すると、補完パルスＫ３が立ち上がってから立ち下がるまでの時間は、時刻ｔ５において補完パルス幅カウンタ部２８がパルス幅記憶部２４から取り込んだカウント値Ｃ２（図４に示した例では値「７」）によって定まる。このカウント値Ｃ２は、時刻ｔ３〜ｔ４における同期検出信号Ｋ２のパルス幅を計測して得られた値である。また、補完パルスＫ３が立ち上がってから一度立ち下がり、再度立ち上がるまでの時間は、時刻ｔ５において補完周期カウンタ部２６が周期計測カウンタ２３から取り込んだカウント値Ｃ１（図４に示した例では値「１４」）によって定まる。このカウント値Ｃ１は、時刻ｔ３〜ｔ５における同期検出信号Ｋ２の１周期の長さを計測して得られた値である。
このように、本実施形態の信号処理装置２０は、同期検出信号Ｋ２の各周期の長さ及びパルス幅を計測し、これらの計測結果から同期検出信号Ｋ２に対して１周期だけ遅延した補完信号Ｋ３を生成している。この処理は、本発明にいう第６ステップの処理に相当する。生成された補完信号Ｋ３は、ＯＲ回路３０へ出力され、同期化部２１から出力される同期検出信号Ｋ２との論理和演算が行われて補完検出信号Ｋ４が生成される。この補完検出信号Ｋ４は、出力端子Ｔ２から検出信号Ｓ２（図１参照）として出力される。尚、以後においては以上説明した動作と同様に、同期検出信号Ｋ２に対して１周期だけ遅延した補完信号Ｋ３を生成し、同期検出信号Ｋ２と補完信号Ｋ３との論理和を演算して補完検出信号Ｋ４を生成する動作が繰り返し行われる。
以上、本発明の第１実施形態による信号処理方法について詳細に説明したが、次に、図２に示す信号処理装置２０にパルス抜けが生じた検出信号Ｋ１が入力されたときの動作について説明する。
図５は、信号処理装置２０にパルス抜けが生じた検出信号Ｋ１が入力されたときの動作を示すタイミングチャートである。尚、図５においては、図の簡単化のため、周期計測カウンタ２３のカウント値Ｃ１、補完周期カウンタ部２５，２６のカウント値Ｃ３，Ｃ４、及び補完パルス幅カウンタ部２８のカウント値Ｃ５を三角波で示している。これらが右肩上がりの変化をするときには、カウント値がインクリメントされていることを意味し、右肩下がりの変化をするときにはデクリメントされていることを意味する。
図５に示した例では、検出信号Ｋ１を同期化して得られる同期検出信号Ｋ２は、時刻ｔ１４〜ｔ１５の間の期間において１周期分のパルス抜けが生じており、時刻ｔ１８〜ｔ２０の間の期間において、２周期分のパルス抜けが生じている。このような同期検出信号Ｋ２に対しては、パルス抜けが生じていない時刻ｔ１３までは、周期計測カウンタ２３は同期検出信号Ｋ２の１周期毎にカウント値Ｃ１をリセットするとともに、基準クロックＣＬＫに同期してカウント値Ｃ１をインクリメントする動作を繰り返す。
また、補完周期カウンタ部２５，２６は、同期検出信号Ｋ２の１周期毎に、周期計測カウンタ２３が前の周期で計測したカウント値Ｃ１を取り込み、取り込んだカウント値Ｃ１を基準クロックＣＬＫに同期してデクリメントする動作を交互に繰り返す（図５中のカウント値Ｃ３，Ｃ４参照）。更に、補完パルス幅カウンタ部２８は、補完周期カウンタ部２５，２６のカウント値Ｃ３，Ｃ４の何れか一方が“０”になる度に、パルス幅記憶部２４に記憶されているカウント値Ｃ２（同期検出信号Ｋ２の１周期前の周期の長さを示すカウント値）を取り込んでデクリメントする動作を繰り返す（図５中のカウント値Ｃ５参照）。これにより、同期検出信号Ｋ２の各周期毎に補完信号Ｋ３が生成される。
時刻ｔ１３が経過すると、時刻ｔ１３と時刻ｔ１４との間で同期検出信号Ｋ２が一度立ち下がるため、この時点における周期計測カウンタ２３のカウント値Ｃ１をパルス幅記憶部２４が記憶する。しかしながら、時刻ｔ１４〜ｔ１５の期間においてパルス抜けが生じているため、時刻ｔ１４になっても周期計測カウンタ２３のカウント値Ｃ１はリセットされず、同期検出信号Ｋ２が次に立ち上がるまで（時刻ｔ１５になるまで）カウントが継続される。
また、時刻ｔ１４においては、同期検出信号Ｋ２が立ち上がらないため、周期計測カウンタ２３のカウント値Ｃ１は補完周期カウンタ部２５，２６に取り込まれない。但し、時刻ｔ１４において補完周期カウンタ部２５，２６のカウント値が“０”となるため、ＯＲ回路２７から補完周期終了信号Ｅ１が出力される。これにより、時刻ｔ１３〜ｔ１４の間の期間において同期検出信号Ｋ２が一度立ち下がった時点においてパルス幅記憶部２４に取り込まれたカウント値Ｃ２の分だけパルス幅が継続する補完信号Ｋ３が時刻ｔ１４〜ｔ１５の間の期間に生成される。
時刻ｔ１５になると同期検出信号Ｋ２が立ち上がるため、補完周期カウンタ部２５，２６は周期計測カウンタ２３のカウント値Ｃ１（このカウント値は同期検出信号Ｋ２の２周期分の長さを示す）を取り込み、取り込んだカウント値Ｃ１を基準クロックＣＬＫに同期してデクリメントする動作を開始する（図５中のカウント値Ｃ３，Ｃ４参照）。また、同期検出信号Ｋ２が立ち上がると周期計測カウンタ２３はカウント値Ｃ１をリセットして再度基準クロックＣＬＫに同期してカウントを開始する。しかしながら、時刻ｔ１４〜ｔ１５の期間において、補完周期カウンタ部２５，２６はデクリメントを行っておらず、カウント値が“０”のままであるため、時刻ｔ１５になってもＯＲ回路２７からは補完周期終了信号Ｅ１は出力されない。このため、時刻ｔ１５〜ｔ１６の期間においては、補完信号Ｋ３は生成されない。
また、時刻ｔ１５と時刻ｔ１６との間において同期検出信号Ｋ２が一度立ち下がるため、この時点における周期計測カウンタ２３のカウンタ値Ｃ１がパルス幅記憶部２４に記憶される。その後、時刻ｔ１６において同期検出信号Ｋ２が立ち上がるため、この時点の周期計測カウンタ２３のカウント値Ｃ１が補完周期カウンタ部２５，２６に取り込まれる。尚、ここで取り込まれるカウント値Ｃ１は時刻ｔ１５〜ｔ１６の期間におけるカウント値である。その後、補完周期カウンタ部２５，２６は取り込んだカウント値をデクリメントする動作を開始する。また、周期計測カウンタ２３はカウント値Ｃ１をリセットし、基準クロックＣＬＫに同期してカウントを繰り返す。
ところで、時刻ｔ１５〜ｔ１６の期間において、補完周期カウンタ部２５，２６はデクリメントを行っているが、その初期値は、時刻ｔ１５で取り込んだ同期検出信号Ｋ２の２周期分の長さを示すカウント値Ｃ１である。このため、時刻ｔ１６になっても補完同期カウンタ部２５，２６のカウント値は“０”にはならず、従って補完周期終了信号Ｅ１は出力されない。このため、時刻ｔ１６〜ｔ１７の期間においても、補完信号Ｋ３は生成されない。
時刻ｔ１７になると補完周期カウンタ部２６のカウント値が“０”になるため、ＯＲ回路２７から補完周期終了信号Ｅ１が出力される。これにより、時刻ｔ１６〜ｔ１７の間の期間において補完検出信号Ｋ２が一度立ち下がった時点においてパルス幅記憶部２４に取り込まれたカウント値Ｃ２の分だけパルス幅が継続する補完信号Ｋ３が時刻ｔ１７〜ｔ１８の間の期間に生成される。
時刻ｔ１１〜ｔ１８の期間において、同期検出信号Ｋ２は、時刻ｔ１４〜ｔ１５の間の期間において１周期分のパルス抜けが生じており、生成された補完信号Ｋ３は、時刻ｔ１５〜ｔ１７の間の期間において２周期分のパルス抜けが生じたものである。従って、これらの論理和演算を行うと、図５中に示したパルス抜けが完全に補完された補完検出信号Ｋ４が得られる。
以上説明したように、図２に示す信号処理装置２０においては、周期計測カウンタ２３のカウント値Ｃ１が同期検出信号Ｋ２の１周期分のカウント値を超えた周期以降の周期（時刻ｔ１５以降の周期）から補完周期カウンタ部２５，２６のカウント値Ｃ３，Ｃ４が“０”になるまでの周期（時刻ｔ１７まで）においては、補完信号Ｋ３は生成されない。このため、図５に示す通り、時刻ｔ１８〜ｔ２０の間の期間において２周期分のパルス抜けが生じていると、周期計測カウンタ２３のカウント値Ｃ１が同期検出信号Ｋ２の１周期分のカウント値を超えた周期以降の周期、即ち時刻ｔ１９以降の周期から補完周期カウンタ部２５，２６のカウント値Ｃ３，Ｃ４が“０”になるまでの周期、即ち時刻ｔ２２までにおいては、補完信号Ｋ３は生成されない。
従って、時刻ｔ１７〜ｔ２３の期間において、同期検出信号Ｋ２は、時刻ｔ１８〜ｔ２０の間の期間において２周期分のパルス抜けが生じており、生成された補完信号Ｋ３は、時刻ｔ１９〜ｔ２２の間の期間において３周期分のパルス抜けが生じたものである。これらの論理和演算を行うと、図５中に示す通り、時刻ｔ１９〜ｔ２０において１周期分のパルス抜けが補完されない箇所が生ずる。このように、本実施形態においては、１周期分のパルス抜け及び連続する複数周期のパルス抜けの内の最初のパルス抜けに限って補完するようになっているが、これは連続した複数周期のパルス抜けが生じた場合には、レーザ光源１１の発光異常や干渉計システム１０そのものの本質的な異常が生じている可能性があるので、２つ目以降のパルス抜けや異常に対して敢えて補完処理を行わずにエラーとして検知するようにするためである。尚、連続した複数周期の最初のパルスに限らずに補完処理を行う場合には、図２で示されている信号処理系を複数系統設けておいて、時系列的に補完処理を行うようにすればよい。
図６は、本発明の一実施形態による信号処理方法における処理を要約した図である。
図６において、検出信号Ｋ０は図３に示したものと同一のものであり、図３中の検出信号Ｋ１に代えて同期検出信号Ｋ２を図示している。この同期検出信号Ｋ２は、符号ＰＴ１を付した時間位置に急激なパルス幅の変動が生じており、符号ＰＴ２を付した時間位置においてパルス抜けが生じている。このような変化を示す同期検出信号Ｋ２に対して、本実施形態では、同期検出信号Ｋ２を元に同期検出信号Ｋ２に対して１周期だけ遅延した補完信号Ｋ３を生成し（遅延ステップ、第２ステップ）、同期検出信号Ｋ２と補完信号Ｋ３との論理和を演算して補完検出信号Ｋ４を生成している（合成ステップ、第２ステップ）。
図６に示す通り、同期検出信号Ｋ２を元に同期検出信号Ｋ２に対して１周期だけ遅延した補完信号Ｋ３を生成し、幅が急激に変動しているパルスと幅の急激な変動を生じていないパルスとを同じ時間位置に配置し、これらの論理和を演算すると、パルス幅の急激な変動が補完された補完検出信号Ｋ４が得られる。また、同期検出信号Ｋ２のパルス抜けが生じた箇所と補完信号Ｋ３のパルス抜けが生じていない箇所とを同じ時間位置に配置し、これらの論理和を演算すると、パルス抜けを補完した補完検出信号Ｋ４が得られる。このように、本実施形態によれば、検出信号Ｋ１のパルス幅の急激な変動及びパルス抜けを補完した補完検出信号Ｋ４を得ることができるため、結果として測定対象ＯＢの位置情報を高い精度をもって測定することができる。
（第２実施形態）
図７は、本発明の第２実施形態による信号処理方法が用いられる信号処理装置の構成を示すブロック図である。
図７に示した本発明の第２実施形態による信号処理方法４０が用いられる信号処理装置が、図２に示した本発明の第１実施形態による信号処理方法が用いられる信号処理装置２０と異なる点は、図２中のパルス幅記憶部２４、補完同期カウンタ部２５、及び補完同期カウンタ部２６に代えて、パルス幅記憶部３１、補完同期カウンタ部３２、及び補完同期カウンタ部３３をそれぞれ備えた点である。
図７中のパルス幅記憶部３１、補完同期カウンタ部３２、及び補完同期カウンタ部３３は、図２中のパルス幅記憶部２４、補完同期カウンタ部２５、及び補完同期カウンタ部２６と基本的には同様の動作を行うが、周期計測カウンタ２３から取り込んだカウント値Ｃ１を基準クロックＣＬＫの数周期だけ可変させる点が異なる。かかる処理を行うのは以下の理由による。つまり、入力端子Ｔ１から入力される検出信号Ｋ１と信号処理装置３０内で用いられる基準クロックＣＬＫとは非同期であり、検出信号Ｋ１の周期及びパルス幅を検出信号Ｋ１とは非同期な基準クロックＣＬＫを基準として計測している。このため、作成される補完信号Ｋ３の周期及びパルス幅と検出信号Ｋ１の周期及びパルス幅とはそれぞれ基準クロックＣＬＫの数クロック分だけ誤差が生じ、この誤差が原因で測定対象ＯＢの一計測誤差を生ずる虞があるためである。
図８は、同期検出信号Ｋ２と補完信号Ｋ３との時間位置関係の一例を示す図である。本実施形態では、パルス幅記憶部３１、補完同期カウンタ部３２、及び補完同期カウンタ部３３のカウント値を可変することで、補完信号Ｋ３の周期Ｗ２、補完信号Ｋ３の開始遅延量Ｎ１、及び補完信号Ｋ３のパルス幅Ｗ１を調整している。尚、補完信号Ｋ３の開始遅延量Ｎ１又はパルス幅Ｗ１を調整することで、補完信号Ｋ３の立ち下りから同期検出信号Ｋ２の立ち下りまでの時間Ｎ２も可変される。
具体的には、補完信号Ｋ３の周期Ｗ２が同期検出信号Ｋ２の周期に対して基準クロックＣＬＫの１周期分だけ長く又は短くなるように補完周期カウンタ部３２，３３のカウント値を調整する。また、補完信号Ｋ３の開始遅延量Ｎ１が基準クロックＣＬＫの１〜４周期分だけ遅くなるように、補完周期カウンタ部３２，３３のカウント値を調整する。更に、補完信号Ｋ３のパルス幅Ｗ１が同期検出信号Ｋ２のパルス幅に対して基準クロックＣＬＫの２〜３周期分だけ短くなるようにパルス幅記憶部３１に記憶されているカウント値Ｃ２を調整する。パルス幅記憶部３１、補完周期カウンタ部３２、及び補完周期カウンタ部３３の調整量の設定は、予め試験を行って定めておく。
図８に示した信号処理回路２０の基本的な動作は、図４及び図５を参照して説明した動作と同様の動作であるため、ここでは詳細な説明を省略する。
図９は、本発明の第２実施形態による信号処理方法において生成される補完信号Ｋ３及び補完検出信号Ｋ４と同期検出信号Ｋ２との時間位置関係の一例を示す図である。
図９においては、図６と同様に検出信号Ｋ０及び同期検出信号Ｋ２を図示している。尚、同期検出信号Ｋ２は、符号ＰＴ１を付した箇所に急激なパルス幅の変動が生じており、符号ＰＴ２を付した箇所においてパルス抜けが生じている。
このような変化を示す同期検出信号Ｋ２に対して、本実施形態においても第１実施形態と同様に、同期検出信号Ｋ２を元に同期検出信号Ｋ２に対して１周期だけ遅延した補完信号Ｋ３を生成している（遅延ステップ、第２ステップ）。尚、比較のため、図９においては、第１実施形態による信号処理方法を用いて生成された補完信号に符号Ｋ１２を付して示している。
本実施形態において生成される補完信号Ｋ３は、図７中のパルス幅記憶部３１、補完周期カウンタ部３２、及び補完周期カウンタ部３３のカウント値を調整しているため、図９に示す通り、補完信号Ｋ１２に比べてパルス幅が減じられる（処理ステップ、第７ステップ）。また、補完信号Ｋ３の各周期のパルスは、その立ち上がり時点が同期検出信号Ｋ２の各周期におけるパルスの立ち上がり時間よりも遅れるとともに、その立ち下がり時点が同期検出信号Ｋ２の各周期におけるパルスの立ち下がり時間よりも早くなる。
よって、本実施形態の信号処理方法により生成された補完信号Ｋ３と同期検出信号Ｋ２との論理和演算を行って補完検出信号Ｋ４を生成すると（合成ステップ、第３ステップ）、同期検出信号Ｋ２の多くの周期におけるパルス幅が反映された補完検出信号Ｋ４が生成される、このように、本実施形態では、いわば元の同期検出信号Ｋ２が優先されて補完されているため、補正によるパルス幅の誤差を最小限にすることができる。また、図９に示す通り、本実施形態においても補完検出信号Ｋ２の１周期分のパルス抜けが補正される。このように、本実施形態によれば、補完検出信号Ｋ２のパルス幅の急激な変動及びパルス抜けを最小限の誤差で補完することができるため、測定対象ＯＢの位置情報を高い精度をもって測定する上で極めて好適である。
（第３実施形態）
図１０は、本発明の第３実施形態による信号処理方法が用いられる信号処理装置の構成を示すブロック図である。
図１０に示した本発明の第３実施形態による信号処理方法が用いられる信号処理装置４５が、図７に示した本発明の第２実施形形態による信号処理方法が用いられる信号処理装置４０と異なる点は、ＯＲ回路３０と出力端子Ｔ２との間に平均化処理部３５を設けた点である。
平均化処理部３５は、例えばＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路を含んで構成され、補完検出信号Ｋ４のパルス幅（時間幅）を平均化するためのものである。周知の通り、ＰＬＬ回路は、位相検出器、ＶＣＯ（Ｖｏｌａｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ：電圧制御発振器）、ループフィルタ、及び分周期をループ内に含んでフィードバック系を構成し、外部から入力された信号とループ内のＶＣＯからの出力との位相差が一定になるよう、ループ内のＶＣＯにフィードバック制御をかけて発振をさせる発振回路である。
第１実施形態及び第２実施形態と同様に、基本的には本実施形態においても同期検出信号Ｋ２の周期及びパルス幅を用いて同期検出信号Ｋ２に対して１周期分だけ遅延した補完信号Ｋ３を生成し（遅延ステップ、第２ステップ）、この補完信号Ｋ３と同期検出信号Ｋ２との論理和を演算することで、補完検出信号Ｋ４を生成している（合成ステップ、第３ステップ）。
しかしながら、この補完検出信号Ｋ４は、検出信号Ｋ１のサンプリング誤差（検出信号Ｋ１に対して非同期の基準クロックＣＬＫで検出信号Ｋ１の周期及びパルス幅を計測する計測誤差）及び検出信号Ｋ１のジッタを含む。このため、本実施形態においては、平均化処理部３５においてＰＬＬ回路を用いて補完検出信号Ｋ４のパルス幅を平均化した補完検出信号Ｋ５を生成して、補完検出信号Ｋ４のパルス幅の誤差の除去を行っている（平均化ステップ）。
図１１は、本発明の第３実施形態による信号処理方法において生成される補完信号Ｋ３及び補完検出信号Ｋ４と入力される検出信号Ｋ１との時間位置関係の一例を示す図である。尚、図１１においては、図９と同様に第１実施形態の信号処理方法を用いて生成される補完信号Ｋ３０、並びに第２実施形態の信号処理方法を用いて生成される補完信号Ｋ３及び補完検出信号Ｋ４を図示している。
図１１においては、図９と同様に、同期検出信号Ｋ２及び第１実施形態で生成される補完信号Ｋ１２を図示している。尚、同期検出信号Ｋ２は、符号ＰＴ１を付した箇所に急激なパルス幅の変動が生じており、符号ＰＴ２を付した箇所においてパルス抜けが生じている。図１１に示す同期検出信号Ｋ２に対しては、第２実施形態において生成されるものと同一の検出信号Ｋ３及び補完検出信号Ｋ４が生成される。この補完検出信号Ｋ４を平均化処理部３５に入力すると補完検出信号Ｋ５が生成される。
ここで、生成される補完検出信号Ｋ４に着目すると、符号ＰＴ１，ＰＴ２を付した箇所においては、他の箇所に比べてパルス幅が狭くなっていることが分かる。これに対し、平均化処理部３５で生成される補完検出信号Ｋ５は、各周期間におけるパルス幅が平均化されており、各周期間におけるパルス幅の変動が殆ど無いことが分かる。このように、本実施形態においては、各周期間のパルス幅の変動が平均化された補完検出信号Ｋ５が得られており、この補完検出信号Ｋ５を用いれば更に高い精度で測定対象ＯＢの位置情報を測定することができる。
尚、以上の説明では、図７に示す本発明の第２実施形態による信号処理方法が用いられる信号処理回路４０が備えるＯＲ回路３０と出力端子Ｔ２との間に平均化処理部３５を備えた構成を例にあげて説明した。しかしながら、図２に示す本発明の第１実施形態による信号処理方法が用いられる信号処理回路２０が備えるＯＲ回路３０と出力端子Ｔ２との間に平均化処理部３５を備えても、同様の効果が得られる。
尚、上述の第１〜第３実施形態においては、非同期検出信号Ｋ１から同期化部２１を介して同期検出信号Ｋ２を生成し、同期回路としてのＯＲ回路３０の一方の入力端に入力させているが、同期化部２１をフラグ生成部２２の直前に設けて、ＯＲ回路３０には非同期検出信号Ｋ１のまま入力させるようにしてもよい。この場合、ＯＲ回路３０は非同期回路となり、ＯＲ回路３０から出力される補完検出信号Ｋ４も非同期信号となる。非同期検出信号Ｋ１をそのままＯＲ回路（非同期回路）３０に入力させるか、同期検出信号Ｋ２を生成してからＯＲ回路（同期回路）３０に入力させるかは、入力端子Ｔ１に入力される信号の信号品質や補完信号の遅延周期等を考慮して決めてやればよい。
（第４実施形態）
前述した第１実施形態〜第３実施形態においては、同期検出信号Ｋ２のパルス抜け、即ち、１つの周期内において状態が変化せずに値が“０”のままである状態を補完する信号処理方法について説明した。しかしながら、上記のパルス抜けとは異なり、１つの周期内において状態が変化せずに値が“１”のままとなるパルス抜けもある。
図１２Ａ〜図１２Ｃは、パルス抜けの種類を説明するための図である。ここで、図１２Ａに示す通り、同期検出信号Ｋ２の１周期内における立ち上がりから立ち下がりまでを正パルスと定義し、同期検出信号Ｋ２の立ち下がりから立ち上がりまでを負パルスと定義する。
第１実施形態〜第３実施形態において説明したパルス抜けは、図１２Ｂ中において符号ＰＴ３で指し示す通り、１つの周期内において状態が変化せずに値が“０”のままになる正パルス抜けである。これに対し、図１２Ｃ中において符号ＰＴ４で指し示す通り、１つの周期内において状態が変化せずに値が“１”のままになる負パルス抜けもある。上述の第１実施形態〜第３実施形態の信号処理方法は正パルス抜けを補完することはできるものの、負パルス抜けは補完することができない。本実施形態の信号処理方法は、正パルス抜け及び負パルス抜けを補完するものである。
図１３は、本発明の第４実施形態による信号処理方法が用いられる信号処理装置の構成を示すブロック図である。
図１３に示す通り、本実施形態の信号処理方法が用いられる信号処理装置５０は、同期化部２１、正パルス補完信号生成部５１、負パルス補完信号生成部５２、ＯＲ回路５３、論理積演算回路（以下、ＡＮＤ回路という）５４、Ｐエッジ検出部５５、Ｎエッジ検出部５６、及びマルチプレクサ５７を含んで構成される。尚、本実施形態においても、信号処理装置５０内の各ブロックには、周波数が２００ＭＨｚ程度の基準クロックＣＬＫ（図１３においては図示省略）が供給されており、各ブロックはこの基準クロックＣＬＫに同期して動作する。
上記同期化部２１は、第１実施形態〜第３実施形態で説明した同期化部２１と同様のものであり、入力端子Ｔ１を介して入力される検出信号Ｋ１を基準クロックＣＬＫに同期させた同期検出信号Ｋ２を生成する。正パルス補完信号生成部５１は、第１実施形態の信号処理方法が用いられる信号処理装置２０が備えるフラグ生成部２２〜ＲＳフリップフロップ２９を含む構成（図２参照）、又はこれらに含まれるパルス幅記憶部２４及び補完周期カウンタ２５，２６に代えてパルス幅記憶部３１及び補完周期カウンタ３２，３３を備えた構成（図７参照）であり、前述した補完信号Ｋ３と同様の補完信号Ｋ２１（第１遅延信号）を生成する。尚、この補完信号Ｋ２１は、主として正パルス抜けを補完するためのものである。
負パルス補完信号生成部５２は、正パルス補完信号生成部５１とほぼ同様の構成であり、主として負パルス抜けを補完する補完信号Ｋ２２（第２遅延信号）を生成する。ここで、負パルス補完信号生成部５２及び正パルス補完信号生成部５１が図２に示すフラグ生成部２２〜ＲＳフリップフロップ２９を含む構成であるとし、これらの構成上の相違点について説明する。
正パルス補完信号生成部５１が備える周期計測カウンタ２３にはフラグ生成部２２から出力されるフラグＦＰが入力され、パルス幅記憶部２４にはフラグＦＮが入力されている。これに対し、負パルス補完信号生成部５２が備える周期計測カウンタ２３にはフラグ生成部２２から出力されるフラグＦＮが入力され、パルス幅記憶部２４にはフラグＦＰが入力されており、正パルス補完信号生成部５１とは逆である。
また、正パルス補完信号生成部５１が備える補完周期カウンタ部２５，２６にはフラグＦＰが出力される度に値が変化するフラグＦＡ１が入力されていたが、負パルス補完信号生成部５２が備える補完周期カウンタ部２５，２６にはフラグＦＮが出力される度に値が変化する（値が交互に“１”又は“０”となる）フラグＦＡ２（図１５参照）が入力されている点が異なる。
図４を参照して詳述した通り、正パルス補完信号生成部５１は、同期検出信号Ｋ２の立ち上がりを基準として各周期の長さ（同期検出信号Ｋ２の立ち上がりから次の立ち上がりまでの長さ）及びパルス幅（１つの周期内において、値が“１”である期間の長さ）を計測して補完信号Ｋ２１を生成する。これに対し、負パルス補完信号５２は、同期検出信号Ｋ２の立ち下がりを基準として各周期の長さ（同期検出信号Ｋ２の立ち下がりから次の立ち下がりまでの長さ）及びパルス幅（１つの周期内において、値が“０”である期間の長さ）を計測して補完信号Ｋ２２を生成する。
ＯＲ回路５３は、正パルス補完信号生成部５１から出力される補完信号Ｋ２１と同期化部２１から出力される同期検出信号Ｋ２の論理和演算を行い、補完検出信号Ｋ２３を生成する。ＡＮＤ回路５４は、負パルス補完信号生成部５２から出力される補完信号Ｋ２２と同期化部２１から出力される同期検出信号Ｋ２の論理積演算を行い、補完検出信号Ｋ２４を生成する。これらの補完検出信号Ｋ２３，２４はマルチプレクサ５７に出力される。
Ｐエッジ検出部５５は、同期検出信号Ｋ２の立ち上がりの有無を検出するものであり、予め設定したエッジ検出領域に同期検出信号Ｋ２の立ち上がりが検出されなかったときに検出エラー信号ｅ１を出力する。また、Ｎエッジ検出部５６は、同期検出信号Ｋ２の立ち下がりの有無を検出するものであり、予め設定したエッジ検出領域に同期検出信号Ｋ２の立ち下がりが検出されなかったときに検出エラー信号ｅ２を出力する。
図１４は、Ｐエッジ検出部５５及びＮエッジ検出部５６で設定されるエッジ検出領域を説明するための図である。
図１４中において、符号Ａ１を付した領域がＰエッジ検出部５５で設定されるエッジ検出領域であり、符号Ａ２を付した領域がＮエッジ検出部５６で設定されるエッジ検出領域である。図示の通り、エッジ検出領域Ａ１，Ａ２は、ノイズの影響等がなければ同期検出信号Ｋ２が本来立ち上がるであろう位置又は立ち下がるであろう位置からある程度の幅（例えば、基準クロックＣＬＫの数クロック分の幅：所定の時間幅）をもって設定されている。
Ｐエッジ検出部５５及びＮエッジ検出部５６は、図２に示す周期計測カウンタ２３と同様のカウンタを有しており、このカウンタのカウント値に基づいて上記の検出領域Ａ１，Ａ２の幅が設定される。尚、Ｐエッジ検出部５５及びＮエッジ検出部５６の構成の簡略化を図るため、これらに設けられるカウンタを省略し、正パルス補完信号生成部５１又は負パルス補完信号生成部５２に設けられる周期計測カウンタ２３のカウント値を用いて検出領域Ａ１，Ａ２の幅を設定するようにしても良い。
このように、エッジ検出領域Ａ１，Ａ２を設けて同期検出信号Ｋ２の立ち上がり及び立ち下がりを検出するのは、例えばサンプリング誤差に起因して僅かに立ち上がりの時間位置及び立ち下がりの時間位置がずれても検出を可能とするとともに、パルス幅の変動が極端に大きなパルスを検出対象から除外するためである。Ｐエッジ検出部５５からの検出エラー信号ｅ１はマルチプレクサ５７のエラー信号入力端Ｌ１に入力され、Ｎエッジ検出部５６からの検出エラー信号ｅ２はマルチプレクサ５７のエラー信号入力端Ｌ２に入力される。
マルチプレクサ５７は、エラー信号入力端Ｌ１，Ｌ２に入力される検出エラー信号ｅ１，ｅ２に応じて、同期検出信号Ｋ２、補完検出信号Ｋ２３、及び補完検出信号Ｋ２４の何れか１つの信号を補完検出信号Ｋ２５として出力する。具体的には、検出エラー信号ｅ１，ｅ２の何れもがエラー信号入力端Ｌ１，Ｌ２に入力されない場合には、同期検出信号Ｋ２を補完検出信号Ｋ２５として出力する。検出エラー信号ｅ１のみがエラー信号入力端Ｌ１に入力された場合には、入力された時点から同期検出信号Ｋ２の半周期の時間が経過する時点まで補完検出信号Ｋ２３を補完検出信号Ｋ２５として出力する。また。検出エラー信号ｅ２のみがエラー信号入力端Ｌ２に入力された場合には、入力された時点から同期検出信号Ｋ２の半周期の時間が経過する時点まで補完検出信号Ｋ２４を補完検出信号Ｋ２５として出力する。
次に、上記構成における信号処理装置５０の動作、つまり本発明の第４実施形態による信号処理方法について説明する。
図１５は、本発明の第４実施形態による信号処理方法において生成される補完信号Ｋ２１，Ｋ２２の一例を示すタイミングチャートである。
図１５に示す検出信号Ｋ１が図１３に示す信号処理装置５０の入力端子Ｔ１に入力されている検出信号であり、基準信号ＣＬＫが信号処理装置５０内の各ブロックに入力される基準クロックである。尚、図１５においては図４と同様に、同期検出信号Ｋ２の状態が変化する時刻を時刻ｔ１〜ｔ７としている。
入力端子Ｔ１から検出信号Ｋ１が入力されると、検出信号Ｋ１は同期化部２１に入力されて同期化部２１において基準クロックＣＬＫに対して同期が取られた同期検出信号Ｋ２が生成される。この同期検出信号Ｋ２は正パルス補完信号生成部５１、負パルス補完信号生成部５２、及びマルチプレクサ５７へ出力される。正パルス補完信号生成部５１に同期検出信号Ｋ２が入力すると、内部に設けられたフラグ生成部２２（図２参照）において図１５に示すフラグＦＰ，ＦＮ，ＦＡ１が生成され、これらのフラグに基づいて図４を用いて説明した処理と同様の処理が行われて補完信号Ｋ２１が生成される。また、負パルス補完信号生成部５２に同期検出信号Ｋ２が入力すると、内部に設けられたフラグ生成部２２（図２参照）において図１５に示すフラグＦＰ，ＦＮ，ＦＡ２が生成され、これらのフラグに基づいて図４を用いて説明した処理と同様の処理が行われて補完信号Ｋ２２が生成される。
ここで、生成される補完信号Ｋ２１，Ｋ２２は、何れも検出信号Ｋ２同期検出信号Ｋ２に対して１周期だけ遅延したものである。例えば、時刻ｔ３〜ｔ５（正確には、これらの時刻の経過後における基準クロックＣＬＫの最初の立ち上がり時刻）で生成される補完信号Ｋ２１は、同期検出信号Ｋ２の時刻ｔ１〜ｔ３における１周期の長さと時刻ｔ１〜ｔ２における正パルスの幅とに基づいて生成される。また、例えば、時刻ｔ４〜ｔ６（正確には、これらの時刻の経過後における基準クロックＣＬＫの最初の立ち上がり時刻）で生成される補完信号Ｋ２２は、同期検出信号Ｋ２の時刻ｔ２〜ｔ４における１周期の長さと時刻ｔ２〜ｔ３における負パルスの幅とに基づいて生成される。
以上、本発明の第４実施形態による信号処理方法において生成される補完信号Ｋ２１，Ｋ２２について説明したが、次に、図１３に示す信号処理装置５０に正パルス抜け及び負パルス抜けが生じた検出信号Ｋ１が入力されたときの動作について説明する。
図１６は、信号処理装置５０に正パルス抜け及び負パルス抜けが生じた検出信号Ｋ１が入力されたときの動作を示すタイミングチャートである。
図１６に示した例では、検出信号Ｋ１を同期化して得られる同期検出信号Ｋ２は、時刻ｔ３４〜ｔ３５の間の期間において１周期分の正パルス抜けが生じており、時刻ｔ３８〜ｔ３９の間の期間において１周期分の負パルス抜けが生じている。このような同期検出信号Ｋ２に対しては、パルス抜けが生じていない時刻ｔ３３までは、正パルス補完信号生成部５１及び負パルス補完信号生成部５２は、図１５を参照して説明した動作を行って、各周期毎に正パルス及び負パルスが存在する補完信号Ｋ２１，Ｋ２２をそれぞれ生成する。
正パルス補完信号生成部５１で生成された補完信号Ｋ２１は、ＯＲ回路５３へ出力され、同期検出信号Ｋ２との論理和演算が行われて補完検出信号Ｋ２３が生成される。また、負パルス補完信号生成部５２で生成された補完信号Ｋ２２は、ＡＮＤ回路５４へ出力され、同期検出信号Ｋ２との論理積演算が行われて補完検出信号Ｋ２４が生成される。これらの補完検出信号Ｋ２３，Ｋ２４はマルチプレクサ５７へ出力される。時刻ｔ３３までは同期検出信号Ｋ２が規則的な状態変化をしているため、Ｐエッジ検出部５５及びＮエッジ検出部５６からは検出エラー信号ｅ１，ｅ２が出力されない（検出ステップ）。このため、時刻ｔ３３まではマルチプレクサ５７からは同期検出信号Ｋ２がそのまま補完検出信号Ｋ２５として出力される（選択ステップ）。
時刻ｔ３３が経過して時刻ｔ３４になると、同期検出信号Ｋ２の正パルス抜けが生じているが、正パルス補完信号生成部５１から出力される補完信号Ｋ２１は、同期検出信号Ｋ２の１周期前の周期の長さ及び正パルス幅に基づいて生成されているため、図１６に示す通り補完信号Ｋ２１は時刻ｔ３４〜ｔ３５の間において正パルスが存在している。このため、検出信号Ｋ２１と同期検出信号Ｋ２との論理和を演算して得られる補完検出信号Ｋ２３も時刻ｔ３４〜ｔ３５の間において正パルスが存在したものとなる。
また、時刻ｔ３４においては、同期検出信号Ｋ２が立ち上がらないためＰエッジ検出部５５から検出エラー信号ｅ１が出力される（検出ステップ）。マルチプレクサ５７は検出エラー信号ｅ１が出力された時点から同期検出信号Ｋ２の半周期分の時間が経過するまで補完検出信号Ｋ２３を補完検出信号Ｋ２５として出力する（選択ステップ）。かかる処理が行われることで、図１６に示す通り、補完検出信号Ｋ２５は、時刻ｔ３４〜ｔ３５における正パルス抜けが補完されたものとなる。
時刻ｔ３５が経過してから時刻ｔ３８までは、同期検出信号Ｋ２が規則的な状態変化をしているため、Ｐエッジ検出部５５及びＮエッジ検出部５６からは検出エラー信号ｅ１，ｅ２が出力されない（検出ステップ）。このため、この期間においてはマルチプレクサ５７からは同期検出信号Ｋ２がそのまま補完検出信号Ｋ２５として出力される（選択ステップ）。
時刻ｔ３８〜ｔ３９の間（後半の半周期）において、同期検出信号Ｋ２は、負パルス抜けが生じている。しかしながら、負パルス補完信号生成部５２から出力される補完信号Ｋ２２は、同期検出信号Ｋ２の１周期前の周期の長さ及び正パルス幅に基づいて生成されているため、図１６に示す通り補完信号Ｋ２２は時刻ｔ３８〜ｔ３９の間において負パルスが存在している。このため、検出信号Ｋ２２と同期検出信号Ｋ２との論理積を演算して得られる補完検出信号Ｋ２４も時刻ｔ３８〜ｔ３９の間において負パルスが存在したものとなる。
また、時刻ｔ３８の経過後、同期検出信号Ｋ２の半周期が経過した時点においては、同期検出信号Ｋ２が立ち下がらないためＮエッジ検出部５６から検出エラー信号ｅ２が出力される（検出ステップ）。マルチプレクサ５７は検出エラー信号ｅ２が出力された時点から同期検出信号Ｋ２の半周期分の時間が経過するまで補完検出信号Ｋ２４を補完検出信号Ｋ２５として出力する（選択ステップ）。かかる処理が行われることで、図１６に示す通り、補完検出信号Ｋ２５は、時刻ｔ３８〜ｔ３９における負パルス抜けが補完されたものとなる。
尚、時刻ｔ３９以降においては、同期検出信号Ｋ２が規則的な状態変化をしているためＰエッジ検出部５５及びＮエッジ検出部５６からは検出エラー信号ｅ１，ｅ２が出力されない（検出ステップ）。このため、この期間においてはマルチプレクサ５７からは同期検出信号Ｋ２がそのまま補完検出信号Ｋ２５として出力される。
以上説明した通り、本実施形態の信号処理装置５０は、検出信号Ｋ１（ひいては、同期検出信号Ｋ２）に１周期分の正パルス抜け又は負パルス抜けが生じていても、これらを完全に補完することができる。また、本実施形態においては、Ｐエッジ検出部５５及びＮエッジ検出部５６が図１４に示すエッジ検出領域Ａ１，Ａ２をそれぞれ設定して同期検出信号Ｋ２の立ち上がり及び立ち下がりの各々を検出している。このため、仮に同期検出信号Ｋ２の正パルス又は負パルスの急激な変動があった場合には、これらはパルス抜けとして補完される。従って、本実施形態においても、パルス幅の急激な変動を補完することができる。
以上、本発明の第４実施形態について説明したが、本実施形態においても前述した第３実施形態と同様に、マルチプレクサ５７と出力端子Ｔ２との間に平均化処理部３５と同様の構成を設けて、補完検出信号Ｋ２５のパルス幅（時間幅）を平均化するようにしても良い。
尚、第４実施形態においても、同期化部２１をフラグ生成部２２の直前に設けて、ＯＲ回路３０には非同期検出信号Ｋ１のまま入力させるようにしてもよい。この場合、ＯＲ回路３０は、非同期回路となり、ＯＲ回路３０から出力される補完検出信号Ｋ４も非同期信号となる。非同期検出信号Ｋ１をそのままＯＲ回路（非同期回路）３０に入力させるか、同期検出信号Ｋ２を生成してからＯＲ回路（同期回路）３０に入力させるかは、入力端子Ｔ１に入力される信号の信号品質や補完信号の遅延周期等を考慮して決めればよい。
（ステージ）
次に、本発明の一実施形態によるステージについて詳細に説明する。
図１７は、本発明の一実施形態によるステージの概略構成を示す図である。尚、図１７に示すステージは、ウェハ（半導体ウェハ）Ｗを水平面内で移動させるステージである。このステージの説明においては、ウェハＷが移動する水平面内に互いに直交するＸ軸及びＹ軸を設定して説明を進める。
図１７に示す通り、本実施形態のステージは、ウェハＷを保持した状態でＸＹ面内で移動可能に構成された可動体としてのウェハステージ６６を備えるステージ部６５と、ウェハステージ６６を駆動する駆動制御部としての制御部６０とを含んで構成される。制御部６０は、上位コントローラ６１、制御コントローラ６２、電流増幅部６３ａ〜６３ｃ、及び位置検出部６４ａ，６４ｂを含んで構成される。
上位コントローラ６１は、制御コントローラ６２に対してＸＹ面内におけるウェハＷの位置を指示する制御信号を出力する。制御コントローラ６２は、上位コントローラ６１から出力される制御信号と位置検出部６４ａ，６４ｂから出力される検出信号とに基づいて、ステージ部６５が備えるリニアモータ６７〜６９を駆動するための駆動信号を生成し、ウェハＷを載置するウェハステージ６６の動作を制御する。
電流増幅部６３ａ〜６３ｃは、制御コントローラ６２から出力される駆動信号の電流を所定の増幅率で増幅してステージ部６５に設けられるリニアモータ６７〜６９のそれぞれに供給する。位置検出部６４ａ，６４ｂは、ステージ部６５に設けられるレーザ干渉計７０ａ，７０ｂから出力される検出信号に対して前述した信号処理を施してウェハステージ６６のＸ方向の位置及びＹ方向の位置（ステージ位置）を検出する。尚、図１７に示すステージ装置においては、レーザ干渉計７０ａ，７０ｂ及び位置検出部６４ａ，６４ｂが本発明にいう干渉計システムに相当する。
次に、ステージ部６５について詳細に説明する。
図１８は、ステージ部６５の構成例を示す斜視図である。図１７及び図１８に示すように、ステージ部６５は、ウェハステージ６６、このウェハステージ６６をＸＹ平面に沿った２次元方向に移動可能に支持するウェハ定盤７１、ウェハステージ６６と一体的に設けられてウェハＷを吸着保持する試料台７２、これらウェハステージ６６及び試料台７２を相対移動自在に支持するＸガイドバー７３を主体に構成されている。ウェハステージ６６の底面には、非接触ベアリングである不図示の複数のエアベアリング（エアパッド）が固定されており、これらのエアベアリングによってウェハステージ６６がウェハ定盤７１上に、例えば数ミクロン程度のクリアランスを介して浮上支持されている。
ウェハ定盤７１は、例えば不図示のベースプレートの上方に、不図示の防振ユニットを介してほぼ水平に支持されている。ここで、防振ユニットは、例えばウェハ定盤７１の各コーナーに配置され、内圧が調整可能なエアマウントとボイスコイルモータとがベースプレート上に並列に配置された構成になっている。これらの防振ユニットによって、ベースプレートを介してウェハ定盤７１に伝わる微振動がマイクロＧレベルで絶縁されるようになっている。
また、図１８に示すように、Ｘガイドバー７３は、Ｘ方向に沿った長尺形状を呈しており、その長さ方向の両端には電機子ユニットからなる可動子６７ａ及び可動子６８ａがそれぞれ設けられている。これらの可動子６７ａ，６８ａにそれぞれ対応する磁石ユニットを有する固定子６７ｂ，６８ｂは、不図示のベースプレートに突設された支持部に設けられている。
上記の可動子６７ａ及び固定子６７ｂによってリニアモータ６７が構成され、可動子６８ａ及び固定子６８ｂによってリニアモータ６８が構成されている。可動子６７ａが固定子６７ｂとの間の電磁気的相互作用により駆動され、なおかつ可動子６８ａが固定子６８ｂとの間の電磁気的相互作用により駆動されることでＸガイドバー７３がＹ方向に移動し、リニアモータ６７とリニアモータ６８との駆動量を調整することで、ウェハステージ６６はＸ軸及びＹ軸に直交するＺ軸周りに回転する。即ち、リニアモータ６７，６８によってＸガイドバー７３とほぼ一体的にウェハステージ６６（及び試料台７２）がＹ方向及びＺ軸周りに駆動されるようになっている。
また、Ｘガイドバー７３のＸ方向側には、Ｘトリムモータ７７の可動子が取り付けられている。このＸトリムモータ７７は、Ｘ方向に推力を発生することでＸガイドバー７３のＸ方向の位置を調整するものであって、その固定子は不図示のリアクションフレームに設けられている。このため、ウェハステージ６６をＸ方向に駆動する際の反力は、リアクションフレームを介してベースプレートに伝達される機能になっている。
試料台７２は、Ｘガイドバー７３との間にＺ方向に所定量のギャップを維持する磁石及びアクチュエータからなる磁気ガイドを介して、Ｘガイドバー７３にＸ方向に相対移動自在に非接触で支持・保持されている。また、ウェハステージ６６は、Ｘガイドバー７３に埋設された固定子を有するリニアモータ６９による電磁気的相互作用によりＸ方向に駆動される。リニアモータ６９の可動子は図示していないが、ウェハステージ６６に取り付けられている。試料台７２の上面には、不図示のウェハホルダを介してウェハＷが真空吸着等によって固定される。
尚、上記リニアモータ６７，６８よりもリニアモータ６９の方がウェハステージ６６上に載置されるウェハＷに近い位置に配置されており、リニアモータ６９の可動子が試料台７２に固定されている。このため、リニアモータ６９は発熱源であるコイルが固定子となりウェハＷから遠ざかり直接試料台７２に固定されないムービングマグネット型のリニアモータを用いることが望ましい。
リニアモータ６７，６８は、リニアモータ６９、Ｘガイドバー７３、及び試料台７２を一体として駆動するため、Ｘリニアモータ６９より遙かに大きい推力を必要とする。そのため、多くの電力を必要とし発熱量もリニアモータ６９より大きくなる。従って、リニアモータ６７，６８は、ムービングコイル型のリニアモータを用いることが望ましい。
また、ウェハステージ６６の端部にはＸ方向に延びる移動鏡７５とＹ方向に延びる移動鏡７６が取り付けられている。これらの移動鏡７５，７６の鏡面に対面する位置にレーザ干渉計７０ｂ，７０ａ（図１参照）がそれぞれ取り付けられており、このレーザ干渉計７０ａ，７０ｂの計測結果が６４ａ，６４ｂに出力されて前出した信号処理が施されて、ウェハステージ６６のＸ方向の位置及びＹ方向の位置が所定の分解能、例えば０．５〜１ｎｍ程度の分解能でリアルタイムに計測される。尚、レーザ干渉計７０ａ，７０ｂの少なくとも一方は、測長軸を２軸以上有する多軸干渉計であり、これらレーザ干渉計の計測値に基づいてウェハステージ６６（ひいてはウェハＷ）のＸ方向の位置及びＹ方向の位置のみならず、Ｚ軸周りの回転量及びレベリング量をも求めることができるようになっている。
（露光装置）
次に、露光装置について詳細に説明する。
図１９は、露光装置の概略構成を示す図である。
図１９に示した露光装置は、レチクルＲとウェハＷとを同期移動させつつレチクルＲに形成されたパターンの像を順次ウェハＷに転写する所謂ステップ・アンド・スキャン方式の露光装置である。図１９において、符号８０は、ｇ線（波長４３６ｎｍ）、ｉ線（波長３６５ｎｍ）を射出する超高圧水銀ランプ、又はＫｒＦエキシマレーザ（波長２４８ｎｍ）、ＡｒＦエキシマレーザ（波長１９３ｎｍ）、若しくはＦ２エキシマレーザ（波長１９３ｎｍ）等の光源を含み、これらの光源から射出される光の光強度分布を一様にするとともに、所定の形状に整形した照明光ＩＬを射出する照明光学系である。
符号８１は、マスクとしてのレチクルＲを載置するレチクルステージであり、投影光学系ＰＬの光軸ＡＸの方向に微動可能で、且つその光軸ＡＸに垂直な面内で２次元移動及び微小回転可能に構成される。レチクルステージ８１の一端には、移動鏡８２が取り付けられており、この移動鏡８２の鏡面に対向した位置にレーザ干渉計８４が配置されている。また、前述した照明光学系８０には固定鏡８３が取り付けられている。尚、固定鏡８３は投影光学系ＰＬに取り付けても良い。
レーザ干渉計８４は、移動鏡８２に対して波長λ１のレーザ光を照射し、固定鏡８３に対して移動鏡８２に照射するレーザ光の波長とは異なる波長λ２のレーザ光を照射し、各々の反射光を干渉させて得られる干渉光を検出して検出信号を得る。また、レーザ干渉計８４の内部には、図１に示す基準光路Ｐ１と同様の光路が設けられており、この光路を介した波長λ１，λ２のレーザ光を干渉させて基準信号を得る。
レーザ干渉計８４は、これら基準信号及び検出信号をディジタル化した後でグリッチ低減処理を行い、更に前述した信号処理を行って図１に示す基準信号Ｓ１及び検出信号Ｓ２，Ｓ３を生成し、基準信号Ｓ１と検出信号Ｓ２とを比較するとともに、基準信号Ｓ１と検出信号Ｓ３とを比較してレチクルステージ８１のＸ座標、Ｙ座標、及び回転角を測定している。レチクルステージ８１を図１に示す測定対象ＯＢに見立てると、レーザ干渉計８４は図１に示す干渉計システムに相当する。
尚、図１９では図示を簡略化しているが、移動鏡８２はＸ軸に垂直な鏡面を有する移動鏡及びＹ軸に垂直な鏡面を有する移動鏡から構成されている。また、レーザ干渉計８４は、Ｙ軸に沿って移動鏡８２にレーザビームを照射する２個のＹ軸用のレーザ干渉計及びＸ軸に沿って移動鏡８２にレーザビームを照射するＸ軸用のレーザ干渉計より構成され、Ｙ軸用の１個のレーザ干渉計及びＸ軸用の１個のレーザ干渉計によりレチクルステージ８１のＸ座標及びＹ座標が計測される。また、Ｙ軸用の２個のレーザ干渉計の計測値の差により、レチクルステージ８１の回転角が計測される。レーザ干渉計８４によって検出されたレチクルステージ８１のＸ座標、Ｙ座標、及び回転角の情報は主制御系８５に供給される。主制御系８５は供給されたステージ位置情報をモニターしつつ駆動系８６へ制御信号を出力し、レチクルステージ８１の位置決め動作を制御する。
レチクルステージ８１上に載置されたレチクルＲには透明なガラス基板表面にクロム等によって半導体素子、液晶表示素子等のデバイスパターンＤＰが形成されている。照明光学系８０から射出された照明光ＩＬによってレチクルＲが照明されると、レチクルＲに形成されたデバイスパターンＤＰの像が投影光学系ＰＬを介してウェハＷ上に転写される。ウェハＷは、ウェハステージ８７上に載置されている。尚、レチクルＲのデバイスパターンＤＰが形成された面（パターン面）とウェハＷの表面とは、投影光学系ＰＬに関して光学的に共役に設定される。
ウェハステージ８７は、ＸＹ平面内においてウェハＷを移動させるＸＹステージ、Ｚ軸方向にウェハＷを移動させるＺステージ、ウェハＷをＸＹ平面内で微小回転させるステージ、及びＺ軸に対する角度を変化させてＸＹ平面に対するウェハＷの傾きを調整するステージ等から構成される。ウェハステージ８７の上面の一端にはウェハステージ８７の移動可能範囲以上の長さを有する移動鏡８８が取り付けられ、移動鏡８８の鏡面に対向した位置にレーザ干渉計９０が配置されている。また、前述した投影光学系ＰＬには固定鏡８９が取り付けられている。
レーザ干渉計９０は、移動鏡８８に対して波長λ１のレーザ光を照射し、固定鏡８９に対して移動鏡８８に照射するレーザ光の波長とは異なる波長λ２のレーザ光を照射し、各々の反射光を干渉させて得られる干渉光を検出して検出信号を得る。また、レーザ干渉計９０の内部には、図１に示す基準光路Ｐ１と同様の光路が設けられており、この光路を介した波長λ１，λ２のレーザ光を干渉させて基準信号を得る。
レーザ干渉計９０は、これら基準信号及び検出信号をディジタル化した後でグリッチ低減処理を行い、更に前述した信号処理を行って図１に示す基準信号Ｓ１及び検出信号Ｓ２，Ｓ３を生成し、基準信号Ｓ１と検出信号Ｓ２とを比較するとともに、基準信号Ｓ１と検出信号Ｓ３とを比較してウェハステージ８７のＸ座標、Ｙ座標、及び回転角を測定している。ウェハステージ８７を図１に示す測定対象ＯＢに見立てると、レーザ干渉計９０は図１に示す干渉計システムに相当する。
尚、図１９では図示を簡略化しているが、移動鏡８８はＸ軸に垂直な鏡面を有する移動鏡及びＹ軸に垂直な鏡面を有する移動鏡から構成されている。また、レーザ干渉計９０は、Ｙ軸に沿って移動鏡８８にレーザビームを照射する２個のＹ軸用のレーザ干渉計及びＸ軸に沿って移動鏡８８にレーザビームを照射するＸ軸用のレーザ干渉計より構成され、Ｙ軸用の１個のレーザ干渉計及びＸ軸用の１個のレーザ干渉計によりウェハステージ８７のＸ座標及びＹ座標が計測される。また、Ｙ軸用の２個のレーザ干渉計の計測値の差により、ウェハステージ８７の回転角が計測される。レーザ干渉計９０によって計測されたウェハステージ８７のＸ座標、Ｙ座標、及び回転角の情報は、主制御系８５に供給される。主制御系８５は、供給されたステージ位置情報をモニターしつつ駆動系９１へ制御信号を出力し、ウェハステージ８７の位置決め動作を制御する。
レチクルＲに形成されたデバイスパターンＤＰの像をウェハＷ上に転写するときには、まず、主制御系８５は、図示せぬレチクルアライメント系を用いてレチクルＲの正確な位置情報を計測するとともに、ウェハアライメント系を用いてウェハＷの正確な位置情報を計測した後、これらの計測結果とレーザ干渉計８４及びレーザ干渉計９０の測定結果とに基づいてレチクルＲとウェハＷの相対的な位置を調整する。次に、駆動系８６及び駆動系９０へ制御信号を出力して、レチクルＲとウェハＷとの移動を開始させ、スリット状の照明光ＩＬをレチクルＲに照射する。その後は、レーザ干渉計８４及びレーザ干渉計９０の検出結果をモニタしつつ、レチクルＲとウェハＷとを同期移動させてデバイスパターンＤＰを逐次ウェハＷ上に転写する。
以上、本発明の実施形態について説明したが、本発明は、上記実施形態に制限されず、本発明の範囲内で自由に変更が可能である。例えば、上記実施形態においては、信号処理装置２０の入力端子Ｔ１に入力する検出信号Ｋ１に対して、検出信号Ｋ１の１周期分だけ遅延させた補完信号Ｋ３を生成し、検出信号Ｋ１と補完信号Ｋ３との論理和演算を行って補完検出信号Ｋ４を生成していた。しかしながら、検出信号Ｋ１に対する補完信号Ｋ３の遅延時間は、検出信号Ｋ１の複数周期分であってもよい。
尚、上述の実施形態において、本発明の信号処理を用いる干渉計システムは、測定対象（ステージ）の１次元あるいは２次元の位置情報を測定するために用いられているが、特開平１０−９７９８２号公報、特開２０００−４９０６６号公報、及び特表２００１−５１３２６７号公報等に開示されているように、測定対象の位置情報、回転や傾き等を求めるために干渉計システムを用いる場合にも本発明を適用できる。
また、上記実施形態ではステップ・アンド・スキャン方式の露光装置を例に挙げて説明したが、本発明は、ステップ・アンド・リピート方式の露光装置にも適用可能である。また、本実施形態の露光装置の照明光学系８０が備える光源は、超高圧水銀ランプ、ＫｒＦエキシマレーザ、ＡｒＦエキシマレーザ、又はＦ２レーザ（１５７ｎｍ）のみならず、Ｘ線や電子線などの荷電粒子線を用いることができる。例えば、電子線を用いる場合には電子銃として、熱電子放射型のランタンヘキサボライト（ＬａＢ６）、タンタル（Ｔａ）を用いることができる。また、前述した実施形態においては、半導体素子又は液晶表示素子を製造する場合を例に挙げて説明したが、もちろん、薄膜磁気ヘッドの製造に用いられてデバイスパターンをセラミックウェハ上へ転写する露光装置、及びＣＣＤ等の撮像素子の製造に用いられる露光装置等にも本発明を適用することができる。
更に、光源としてＤＦＢ半導体レーザ又はファイバーレーザから発振される赤外域、又は可視域の単一波長レーザ光を、例えばエルビウム（又はエルビウムとイットリビウムの両方）がドープされたファイバーアンプで増幅し、非線形光学結晶を用いて紫外光に波長変換した高調波を用いても良い。例えば、単一波長レーザの発振波長を１．５１〜１．５９μｍの範囲内とすると、発生波長が１８９〜１９９ｎｍの範囲内である８倍高調波、又は発生波長が１５１〜１５９ｎｍの範囲内である１０倍高調波が出力される。
特に、発振波長を１．５４４〜１．５５３μｍの範囲内とすると、発生波長が１９３〜１９４ｎｍの範囲内の８倍高調波、即ちＡｒＦエキシマレーザ光とほぼ同一波長となる紫外光が得られ、発振波長を１．５７〜１．５８μｍの範囲内とすると、発生波長が１５７〜１５８ｎｍの範囲内の１０倍高調波、即ちＦ２レーザ光とほぼ同一波長となる紫外光が得られる。また、発振波長を１．０３〜１．１２μｍの範囲内とすると、発生波長が１４７〜１６０ｎｍの範囲内である７倍高調波が出力され、特に発振波長を１．０９９〜１．１０６μｍの範囲内とすると、発生波長が１５７〜１５８μｍの範囲内の７倍高調波、即ちＦ２レーザ光とほぼ同一波長となる紫外光が得られる。この場合、単一波長発振レーザとしては、例えばイットリビウム・ドープ・ファイバーレーザを用いることができる。
また、本発明は半導体素子の製造に用いられる露光装置だけではなく、液晶表示素子（ＬＣＤ）等を含むディスプレイの製造に用いられてデバイスパターンをガラスプレート上へ転写する露光装置、薄膜磁気ヘッドの製造に用いられてデバイスパターンをセラミックウェハ上へ転写する露光装置、及びＣＣＤ等の撮像素子の製造に用いられる露光装置等にも適用することができる。更には、光露光装置、ＥＵＶ露光装置、Ｘ線露光装置、及び電子線露光装置などで使用されるレチクル又はマスクを製造するために、ガラス基板又はシリコンウェハなどに回路パターンを転写する露光装置にも本発明を適用できる。ここで、ＤＵＶ（深紫外）光やＶＵＶ（真空紫外）光などを用いる露光装置では一般的に透過型レチクルが用いられ、レチクル基板としては石英ガラス、フッ素がドープされた石英ガラス、蛍石、フッ化マグネシウム、又は水晶などが用いられる。また、プロキシミティ方式のＸ線露光装置、又は電子線露光装置などでは透過型マスク（ステンシルマスク、メンブレンマスク）が用いられ、マスク基板としてはシリコンウェハなどが用いられる。
また、本発明のステージは、露光装置に設けられるレチクルステージ及びウェハステージのみならず、物体を載置した状態で移動させる（１次元的な移動又は２次元的な移動に制限されない）ステージ装置を制御する場合一般について適用することが可能である。
次に、上述した露光装置をリソグラフィ工程で使用したマイクロデバイスの製造方法の実施形態について説明する。図２０は、マイクロデバイス（ＩＣやＬＳＩ等の半導体チップ、液晶パネル、ＣＣＤ、薄膜磁気ヘッド、マイクロマシン等）の製造例のフローチャートを示す図である。図２０に示すように、まず、ステップＳ１０（設計ステップ）において、マイクロデバイスの機能・性能設計（例えば、半導体デバイスの回路設計等）を行い、その機能を実現するためのパターン設計を行う。引き続き、ステップＳ１１（マスク製作ステップ）において、設計した回路パターンを形成したマスク（レチクル）を製作する。一方、ステップＳ１２（ウェハ製造ステップ）において、シリコン等の材料を用いてウェハを製造する。
次に、ステップＳ１３（ウェハ処理ステップ）において、ステップＳ１０〜ステップＳ１２で用意したマスクとウェハを使用して、後述するように、リソグラフィ技術等によってウェハ上に実際の回路等を形成する。次いで、ステップＳ１４（デバイス組立ステップ）において、ステップＳ１３で処理されたウェハを用いてデバイス組立を行う。このステップＳ１４には、ダイシング工程、ボンティング工程、及びパッケージング工程（チップ封入）等の工程が必要に応じて含まれる。最後に、ステップＳ１５（検査ステップ）において、ステップＳ１４で作製されたマイクロデバイスの動作確認テスト、耐久性テスト等の検査を行う。こうした工程を経た後にマイクロデバイスが完成し、これが出荷される。
図２１は、半導体デバイスの場合における、図２０のステップＳ１３の詳細なフローの一例を示す図である。
図２１において、ステップＳ２１（酸化ステップ）においてはウェハの表面を酸化させる。ステップＳ２２（ＣＶＤステップ）においてはウェハ表面に絶縁膜を形成する。ステップＳ２３（電極形成ステップ）においてはウェハ上に電極を蒸着によって形成する。ステップＳ２４（イオン打込みステップ）においてはウェハにイオンを打ち込む。以上のステップＳ２１〜ステップＳ２４のそれぞれは、ウェハ処理の各段階の前処理工程を構成しており、各段階において必要な処理に応じて選択されて実行される。
ウェハプロセスの各段階において、上述の前処理工程が終了すると、以下のようにして後処理工程が実行される。この後処理工程では、まず、ステップＳ２５（レジスト形成ステップ）において、ウェハに感光剤を塗布する。引き続き、ステップＳ２６（露光ステップ）において、上で説明したリソグラフィシステム（露光装置）及び露光方法によってマスクの回路パターンをウェハに転写する。次に、ステップＳ２７（現像ステップ）においては露光されたウェハを現像し、ステップＳ２８（エッチングステップ）において、レジストが残存している部分以外の部分の露出部材をエッチングにより取り去る。そして、ステップＳ２９（レジスト除去ステップ）において、エッチングが済んで不要となったレジストを取り除く。これらの前処理工程と後処理工程とを繰り返し行うことによって、ウェハ上に多重に回路パターンが形成される。
以上説明したマイクロデバイス製造方法においては、露光ステップ（ステップＳ２６）において前述した信号処理方法を用いてマスク及びウェハの位置情報が高い精度をもって測定されるため、ウェハ上に既に形成されているパターンとウェハ上に転写するパターンとの重ね合わせ精度を向上させることができ、結果的に最小線幅が０．１μｍ程度の高集積度のデバイスを歩留まり良く生産することができる。
また、半導体素子等のマイクロデバイスだけではなく、光露光装置、ＥＵＶ露光装置、Ｘ線露光装置、及び電子線露光装置等で使用されるレチクル又はマスクを製造するために、マザーレチクルからガラス基板やシリコンウェハ等へ回路パターンを転写する露光装置にも本発明を適用できる。ここで、ＤＵＶ（深紫外）やＶＵＶ（真空紫外）光等を用いる露光装置では、一般的に透過型レチクルが用いられ、レチクル基板としては石英ガラス、フッ素がドープされた石英ガラス、蛍石、フッ化マグネシウム、又は水晶等が用いられる。また、プロキシミティ方式のＸ線露光装置や電子線露光装置等では、透過型マスク（ステンシルマスク、メンブレンマスク）が用いられ、マスク基板としてはシリコンウェハ等が用いられる。なお、このような露光装置は、ＷＯ９９／３４２５５号公報、ＷＯ９９／５０７１２号公報、ＷＯ９９／６６３７０号公報、特開平１１−１９４４７９号公報、特開２０００−１２４５３号公報、特開２０００−２９２０２号公報等に開示されている。
本発明は、測定対象に測定光を照射して得られる反射光に基づいて、前記測定対象の位置情報を測定する干渉計システムにおける信号処理方法であって、所定信号に対して所定周期分だけ遅延させた遅延信号を得る遅延ステップと、前記所定信号と前記遅延信号との合成信号を得る合成ステップと、前記合成信号を使って前記測定対象の位置情報を測定する測定ステップとを含むので、所定信号に対して所定周期分だけ遅延させた遅延信号を生成し、この遅延信号と所定信号とを合成した合成信号を得て測定対象の位置情報を測定しているため、仮に元の所定信号が欠陥を有するものであったとしても、合成して得られる合成信号は元の所定信号の欠陥が補完されたものとなる。この欠陥が補完された合成信号を測定対象の位置情報を測定する基礎としているため、高い精度で測定対象の位置情報を得ることができる。
Claims (19)
- 測定対象に測定光を照射して得られる反射光に基づいて、前記測定対象の位置情報を測定する干渉計システムにおける信号処理方法であって、
所定信号に対して所定周期分だけ遅延させた遅延信号を得る遅延ステップと、
前記所定信号と前記遅延信号との合成信号を得る合成ステップと、
前記合成信号を使って前記測定対象の位置情報を測定する測定ステップと、を含む。 - 請求項１記載の干渉計システムにおける信号処理方法であって、さらに、
前記遅延信号の時間幅を僅かに減ずる処理ステップを含む。 - 請求項１記載の干渉計システムにおける信号処理方法であって、さらに、
前記合成信号の時間幅を平均化する平均化ステップを含む。 - 請求項１記載の干渉計システムにおける信号処理方法であって、
前記所定信号は、前記反射光と参照光とを干渉させた干渉光を検出することによって得られる検出信号である。 - 請求項１記載の干渉計システムにおける信号処理方法であって、
前記所定信号は、前記測定対象の位置情報を得るために、前記反射光と参照光とを干渉させた干渉光を検出することによって得られる検出信号との比較を行う基準信号である。 - 測定対象に測定光を照射して得られる反射光に基づいて、前記測定対象の位置情報を測定する干渉計システムにおける信号処理方法であって、
所定信号をディジタル化する第１ステップと、
前記第１ステップでディジタル化した所定信号を所定周期分だけ遅延させた遅延信号を得る第２ステップと、
前記第１ステップでディジタル化した所定信号と前記遅延信号とを論理合成する第３ステップと、
前記第３ステップの論理合成で得られた信号を使って前記測定対象の位置情報を測定する第４ステップと、を含む。 - 請求項６記載の干渉計システムにおける信号処理方法であって、
前記第２ステップは、前記第１ステップでディジタル化した所定信号の周期及びパルス幅を各周期毎に計測する第５ステップと、
前記各周期毎の計測終了後に、それ以前の周期で計測した周期及びパルス幅に基づいて前記遅延信号を得る第６ステップと、を含む。 - 請求項６記載の干渉計システムにおける信号処理方法であって、
前記第２ステップは、前記遅延信号として、前記ディジタル化した所定信号の立ち上がりを基準として前記所定周期分だけ遅延させた第１遅延信号と、前記前記ディジタル化した所定信号の立ち下がりを基準として前記所定周期分だけ遅延させた第２遅延信号とを得るステップを含む。 - 請求項８記載の干渉計システムにおける信号処理方法であって、
前記第３ステップは、前記第１ステップでディジタル化した所定信号と前記第１遅延信号との論理和を演算するステップと、
前記第１ステップでディジタル化した所定信号と前記第２遅延信号との論理積を演算するステップと、を含む。 - 請求項９記載の干渉計システムにおける信号処理方法であって、
前記第１ステップでディジタル化した所定信号の立ち上がり及び立ち下がりの有無を検出する検出ステップと、
前記検出ステップの検出結果に応じて、前記第１ステップでディジタル化した所定信号、前記論理和の演算により得られた信号、及び前記論理積の演算により得られた信号の何れか１つの信号を選択する選択ステップと、を含む。 - 請求項１０記載の干渉計システムにおける信号処理方法であって、
前記検出ステップは、前記第１ステップでディジタル化した所定信号の立ち上がり及び立ち下がりの有無を所定の時間幅をもって検出する。 - 請求項６記載の干渉計システムにおける信号処理方法であって、さらに、
前記遅延信号をなす各パルスのパルス幅を減ずる第７ステップを含む。 - 請求項６記載の干渉計システムにおける信号処理方法であって、さらに、
前記第３ステップで得られた信号の時間幅を平均化する平均化ステップを含む。 - 請求項６記載の干渉計システムにおける信号処理方法であって、
前記所定信号は、前記反射光と参照光とを干渉させた干渉光を検出することによって得られる検出信号である。 - 請求項６記載の干渉計システムにおける信号処理方法であって、
前記所定信号は、前記測定対象の位置情報を得るために、前記反射光と参照光とを干渉させた干渉光を検出することによって得られる検出信号との比較を行う基準信号である。 - ステージであって、
所定の移動方向に移動可能に構成された可動体と、
請求項１記載の信号処理方法を用いて前記可動体を前記測定対象として前記位置情報を測定する干渉計システムと、
前記干渉計システムの測定結果に基づいて前記可動体を駆動する駆動制御部と、を備える。 - ステージであって、
所定の移動方向に移動可能に構成された可動体と、
請求項６記載の信号処理方法を用いて前記可動体を前記測定対象として前記位置情報を測定する干渉計システムと、
前記干渉計システムの測定結果に基づいて前記可動体を駆動する駆動制御部と、を備える。 - 干渉計システムであって、
基準信号を出力する基準機と、
測定対象に測定光を照射して得られる反射光と参照光とを干渉させて得られる検出信号を出力する受信機と、を備え、
前記基準機は、ディジタル処理された信号を補完処理し、該補完処理後の信号を前記基準信号として出力し、
前記基準機からの基準信号と前記受信機からの検出信号とに基づいて、前記測定対象の位置情報を得る。 - 請求項１８記載の干渉計システムであって、
前記基準機は、前記補完処理を行うために前記ディジタル処理された信号を所定周期分だけ遅延させる遅延手段を備える。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003118359 | 2003-04-23 | ||
| JP2003118359 | 2003-04-23 | ||
| PCT/JP2004/005713 WO2004094940A1 (ja) | 2003-04-23 | 2004-04-21 | 干渉計システム、干渉計システムにおける信号処理方法、該信号処理方法を用いるステージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPWO2004094940A1 true JPWO2004094940A1 (ja) | 2006-07-13 |
Family
ID=33308070
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005505763A Pending JPWO2004094940A1 (ja) | 2003-04-23 | 2004-04-21 | 干渉計システム、干渉計システムにおける信号処理方法、該信号処理方法を用いるステージ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7382468B2 (ja) |
| JP (1) | JPWO2004094940A1 (ja) |
| WO (1) | WO2004094940A1 (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101124179B1 (ko) | 2003-04-09 | 2012-03-27 | 가부시키가이샤 니콘 | 노광 방법 및 장치, 그리고 디바이스 제조 방법 |
| TWI457712B (zh) | 2003-10-28 | 2014-10-21 | 尼康股份有限公司 | 照明光學裝置、投影曝光裝置、曝光方法以及元件製造方法 |
| TWI512335B (zh) | 2003-11-20 | 2015-12-11 | 尼康股份有限公司 | 光束變換元件、光學照明裝置、曝光裝置、以及曝光方法 |
| TWI360837B (en) | 2004-02-06 | 2012-03-21 | Nikon Corp | Polarization changing device, optical illumination |
| US20060193356A1 (en) * | 2005-01-18 | 2006-08-31 | Robert Osiander | Die level optical transduction systems |
| EP1881521B1 (en) | 2005-05-12 | 2014-07-23 | Nikon Corporation | Projection optical system, exposure apparatus and exposure method |
| JP4927091B2 (ja) * | 2005-12-01 | 2012-05-09 | ザイゴ コーポレーション | アバランシェ・フォトダイオードによるデータ・エイジの補償方法とシステム |
| WO2008075702A1 (ja) * | 2006-12-21 | 2008-06-26 | Nec Corporation | 信号測定装置および信号測定方法 |
| JP5044342B2 (ja) * | 2007-09-14 | 2012-10-10 | 大日本スクリーン製造株式会社 | 描画装置および描画方法 |
| US8451427B2 (en) | 2007-09-14 | 2013-05-28 | Nikon Corporation | Illumination optical system, exposure apparatus, optical element and manufacturing method thereof, and device manufacturing method |
| JP5267029B2 (ja) | 2007-10-12 | 2013-08-21 | 株式会社ニコン | 照明光学装置、露光装置及びデバイスの製造方法 |
| EP2179330A1 (en) | 2007-10-16 | 2010-04-28 | Nikon Corporation | Illumination optical system, exposure apparatus, and device manufacturing method |
| KR101546987B1 (ko) | 2007-10-16 | 2015-08-24 | 가부시키가이샤 니콘 | 조명 광학 시스템, 노광 장치 및 디바이스 제조 방법 |
| US8379187B2 (en) | 2007-10-24 | 2013-02-19 | Nikon Corporation | Optical unit, illumination optical apparatus, exposure apparatus, and device manufacturing method |
| US9116346B2 (en) | 2007-11-06 | 2015-08-25 | Nikon Corporation | Illumination apparatus, illumination method, exposure apparatus, and device manufacturing method |
| JP2009246345A (ja) * | 2008-03-12 | 2009-10-22 | Komatsu Ltd | レーザシステム |
| JP5360057B2 (ja) | 2008-05-28 | 2013-12-04 | 株式会社ニコン | 空間光変調器の検査装置および検査方法、照明光学系、照明光学系の調整方法、露光装置、およびデバイス製造方法 |
| US7894074B2 (en) * | 2008-12-19 | 2011-02-22 | The United States of America as represented by the Secretary of Commerce, NIST | Laser doppler vibrometer employing active frequency feedback |
| CN103857139B (zh) * | 2012-12-06 | 2016-09-28 | 戴泺格集成电路（天津）有限公司 | 用于减小周期性信号中的抖动的装置和方法 |
| CN105073985A (zh) * | 2013-03-21 | 2015-11-18 | 诺维信公司 | 具有磷脂酶a活性的多肽与对其进行编码的多核苷酸 |
| JP2020001136A (ja) * | 2018-06-29 | 2020-01-09 | Dmg森精機株式会社 | 測定装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54139367A (en) * | 1978-04-20 | 1979-10-29 | Nec Corp | Digital carrier wave extraction circuit |
| JPS61288514A (ja) * | 1985-06-14 | 1986-12-18 | Mitsubishi Electric Corp | パルス欠落補償回路 |
| JPH02209035A (ja) * | 1989-02-09 | 1990-08-20 | Nec Corp | クロック抽出回路 |
| JP2001094401A (en) * | 1999-09-01 | 2001-04-06 | Agilent Technol Inc | Glitch reduction circuit |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3627996A (en) * | 1968-02-29 | 1971-12-14 | Gen Electric | Buffer memory for digital equipment having variable rate input |
| US3798557A (en) * | 1972-03-31 | 1974-03-19 | Perkin Elmer Corp | Interpolation of sinusoidal signals |
| JP3313750B2 (ja) * | 1992-01-21 | 2002-08-12 | キヤノン株式会社 | 信号処理装置及びこれを用いた装置 |
| JP3624057B2 (ja) | 1996-09-19 | 2005-02-23 | キヤノン株式会社 | 露光装置 |
| US6208407B1 (en) | 1997-12-22 | 2001-03-27 | Asm Lithography B.V. | Method and apparatus for repetitively projecting a mask pattern on a substrate, using a time-saving height measurement |
| TW449672B (en) | 1997-12-25 | 2001-08-11 | Nippon Kogaku Kk | Process and apparatus for manufacturing photomask and method of manufacturing the same |
| JPH11194479A (ja) | 1997-12-26 | 1999-07-21 | Nikon Corp | フォトマスクの製造方法及び装置 |
| AU2958299A (en) | 1998-03-26 | 1999-10-18 | Nikon Corporation | Exposure method and system, photomask, method of manufacturing photomask, micro-device and method of manufacturing micro-device |
| AU4167199A (en) | 1998-06-17 | 2000-01-05 | Nikon Corporation | Method for producing mask |
| JP2000012453A (ja) | 1998-06-18 | 2000-01-14 | Nikon Corp | 露光装置及びその使用方法、露光方法、並びにマスクの製造方法 |
| JP2000029202A (ja) | 1998-07-15 | 2000-01-28 | Nikon Corp | マスクの製造方法 |
| JP2000049066A (ja) | 1998-07-27 | 2000-02-18 | Canon Inc | 露光装置およびデバイス製造方法 |
| US6975406B2 (en) * | 2001-08-02 | 2005-12-13 | Zygo Corporation | Glitch filter for distance measuring interferometry |
-
2004
- 2004-04-21 JP JP2005505763A patent/JPWO2004094940A1/ja active Pending
- 2004-04-21 WO PCT/JP2004/005713 patent/WO2004094940A1/ja active Application Filing
-
2005
- 2005-10-19 US US11/252,752 patent/US7382468B2/en not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54139367A (en) * | 1978-04-20 | 1979-10-29 | Nec Corp | Digital carrier wave extraction circuit |
| JPS61288514A (ja) * | 1985-06-14 | 1986-12-18 | Mitsubishi Electric Corp | パルス欠落補償回路 |
| JPH02209035A (ja) * | 1989-02-09 | 1990-08-20 | Nec Corp | クロック抽出回路 |
| JP2001094401A (en) * | 1999-09-01 | 2001-04-06 | Agilent Technol Inc | Glitch reduction circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| US7382468B2 (en) | 2008-06-03 |
| WO2004094940A1 (ja) | 2004-11-04 |
| US20060114468A1 (en) | 2006-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7382468B2 (en) | Interferometer system, signal processing method in interferometer system, and stage using signal processing | |
| US10401733B2 (en) | Exposure apparatus, exposure method, and device manufacturing method | |
| US8488106B2 (en) | Movable body drive method, movable body apparatus, exposure method, exposure apparatus, and device manufacturing method | |
| JP2007093546A (ja) | エンコーダシステム、ステージ装置及び露光装置 | |
| JP3944425B2 (ja) | リトグラフ装置及びデバイス製造方法 | |
| JP2005241290A (ja) | 画像入力装置及び検査装置 | |
| JP2009130355A (ja) | リソグラフィ装置およびデバイス製造方法 | |
| JP2010267963A (ja) | リソグラフィ装置及びデバイス製造方法におけるアライメントの改良 | |
| US7136148B2 (en) | Lithographic apparatus and device manufacturing method | |
| JP2006064570A (ja) | 干渉計システム、干渉計システムにおける信号処理方法、該信号処理方法を用いるステージ | |
| JP5775148B2 (ja) | 基板をロードするための方法およびリソグラフィ装置 | |
| KR20020094910A (ko) | 리소그래피 투영장치, 디바이스제조방법, 이것에 의하여제조된 디바이스 및 측정방법 | |
| JP2005020005A (ja) | リソグラフィ装置及び集積回路製造方法 | |
| US7847919B2 (en) | Lithographic apparatus having feedthrough control system | |
| JP4120361B2 (ja) | 計測装置、ステージ装置、及び計測方法 | |
| US8587769B2 (en) | Stage apparatus and lithographic apparatus comprising such stage apparatus | |
| JP2006073798A (ja) | 位置決め装置及び露光装置 | |
| KR20170120025A (ko) | 검출 장치, 검출 방법, 컴퓨터 프로그램, 리소그래피 장치 및 물품 제조 방법 | |
| EP1265106A2 (en) | Lithographic apparatus and device manufacturing method | |
| JP2005069686A (ja) | 干渉計、ステージ装置、及び露光装置 | |
| JP2007081078A (ja) | 制御システム及び露光装置 | |
| JP2006179762A (ja) | 光学素子、光学素子の製造方法、計測装置、露光装置、並びにデバイス製造方法 | |
| JP2003068601A (ja) | 露光方法および露光装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070322 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091124 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100720 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101116 |