JPWO2002085002A1

JPWO2002085002A1 - Solid-state imaging device

Info

Publication number: JPWO2002085002A1
Application number: JP2002582603A
Authority: JP
Inventors: 歌川　健; 健歌川
Original assignee: Nikon Corp
Current assignee: Nikon Corp
Priority date: 2001-04-12
Filing date: 2002-04-12
Publication date: 2004-08-05
Anticipated expiration: 2022-04-12
Also published as: JP2009005390A; WO2002085002A1; JP4196677B2

Abstract

本発明の固体撮像装置は、受光面上にマトリクス配列され、受光量に応じた光電出力を生成する複数の受光素子と、受光素子から光電出力を読み出し、光電出力を、受光面上に設定された画素ブロックの単位に加算して、外部に出力する転送部とを備える。これらの画素ブロックは、マトリクス配列の列方向に受光素子をＮ（Ｎ≧２）個ずつまとめた画素ブロックであり、かつ、マトリクス配列の偶数列と奇数列では画素ブロックが列方向に半位相ずれていることを特徴とする。The solid-state imaging device according to the present invention is arranged in a matrix on a light receiving surface, and a plurality of light receiving elements that generate a photoelectric output according to a received light amount, read the photoelectric output from the light receiving element, and set the photoelectric output on the light receiving surface. And a transfer unit that outputs the sum to the unit of the pixel block. Each of these pixel blocks is a pixel block in which N (N ≧ 2) light receiving elements are arranged in the column direction of the matrix array, and the pixel blocks of the even and odd columns of the matrix array are shifted by a half phase in the column direction. It is characterized by having.

Description

発明の分野
本発明は、被写体像を光電変換して、画像データを生成する固体撮像装置に関する。
背景技術の説明
近年、電子カメラの普及に伴い、画像データが様々な用途に使用されるようになった。これらの各用途では、適当とされる解像度がそれぞれ異なる。
例えば、高画質プリント用や高画質保存用といった用途では、なるべく高解像度の画像データ（以下『高解像度データ』という）が必要とされる。
また、一般的な用途では、不揮発記録媒体の記録コマ数などの観点から、適度に低解像度の画像データ（以下『低解像度データ』という）が必要とされる。
［従来例Ａ］
従来、このような要求に応えるため、解像度変換の機能を備えた電子カメラが開発されている。図２１は、この種の電子カメラを示すブロック図である。
図２１において、撮影レンズ９２は、固体撮像装置９３の受光面上に、被写体像を結像する。固体撮像装置９３は、この被写体像を光電変換し、アナログの画像データを出力する。Ａ／Ｄ変換部９４は、この画像データをデジタル化した後、信号処理部９５に出力する。
信号処理部９５は、この画像データに対して、黒レベル補正、階調補正（ガンマ補正など）、ホワイトバランス調整などを施した後、バッファメモリ９６に一旦記録する。
画像処理部９７は、このバッファメモリ９６内の画像データを読み出しながら、色補間処理などの２次元画像処理を実施する。これらの処理により、高解像度データが生成される。
ここで、高解像度データの保存モードがユーザー設定されている場合、記録部９９は、この高解像度データをメモリカードに圧縮保存する。
一方、低解像度データの保存モードがユーザー設定されている場合、解像度変換部９８は、この高解像度データに解像度変換の数値演算を施し、低解像度データを生成する。記録部９９は、この低解像度データをメモリカードに圧縮保存する。
［従来例Ｂ］
また従来、固体撮像装置の走査方式として、２線混合式インタレース走査がよく知られている。この２線混合式インタレース走査を応用することにより、上述した低解像度データを生成することもできる。以下、この動作について説明する（ただし、以下の説明中のｎは自然数）。
▲１▼まず、（２ｎ−１）行目の光電出力と（２ｎ）行目の光電出力を加算しながら逐次読み出し、奇数フィールドを得る。
▲２▼次に、（２ｎ）行の光電出力と（２ｎ＋１）行の光電出力を加算しながら逐次読み出し、偶数フィールドを得る。
▲３▼奇数フィールドと偶数フィールドを合わせて、１画面分の光電出力を得る。
この奇数（もしくは偶数）フィールドをもって、低解像度データとすることが可能である。
また、奇数フィールドおよび偶数フィールドを合成することにより、高解像度データを生成することも可能である。
ところで、従来例Ａでは、低解像度データの生成に際して、最終的に必要な画素数の数倍分もの光電出力を撮像素子から読み出さなければならない。そのため、撮像素子の転送読み出しの所要時間が長いという問題点があった。
さらに、従来例Ａでは、撮像素子の外部において低解像度変換を行う必要があり、その分だけ信号処理の所要時間が長くなったり、信号処理に使用するメモリ量が増えるといった問題点があった。
一方、従来例Ｂでは、隣接する２行分の光電出力を単純に合成して、１行分の光電出力を得る。この場合、フィールドデータだけでは画面全体に渡って垂直画素数が一様に半減する。そのため、このような転送処理では、視覚的な鮮鋭度が大きく低下するという問題点があった。
さらに、従来例Ｂでは、奇数フィールドと偶数フィールドの露光タイミングが異なる。そのため、両フィールドを合成して高解像度の静止画像を作った場合、動体被写体の画像がぶれる（ずれる）という問題点があった。
発明の開示
そこで、本発明では、上述の問題点に鑑みて、良質な低解像度データを読み出すことが可能な固体撮像装置を提供することを目的とする。
以下、本発明について説明する。
（１）
本発明の固体撮像装置は、受光面上にマトリクス配列されて受光量に応じた光電出力を生成する複数の受光素子と、受光素子で生成される光電出力を『受光面上に設定された画素ブロック』の単位に加算して外部に出力する読出部とを備える。
この画素ブロックは、マトリクス配列の列方向に受光素子をＮ（Ｎ≧２）個ずつまとめた画素ブロックであり、かつ、マトリクス配列の偶数列と奇数列では画素ブロックが列方向に半位相ずれている。
（２）
本発明の別の固体撮像装置は、上記（１）に記載の固体撮像装置において、読出部が、受光素子から光電出力を読み出す移送ゲートと、移送ゲートを介して読み出された光電出力を列方向に垂直転送する垂直転送路と、垂直転送路から転送出力される光電出力を水平転送する水平転送路とを備える。
この移送ゲートが偶数列と奇数列で光電出力を互い違いの方向に読み出すことにより、画素ブロックの半位相ずれは垂直転送路上で同一位相に揃う。
（３）
本発明の別の固体撮像装置は、上記（１）に記載の固体撮像装置において、読出部が、受光素子で生成される光電出力を列方向に垂直転送する垂直転送路と、垂直転送路から転送出力される光電出力を水平転送する水平転送路とを備える。
この垂直転送路の段数を偶数列と奇数列でずらすことにより、画素ブロックの半位相ずれは水平転送路上で同一位相に揃う。
（４）
本発明の別の固体撮像装置は、上記（１）に記載の固体撮像装置において、読出部が、多相の転送電極に印加される転送パルスによって、受光素子で生成される光電出力を列方向に垂直転送する垂直転送路と、垂直転送路から転送出力される光電出力を水平転送する水平転送路とを備える。
この転送電極の配線パターンを奇数列と偶数列とでずらすことにより、画素ブロックの半位相ずれは垂直転送路上で同一位相に揃う。
（５）
本発明の別の固体撮像装置は、上記（４）に記載の固体撮像装置において、転送電極の少なくとも１つが、画素ブロックの半位相分ずれた『奇数列の受光素子』と『偶数列の受光素子』とに架けて、パターン形成される。
（６）
本発明の別の固体撮像装置は、上記（２）〜（５）のいずれか１項に記載の固体撮像装置において、読出部が、垂直転送路および水平転送路の少なくとも一方において、光電出力を画素ブロックの単位に加算する。
（７）
本発明の別の固体撮像装置は、上記（１）に記載の固体撮像装置において、読出部が、受光素子で生成される光電出力を垂直転送する垂直転送路と、垂直転送路から転送出力される光電出力を水平転送する水平転送路とを備える。
この画素ブロックのずらし方向（すなわち列方向）は、垂直転送路の転送方向と略直交する方向である。
（８）
本発明の別の固体撮像装置は、上記（７）に記載の固体撮像装置において、読出部が、『水平転送路のライン上』および『水平転送路の出力部』の少なくとも一方において、光電出力を画素ブロックの単位に加算する。
（９）
本発明の別の固体撮像装置は、受光面上の水平垂直方向に対して斜め向きにマトリクス配列されて受光量に応じた光電出力を生成する複数の受光素子と、受光素子で生成される光電出力を『受光面上に設定された画素ブロック』の単位に加算して外部に出力する読出部とを備える。
この画素ブロックは、マトリクス配列の列方向に受光素子をＮ（Ｎ≧２）個ずつまとめた画素ブロックである。
（１０）
本発明の別の固体撮像装置は、上記（１）〜（９）のいずれか１項に記載の固体撮像装置において、画素ブロック単位に同一色を配したカラーフィルタアレイが、受光面に配置される。
（１１）
本発明の別の固体撮像装置は、上記（１０）に記載の固体撮像装置において、カラーフィルタアレイが、マトリクス配列の偶数列および奇数列の一方に、第１色が連続して配され、偶数列および奇数列の他方に、第２色および第３色が画素ブロック単位で交互に配される。
（１２）
本発明の別の固体撮像装置は、上記（１）〜（１１）のいずれか１項に記載の固体撮像装置において、受光面に投影される光像を『マトリクス配列の列方向と略直交する方向』にぼかす（多重像化する場合も含む）光学的ローパスフィルタを備える。
（１３）
本発明の別の固体撮像装置は、上記（１）〜（１２）のいずれか１項に記載の固体撮像装置において、画素ブロック単位の加算処理を行わずに、光電出力を受光素子単位に読み出す高解像度転送モードを、読出部が選択可能に有する。
発明を実施するための最良の形態
以下、本発明における実施の形態を説明する。
《第１の実施形態》
図１は、第１の実施形態にかかる電子カメラ１１の概略構成を示すブロック図である。
図１において、電子カメラ１１には、撮影レンズ１２が装着される。この撮影レンズ１２の像空間側には、機械シャッタ１４および固体撮像装置１３が光軸に沿って配置される。この固体撮像装置１３の受光面には、光学的ローパスフィルタ（ＯＬＰＦ）１３ｂが配置される。この固体撮像装置１３の出力は、Ａ／Ｄ変換部１５、信号処理部１６およびバッファメモリ１７を介して、バス１８に接続される。このバス１８には、画像処理部１９，記録部２０，およびマイクロプロセッサ２２などが接続される。このマイクロプロセッサ２２は、上述した機械シャッタ１４，固体撮像装置１３，画像処理部１９，および記録部２０などを制御する。
図２は、上述した固体撮像装置１３を示す図である。この固体撮像装置１３は、インターライン転送方式の撮像デバイスである。
図２において、固体撮像装置１３の受光面には、複数の受光素子３１がマトリクス配列される。個々の受光素子３１の上には、オンチップマイクロレンズ（不図示）が配置される。
さらに、このオンチップマイクロレンズと受光素子３１との間には、カラーフィルタが設けられる。図２には、受光素子配置と、各受光素子に割り当てられるカラーフィルタの配色（ＲＧＢなどの符号）を示している。すなわち、偶数列の受光素子３１には、Ｇ色のカラーフィルタが連続配置される。一方、奇数列の受光素子３１には、後述する画素ブロック単位にＲ色とＢ色とが交互に配置される。なお、図２に示すように、このＲ色とＢ色は、隣り合う奇数列ごとに位置が入れ替わる方が好ましい。
このような受光面の上には、受光面の水平方向に光像をぼかす（多重像を形成する場合も含む）光学的ローパスフィルタ１３ｂが配置される。この光学的ローパスフィルタ１３ｂは、光像をずらす間隔が、受光素子３１の水平間隔に略等しくなるように調整されている。
このような受光素子３１の列の間には、垂直ＣＣＤ３３が個別に設けられる。この垂直ＣＣＤ３３は、複数の転送段を連ねて構成される。これら転送段には、４相の転送電極φＶ１〜φＶ４が配設される。制御回路３５は、これらの転送電極φＶ１〜φＶ４に対して、制御電圧を印加する。
また、受光素子３１と垂直ＣＣＤ３３との間には、移送ゲート３２が設けられる。この移送ゲート３２は、偶数列と奇数列とにおいて位置をずらして配置される。すなわち、図２において、偶数列の移送ゲート３２は、受光素子３１の右斜め下に配置される。一方、奇数列の移送ゲート３２は、受光素子３１の右斜め上に配置される。転送電極φＶ１，φＶ３は、これらの移送ゲート３２まで延設される。制御回路３５は、この転送電極φＶ１，φＶ３に、閾値電圧を超えた電圧を印加することにより、受光素子３１から垂直ＣＣＤ３３へ光電出力を移送する。
これら垂直ＣＣＤ３３の終端には、水平ＣＣＤ３６が設けられる。この水平ＣＣＤ３６には、２相の転送電極φＨ１〜φＨ２が配設される。制御回路３５は、これらの転送電極φＨ１〜φＨ２に対して、制御電圧を印加する。
［発明との対応関係］
以下、各請求項の記載事項と本実施形態との対応関係について説明する。
なお、ここでの対応関係は、参考のために一解釈を例示するものであり、本発明を徒らに限定するものではない。
請求項記載の受光素子は、受光素子３１に対応する。
請求項記載の読出部は、移送ゲート３２，垂直ＣＣＤ３３，水平ＣＣＤ３６および制御回路３５に対応する。
請求項記載の移送ゲートは、移送ゲート３２に対応する。
請求項記載の垂直転送路は、垂直ＣＣＤ３３に対応する。
請求項記載の水平転送路は、水平ＣＣＤ３６に対応する。
請求項記載のカラーフィルタアレイの配色は、図２に示すものである。
請求項記載の第１色は、Ｇ色に対応する。
請求項記載の第２色は、Ｒ色に対応する。
請求項記載の第３色は、Ｂ色に対応する。
請求項記載の光学的ローパスフィルタは、光学的ローパスフィルタ１３ｂに対応する。
［低解像度転送モードの動作説明］
以下、第１の実施形態における低解像度転送モードの動作説明を行う。
まず、マイクロプロセッサ２２は、機械シャッタ１４を開閉して、固体撮像装置１３の受光面に被写体像を投影する。機械シャッタ１４の全開直後、マイクロプロセッサ２２は、固体撮像装置１３内の制御回路３５に露光開始信号を送出する。制御回路３５は、この露光開始信号に従って、受光素子３１のリセット動作（不要電荷の排出）を実施する。このようにリセットされた受光素子３１では、被写体像に応じた光電出力（信号電荷など）の蓄積が新たに開始される。
所定の露光時間が経過すると、マイクロプロセッサ２２は、固体撮像装置１３内の制御回路３５に対して、低解像度転送モードの転送制御信号を送出する。
図３Ａ〜Ｃは、この低解像度転送モードにおける固体撮像装置１３の動作を示す図である。
まず、制御回路３５は、転送電極φＶ１に対して閾値電圧を超える電圧を印加する。すると、受光素子３１の光電出力（図３Ａに示すＧ２１，Ｒ３２，Ｇ２３，Ｂ３４，Ｇ４１，Ｂ５２，Ｇ４３，Ｒ５４など）は、移送ゲート３２を介して、転送電極φＶ１の転送段に移送される。ここまでの状態を、図３Ａに示す。
この状態で、制御回路３５は、転送電極φＶ１〜φＶ４に４相の転送パルスを印加し、垂直ＣＣＤ３３上の光電出力を転送段２つ分だけ転送する。ここまでの状態を、図３Ｂに示す。
次に、制御回路３５は、転送電極φＶ３に対して閾値電圧を超える電圧を印加する。すると、受光素子３１の光電出力（図３Ｂに示すＧ１１，Ｒ２２，Ｇ１３，Ｂ２４，Ｇ３１，Ｂ４２，Ｇ３３，Ｒ４４など）は、移送ゲート３２を介して、転送電極φＶ３の転送段に移送される。このような動作により、転送電極φＶ３の転送段には、光電出力の加算結果として、（Ｇ１１＋Ｇ２１），（Ｒ２２＋Ｒ３２），（Ｇ１３＋Ｇ２３），（Ｂ２４＋Ｂ３４）などが生成される。ここまでの状態を、図３Ｃに示す。
この状態で、制御回路３５は、転送電極φＶ１〜φＶ４に４相の転送パルスを順次に印加し、垂直ＣＣＤ３３上の加算結果１行分を水平ＣＣＤ３６に垂直転送する。制御回路３５は、転送電極φＨ１〜φＨ２に２相の転送パルスを順次に印加し、水平ＣＣＤ３６上の加算結果１行分を外部に水平転送する。このような垂直転送および水平転送を交互に繰り返すことにより、光電出力の加算結果が、１画面分の低解像度データとして外部に読み出される。
この低解像度データは、Ａ／Ｄ変換部１５において、利得調整およびデジタル化の処理が施される。このようにデジタル化された低解像度データは、信号処理部１６において、階調補正およびホワイトバランス調整などの信号処理を、必要に応じてほぼリアルタイムに施された後、バッファメモリ１７に一旦記録される。
画像処理部１９は、このバッファメモリ１７内の低解像度データを、バス１８を介して処理単位ごとに読み出しながら、色補間処理などの２次元画像処理を施す。このように画像処理を完了した低解像度データは、記録部２０を介して、メモリカード２１に圧縮保存される。
［低解像度転送モードの特徴について］
図４Ａは、上記動作における光電出力の加算範囲を、受光面上の画素ブロック（図中の点線四角）として示した図である。この図に示されるように、画素ブロックは、マトリクス配列の列方向に受光素子３１を２個ずつまとめたものである。また、偶数列と奇数列では、この画素ブロックが列方向に半位相ずれる。なお、本発明では、数値的に厳密に半位相ずれる必要はなく、実質的な範囲（例えば、解像感向上などの視覚効果が得られる範囲など）で半位相ずれていればよい。
このような画素ブロックの設定により、１画素当たりの信号電荷量は受光素子２つ分に拡大する。したがって、低解像度転送モードの固体撮像装置１３では、受光素子３１から信号を個別に読み出して外部メモリ上で加算する場合よりも、読出回数の少ない分だけノイズが減少し、Ｓ／Ｎの優れた画像データを撮像することができる。
また、全画素を読み出してから演算によって加算を行う場合に比べて、撮像素子の読出し時間が半分ですむ。そのため、この低解像度モードは、高速モードでもある。したがって、低解像度モードでは、カメラ撮影のコマ速度を、全画素読出した場合の２倍程度まで高速化することが可能になる。
さらに、この画素ブロックは、偶数列と奇数列において半位相ずらして設定される。このような位相ずらしにより、列方向の鮮鋭度低下を補うことができる。したがって、低解像度転送モードの固体撮像装置１３では、鮮鋭度の優れた画像データを撮像することができる。
また、この画素ブロックの位相ずれは、図２に示すように移送ゲート３２の位置をずらしたことにより、垂直ＣＣＤ３３上で同一位相に揃えられる。したがって、光電出力を転送する際に、画素ブロックの位相ずれを考慮する必要がなく、光電出力の転送シーケンスを単純化することが可能になる。
ところで、画素ブロックのアパーチャ（入射光の範囲）は、光学的ローパスフィルタ１３ｂの像ずらし効果により拡大する。図４Ｂは、この画素ブロックのアパーチャを示した図である。
この図において、合成出力（例えば、Ｇ１１＋Ｇ２１）は、受光素子３１の直上に配置されるマイクロレンズ２つ分の入射光によって生成される。
このマイクロレンズ２つ分には、光学的ローパスフィルタ１３ｂによって像ずらしされた光が入射する。その結果、このマイクロレンズ２つ分には、直上（図４Ｂに示す実線の丸２つ）と、ずらし方向（図４Ｂに示す点線の丸２つ）とから、光が重畳して入射する。
このような作用により、各合成出力の等価的アパーチャは、図４Ｂに示すマイクロレンズ２×２個分の開口域に拡大され、実質的にほぼ正方形状のアパーチャとなる。
このとき、Ｇ色の等価的アパーチャは、受光面全体をほぼ隙間なく覆う。一方、Ｒ色およびＢ色の等価的アパーチャは市松状に受光面を覆う。さらに、このＲ色およびＢ色の等価的アパーチャは、Ｇ色の等価的アパーチャに対して、水平および垂直方向に半位相ずつずれる。
この図４Ｂに示す等価的アパーチャの色配列は、２板式撮像装置（Ｇ色の撮像素子とＲＢ市松の撮像デバイスを画素ずらし状態に配したもの）の画素配列にほぼ等しい。この等価的アパーチャの色配列は、ベイアー配列を斜め（ここでは４５度）に回転したものになっているが、単板式撮像素子のベイアー配列に比べて、図４Ｂに示すように、等価的アパーチャが大きくなっている。そのため、１方向のみの光学的ローパスフィルタ１３ｂだけでも、偽信号は十分に抑圧される。
通常、ベイアー配列の単板式撮像素子では、偽色を取り除くために縦方向および横方向に像をずらす光学的ローパスフィルタが必要となる。そのため、光学的ローパスフィルタの厚みが増し、光学系の収差性能を劣化させたり、スペースをとるなどの問題が生じていた。
しかしながら、本実施形態の構成では、上述したように、一方向のみに像をずらす光学的ローパスフィルタ１３ｂを使用すればよい。したがって、本実施形態では、ベイアー配列の単板式撮像素子において複数方向に像をずらす場合よりも、光学的ローパスフィルタを薄くすることが可能になる。その結果、光学系の収差性能の劣化や、スペースをとるといった問題を改善することが可能になる。また、光学的ローパスフィルタの簡略化により、コスト面の利点も生じる。
また、図４Ｂに示す色配列は、ベイアー配列を４５度傾けた色配列にも等しい。したがって、画像処理部１９では、ベイアー配列用の色補間処理を４５度傾けて実施することが可能である。
［高解像度転送モードの動作説明］
続いて、第１の実施形態における高解像度転送モードの動作説明を行う。
このモードは、受光素子３１の光電出力を、加算せずに独立に読み出す。固体撮像装置１３では、隣接する２つの受光素子３１に対して、４相の転送段が設けている。そのため、本実施形態の高解像度転送モードでは、光電出力を独立に読み出すため、インタレース転送（光電出力を、第１フィールドおよび第２フィールドの２回に分けて読み出す転送方式）を実施する。このインターレース転送において、第１フィールドおよび第２フィールドの露光タイミングを揃えるため、本実施形態の高解像度転送モードでは、機械シャッタ１４による露光量制御を実施する。
以下、この高解像度転送モードの動作を具体的に説明する。
まず、マイクロプロセッサ２２は、固体撮像装置１３内の制御回路３５に蓄積開始信号を送出する。制御回路３５は、この蓄積開始信号に従って、受光素子３１のリセット動作（不要電荷の排出）を実施する。このリセット動作により、受光素子３１は、被写体像に応じた信号電荷の蓄積に備える。
この状態で、マイクロプロセッサ２２は、機械シャッタ１４を開閉制御する。この機械シャッタ１４の開閉制御により、固体撮像装置１３の露光期間が実質的に決定され、上述した第１フィールドおよび第２フィールドの露光タイミングが等しく揃う。
マイクロプロセッサ２２は、機械シャッタ１４が閉じた後、固体撮像装置１３内の制御回路３５に対し、高解像度転送モードの転送制御信号を送出する。制御回路３５は、この転送制御信号に従って、転送電極φＶ１に対して閾値電圧を超える電圧を印加する。すると、受光素子３１の光電出力（図２に示すＧ２１，Ｒ３２，Ｇ２３，Ｂ３４，Ｇ４１，Ｂ５２，Ｇ４３，Ｒ５４など）は、移送ゲート３２を介して、転送電極φＶ１の転送段に移送される。この状態で、制御回路３５は、垂直ＣＣＤ３３および水平ＣＣＤ３６を駆動して、垂直ＣＣＤ３３上の光電出力を順次に読み出す。このような転送動作により、第１フィールドの画像データがまず読み出しされる。この第１フィールドの画像データは、Ａ／Ｄ変換部１５、信号処理部１６を介して処理された後、バッファメモリ１７に一旦記録される。
次に、制御回路３５は、第２フィールドの画像データ（図２に示すＧ１１，Ｒ２２，Ｇ１３，Ｂ２４，Ｇ３１，Ｂ４２，Ｇ３３，Ｒ４４など）についても、同様の読み出し動作を行う。
このようなインタレース転送により、１画面分の画像データが２回の転送に分かれてバッファメモリ１７内に蓄積される。
画像処理部１９は、このバッファメモリ１７内の画像データを、バス１８を介して読み出しながら、色補間処理などの２次元画像処理を施す。このように画像処理を完了した画像データは、記録部２０を介して、メモリカード２１に圧縮保存される。
［高解像度転送モードの特徴について］
図５は、高解像度転送モードにおける画素の等価的アパーチャ（光学ローパスフィルタの効果を含む）を示す図である。
図５に示されるように、高解像度転送モードでは、低解像度転送モードに比べてＧ単独での垂直解像度が倍増する。したがって、高解像度転送モードの固体撮像装置１３では、画像の微細構造をより精細に撮像することが可能になる。
なお、上述した低解像度転送モードでは、ほぼプログレッシブな転送動作となるため、電子シャッタ機能のみの撮像動作が可能であり、機械シャッタ１４は必ずしも必要ではない。このような場合でも、機械シャッタ１４を、余分な光が転送段に入るのを避けるための遮光手段として、アシスト的に使用することは好ましい。（もちろん、電子シャッタの開閉の間に機械シャッタ１４の開閉動作を入れて、機械シャッタ１４で露光制御する構成としても構わない。）
一方、上述した高解像度転送モードでは、インタレース転送となる。この場合、露光時間の経過直後に機械シャッタ１４を閉じることにより、２つのフィールド画像の露光完了時刻を揃えることができる。
なお、受光面直前でフォーカルプレーンシャッタを閉じる場合は、画面内位置による露光量の違いが問題となる。その場合は、上述したように、蓄積開始の後にフォーカルプレーンシャッタを開けるようにして、画面内位置による露光量の違いをなくすことが好ましい。
なお、上述した第１の実施形態では、図１４のＡパターンに示すように、垂直ＣＣＤ３３の１相目と３相目に移送ゲート３２を列単位にずらして周期配置した。しかしながら、本発明はこれに限定されるものではない。
例えば、図１４のＢパターンに示すように、偶数列（あるいは奇数列）の垂直ＣＣＤ３３の２相目と４相目に移送ゲート３２を周期配置し、奇数列（あるいは偶数列）の垂直ＣＣＤ３３の１相目と３相目に移送ゲート３２を周期配置してもよい。この場合、低解像度転送モードの転送動作は、次の手順▲１▼〜▲４▼により実行することが好ましい。
▲１▼転送電極φＶ１，φＶ４に移送電圧を同時に与え、垂直ＣＣＤ３３の１相目と４相目を連結した電位井戸に光電出力を移送する。
▲２▼２段分だけ垂直転送する。
▲３▼転送電極φＶ２，φＶ３に移送電圧を同時に与え、垂直ＣＣＤ３３の２相目と３相目を連結した電位井戸に光電出力を移送する。このとき、電位井戸内において、光電出力が画素ブロック単位に加算合成される。
▲４▼垂直ＣＣＤ３３上の合成出力を順次に転送して、外部に読み出す。
このように、Ｂパターンの移送ゲート配置においても、画素ブロックの半位相ずれを、垂直ＣＣＤ３３上で同位相に揃えることができる。
次に、別の実施形態について説明する。
《第２の実施形態》
第２の実施形態における電子カメラの特徴は、図１に示す固体撮像装置１３を、図６に示す固体撮像装置５０に代えた点である。なお、その他の電子カメラの構成については、第１の実施形態と同様であるため、ここでの説明を省略する。
図６Ａは、固体撮像装置５０の外形図である。
図６Ｂは、この固体撮像装置５０の内部構成を示す図である。
図６Ｂに示すように、固体撮像装置５０の受光面には、受光素子５１が、斜め向きにマトリクス配列される。この受光素子５１の上には、オンチップマイクロレンズ（不図示）が形成される。このオンチップマイクロレンズと受光素子５１との間には、図７Ａに示す配色のカラーフィルタアレイが配置される。（すなわち、マトリクス配列の偶数列には、Ｇ色のカラーフィルタが連続配置される。一方、奇数列には、後述する画素ブロック単位にＲ色とＢ色とが交互配置される。なお、このＲ色とＢ色は、隣り合う奇数行ごとに、位置が入れ替わるようにすることが好ましい。）
このカラーフィルタアレイの上には、マトリクス配列の行方向に光像をぼかす（多重像を形成する場合も含む）光学的ローパスフィルタ５０ｂが配置される。この光学的ローパスフィルタ５０ｂは、光像をずらす間隔が、マトリクス配列の列間隔に略等しくなるように調整されている。
図６Ｂに示すように、撮像素子の分離領域（チャンネルストップ）５４は、受光素子５１のジグザグ列の単位に受光面を区分する。これら複数本の分離領域５４を境界線にして、複数本の垂直ＣＣＤ５３が形成される。
この垂直ＣＣＤ５３は、受光素子５１の隙間に転送段を連ねて構成される。これらの転送段には、４相の転送電極φＶ１〜φＶ４が配設される。制御回路５５は、これらの転送電極φＶ１〜φＶ４に対して、制御電圧を印加する。また、受光素子５１と垂直ＣＣＤ５３との間には、移送ゲート５２が設けられる。
これらの垂直ＣＣＤ５３の終端部には、水平ＣＣＤ５６が設けられる。この水平ＣＣＤ５６には、２相の転送電極φＨ１〜φＨ２が配設される。制御回路５５は、これらの転送電極φＨ１〜φＨ２に対して制御電圧を印加する。
［発明との対応関係］
以下、各請求項の記載事項と本実施形態との対応関係について説明する。
なお、ここでの対応関係は、参考のために一解釈を例示するものであり、本発明を徒らに限定するものではない。
請求項記載の受光素子は、受光素子５１に対応する。
請求項記載の読出部は移送ゲート５２，垂直ＣＣＤ５３，水平ＣＣＤ５６および制御回路５５に対応する。
請求項記載のカラーフィルタアレイの配色は、図７Ａに示すものである。
請求項記載の第１色は、Ｇ色に対応する。
請求項記載の第２色は、Ｒ色に対応する。
請求項記載の第３色は、Ｂ色に対応する。
請求項記載の光学的ローパスフィルタは、光学的ローパスフィルタ５０ｂに対応する。
請求項記載の垂直転送路は、垂直ＣＣＤ５３に対応する。
請求項記載の水平転送路は、水平ＣＣＤ５６に対応する。
［低解像度転送モードの動作説明］
以下、図６Ｂを使用して、固体撮像装置５０における低解像度転送モードの動作を説明する。なお、機械シャッタ１４の動作および電子シャッタ動作については、第１の実施形態と同様なので、ここでの説明を省略する。
所定の露光時間が経過して受光素子５１に光電出力が蓄積された後、マイクロプロセッサ２２は、固体撮像装置５０内の制御回路５５に対して、低解像度転送モードの転送制御信号を送出する。
すると、制御回路５５は、転送電極φＶ４に対して閾値電圧を超える電圧を印加する。すると、受光素子５１の光電出力（図６Ｂに示すＧ２１，Ｂ２２，Ｒ４１，Ｇ４２など）は、移送ゲート５２を介して、転送電極φＶ４の転送段に移送される。
この状態で、制御回路５５は、転送電極φＶ１〜φＶ４に４相の転送パルスを印加し、垂直ＣＣＤ５３上の光電出力を転送段２つ分だけ転送する。
次に、制御回路５５は、転送電極φＶ２に対して閾値電圧を超える電圧を印加する。すると、受光素子５１の光電出力（図６Ｂに示すＧ１１，Ｂ１２，Ｒ３１，Ｇ３２など）は、移送ゲート５２を介して、転送電極φＶ２の転送段に移送される。このような動作により、転送電極φＶ２の転送段には、光電出力の加算結果として、（Ｇ１１＋Ｇ２１），（Ｒ３１＋Ｒ４１），（Ｂ１２＋Ｂ２２），（Ｇ３２＋Ｇ４１）などが生成される。
この状態で、制御回路５５は、転送電極φＶ１〜φＶ４に４相の転送パルスを順次に印加し、垂直ＣＣＤ５３上の加算結果１行分を水平ＣＣＤ５６に垂直転送する。制御回路５５は、転送電極φＨ１〜φＨ２に２相の転送パルスを順次に印加し、水平ＣＣＤ５６上の加算結果１行分を外部に水平転送する。このような垂直転送および水平転送を交互に繰り返すことにより、光電出力の加算結果が、１画面分の低解像度データとして外部に読み出される。
この低解像度データは、Ａ／Ｄ変換部１５において、利得調整およびデジタル化の処理が施される。このようにデジタル化された低解像度データは、信号処理部１６において、階調補正（ガンマ補正など）およびホワイトバランス調整などの信号処理を必要に応じてほぼリアルタイムに施される。このように信号処理された低解像度データは、バッファメモリ１７に一旦記録される。
画像処理部１９は、このバッファメモリ１７内の低解像度データを、バス１８を介して処理単位ごとに読み出しながら、色補間処理などの２次元画像処理を施す。このように画像処理を完了した低解像度データは、記録部２０を介して、メモリカード２１に圧縮保存される。
［低解像度転送モードの特徴について］
図７Ａは、上記動作における光電出力の加算範囲を、受光面上の画素ブロック（図中の点線四角）として示した図である。この図に示されるように、画素ブロックは、マトリクス配列の列方向に受光素子５１を２個ずつまとめたものである。
図７Ａに示すように、奇数列の画素ブロックと、偶数列の画素ブロックは、列方向に半位相ずれている。一方、これらの画素ブロックは、受光面上の水平方向および垂直方向については、位相が揃っている。
ところで、画素ブロックの等価的アパーチャ（入射光の範囲）は、光学的ローパスフィルタ５０ｂの像ずらし効果により拡大する。図７Ｂは、この画素ブロックの等価的アパーチャを示した図である。等価的なアパーチャは４つのマイクロレンズの集合と同等であり、図４Ｂで示したパターンを４５度回転したものになっている。この図に示されるように、Ｇ色の等価的アパーチャは、受光面全体をほぼ隙間なく覆う。一方、Ｒ色およびＢ色の等価的アパーチャは斜め向きに市松配列される。さらに、このＲ色およびＢ色の等価的アパーチャは、Ｇ色の等価的アパーチャに対して、水平および垂直方向に半位相ずつずれる。
図７Ｂに示すように、これら等価的アパーチャの色配列は、ベイアー配列の色配列に等しい。したがって、画像処理部１９では、ベイアー配列用の色補間処理を実施することが可能になる。
ただし、得られる色配列はベイアー配列であるが、等価的アパーチャのパターンは通常の単板ベイアーとは異なっている。これにもとづく光学的ローパスフィルタの簡略化に関する特徴は、第１の実施形態と同様である。
［高解像度転送モードの動作説明］
続いて、第２の実施形態における高解像度転送モードの動作説明を行う。
まず、マイクロプロセッサ２２は、固体撮像装置５０内の制御回路５５に対して、高解像度転送モードの転送制御信号を送出する。
すると、制御回路５５は、転送電極φＶ２に対して閾値電圧を超える電圧を印加する。すると、受光素子５１の光電出力（図６Ｂに示すＧ１１，Ｂ１２，Ｒ３１，Ｇ３２など）は、移送ゲート５２を介して、転送電極φＶ２の転送段に移送される。この状態で、制御回路５５は、垂直ＣＣＤ５３および水平ＣＣＤ５６を駆動して、垂直ＣＣＤ５３上の光電出力を順次に読み出す。このような転送動作により、第１フィールドの画像データがまず読み出しされる。この第１フィールドの画像データは、Ａ／Ｄ変換部１５、信号処理部１６を介して処理された後、バッファメモリ１７に一旦記録される。
次に、制御回路５５は、第２フィールドの画像データ（図６Ｂに示すＧ２１，Ｂ２２，Ｒ４１，Ｇ４２など）についても、同様の読み出し動作を行う。
このようなインタレース転送により、１画面分の画像データがバッファメモリ１７内に蓄積される。
画像処理部１９は、このバッファメモリ１７内の画像データを、バス１８を介して処理単位ごとに読み出しながら、色補間処理などの２次元画像処理を施す。このように画像処理を完了した画像データは、記録部２０を介して、メモリカード２１に圧縮保存される。
［高解像度転送モードの特徴について］
図８は、高解像度転送モードにおける画素の等価的アパーチャ（光学ローパスフィルタの効果を含む）を示す図である。
図８に示されるように、高解像度転送モードでは、低解像度転送モードに比べて、斜め方向のＧ単独での解像度が増加する。したがって、高解像度転送モードの固体撮像装置５０では、画像の微細構造をより精細に撮像することが可能になる。
《第３の実施形態》
第３の実施形態は、転送電極φＶ１〜φＶ４の配線パターンを工夫した点に特徴を有する。なお、その他の点については、第１の実施形態とほぼ同様であるため、ここでの説明を省略する。
図１５，図１６，および図１７は、転送電極φＶ１〜φＶ４の配線パターンを例示する図である。これらの図では、転送電極φＶ１および転送電極φＶ２を黒く塗りつぶすことによって、転送電極の形状を明確に示している。
以下、図ごとに説明する。
［図１５に示す配線パターン］
図１５において、受光面には、マトリクス配列された受光素子１３１と、これら受光素子１３１を電気的に区切るチャネルストップ（分離領域のこと）１３１ａと、受光素子１３１の列間に配置される転送チャンネル１３３ａと、転送電極φＶ１〜φＶ４とが設けられる。
ここでの転送電極φＶ１，φＶ３と転送電極φＶ２，φＶ４とは、電極の縁部分を半導体基板の厚み方向にずらして電気的に絶縁した上で、受光面上方から見て一部重なるように形成される。
この受光面の画素ブロックは、受光素子１３１を列方向に２個ずつまとめたものである。さらに、この画素ブロックは、偶数列と奇数列とにおいて列方向に半位相分（つまり受光素子１３１の１つ分）だけずれている。
転送電極φＶ１〜φＶ４は、画素ブロックの半位相分だけずれた『奇数列の受光素子１３１』と『偶数列の受光素子１３１』とを架け渡すように、千鳥状にパターン形成される。
以下、この配線パターンにおける転送動作について具体的に説明する。まず、転送電極φＶ１に高電圧読み出しパルスが印加されると、転送電極φＶ１の下の転送ゲートがオン状態になる。その結果、転送電極φＶ１の配線パターンに沿って、受光素子１３１から転送チャンネル１３３ａへ光電出力が移送される。同様に、転送電極φＶ３に高電圧読み出しパルスが印加されると、転送電極φＶ３の下の転送ゲートがオン状態になる。その結果、転送電極φＶ３の配線パターンに沿って、受光素子１３１から転送チャンネル１３３ａへ光電出力が移送される。
このような動作により、奇数列と偶数列では、転送電極φＶ１，φＶ３の配線パターンに沿って、光電出力が互い違いの方向に読み出される。その結果、画素ブロックの位相ずれが、転送チャンネル１３３ａの電位井戸において同位相に揃えられる。
［図１６に示す配線パターン］
図１６においても、図１５の場合と同様に、画素ブロックの半位相分だけずれた『奇数列の受光素子１３１』と『偶数列の受光素子１３１』とをつなぐように、転送電極φＶ１〜φＶ４をパターン形成する。
その結果、図１６においても、画素ブロックの位相ずれが、転送チャンネル１３３ａにおいて同位相に揃えられる。
なお、図１６に示す配線パターンでは、移送ゲートの位置を奇数列と偶数列とで近づく方向にずらしている。その結果、転送電極φＶ１〜φＶ４の曲がり具合を緩和し、転送電極φＶ１〜φＶ４のパターンを滑らかな形状に近づけることに成功している。
さらに、転送電極φＶ１および転送電極φＶ３については、受光素子１３１の行間を一直線に貫いて、配線接続を行っている。
［図１７に示す配線パターン］
図１７においても、図１５の場合と同様に、画素ブロックの半位相分だけずれた『奇数列の受光素子１３１』と『偶数列の受光素子１３１』とをつなぐように、転送電極φＶ１〜φＶ４をパターン形成する。
その結果、図１７においても、画素ブロックの位相ずれが、転送チャンネル１３３ａにおいて同位相に揃えられる。
なお、図１７に示す配線パターンでは、移送ゲートの位置を奇数列と偶数列とで近づく方向にずらしている。その結果、転送電極φＶ１〜φＶ４の曲がり具合を緩和し、転送電極φＶ１〜φＶ４のパターンを滑らかな形状に近づけることに成功している。
さらに、転送電極φＶ１〜φＶ４の全てについて、受光素子１３１の行間を一直線に貫いて、配線接続を行っている。
次に、別の実施形態について説明する。
《第４の実施形態》
第４の実施形態における電子カメラの特徴は、図１に示す固体撮像装置１３を、固体撮像装置２１３に代えた点である。なお、その他の電子カメラの構成については、第１の実施形態と同様であるため、ここでの説明を省略する。
図１８は、この固体撮像装置２１３を示す図である。図１９Ａは、固体撮像装置２１３の画素ブロック（図中の点線矩形）を示す図である。図１９Ｂは、固体撮像装置２１３の低解像度モードにおける個々の出力に関する等価的アパーチャを示す図である。
第４の実施形態では、光電出力の垂直転送方向と略直交する方向を『列方向』と定め、この列方向を基準に画素ブロックを設定している。その結果、図１９Ａに示す画素ブロックは、第１の実施形態の画素ブロック（図４Ａ参照）を略９０度回転したものに等しくなる。
さらに、このような画素ブロックの回転に伴い、図１９Ａに示すカラーフィルタアレイの色配列も、第１の実施形態の色配列（図４Ａ参照）を略９０度回転したものに等しくしている。また同様に、図１９Ｂに示すＯＬＰＦの像ずらし方向も、第１の実施形態の像ずらし方向（図４Ｂ参照）を略９０度回転したものに等しくしている。
なお、第４の実施形態では、垂直転送方向において、画素ブロックの位相が揃う。そのため、移送ゲート２３２については、第１の実施形態（図２）とは異なり、転送電極φＶ２および転送電極φＶ４の位置に配置される。
［低解像度転送モードの動作説明］
以下、第４の実施形態における低解像度転送モードの動作を、図１および図１８を用いて説明する。
マイクロプロセッサ２２は、機械式シャッタ１４を閉じて、受光素子３１の光電蓄積を完了した後、固体撮像装置２１３内の制御回路３５に対して、低解像度転送モードの転送制御信号を送出する。
この転送制御信号に応じて、制御回路３５は、垂直ＣＣＤ３３および水平ＣＣＤ３６を駆動して、インタレース転送を実施する。
１フィールド目のインタレース転送では、偶数列の光電出力（図１８に示すＧ１１，Ｇ１２，Ｇ１３，Ｇ３１，Ｇ３２，Ｇ３３など）が、水平ＣＣＤ３６から順次出力される。水平ＣＣＤ３６の出力部（ＣＣＤ出力段または出力回路）は、この水平転送に同期して、偶数列の光電出力を水平方向に加算し、画素ブロック単位の合成出力（例えば、Ｇ１１＋Ｇ１２など）を生成する。
続く２フィールド目のインタレース転送では、奇数列の光電出力（図１８に示すＲ２２，Ｒ２３，Ｂ２４，Ｂ２５など）が、水平ＣＣＤ３６から順次出力される。水平ＣＣＤ３６の出力部（ＣＣＤ出力段または出力回路）は、この水平転送に同期して、この奇数列の光電出力を水平方向に加算し、画素ブロック単位の合成出力（例えば、Ｒ２２＋Ｒ２３など）を生成する。このとき、水平ＣＣＤ３６の出力部は、水平加算のタイミングを半位相ずらすことにより、１フィールド目の合成出力に対して、水平方向に半位相ずれた合成出力を生成する。
このような２フィールド分のインタレース転送を経て、１画面分の低解像度データがバッファメモリ１７内に蓄積される。
画像処理部１９は、このバッファメモリ１７内の低解像度データを、バス１８を介して読み出しながら、色補間処理などの２次元画像処理を施す。このように画像処理を完了した低解像度データは、記録部２０を介して、メモリカード２１に圧縮保存される。
以上の動作により、第１の実施形態とほぼ同様の低解像度データを得ることが可能になる。
［高解像度転送モードの動作説明］
次に、第４の実施形態における高解像度転送モードの動作を、図１および図１８を用いて説明する。
マイクロプロセッサ２２は、機械式シャッタ１４を閉じて、受光素子３１の光電蓄積を完了した後、固体撮像装置２１３内の制御回路３５に対して、高解像度転送モードの転送制御信号を送出する。
この転送制御信号に応じて、制御回路３５は、垂直ＣＣＤ３３および水平ＣＣＤ３６を駆動して、インタレース転送を実施する。
このとき、水平ＣＣＤ３６の出力部は、光電出力の水平加算の動作を停止し、光電出力を画素単位に出力する。
このような２フィールド分のインタレース転送を経て、１画面分の高解像度データがバッファメモリ１７内に蓄積される。
画像処理部１９は、このバッファメモリ１７内の高解像度データを、バス１８を介して読み出しながら、色補間処理などの２次元画像処理を施す。このように画像処理を完了した高解像度データは、記録部２０を介して、メモリカード２１に圧縮保存される。
以上の動作により、第１の実施形態とほぼ同様の高解像度データを得ることが可能になる。
《実施形態の補足事項》
なお、上述した実施形態では、受光素子２個から画素ブロックを構成する場合について説明した。しかしながら、本発明はこれに限定されるものではない。一般に、受光素子Ｎ（Ｎ≧２）個から画素ブロックを構成することができる。その場合は、Ｎの数に合わせて転送電極の相数を変更すればよい。
また、上述した実施形態では、原色系のカラーフィルタアレイを使用する場合について説明した。しかしながら、本発明は、特定のカラーフィルタアレイに限定されるものではない。例えば、図９〜図１１に示す配列パターンに従って、任意のカラーフィルタＸ１〜Ｘ８を配置してもよい。
この場合、図１１中のＣＦＡ配列１を採用することにより、上述した原色系のカラーフィルタアレイを得ることができる。
また、図１１中のＣＦＡ配列２を採用することにより、Ｇ色を輝度Ｙに置き換えた原色系のカラーフィルタアレイを得ることができる。
一方、図１１中のＣＦＡ配列３を採用することにより、Ｇ色を交えた補色系のカラーフィルタアレイを得ることができる。
また、図１１中のＣＦＡ配列４を採用することにより、任意の色ａ１〜ａ４からなるカラーフィルタアレイを得ることができる。
なお、上述した実施形態では、同一の画素ブロックに属するカラーフィルタを同じ色に揃えている。しかしながら、本発明はこれに限定されるものではない。例えば、同一の画素ブロックに属する複数のカラーフィルタを、異なる色に設定してもよい。この場合、高解像度転送モードでは、受光素子単位に細かい色情報を得ることが可能になる。また、低解像度転送モードでは、画素ブロック内のカラーフィルタの合成色に関する色情報を得ることが可能になる。
また、上述した実施形態では、１つの受光素子３１，５１に対して、垂直ＣＣＤ３３，５３の転送段を２つ配分している。しかしながら、本発明はこれに限定されるものではない。例えば、１つの受光素子３１，５１に対して、垂直ＣＣＤ３３，５３の転送段を３〜４つ配分してもよい。この場合、高解像度転送モードにおいて、３〜４相駆動によるプログレッシブ転送を行うことが可能になる。
なお、上述した実施形態では、垂直ＣＣＤ３３，５３上において、光電出力を加算している。しかしながら、本発明はこれに限定されるものではない。例えば、光電出力を垂直転送路（垂直ＣＣＤ）を介してプログレッシブに垂直転送し、水平転送路（水平ＣＣＤ）上において、光電出力を画素ブロック単位に加算してもよい。
この場合も、移送ゲートの配置を奇数列／偶数列でずらすことにより、垂直転送路上で画素ブロックの半位相ずれを揃えることが好ましい。あるいは、後述するように、垂直転送段数を偶数列／奇数列でずらすことにより、画素ブロックの位相ずれを水平転送路上で揃えることが好ましい。このような工夫により、水平転送路上における画素ブロック単位の加算処理を単純かつ的確に実行することが可能になる。
また、上述した実施形態では、制御回路３５，５５を、受光素子３１，５１などと同一の半導体基板上に形成している。しかしながら、本発明はこれに限定されるものではない。例えば、制御回路３５，５５を、受光素子３１，５１などの半導体基板と別体に構成してもよい。この場合、電子カメラ１１内のマイクロプロセッサ２２などに、制御回路３５，５５の機能を持たせることも可能である。
なお、上述した実施形態では、ＣＣＤ方式の固体撮像装置について説明した。しかしながら、本発明はこれに限定されるものではない。例えば、ＸＹアドレス方式（ＣＭＯＳ方式など）の固体撮像装置に本発明を適用してもよい。
また、第１の実施形態では、移送ゲート３２の配置をずらすことにより、画素ブロックの位相ずれを垂直ＣＣＤ３３上で揃えている。しかしながら、本発明はこれに限定されるものではない。例えば、図１２に示す固体撮像装置１３Ｙのように、垂直ＣＣＤ３３ａの垂直転送段数（例えば、転送電極の数）を偶数列／奇数列でずらすことにより、画素ブロックの位相ずれを水平ＣＣＤ３６上で揃えてもよい（請求項３に対応する）。この例では、受光素子当たり４相の転送段を有するので、プログレッシブに垂直転送して、垂直転送段から水平転送段へ移す時点で加算を行う。水平転送段では、光電出力の加算結果（Ｇ１１＋Ｇ２１，Ｒ２２＋Ｒ３２など）を水平転送する。
なお、第２の実施形態では、受光素子５１のジグザグ列ごとに、垂直ＣＣＤ５３を配置している。しかしながら、これに限定されるものではない。例えば、図１３に示す固体撮像装置７０のように、分離領域７４などを設けて受光素子７１の垂直ラインごとに、垂直ＣＣＤ７３を設けてもよい。
この場合は、次のような低解像度転送モードの動作▲１▼〜▲６▼により、ブロック単位７９の加算読み出しを行うことが好ましい。
▲１▼制御回路７５は、全画素の光電出力を垂直ＣＣＤ７３に移送する。
▲２▼制御回路７５は、垂直ＣＣＤ７３の光電出力（Ｇ１１，Ｂ１２など）を水平ＣＣＤ７６に転送する。
▲３▼制御回路７５は、水平ＣＣＤ７６上の電位井戸を２段転送する。
▲４▼制御回路７５は、垂直ＣＣＤ７３を２段送って、光電出力（Ｇ２１，Ｂ２２など）を水平ＣＣＤ７６に送る。このとき、水平ＣＣＤ７６の電位井戸内では、（Ｇ１１＋Ｇ２１），（Ｂ１２＋Ｂ２１）などの合成出力が生成される。
▲５▼合成の後、水平ＣＣＤ７６上の合成出力を高速に水平転送して、外部に読み出す。
▲６▼上述した▲２▼〜▲４▼の動作を繰り返し、１画面分の合成出力を外部に読み出す。
ちなみに、高解像度転送モードでは、上述した加算動作を省いて、プログレッシブに全画素転送動作を行う。
また、第４の実施形態では、水平ＣＣＤ３６の出力部において、光電出力を画素ブロック単位に加算している。しかしながら、本発明はこれに限定されるものではない。例えば、図２０Ａおよび図２０Ｂに示すように、水平ＣＣＤの電位井戸を連結するなどによって、水平ＣＣＤのライン上で光電出力を加算してもよい。
《付記》
以下、上述した実施形態について、より一般的な表現で説明する。
［１］上述の実施形態では、受光素子Ｎ個からなる画素ブロック単位に、光電出力を加算して読み出す低解像度モードについて説明した。この低解像度モードでは、固体撮像装置の内部において、光電出力の転送個数を１／Ｎまで低解像度化することができる。その結果、光電出力の転送個数が減少し、固体撮像装置の転送読み出しの所要時間を短縮することが容易になる。
また、上述の実施形態では、これら画素ブロックを偶数列と奇数列において半位相ずらしている。このような画素ブロックずらしにより、列方向の鮮鋭度低下を補うことができる。したがって、従来例Ｂよりも、鮮鋭度の優れた低解像度データを得ることが容易になる。
［２］上述の実施形態では、奇数列と偶数列で、受光素子から光電出力を互い違いの方向に読み出す構成について説明した。このような構成により、画素ブロックの半位相ずれを垂直転送路上で同一位相に揃えることができる。その結果、光電出力を垂直方向および水平方向に転送する際に、画素ブロックの位相ずれを考慮する必要がなくなり、光電出力の転送シーケンスを単純化することが容易になる。
［３］上述の実施形態では、垂直転送路の垂直転送段数を偶数列と奇数列でずらすことにより、画素ブロックの半位相ずれを水平転送路上で同一位相に揃える構成について説明した。このような構成により、光電出力を水平方向に転送する際に、画素ブロックの位相ずれを考慮する必要がなくなり、光電出力の転送シーケンスを単純化することが容易になる。
［４］上述の実施形態では、偶数列と奇数列で転送電極の配線パターンをずらして、画素ブロックの半位相ずれを垂直転送路上で同一位相に揃える構成について説明した。このような構成により、光電出力を垂直方向および水平方向に転送する際に、画素ブロックの位相ずれを考慮する必要がなくなり、光電出力の転送シーケンスを単純化することが容易になる。
［５］さらに、上述の実施形態では、画素ブロックの半位相分だけずれた『奇数列の受光素子』と『偶数列の受光素子』とを架け渡すように、転送電極の少なくとも一つをパターン形成する場合について説明した。
この転送電極が架け渡された複数の受光素子からは、光電出力が同時に読み出される。また、この転送電極が同時に発生させる複数の電位井戸には、読み出された光電出力が蓄積される。
このようにして、画素ブロックの半位相ずれを、転送電極のパターンに沿って、垂直転送路上で同位相に揃えることが可能になる。その結果、光電出力の転送に際して画素ブロックの位相ずれを考慮する必要がなくなり、光電出力の転送シーケンスを単純化することが容易になる。
［６］上述の実施形態では、垂直転送路および水平転送路の少なくとも一方において、転送中の光電出力を画素ブロックの単位に加算する処理について説明した。このような加算処理では、加算のための回路構成を外部に別途設ける必要がなく、電子カメラ等の構成を単純化することが容易になる。
［７］上述の実施形態では、画素ブロックのずらし方向（すなわち列方向）を、垂直転送路の転送方向と略直交する方向に設定する場合について説明した。このような設定では、画素ブロックが垂直転送路の方向に殆どずれない。そのため、画素ブロックの位相ずれを垂直転送路上で同位相に揃えるなどの工夫が不要となり、垂直転送に関する構成や動作を単純化することが容易になる。
［８］上述の実施形態では、斜め方向に並ぶ受光素子からなる画素ブロック単位に、光電出力を加算して読み出す場合について説明した。このような斜め向きの画素ブロックでは、受光面上の水平方向および垂直方向に位相を揃えることが容易になる。この場合、水平垂直に画素が整列した低解像度データを容易に得ることが可能になる。
［９］上述の実施形態では、画素ブロックごとにカラーフィルタを同一色に揃える場合について説明した。このようなカラー配列では、画素ブロック単位に各色信号を直に生成することが可能になる。
［１０］上述の実施形態では、マトリクス配列の偶数列（奇数列）に第１色を連続して配し、奇数列（偶数列）に第２色および第３色を画素ブロック単位で交互に配する場合について説明した。
第１の実施形態では、このようなカラー配列により、ベイアー配列を４５度回転した低解像度データを得ることができる。
また、第２の実施形態では、このようなカラー配列により、ベイアー配列の低解像度データが得られる。
［１１］上述の実施形態では、受光面に投影される光像を、マトリクス配列の列方向と略直交する方向にぼかす光学的ローパスフィルタを備える構成について説明した。本実施形態の画素ブロックは、マトリクス配列の列方向に延びた形状を有する。したがって、光学的ローパスフィルタが列方向と略直交する方向に光像をぼかすことにより、画素ブロックの等価的なアパーチャ形状を正方形状に近づけることができる。その結果、異方性の少ない低解像度データを得ることが可能になる。
通常、ベイアー配列では、画質の等方性を保ちつつ偽色対策を行うため、２方向に光像をぼかす光学的ローパスフィルタを用いる。そのため、光学的ローパスフィルタを実質２枚分と、その間に挿入する１／４波長板が必要となり、光学的ローパスフィルタの総厚が厚くなるという問題点があった。
しかしながら、ここでの実施形態では、一方向のみの光学的ローパスフィルタを使用して、画質の等方性を保ちつつ、かつモアレや偽色を効率良く改善することが可能になる。その結果、光学的ローパスフィルタが薄くなり、光学系全体の結像性能を向上させることが可能になる。また、光学的ローパスフィルタの総厚が薄くなる分だけ、固体撮像装置の受光面の直前に空きスペースが生まれる。したがって、この空きスペースに機械シャッタを無理なく配置できるなど、設計の自由度が一段と高くなる。さらに、光学的ローパスフィルタの枚数削減によりコスト低減を図ることも容易になる。
［１２］上述した実施形態では、高解像度転送モードをモード選択可能に有する場合について説明した。このような高解像度転送モードを選択することにより、低解像度データおよび高解像度データを選択的に得ることが可能になり、固体撮像装置の適用範囲を拡大することが可能になる。
なお、本発明は、その精神または主要な特徴から逸脱することなく、他のいろいろな形で実施することができる。そのため、前述の実施例はあらゆる点で単なる例示に過ぎず、限定的に解釈してはならない。本発明の範囲は、特許請求の範囲によって示すものであって、明細書本文には、なんら拘束されない。さらに、特許請求の範囲の均等範囲に属する変形や変更は、すべて本発明の範囲内のものである。
【図面の簡単な説明】
なお、本発明における上述した目的およびそれ以外の目的は、以下の説明と添付図面とによって容易に確認することができる。
図１は、電子カメラ１１の概略構成を示すブロック図である。
図２は、固体撮像装置１３の構成を示す図である。
図３は、低解像度転送モードの動作を説明する図である。
図４は、低解像度転送モードにおける画素ブロックおよびアパーチャを示す図である。
図５は、高解像度転送モードにおけるアパーチャを示す図である。
図６は、固体撮像装置５０の構成を示す図である。
図７は、低解像度転送モードにおける画素ブロックおよびアパーチャを示す図である。
図８は、高解像度転送モードにおけるアパーチャを示す図である。
図９は、カラーフィルタＸ１〜Ｘ８の好適な配置例を示す図である。
図１０は、カラーフィルタＸ１〜Ｘ８の好適な配置例を示す図である。
図１１は、カラーフィルタＸ１〜Ｘ８の好適な配色例を示す図である。
図１２は、固体撮像装置１３Ｙの構成を示す図である。
図１３は、固体撮像装置７０の構成を示す図である。
図１４は、移送ゲートの配置例を示す図である。
図１５は、転送電極の配線パターンの一例を示す図である。
図１６は、転送電極の配線パターンの一例を示す図である。
図１７は、転送電極の配線パターンの一例を示す図である。
図１８は、固体撮像装置２１３を示す図である。
図１９は、低解像度転送モードにおける画素ブロックおよびアパーチャを示す図である。
図２０は、水平転送路のライン上における光電出力の加算動作を示す図である。
図２１は、従来例を示す図である。Field of the invention
The present invention relates to a solid-state imaging device that photoelectrically converts a subject image to generate image data.
Description of the background art
In recent years, with the spread of electronic cameras, image data has been used for various purposes. In each of these applications, the appropriate resolution is different.
For example, in applications such as high-quality printing and high-quality storage, high-resolution image data (hereinafter referred to as “high-resolution data”) is required as much as possible.
Further, for general use, image data of a moderately low resolution (hereinafter referred to as “low-resolution data”) is required from the viewpoint of the number of recording frames of the nonvolatile recording medium.
[Conventional example A]
Conventionally, in order to meet such a demand, an electronic camera having a function of resolution conversion has been developed. FIG. 21 is a block diagram showing this type of electronic camera.
In FIG. 21, a photographing lens 92 forms a subject image on a light receiving surface of a solid-state imaging device 93. The solid-state imaging device 93 photoelectrically converts the subject image and outputs analog image data. The A / D converter 94 digitizes this image data and outputs it to the signal processor 95.
The signal processing unit 95 performs black level correction, gradation correction (such as gamma correction), white balance adjustment, and the like on the image data, and then temporarily records the image data in the buffer memory 96.
The image processing unit 97 performs two-dimensional image processing such as color interpolation while reading the image data in the buffer memory 96. Through these processes, high-resolution data is generated.
Here, when the high-resolution data storage mode is set by the user, the recording unit 99 compresses and stores the high-resolution data in a memory card.
On the other hand, when the low-resolution data storage mode is set by the user, the resolution conversion section 98 performs a numerical operation for resolution conversion on the high-resolution data to generate low-resolution data. The recording unit 99 compresses and stores the low resolution data in a memory card.
[Conventional example B]
Conventionally, as a scanning method of a solid-state imaging device, a two-line mixed type interlaced scanning is well known. By applying the two-line interlaced scanning, the above-described low-resolution data can be generated. Hereinafter, this operation will be described (however, n in the following description is a natural number).
{Circle around (1)} First, the photoelectric output of the (2n-1) -th row and the photoelectric output of the (2n) -th row are sequentially read out to obtain an odd-numbered field.
{Circle around (2)} Next, the photoelectric output of the (2n) -th row and the photoelectric output of the (2n + 1) -th row are sequentially read while being added, to obtain an even-numbered field.
{Circle around (3)} The odd field and the even field are combined to obtain one screen of photoelectric output.
The odd (or even) field can be used as low resolution data.
It is also possible to generate high-resolution data by combining an odd field and an even field.
By the way, in the conventional example A, when generating the low-resolution data, it is necessary to read out from the image sensor as many times as many photoelectric outputs as the number of pixels finally required. Therefore, there is a problem that the time required for transfer reading of the image sensor is long.
Further, in the conventional example A, it is necessary to perform the low-resolution conversion outside the image sensor, and there is a problem that the time required for the signal processing becomes longer and the amount of memory used for the signal processing increases.
On the other hand, in the conventional example B, the photoelectric outputs of two adjacent rows are simply combined to obtain a photoelectric output of one row. In this case, only the field data reduces the number of vertical pixels uniformly over the entire screen by half. Therefore, such a transfer process has a problem that the visual sharpness is greatly reduced.
Further, in the conventional example B, the exposure timings of the odd field and the even field are different. Therefore, when a high-resolution still image is created by combining both fields, there is a problem that the image of the moving subject is blurred (shifts).
Disclosure of the invention
In view of the above problems, an object of the present invention is to provide a solid-state imaging device that can read high-quality low-resolution data.
Hereinafter, the present invention will be described.
(1)
The solid-state imaging device according to the present invention includes a plurality of light-receiving elements that are arranged in a matrix on a light-receiving surface to generate a photoelectric output according to the amount of received light, and a photoelectric output generated by the light-receiving element is referred to as a pixel set on the light-receiving surface. And a reading unit for adding the data to the unit of “block” and outputting the added data to the outside.
This pixel block is a pixel block in which N (N ≧ 2) light receiving elements are arranged in the column direction of the matrix array, and the pixel blocks are shifted by half a phase in the column direction in even columns and odd columns of the matrix array. I have.
(2)
In the solid-state imaging device according to another aspect of the present invention, in the solid-state imaging device according to the above (1), the readout unit may include a transfer gate for reading a photoelectric output from a light receiving element, and a photoelectric output read via the transfer gate. A vertical transfer path for vertical transfer in the direction; and a horizontal transfer path for horizontally transferring photoelectric output transferred from the vertical transfer path.
The transfer gate reads out the photoelectric output in the alternate rows in the even-numbered column and the odd-numbered column, so that the half-phase shift of the pixel block is aligned with the same phase on the vertical transfer path.
(3)
According to another solid-state imaging device of the present invention, in the solid-state imaging device according to the above (1), the readout unit includes: a vertical transfer path that vertically transfers a photoelectric output generated by a light receiving element in a column direction; A horizontal transfer path for horizontally transferring the photoelectric output to be transferred and output.
By shifting the number of stages in the vertical transfer path between the even-numbered columns and the odd-numbered columns, the half-phase shift of the pixel blocks is aligned with the same phase on the horizontal transfer path.
(4)
According to another solid-state imaging device of the present invention, in the solid-state imaging device according to the above (1), the readout unit causes a photoelectric output generated by the light receiving element to be shifted in a column direction by a transfer pulse applied to the multi-phase transfer electrode. And a horizontal transfer path for horizontally transferring photoelectric output transferred and output from the vertical transfer path.
By shifting the wiring patterns of the transfer electrodes between the odd-numbered columns and the even-numbered columns, the half-phase shifts of the pixel blocks are aligned in the same phase on the vertical transfer path.
(5)
According to another solid-state imaging device of the present invention, in the solid-state imaging device according to the above (4), at least one of the transfer electrodes is “an odd-numbered light receiving element” and a “even-numbered light receiving element” shifted by a half phase of a pixel block. And a pattern is formed.
(6)
According to another solid-state imaging device of the present invention, in the solid-state imaging device according to any one of (2) to (5), the readout unit outputs a photoelectric output in at least one of a vertical transfer path and a horizontal transfer path. It is added to the unit of the pixel block.
(7)
According to another solid-state imaging device of the present invention, in the solid-state imaging device according to the above (1), the read unit vertically transfers a photoelectric output generated by the light receiving element, and transfers and outputs the photoelectric output from the vertical transfer path. And a horizontal transfer path for horizontally transferring the photoelectric output.
The shift direction (that is, the column direction) of the pixel block is a direction substantially orthogonal to the transfer direction of the vertical transfer path.
(8)
According to another solid-state imaging device of the present invention, in the solid-state imaging device according to the above (7), the readout unit may include a photoelectric output in at least one of “on the line of the horizontal transfer path” and “output unit of the horizontal transfer path”. Is added to the unit of the pixel block.
(9)
Another solid-state imaging device according to the present invention includes a plurality of light receiving elements that are arranged in a matrix obliquely to a horizontal and vertical direction on a light receiving surface and generate a photoelectric output according to a received light amount, and a photoelectric conversion element that is generated by the light receiving element. A reading unit that adds the output to a unit of “pixel block set on the light receiving surface” and outputs the result to the outside.
This pixel block is a pixel block in which N (N ≧ 2) light receiving elements are arranged in the column direction of the matrix arrangement.
(10)
According to another solid-state imaging device of the present invention, in the solid-state imaging device according to any one of the above (1) to (9), a color filter array in which the same color is arranged in pixel block units is arranged on a light receiving surface. You.
(11)
According to another solid-state imaging device of the present invention, in the solid-state imaging device according to the above (10), the color filter array is configured such that the first color is continuously arranged in one of an even-numbered column and an odd-numbered column of a matrix array, The second color and the third color are alternately arranged in pixel block units on the other of the columns and the odd columns.
(12)
According to another solid-state imaging device of the present invention, in the solid-state imaging device according to any one of (1) to (11), the light image projected on the light-receiving surface is “substantially orthogonal to the column direction of the matrix array. Optical low-pass filter that blurs in the direction (including the case of multiple image formation).
(13)
According to another solid-state imaging device of the present invention, in the solid-state imaging device according to any one of (1) to (12), the photoelectric output is read out in units of light receiving elements without performing addition processing in units of pixel blocks. The reading unit has a high-resolution transfer mode that can be selected.
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described.
<< 1st Embodiment >>
FIG. 1 is a block diagram illustrating a schematic configuration of the electronic camera 11 according to the first embodiment.
In FIG. 1, a photographing lens 12 is attached to an electronic camera 11. On the image space side of the photographing lens 12, a mechanical shutter 14 and a solid-state imaging device 13 are arranged along the optical axis. An optical low-pass filter (OLPF) 13b is arranged on the light receiving surface of the solid-state imaging device 13. The output of the solid-state imaging device 13 is connected to a bus 18 via an A / D converter 15, a signal processor 16, and a buffer memory 17. The bus 18 is connected to an image processing unit 19, a recording unit 20, a microprocessor 22, and the like. The microprocessor 22 controls the mechanical shutter 14, the solid-state imaging device 13, the image processing unit 19, the recording unit 20, and the like.
FIG. 2 is a diagram illustrating the solid-state imaging device 13 described above. The solid-state imaging device 13 is an interline transfer type imaging device.
In FIG. 2, a plurality of light receiving elements 31 are arranged in a matrix on a light receiving surface of the solid-state imaging device 13. On each light receiving element 31, an on-chip micro lens (not shown) is arranged.
Further, a color filter is provided between the on-chip micro lens and the light receiving element 31. FIG. 2 shows the arrangement of the light receiving elements and the color arrangement (codes such as RGB) of the color filters assigned to each light receiving element. That is, the color filters of G color are continuously arranged on the light receiving elements 31 in the even-numbered rows. On the other hand, in the light receiving elements 31 in the odd-numbered rows, the R color and the B color are alternately arranged for each pixel block described later. As shown in FIG. 2, it is preferable that the positions of the R color and the B color be switched for each adjacent odd-numbered row.
On such a light receiving surface, an optical low-pass filter 13b that blurs an optical image in a horizontal direction of the light receiving surface (including a case where a multiple image is formed) is disposed. The optical low-pass filter 13b is adjusted such that the interval at which the light image is shifted is substantially equal to the horizontal interval of the light receiving elements 31.
Vertical CCDs 33 are individually provided between the rows of the light receiving elements 31. The vertical CCD 33 is configured by connecting a plurality of transfer stages. These transfer stages are provided with four-phase transfer electrodes φV1 to φV4. The control circuit 35 applies a control voltage to these transfer electrodes φV1 to φV4.
A transfer gate 32 is provided between the light receiving element 31 and the vertical CCD 33. The transfer gates 32 are displaced from each other in even rows and odd rows. That is, in FIG. 2, the transfer gates 32 in the even-numbered rows are arranged diagonally below and to the right of the light receiving element 31. On the other hand, the odd-numbered transfer gates 32 are arranged diagonally to the upper right of the light receiving element 31. The transfer electrodes φV1 and φV3 extend to these transfer gates 32. The control circuit 35 transfers the photoelectric output from the light receiving element 31 to the vertical CCD 33 by applying a voltage exceeding the threshold voltage to the transfer electrodes φV1 and φV3.
At the ends of the vertical CCDs 33, horizontal CCDs 36 are provided. The horizontal CCD 36 is provided with two-phase transfer electrodes φH1 to φH2. The control circuit 35 applies a control voltage to these transfer electrodes φH1 to φH2.
[Correspondence with invention]
Hereinafter, the correspondence between the items described in each claim and the present embodiment will be described.
It should be noted that the correspondences here exemplify one interpretation for reference, and do not limit the present invention.
The light receiving element described in the claims corresponds to the light receiving element 31.
The reading section corresponds to the transfer gate 32, the vertical CCD 33, the horizontal CCD 36, and the control circuit 35.
The transfer gate described in the claims corresponds to the transfer gate 32.
The vertical transfer path described in the claims corresponds to the vertical CCD 33.
The horizontal transfer path described in the claims corresponds to the horizontal CCD 36.
The color arrangement of the color filter array described in the claims is as shown in FIG.
The first color described in the claims corresponds to the G color.
The second color described in the claims corresponds to the R color.
The third color described in the claims corresponds to the B color.
The optical low-pass filter described in the claims corresponds to the optical low-pass filter 13b.
[Description of operation in low-resolution transfer mode]
Hereinafter, an operation in the low resolution transfer mode in the first embodiment will be described.
First, the microprocessor 22 opens and closes the mechanical shutter 14 and projects a subject image on the light receiving surface of the solid-state imaging device 13. Immediately after the mechanical shutter 14 is fully opened, the microprocessor 22 sends an exposure start signal to the control circuit 35 in the solid-state imaging device 13. The control circuit 35 performs a reset operation (discharge of unnecessary charges) of the light receiving element 31 according to the exposure start signal. In the light receiving element 31 thus reset, accumulation of a photoelectric output (signal charge or the like) according to the subject image is newly started.
After a predetermined exposure time has elapsed, the microprocessor 22 sends a transfer control signal in the low-resolution transfer mode to the control circuit 35 in the solid-state imaging device 13.
3A to 3C are diagrams illustrating the operation of the solid-state imaging device 13 in the low-resolution transfer mode.
First, the control circuit 35 applies a voltage exceeding the threshold voltage to the transfer electrode φV1. Then, the photoelectric output (G21, R32, G23, B34, G41, B52, G43, R54, etc. shown in FIG. 3A) of the light receiving element 31 is transferred to the transfer stage of the transfer electrode φV1 via the transfer gate 32. FIG. 3A shows the state up to this point.
In this state, the control circuit 35 applies four-phase transfer pulses to the transfer electrodes φV1 to φV4, and transfers the photoelectric output on the vertical CCD 33 by two transfer stages. The state so far is shown in FIG. 3B.
Next, the control circuit 35 applies a voltage exceeding the threshold voltage to the transfer electrode φV3. Then, the photoelectric output (G11, R22, G13, B24, G31, B42, G33, R44, etc. shown in FIG. 3B) of the light receiving element 31 is transferred to the transfer stage of the transfer electrode φV3 via the transfer gate 32. By such an operation, (G11 + G21), (R22 + R32), (G13 + G23), (B24 + B34), and the like are generated in the transfer stage of the transfer electrode φV3 as an addition result of the photoelectric output. FIG. 3C shows the state up to this point.
In this state, the control circuit 35 sequentially applies four-phase transfer pulses to the transfer electrodes φV1 to φV4, and vertically transfers one row of the addition result on the vertical CCD 33 to the horizontal CCD. The control circuit 35 sequentially applies two-phase transfer pulses to the transfer electrodes φH1 to φH2, and horizontally transfers one row of the addition result on the horizontal CCD 36 to the outside. By repeating such vertical transfer and horizontal transfer alternately, the result of addition of the photoelectric outputs is read out as low-resolution data for one screen.
The low-resolution data is subjected to gain adjustment and digitization in the A / D converter 15. The low-resolution data digitized in this way is subjected to signal processing such as gradation correction and white balance adjustment in the signal processing unit 16 in almost real time as necessary, and is then temporarily recorded in the buffer memory 17. You.
The image processing unit 19 performs two-dimensional image processing such as color interpolation while reading the low resolution data in the buffer memory 17 via the bus 18 for each processing unit. The low-resolution data on which the image processing has been completed in this manner is compressed and stored in the memory card 21 via the recording unit 20.
[Features of low-resolution transfer mode]
FIG. 4A is a diagram showing the addition range of the photoelectric output in the above operation as a pixel block (dotted square in the figure) on the light receiving surface. As shown in this figure, the pixel block is obtained by grouping two light receiving elements 31 in the column direction of the matrix arrangement. In the even-numbered columns and the odd-numbered columns, the pixel blocks are shifted by half a phase in the column direction. In the present invention, it is not necessary to strictly shift the phase by a half value strictly, and it is sufficient that the phase is shifted by a half phase within a substantial range (for example, a range in which a visual effect such as improvement in resolution is obtained).
By setting such a pixel block, the signal charge amount per pixel is expanded to two light receiving elements. Therefore, in the solid-state imaging device 13 in the low-resolution transfer mode, noise is reduced by the smaller number of times of reading, and the S / N is excellent, as compared with the case where the signals are individually read from the light receiving elements 31 and added on the external memory. Image data can be captured.
In addition, the read time of the image sensor is reduced by half compared with the case where addition is performed by calculation after reading out all pixels. Therefore, this low-resolution mode is also a high-speed mode. Therefore, in the low resolution mode, the frame speed of camera shooting can be increased to about twice as fast as when all pixels are read.
Further, this pixel block is set so as to be shifted by a half phase between the even columns and the odd columns. Such a phase shift can compensate for a decrease in sharpness in the column direction. Therefore, the solid-state imaging device 13 in the low-resolution transfer mode can capture image data with excellent sharpness.
The phase shift of the pixel block is made uniform on the vertical CCD 33 by shifting the position of the transfer gate 32 as shown in FIG. Therefore, it is not necessary to consider the phase shift of the pixel block when transferring the photoelectric output, and the transfer sequence of the photoelectric output can be simplified.
Incidentally, the aperture (range of incident light) of the pixel block is enlarged by the image shifting effect of the optical low-pass filter 13b. FIG. 4B is a diagram showing an aperture of the pixel block.
In this drawing, a combined output (for example, G11 + G21) is generated by incident light for two microlenses arranged immediately above the light receiving element 31.
Light whose image has been shifted by the optical low-pass filter 13b is incident on the two micro lenses. As a result, light is superimposed on the two microlenses from directly above (two solid circles shown in FIG. 4B) and from the shifting direction (two dotted circles shown in FIG. 4B).
By such an operation, the equivalent aperture of each combined output is expanded to the aperture area of 2 × 2 microlenses shown in FIG. 4B, and becomes a substantially square aperture.
At this time, the G color equivalent aperture covers the entire light receiving surface with almost no gap. On the other hand, the equivalent apertures of the R and B colors cover the light receiving surface in a checkered pattern. Further, the R and B equivalent apertures are shifted by half a phase in the horizontal and vertical directions with respect to the G color equivalent aperture.
The color arrangement of the equivalent aperture shown in FIG. 4B is substantially equal to the pixel arrangement of a two-chip image pickup apparatus (an image pickup device of G color and an image pickup device of RB Ichimatsu arranged in a pixel shifted state). The color arrangement of the equivalent aperture is obtained by rotating the Bayer arrangement obliquely (here, 45 degrees). However, as compared to the Bayer arrangement of the single-chip image sensor, as shown in FIG. Is getting bigger. Therefore, the false signal is sufficiently suppressed only by the optical low-pass filter 13b in only one direction.
Normally, in a single-panel imaging device having a Bayer array, an optical low-pass filter that shifts an image in a vertical direction and a horizontal direction is necessary to remove a false color. For this reason, the thickness of the optical low-pass filter increases, causing problems such as deteriorating the aberration performance of the optical system and taking up space.
However, in the configuration of the present embodiment, as described above, the optical low-pass filter 13b that shifts the image only in one direction may be used. Therefore, in the present embodiment, it is possible to make the optical low-pass filter thinner than in the case where images are shifted in a plurality of directions in the single-panel imaging device having the Bayer array. As a result, it is possible to improve problems such as deterioration of the aberration performance of the optical system and space. The simplification of the optical low-pass filter also has an advantage in cost.
Also, the color arrangement shown in FIG. 4B is equivalent to a color arrangement in which the Bayer arrangement is inclined by 45 degrees. Therefore, in the image processing unit 19, it is possible to execute the Bayer array color interpolation processing at an angle of 45 degrees.
[Explanation of operation of high resolution transfer mode]
Next, the operation of the high-resolution transfer mode in the first embodiment will be described.
In this mode, the photoelectric output of the light receiving element 31 is read independently without adding. In the solid-state imaging device 13, a four-phase transfer stage is provided for two adjacent light receiving elements 31. For this reason, in the high-resolution transfer mode of the present embodiment, interlace transfer (a transfer method in which the photoelectric output is read out twice in the first field and the second field) is performed in order to independently read out the photoelectric output. In the interlaced transfer, in order to make the exposure timings of the first field and the second field uniform, in the high resolution transfer mode of the present embodiment, the exposure control by the mechanical shutter 14 is performed.
Hereinafter, the operation in the high resolution transfer mode will be specifically described.
First, the microprocessor 22 sends an accumulation start signal to the control circuit 35 in the solid-state imaging device 13. The control circuit 35 performs a reset operation (discharge of unnecessary charges) of the light receiving element 31 according to the accumulation start signal. With this reset operation, the light receiving element 31 prepares for accumulation of signal charges corresponding to the subject image.
In this state, the microprocessor 22 controls the mechanical shutter 14 to open and close. By controlling the opening and closing of the mechanical shutter 14, the exposure period of the solid-state imaging device 13 is substantially determined, and the above-described exposure timings of the first field and the second field are equalized.
After the mechanical shutter 14 is closed, the microprocessor 22 sends a high-resolution transfer mode transfer control signal to the control circuit 35 in the solid-state imaging device 13. The control circuit 35 applies a voltage exceeding the threshold voltage to the transfer electrode φV1 according to the transfer control signal. Then, the photoelectric output of the light receiving element 31 (G21, R32, G23, B34, G41, B52, G43, R54, etc. shown in FIG. 2) is transferred to the transfer stage of the transfer electrode φV1 via the transfer gate 32. In this state, the control circuit 35 drives the vertical CCD 33 and the horizontal CCD 36 to sequentially read out the photoelectric outputs on the vertical CCD 33. By such a transfer operation, the image data of the first field is first read. The image data of the first field is processed via the A / D conversion unit 15 and the signal processing unit 16 and then temporarily recorded in the buffer memory 17.
Next, the control circuit 35 performs the same read operation on the image data of the second field (G11, R22, G13, B24, G31, B42, G33, R44, etc. shown in FIG. 2).
By such interlaced transfer, image data for one screen is divided into two transfers and stored in the buffer memory 17.
The image processing unit 19 performs two-dimensional image processing such as color interpolation while reading the image data in the buffer memory 17 via the bus 18. The image data that has been subjected to the image processing as described above is compressed and stored in the memory card 21 via the recording unit 20.
[Features of high-resolution transfer mode]
FIG. 5 is a diagram showing an equivalent aperture of a pixel (including the effect of an optical low-pass filter) in the high-resolution transfer mode.
As shown in FIG. 5, the vertical resolution of G alone doubles in the high-resolution transfer mode as compared to the low-resolution transfer mode. Therefore, in the solid-state imaging device 13 in the high-resolution transfer mode, it becomes possible to more minutely image the fine structure of the image.
In the low-resolution transfer mode described above, since the transfer operation is almost a progressive operation, an image pickup operation using only the electronic shutter function is possible, and the mechanical shutter 14 is not necessarily required. Even in such a case, it is preferable to use the mechanical shutter 14 as an assisting light shielding means for preventing extra light from entering the transfer stage. (Of course, a configuration may be adopted in which the mechanical shutter 14 is opened and closed while the electronic shutter is opened and closed, and the exposure is controlled by the mechanical shutter 14.)
On the other hand, in the above-described high-resolution transfer mode, interlace transfer is performed. In this case, by closing the mechanical shutter 14 immediately after the elapse of the exposure time, the exposure completion times of the two field images can be aligned.
When the focal plane shutter is closed immediately before the light receiving surface, a difference in exposure amount depending on the position in the screen poses a problem. In this case, as described above, it is preferable that the focal plane shutter is opened after the start of the accumulation to eliminate the difference in the exposure amount depending on the position in the screen.
In the first embodiment described above, the transfer gates 32 are periodically arranged in the first and third phases of the vertical CCD 33 so as to be shifted in units of columns, as shown in the pattern A of FIG. However, the present invention is not limited to this.
For example, as shown in a B pattern in FIG. 14, the transfer gates 32 are periodically arranged on the second and fourth phases of the vertical CCDs 33 of the even-numbered (or odd-numbered) rows, and The transfer gates 32 may be periodically arranged in the first and third phases. In this case, it is preferable that the transfer operation in the low-resolution transfer mode is performed according to the following procedures (1) to (4).
{Circle around (1)} A transfer voltage is simultaneously applied to the transfer electrodes φV1 and φV4 to transfer the photoelectric output to a potential well connecting the first and fourth phases of the vertical CCD 33.
{Circle around (2)} Vertical transfer by two stages.
{Circle around (3)} A transfer voltage is simultaneously applied to the transfer electrodes φV2 and φV3, and the photoelectric output is transferred to a potential well connecting the second and third phases of the vertical CCD 33. At this time, in the potential well, the photoelectric output is added and synthesized for each pixel block.
{Circle around (4)} The combined outputs on the vertical CCD 33 are sequentially transferred and read out to the outside.
Thus, even in the transfer gate arrangement of the B pattern, the half-phase shift of the pixel block can be made to be the same phase on the vertical CCD 33.
Next, another embodiment will be described.
<< 2nd Embodiment >>
A feature of the electronic camera according to the second embodiment is that the solid-state imaging device 13 shown in FIG. 1 is replaced with a solid-state imaging device 50 shown in FIG. Note that the other configuration of the electronic camera is the same as that of the first embodiment, and a description thereof will not be repeated.
FIG. 6A is an external view of the solid-state imaging device 50.
FIG. 6B is a diagram showing the internal configuration of the solid-state imaging device 50.
As shown in FIG. 6B, on the light receiving surface of the solid-state imaging device 50, light receiving elements 51 are arranged in a matrix in an oblique direction. On this light receiving element 51, an on-chip micro lens (not shown) is formed. A color filter array having the color arrangement shown in FIG. 7A is arranged between the on-chip microlens and the light receiving element 51. (That is, G color filters are continuously arranged in the even columns of the matrix arrangement. On the other hand, in the odd columns, the R and B colors are alternately arranged for each pixel block described later. It is preferable that the positions of the R color and the B color are switched for each adjacent odd-numbered row.)
An optical low-pass filter 50b that blurs an optical image in a row direction of a matrix arrangement (including a case where a multiple image is formed) is disposed on the color filter array. The optical low-pass filter 50b is adjusted so that the interval at which the optical image is shifted is substantially equal to the column interval of the matrix arrangement.
As shown in FIG. 6B, the separation region (channel stop) 54 of the imaging device divides the light receiving surface into units of a zigzag array of the light receiving device 51. A plurality of vertical CCDs 53 are formed with the plurality of separation regions 54 as boundaries.
The vertical CCD 53 is configured by connecting a transfer stage to a gap between the light receiving elements 51. These transfer stages are provided with four-phase transfer electrodes φV1 to φV4. The control circuit 55 applies a control voltage to these transfer electrodes φV1 to φV4. A transfer gate 52 is provided between the light receiving element 51 and the vertical CCD 53.
A horizontal CCD 56 is provided at the end of these vertical CCDs 53. The horizontal CCD 56 is provided with two-phase transfer electrodes φH1 to φH2. The control circuit 55 applies a control voltage to these transfer electrodes φH1 to φH2.
[Correspondence with invention]
Hereinafter, the correspondence between the items described in each claim and the present embodiment will be described.
It should be noted that the correspondences here exemplify one interpretation for reference, and do not limit the present invention.
The light receiving element described in the claims corresponds to the light receiving element 51.
The reading section corresponds to the transfer gate 52, the vertical CCD 53, the horizontal CCD 56, and the control circuit 55.
The color arrangement of the color filter array described in the claims is as shown in FIG. 7A.
The first color described in the claims corresponds to the G color.
The second color described in the claims corresponds to the R color.
The third color described in the claims corresponds to the B color.
The optical low-pass filter described in the claims corresponds to the optical low-pass filter 50b.
The vertical transfer path described in the claims corresponds to the vertical CCD 53.
The horizontal transfer path described in the claims corresponds to the horizontal CCD 56.
[Description of operation in low-resolution transfer mode]
Hereinafter, the operation of the solid-state imaging device 50 in the low-resolution transfer mode will be described with reference to FIG. 6B. Note that the operation of the mechanical shutter 14 and the electronic shutter operation are the same as in the first embodiment, and a description thereof will be omitted.
After a predetermined exposure time has elapsed and the photoelectric output is accumulated in the light receiving element 51, the microprocessor 22 sends a transfer control signal in the low-resolution transfer mode to the control circuit 55 in the solid-state imaging device 50.
Then, the control circuit 55 applies a voltage exceeding the threshold voltage to the transfer electrode φV4. Then, the photoelectric output (G21, B22, R41, G42, etc. shown in FIG. 6B) of the light receiving element 51 is transferred to the transfer stage of the transfer electrode φV4 via the transfer gate 52.
In this state, the control circuit 55 applies a four-phase transfer pulse to the transfer electrodes φV1 to φV4, and transfers the photoelectric output on the vertical CCD 53 by two transfer stages.
Next, the control circuit 55 applies a voltage exceeding the threshold voltage to the transfer electrode φV2. Then, the photoelectric output (G11, B12, R31, G32, etc. shown in FIG. 6B) of the light receiving element 51 is transferred to the transfer stage of the transfer electrode φV2 via the transfer gate 52. By such an operation, (G11 + G21), (R31 + R41), (B12 + B22), (G32 + G41), etc. are generated in the transfer stage of the transfer electrode φV2 as an addition result of the photoelectric output.
In this state, the control circuit 55 sequentially applies four-phase transfer pulses to the transfer electrodes φV1 to φV4, and vertically transfers one row of the addition result on the vertical CCD 53 to the horizontal CCD 56. The control circuit 55 sequentially applies two-phase transfer pulses to the transfer electrodes φH1 to φH2, and horizontally transfers one row of the addition result on the horizontal CCD 56 to the outside. By repeating such vertical transfer and horizontal transfer alternately, the result of addition of the photoelectric outputs is read out as low-resolution data for one screen.
The low-resolution data is subjected to gain adjustment and digitization in the A / D converter 15. The low-resolution data digitized in this manner is subjected to signal processing such as tone correction (gamma correction) and white balance adjustment in the signal processing unit 16 in almost real time as necessary. The low-resolution data on which the signal processing has been performed in this manner is temporarily recorded in the buffer memory 17.
The image processing unit 19 performs two-dimensional image processing such as color interpolation while reading the low resolution data in the buffer memory 17 via the bus 18 for each processing unit. The low-resolution data on which the image processing has been completed in this manner is compressed and stored in the memory card 21 via the recording unit 20.
[Features of low-resolution transfer mode]
FIG. 7A is a diagram showing the addition range of the photoelectric output in the above operation as a pixel block (dotted square in the figure) on the light receiving surface. As shown in this figure, the pixel block is obtained by grouping two light receiving elements 51 in the column direction of the matrix arrangement.
As shown in FIG. 7A, the pixel blocks in the odd columns and the pixel blocks in the even columns are shifted by half a phase in the column direction. On the other hand, these pixel blocks have the same phase in the horizontal direction and the vertical direction on the light receiving surface.
Incidentally, the equivalent aperture (range of incident light) of the pixel block is enlarged by the image shifting effect of the optical low-pass filter 50b. FIG. 7B is a diagram showing an equivalent aperture of the pixel block. The equivalent aperture is equivalent to a set of four microlenses and is obtained by rotating the pattern shown in FIG. 4B by 45 degrees. As shown in this figure, the G-color equivalent aperture covers the entire light-receiving surface with almost no gap. On the other hand, the equivalent apertures of the R and B colors are arranged diagonally in a checkered pattern. Further, the R and B equivalent apertures are shifted by half a phase in the horizontal and vertical directions with respect to the G color equivalent aperture.
As shown in FIG. 7B, the color arrangement of these equivalent apertures is equal to the color arrangement of the Bayer arrangement. Therefore, the image processing unit 19 can execute the color interpolation processing for the Bayer array.
However, the obtained color arrangement is a Bayer arrangement, but the pattern of the equivalent aperture is different from that of a normal single-plate Bayer. Features relating to the simplification of the optical low-pass filter based on this are the same as in the first embodiment.
[Explanation of operation of high resolution transfer mode]
Next, the operation of the high-resolution transfer mode in the second embodiment will be described.
First, the microprocessor 22 sends a transfer control signal in the high-resolution transfer mode to the control circuit 55 in the solid-state imaging device 50.
Then, the control circuit 55 applies a voltage exceeding the threshold voltage to the transfer electrode φV2. Then, the photoelectric output (G11, B12, R31, G32, etc. shown in FIG. 6B) of the light receiving element 51 is transferred to the transfer stage of the transfer electrode φV2 via the transfer gate 52. In this state, the control circuit 55 drives the vertical CCD 53 and the horizontal CCD 56 to sequentially read the photoelectric output on the vertical CCD 53. By such a transfer operation, the image data of the first field is first read. The image data of the first field is processed via the A / D conversion unit 15 and the signal processing unit 16 and then temporarily recorded in the buffer memory 17.
Next, the control circuit 55 performs the same read operation on the image data of the second field (G21, B22, R41, G42, etc. shown in FIG. 6B).
By such interlaced transfer, image data for one screen is accumulated in the buffer memory 17.
The image processing unit 19 performs two-dimensional image processing such as color interpolation while reading the image data in the buffer memory 17 via the bus 18 for each processing unit. The image data that has been subjected to the image processing as described above is compressed and stored in the memory card 21 via the recording unit 20.
[Features of high-resolution transfer mode]
FIG. 8 is a diagram illustrating an equivalent aperture of a pixel (including the effect of an optical low-pass filter) in the high-resolution transfer mode.
As shown in FIG. 8, in the high-resolution transfer mode, the resolution of G alone in the oblique direction is increased as compared with the low-resolution transfer mode. Therefore, in the solid-state imaging device 50 in the high-resolution transfer mode, it becomes possible to more minutely image the fine structure of the image.
<< 3rd Embodiment >>
The third embodiment is characterized in that the wiring patterns of the transfer electrodes φV1 to φV4 are devised. Note that the other points are almost the same as those of the first embodiment, and a description thereof will be omitted.
FIGS. 15, 16, and 17 are diagrams illustrating wiring patterns of transfer electrodes φV1 to φV4. In these drawings, the shapes of the transfer electrodes are clearly shown by blacking out the transfer electrodes φV1 and φV2.
Hereinafter, description will be made for each figure.
[Wiring pattern shown in FIG. 15]
In FIG. 15, on the light receiving surface, light receiving elements 131 arranged in a matrix, channel stops (separation regions) 131a that electrically separate the light receiving elements 131, and transfer channels disposed between the columns of the light receiving elements 131 are provided. 133a and transfer electrodes φV1 to φV4.
The transfer electrodes φV1 and φV3 and the transfer electrodes φV2 and φV4 here are formed so that the edge portions of the electrodes are shifted in the thickness direction of the semiconductor substrate to be electrically insulated and partially overlap when viewed from above the light receiving surface. Is done.
The pixel block on the light receiving surface is obtained by grouping two light receiving elements 131 in the column direction. Further, this pixel block is shifted by a half phase (that is, one light receiving element 131) in the column direction between the even-numbered column and the odd-numbered column.
The transfer electrodes φV <b> 1 to φV <b> 4 are formed in a staggered pattern so as to bridge the “odd-line light receiving elements 131” and the “even-numbered light receiving elements 131” that are shifted by a half phase of the pixel block.
Hereinafter, the transfer operation in this wiring pattern will be specifically described. First, when a high-voltage read pulse is applied to the transfer electrode φV1, the transfer gate below the transfer electrode φV1 is turned on. As a result, the photoelectric output is transferred from the light receiving element 131 to the transfer channel 133a along the wiring pattern of the transfer electrode φV1. Similarly, when a high voltage read pulse is applied to the transfer electrode φV3, the transfer gate below the transfer electrode φV3 is turned on. As a result, the photoelectric output is transferred from the light receiving element 131 to the transfer channel 133a along the wiring pattern of the transfer electrode φV3.
With such an operation, in the odd columns and the even columns, photoelectric outputs are read in alternate directions along the wiring patterns of the transfer electrodes φV1 and φV3. As a result, the phase shift of the pixel block is adjusted to the same phase in the potential well of the transfer channel 133a.
[Wiring pattern shown in FIG. 16]
In FIG. 16, as in the case of FIG. 15, the transfer electrodes φV1 to φV4 are connected so as to connect the “odd-line light receiving elements 131” and the “even-numbered light receiving elements 131” shifted by a half phase of the pixel block. Is patterned.
As a result, also in FIG. 16, the phase shift of the pixel block is made to be the same in the transfer channel 133a.
In the wiring pattern shown in FIG. 16, the position of the transfer gate is shifted in the direction approaching the odd-numbered row and the even-numbered row. As a result, the degree of bending of the transfer electrodes φV1 to φV4 is reduced, and the pattern of the transfer electrodes φV1 to φV4 has been successfully made closer to a smooth shape.
Further, wiring connection is performed for the transfer electrode φV1 and the transfer electrode φV3 so as to extend straight between the rows of the light receiving elements 131.
[Wiring pattern shown in FIG. 17]
In FIG. 17, as in the case of FIG. 15, the transfer electrodes φV1 to φV4 are connected so as to connect the “odd-line light receiving elements 131” and the “even-numbered light receiving elements 131” shifted by a half phase of the pixel block. Is patterned.
As a result, also in FIG. 17, the phase shift of the pixel block is made to be the same in the transfer channel 133a.
In the wiring pattern shown in FIG. 17, the position of the transfer gate is shifted in the direction approaching the odd-numbered row and the even-numbered row. As a result, the degree of bending of the transfer electrodes φV1 to φV4 is reduced, and the pattern of the transfer electrodes φV1 to φV4 has been successfully made closer to a smooth shape.
Further, for all of the transfer electrodes φV <b> 1 to φV <b> 4, wiring connection is performed so as to extend straight between the rows of the light receiving elements 131.
Next, another embodiment will be described.
<< 4th Embodiment >>
A feature of the electronic camera according to the fourth embodiment is that the solid-state imaging device 13 shown in FIG. Note that the other configuration of the electronic camera is the same as that of the first embodiment, and a description thereof will not be repeated.
FIG. 18 is a diagram illustrating the solid-state imaging device 213. FIG. 19A is a diagram illustrating a pixel block (a dotted rectangle in the figure) of the solid-state imaging device 213. FIG. 19B is a diagram illustrating an equivalent aperture for each output in the low-resolution mode of the solid-state imaging device 213.
In the fourth embodiment, a direction substantially orthogonal to the vertical transfer direction of the photoelectric output is defined as a “column direction”, and a pixel block is set based on the column direction. As a result, the pixel block shown in FIG. 19A is equivalent to a pixel block of the first embodiment (see FIG. 4A) rotated by approximately 90 degrees.
Further, with the rotation of the pixel block, the color arrangement of the color filter array shown in FIG. 19A is made equal to the color arrangement of the first embodiment (see FIG. 4A) rotated by approximately 90 degrees. Similarly, the image shift direction of the OLPF shown in FIG. 19B is equal to the image shift direction (see FIG. 4B) of the first embodiment rotated by approximately 90 degrees.
In the fourth embodiment, the phases of the pixel blocks are aligned in the vertical transfer direction. Therefore, unlike the first embodiment (FIG. 2), the transfer gate 232 is arranged at the position of the transfer electrode φV2 and the transfer electrode φV4.
[Description of operation in low-resolution transfer mode]
Hereinafter, the operation in the low-resolution transfer mode according to the fourth embodiment will be described with reference to FIGS.
After closing the mechanical shutter 14 and completing the photoelectric storage of the light receiving element 31, the microprocessor 22 sends a transfer control signal in the low-resolution transfer mode to the control circuit 35 in the solid-state imaging device 213.
In accordance with the transfer control signal, the control circuit 35 drives the vertical CCD 33 and the horizontal CCD 36 to perform interlace transfer.
In the interlaced transfer of the first field, photoelectric outputs of even columns (G11, G12, G13, G31, G32, G33, etc. shown in FIG. 18) are sequentially output from the horizontal CCD 36. The output unit (CCD output stage or output circuit) of the horizontal CCD 36 adds even-numbered columns of photoelectric outputs in the horizontal direction in synchronization with the horizontal transfer, and generates a composite output (for example, G11 + G12) in pixel block units. .
In the interlaced transfer of the subsequent second field, photoelectric outputs of odd columns (R22, R23, B24, B25, etc. shown in FIG. 18) are sequentially output from the horizontal CCD 36. An output unit (CCD output stage or output circuit) of the horizontal CCD 36 adds the odd-numbered columns of photoelectric outputs in the horizontal direction in synchronization with the horizontal transfer, and generates a composite output (for example, R22 + R23) in pixel block units. I do. At this time, the output unit of the horizontal CCD 36 shifts the timing of the horizontal addition by a half phase to generate a synthesized output shifted by a half phase in the horizontal direction with respect to the synthesized output of the first field.
Through such interlaced transfer for two fields, low-resolution data for one screen is accumulated in the buffer memory 17.
The image processing unit 19 performs two-dimensional image processing such as color interpolation while reading the low-resolution data in the buffer memory 17 via the bus 18. The low-resolution data on which the image processing has been completed in this manner is compressed and stored in the memory card 21 via the recording unit 20.
With the above operation, it is possible to obtain low-resolution data substantially the same as in the first embodiment.
[Explanation of operation of high resolution transfer mode]
Next, the operation in the high-resolution transfer mode in the fourth embodiment will be described with reference to FIGS.
After closing the mechanical shutter 14 and completing the photoelectric storage of the light receiving element 31, the microprocessor 22 sends a transfer control signal in the high-resolution transfer mode to the control circuit 35 in the solid-state imaging device 213.
In accordance with the transfer control signal, the control circuit 35 drives the vertical CCD 33 and the horizontal CCD 36 to perform interlace transfer.
At this time, the output unit of the horizontal CCD 36 stops the operation of horizontal addition of the photoelectric output, and outputs the photoelectric output in pixel units.
Through such interlaced transfer for two fields, high-resolution data for one screen is accumulated in the buffer memory 17.
The image processing unit 19 performs two-dimensional image processing such as color interpolation while reading out the high-resolution data in the buffer memory 17 via the bus 18. The high-resolution data on which the image processing has been completed as described above is compressed and stored in the memory card 21 via the recording unit 20.
With the above operation, it is possible to obtain high-resolution data substantially the same as in the first embodiment.
<< Supplementary information of the embodiment >>
In the above-described embodiment, a case has been described in which a pixel block is composed of two light receiving elements. However, the present invention is not limited to this. Generally, a pixel block can be composed of N light receiving elements (N ≧ 2). In that case, the number of phases of the transfer electrode may be changed according to the number of N.
Further, in the above-described embodiment, the case where the primary color color filter array is used has been described. However, the present invention is not limited to a particular color filter array. For example, arbitrary color filters X1 to X8 may be arranged according to the arrangement patterns shown in FIGS.
In this case, by employing the CFA array 1 in FIG. 11, the above-described primary color filter array can be obtained.
In addition, by employing the CFA array 2 in FIG. 11, it is possible to obtain a primary color filter array in which the G color is replaced with the luminance Y.
On the other hand, by employing the CFA array 3 in FIG. 11, a complementary color filter array with G colors can be obtained.
In addition, by employing the CFA array 4 in FIG. 11, a color filter array including arbitrary colors a1 to a4 can be obtained.
In the above-described embodiment, the color filters belonging to the same pixel block are arranged in the same color. However, the present invention is not limited to this. For example, a plurality of color filters belonging to the same pixel block may be set to different colors. In this case, in the high resolution transfer mode, fine color information can be obtained for each light receiving element. Further, in the low-resolution transfer mode, it is possible to obtain color information on a composite color of a color filter in a pixel block.
In the above-described embodiment, two transfer stages of the vertical CCDs 33 and 53 are allocated to one light receiving element 31 and 51. However, the present invention is not limited to this. For example, three or four transfer stages of the vertical CCDs 33, 53 may be allocated to one light receiving element 31, 51. In this case, in the high resolution transfer mode, it is possible to perform progressive transfer by three- or four-phase driving.
In the above-described embodiment, the photoelectric outputs are added on the vertical CCDs 33 and 53. However, the present invention is not limited to this. For example, the photoelectric output may be progressively vertically transferred via a vertical transfer path (vertical CCD), and the photoelectric output may be added for each pixel block on the horizontal transfer path (horizontal CCD).
Also in this case, it is preferable to shift the arrangement of the transfer gates in the odd-numbered columns / even-numbered columns so that the pixel blocks on the vertical transfer path have the same half-phase shift. Alternatively, as described later, it is preferable to shift the number of vertical transfer stages between even columns / odd columns to align the phase shift of the pixel blocks on the horizontal transfer path. With such a contrivance, it is possible to simply and accurately execute the addition processing in units of pixel blocks on the horizontal transfer path.
In the above-described embodiment, the control circuits 35 and 55 are formed on the same semiconductor substrate as the light receiving elements 31 and 51. However, the present invention is not limited to this. For example, the control circuits 35 and 55 may be configured separately from the semiconductor substrates such as the light receiving elements 31 and 51. In this case, the functions of the control circuits 35 and 55 can be provided to the microprocessor 22 and the like in the electronic camera 11.
In the above-described embodiment, the CCD type solid-state imaging device has been described. However, the present invention is not limited to this. For example, the present invention may be applied to an XY address type (CMOS type or the like) solid-state imaging device.
In the first embodiment, the phase shift of the pixel block is aligned on the vertical CCD 33 by shifting the arrangement of the transfer gate 32. However, the present invention is not limited to this. For example, as in the solid-state imaging device 13Y shown in FIG. 12, the number of vertical transfer stages (for example, the number of transfer electrodes) of the vertical CCD 33a is shifted between even columns / odd columns so that the phase shift of the pixel blocks is aligned on the horizontal CCD 36. (Corresponding to claim 3). In this example, since the light receiving element has four transfer stages, the vertical transfer is performed progressively, and the addition is performed at the time of shifting from the vertical transfer stage to the horizontal transfer stage. In the horizontal transfer stage, the result of addition of the photoelectric outputs (G11 + G21, R22 + R32, etc.) is horizontally transferred.
In the second embodiment, the vertical CCDs 53 are arranged for each zigzag row of the light receiving elements 51. However, it is not limited to this. For example, as in a solid-state imaging device 70 shown in FIG. 13, a vertical CCD 73 may be provided for each vertical line of the light receiving element 71 by providing a separation region 74 and the like.
In this case, it is preferable to perform addition reading in the block unit 79 by the following operations (1) to (6) in the low resolution transfer mode.
(1) The control circuit 75 transfers the photoelectric outputs of all the pixels to the vertical CCD 73.
(2) The control circuit 75 transfers the photoelectric output (G11, B12, etc.) of the vertical CCD 73 to the horizontal CCD 76.
(3) The control circuit 75 transfers the potential well on the horizontal CCD 76 in two stages.
{Circle around (4)} The control circuit 75 sends the vertical CCD 73 two stages and sends the photoelectric output (G21, B22, etc.) to the horizontal CCD 76. At this time, within the potential well of the horizontal CCD 76, a composite output such as (G11 + G21) or (B12 + B21) is generated.
(5) After the synthesis, the synthesized output on the horizontal CCD 76 is horizontally transferred at high speed and read out.
(6) The above operations (2) to (4) are repeated to read out the combined output for one screen to the outside.
Incidentally, in the high-resolution transfer mode, the above-described addition operation is omitted, and the all-pixel transfer operation is performed progressively.
In the fourth embodiment, at the output section of the horizontal CCD 36, the photoelectric output is added in pixel block units. However, the present invention is not limited to this. For example, as shown in FIGS. 20A and 20B, the photoelectric outputs may be added on the lines of the horizontal CCD by connecting the potential wells of the horizontal CCD.
《Note》
Hereinafter, the above-described embodiment will be described in more general terms.
[1] In the above-described embodiment, the low-resolution mode in which the photoelectric output is added and read out in units of pixel blocks including N light receiving elements has been described. In the low-resolution mode, the number of transferred photoelectric outputs can be reduced to 1 / N in the solid-state imaging device. As a result, the number of transferred photoelectric outputs decreases, and it becomes easy to shorten the time required for transfer reading of the solid-state imaging device.
In the above-described embodiment, the pixel blocks are shifted by half a phase between the even columns and the odd columns. Such pixel block shift can compensate for a decrease in sharpness in the column direction. Therefore, it is easier to obtain low-resolution data with excellent sharpness than in Conventional Example B.
[2] In the above-described embodiment, the configuration has been described in which the photoelectric output is read from the light receiving elements in alternate directions in the odd columns and the even columns. With such a configuration, the half-phase shift of the pixel block can be made to be the same phase on the vertical transfer path. As a result, when transferring the photoelectric output in the vertical direction and the horizontal direction, it is not necessary to consider the phase shift of the pixel block, and it is easy to simplify the transfer sequence of the photoelectric output.
[3] In the above-described embodiment, a configuration has been described in which the number of vertical transfer stages in the vertical transfer path is shifted between the even-numbered columns and the odd-numbered columns so that the half-phase shift of the pixel blocks is made the same on the horizontal transfer path. With such a configuration, it is not necessary to consider the phase shift of the pixel block when transferring the photoelectric output in the horizontal direction, and it is easy to simplify the transfer sequence of the photoelectric output.
[4] In the above-described embodiment, the configuration has been described in which the wiring patterns of the transfer electrodes are shifted between the even-numbered columns and the odd-numbered columns so that the half-phase shift of the pixel blocks is made the same on the vertical transfer path. With such a configuration, it is not necessary to consider the phase shift of the pixel block when transferring the photoelectric output in the vertical direction and the horizontal direction, and it is easy to simplify the transfer sequence of the photoelectric output.
[5] Further, in the above-described embodiment, at least one of the transfer electrodes is patterned so as to bridge the “odd-line light receiving element” and the “even-numbered light receiving element” which are shifted by a half phase of the pixel block. The case of forming has been described.
The photoelectric output is simultaneously read from the plurality of light receiving elements over which the transfer electrodes are bridged. The read photoelectric output is accumulated in a plurality of potential wells generated simultaneously by the transfer electrodes.
In this way, it is possible to align the half-phase shift of the pixel block to the same phase on the vertical transfer path along the transfer electrode pattern. As a result, it is not necessary to consider the phase shift of the pixel block when transferring the photoelectric output, and it becomes easy to simplify the transfer sequence of the photoelectric output.
[6] In the above-described embodiment, the processing of adding the photoelectric output during transfer to the pixel block unit in at least one of the vertical transfer path and the horizontal transfer path has been described. In such addition processing, it is not necessary to separately provide a circuit configuration for addition outside, and it is easy to simplify the configuration of the electronic camera and the like.
[7] In the above-described embodiment, a case has been described in which the shift direction (that is, the column direction) of the pixel block is set to a direction substantially orthogonal to the transfer direction of the vertical transfer path. With such a setting, the pixel block hardly shifts in the direction of the vertical transfer path. For this reason, it is not necessary to devise a technique such as adjusting the phase shift of the pixel blocks to the same phase on the vertical transfer path, and it is easy to simplify the configuration and operation relating to the vertical transfer.
[8] In the above-described embodiment, the case where the photoelectric output is added and read for each pixel block including the light receiving elements arranged in an oblique direction has been described. In such obliquely oriented pixel blocks, it is easy to align the phases in the horizontal and vertical directions on the light receiving surface. In this case, it is possible to easily obtain low-resolution data in which pixels are arranged horizontally and vertically.
[9] In the above-described embodiment, the case where the color filters are arranged in the same color for each pixel block has been described. In such a color arrangement, each color signal can be directly generated for each pixel block.
[10] In the above embodiment, the first color is continuously arranged in even columns (odd columns) of the matrix array, and the second color and the third color are alternately arranged in odd columns (even columns) in pixel block units. The case of arrangement has been described.
In the first embodiment, low-resolution data obtained by rotating the Bayer array by 45 degrees can be obtained by such a color array.
In the second embodiment, low-resolution data of a Bayer array is obtained by such a color array.
[11] In the above-described embodiment, the configuration including the optical low-pass filter that blurs the light image projected on the light receiving surface in the direction substantially orthogonal to the column direction of the matrix arrangement has been described. The pixel block of the present embodiment has a shape extending in the column direction of the matrix arrangement. Therefore, the optical aperture blurs the optical image in a direction substantially perpendicular to the column direction, so that the equivalent aperture shape of the pixel block can be approximated to a square shape. As a result, low-resolution data with little anisotropy can be obtained.
Normally, in the Bayer array, an optical low-pass filter that blurs an optical image in two directions is used in order to perform a countermeasure against false colors while maintaining isotropic image quality. For this reason, two optical low-pass filters and a quarter-wave plate to be inserted between them are required, and the total thickness of the optical low-pass filters is increased.
However, in this embodiment, it is possible to use an optical low-pass filter in only one direction and to efficiently improve moire and false colors while maintaining the isotropy of image quality. As a result, the optical low-pass filter becomes thinner, and the imaging performance of the entire optical system can be improved. In addition, as the total thickness of the optical low-pass filter is reduced, an empty space is created immediately before the light receiving surface of the solid-state imaging device. Therefore, the degree of freedom in design is further increased, for example, the mechanical shutter can be easily arranged in this empty space. Further, cost reduction can be easily achieved by reducing the number of optical low-pass filters.
[12] In the above-described embodiment, the case where the high-resolution transfer mode is selectable has been described. By selecting such a high-resolution transfer mode, low-resolution data and high-resolution data can be selectively obtained, and the application range of the solid-state imaging device can be expanded.
Note that the present invention can be embodied in various other forms without departing from the spirit or main characteristics thereof. Therefore, the above-described embodiment is merely an example in every aspect, and should not be interpreted in a limited manner. The scope of the present invention is defined by the appended claims, and is not limited by the specification. Furthermore, all modifications and changes belonging to the equivalent scope of the claims are within the scope of the present invention.
[Brief description of the drawings]
The above and other objects of the present invention can be easily confirmed by the following description and the accompanying drawings.
FIG. 1 is a block diagram illustrating a schematic configuration of the electronic camera 11.
FIG. 2 is a diagram illustrating a configuration of the solid-state imaging device 13.
FIG. 3 is a diagram for explaining the operation in the low-resolution transfer mode.
FIG. 4 is a diagram illustrating a pixel block and an aperture in the low resolution transfer mode.
FIG. 5 is a diagram showing the aperture in the high-resolution transfer mode.
FIG. 6 is a diagram illustrating a configuration of the solid-state imaging device 50.
FIG. 7 is a diagram illustrating a pixel block and an aperture in the low resolution transfer mode.
FIG. 8 is a diagram showing the aperture in the high-resolution transfer mode.
FIG. 9 is a diagram illustrating a preferred arrangement example of the color filters X1 to X8.
FIG. 10 is a diagram illustrating a preferred arrangement example of the color filters X1 to X8.
FIG. 11 is a diagram illustrating an example of a preferable color scheme of the color filters X1 to X8.
FIG. 12 is a diagram illustrating a configuration of the solid-state imaging device 13Y.
FIG. 13 is a diagram illustrating a configuration of the solid-state imaging device 70.
FIG. 14 is a diagram illustrating an example of the arrangement of the transfer gates.
FIG. 15 is a diagram illustrating an example of a wiring pattern of a transfer electrode.
FIG. 16 is a diagram illustrating an example of a wiring pattern of a transfer electrode.
FIG. 17 is a diagram illustrating an example of a wiring pattern of a transfer electrode.
FIG. 18 is a diagram illustrating the solid-state imaging device 213.
FIG. 19 is a diagram illustrating a pixel block and an aperture in the low resolution transfer mode.
FIG. 20 is a diagram illustrating the operation of adding the photoelectric output on the line of the horizontal transfer path.
FIG. 21 is a diagram showing a conventional example.

Claims

受光面上にマトリクス配列され、受光量に応じた光電出力を生成する複数の受光素子と、
前記受光素子で生成される前記光電出力を、前記受光面上に設定された画素ブロックの単位に加算して、外部に出力する読出部とを備え、
前記画素ブロックは、前記マトリクス配列の列方向に前記受光素子をＮ（Ｎ≧２）個ずつまとめた画素ブロックであり、かつ、前記マトリクス配列の偶数列と奇数列では前記画素ブロックが前記列方向に半位相ずれている
ことを特徴とする固体撮像装置。A plurality of light receiving elements arranged in a matrix on a light receiving surface and generating a photoelectric output according to a received light amount;
A readout unit that adds the photoelectric output generated by the light receiving element to a unit of a pixel block set on the light receiving surface and outputs the result to the outside,
The pixel block is a pixel block in which N (N ≧ 2) light receiving elements are arranged in a column direction of the matrix array, and the pixel block is arranged in the column direction in even columns and odd columns of the matrix array. A solid-state imaging device characterized by a half-phase shift.

請求項１に記載の固体撮像装置において、
前記読出部は、
前記受光素子から前記光電出力を読み出す移送ゲートと、
前記移送ゲートを介して読み出された前記光電出力を前記列方向に垂直転送する垂直転送路と、
前記垂直転送路から転送出力される前記光電出力を水平転送する水平転送路とを備え、
前記移送ゲートの位置を前記偶数列と前記奇数列でずらすことにより、前記画素ブロックの半位相ずれを前記垂直転送路上で同一位相に揃える
ことを特徴とする固体撮像装置。The solid-state imaging device according to claim 1,
The reading unit includes:
A transfer gate for reading the photoelectric output from the light receiving element,
A vertical transfer path for vertically transferring the photoelectric output read through the transfer gate in the column direction;
A horizontal transfer path for horizontally transferring the photoelectric output transferred and output from the vertical transfer path,
The solid-state imaging device according to claim 1, wherein the position of said transfer gate is shifted between said even-numbered row and said odd-numbered row so that a half-phase shift of said pixel block is made the same on said vertical transfer path.

請求項１に記載の固体撮像装置において、
前記読出部は、
前記受光素子で生成される前記光電出力を前記列方向に垂直転送する垂直転送路と、
前記垂直転送路から転送出力される前記光電出力を水平転送する水平転送路とを備え、
前記垂直転送路は、
前記偶数列と前記奇数列で垂直転送段数をずらし、前記画素ブロックの半位相ずれを前記水平転送路上で同一位相に揃える
ことを特徴とする固体撮像装置。The solid-state imaging device according to claim 1,
The reading unit includes:
A vertical transfer path for vertically transferring the photoelectric output generated by the light receiving element in the column direction;
A horizontal transfer path for horizontally transferring the photoelectric output transferred and output from the vertical transfer path,
The vertical transfer path,
The solid-state imaging device according to claim 1, wherein the number of vertical transfer stages is shifted between the even-numbered columns and the odd-numbered columns, and a half-phase shift of the pixel blocks is aligned to the same phase on the horizontal transfer path.

請求項１に記載の固体撮像装置において、
前記読出部は、
多相の転送電極に印加される転送パルスによって、前記受光素子で生成される前記光電出力を前記列方向に垂直転送する垂直転送路と、
前記垂直転送路から転送出力される前記光電出力を水平転送する水平転送路とを備え、
前記奇数列と前記偶数列とで前記転送電極の配線パターンをずらし、前記画素ブロックの半位相ずれを前記垂直転送路上で同一位相に揃える
ことを特徴とする固体撮像装置。The solid-state imaging device according to claim 1,
The reading unit includes:
By a transfer pulse applied to a multi-phase transfer electrode, a vertical transfer path for vertically transferring the photoelectric output generated by the light receiving element in the column direction,
A horizontal transfer path for horizontally transferring the photoelectric output transferred and output from the vertical transfer path,
The solid-state imaging device according to claim 1, wherein a wiring pattern of the transfer electrode is shifted between the odd-numbered row and the even-numbered row, and a half-phase shift of the pixel block is aligned with the same phase on the vertical transfer path.

請求項４に記載の固体撮像装置において、
前記転送電極の少なくとも１つは、前記画素ブロックの半位相分ずれた『前記奇数列の受光素子』と『前記偶数列の受光素子』とに架けてパターン形成されることを特徴とする固体撮像装置。The solid-state imaging device according to claim 4,
At least one of the transfer electrodes is patterned over “the odd-numbered light receiving elements” and “the even-numbered light receiving elements” which are shifted by a half phase of the pixel block. apparatus.

請求項２ないし請求項５のいずれか１項に記載の固体撮像装置において、
前記読出部は、
前記垂直転送路および前記水平転送路の少なくとも一方において、前記光電出力を前記画素ブロックの単位に加算する
ことを特徴とする固体撮像装置。The solid-state imaging device according to any one of claims 2 to 5,
The reading unit includes:
A solid-state imaging device, wherein the photoelectric output is added in units of the pixel block in at least one of the vertical transfer path and the horizontal transfer path.

請求項１に記載の固体撮像装置において、
前記読出部は、
前記受光素子で生成される前記光電出力を垂直転送する垂直転送路と、
前記垂直転送路から転送出力される前記光電出力を水平転送する水平転送路とを備え、
前記画素ブロックのずらし方向（すなわち前記列方向）は、前記垂直転送路の転送方向と略直交する方向である
ことを特徴とする固体撮像装置。The solid-state imaging device according to claim 1,
The reading unit includes:
A vertical transfer path for vertically transferring the photoelectric output generated by the light receiving element,
A horizontal transfer path for horizontally transferring the photoelectric output transferred and output from the vertical transfer path,
The solid-state imaging device according to claim 1, wherein a shift direction of the pixel block (that is, the column direction) is a direction substantially orthogonal to a transfer direction of the vertical transfer path.

請求項７に記載の固体撮像装置において、
前記読出部は、
『前記水平転送路のライン上』および『前記水平転送路の出力部』の少なくとも一方において、前記光電出力を前記画素ブロックの単位に加算する
ことを特徴とする固体撮像装置。The solid-state imaging device according to claim 7,
The reading unit includes:
A solid-state imaging device wherein the photoelectric output is added in units of the pixel blocks in at least one of “on the line of the horizontal transfer path” and “output section of the horizontal transfer path”.

受光面上の水平垂直方向に対して斜め向きにマトリクス配列され、受光量に応じた光電出力を生成する複数の受光素子と、
前記受光素子で生成される前記光電出力を、前記受光面上に設定された画素ブロックの単位に加算して、外部に出力する読出部とを備え、
前記画素ブロックは、前記マトリクス配列の列方向に前記受光素子をＮ（Ｎ≧２）個ずつまとめた画素ブロックである
ことを特徴とする固体撮像装置。A plurality of light receiving elements that are arranged in a matrix obliquely to the horizontal and vertical directions on the light receiving surface and generate a photoelectric output according to the amount of received light,
A readout unit that adds the photoelectric output generated by the light receiving element to a unit of a pixel block set on the light receiving surface and outputs the result to the outside,
The solid-state imaging device according to claim 1, wherein the pixel block is a pixel block in which N (N ≧ 2) light receiving elements are arranged in a column direction of the matrix arrangement.

請求項１ないし請求項９のいずれか１項に記載の固体撮像装置において、
前記画素ブロック単位に同一色を配したカラーフィルタアレイを、前記受光面に配置した
ことを特徴とする固体撮像装置。The solid-state imaging device according to any one of claims 1 to 9,
A solid-state imaging device, wherein a color filter array in which the same color is arranged for each pixel block is arranged on the light receiving surface.

請求項１０に記載の固体撮像装置において、
前記カラーフィルタアレイは、
前記マトリクス配列の偶数列および奇数列の一方に、第１色が連続して配され、
前記偶数列および前記奇数列の他方に、第２色および第３色が前記画素ブロック単位で交互に配される
ことを特徴とする固体撮像装置。The solid-state imaging device according to claim 10,
The color filter array,
A first color is continuously arranged on one of the even and odd columns of the matrix array,
A solid-state imaging device, wherein a second color and a third color are alternately arranged in the pixel blocks in the other of the even columns and the odd columns.

請求項１ないし請求項１１のいずれか１項に記載の固体撮像装置において、
前記受光面に投影される光像を、前記マトリクス配列の前記列方向と略直交する方向にぼかす光学的ローパスフィルタを備えた
ことを特徴とする固体撮像装置。The solid-state imaging device according to any one of claims 1 to 11,
A solid-state imaging device comprising: an optical low-pass filter that blurs a light image projected on the light receiving surface in a direction substantially orthogonal to the column direction of the matrix array.

請求項１ないし請求項１２のいずれか１項に記載の固体撮像装置において、
前記読出部は、前記光電出力を前記受光素子単位に読み出す高解像度転送モードを選択可能に有する
ことを特徴とする固体撮像装置。The solid-state imaging device according to any one of claims 1 to 12,
The solid-state imaging device according to claim 1, wherein the reading unit is capable of selecting a high-resolution transfer mode in which the photoelectric output is read for each of the light receiving elements.