JP4196677B2 - Solid-state imaging device - Google Patents
Solid-state imaging device Download PDFInfo
- Publication number
- JP4196677B2 JP4196677B2 JP2002582603A JP2002582603A JP4196677B2 JP 4196677 B2 JP4196677 B2 JP 4196677B2 JP 2002582603 A JP2002582603 A JP 2002582603A JP 2002582603 A JP2002582603 A JP 2002582603A JP 4196677 B2 JP4196677 B2 JP 4196677B2
- Authority
- JP
- Japan
- Prior art keywords
- light receiving
- transfer
- imaging device
- pixel block
- solid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000003384 imaging method Methods 0.000 title claims description 89
- 238000012546 transfer Methods 0.000 claims description 321
- 230000003287 optical effect Effects 0.000 claims description 42
- 239000011159 matrix material Substances 0.000 claims description 33
- 230000010363 phase shift Effects 0.000 claims description 17
- 238000001444 catalytic combustion detection Methods 0.000 description 77
- 238000012545 processing Methods 0.000 description 49
- 238000010586 diagram Methods 0.000 description 19
- 238000000034 method Methods 0.000 description 8
- 238000012937 correction Methods 0.000 description 6
- 238000000926 separation method Methods 0.000 description 6
- 238000009825 accumulation Methods 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 5
- 239000003086 colorant Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 230000000750 progressive effect Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000004075 alteration Effects 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000000007 visual effect Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14868—CCD or CID colour imagers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
- H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
- H04N25/13—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements
- H04N25/134—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements based on three different wavelength filter elements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
- H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
- H04N25/13—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements
- H04N25/135—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements based on four or more different wavelength filter elements
- H04N25/136—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements based on four or more different wavelength filter elements using complementary colours
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
- H04N25/44—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array
- H04N25/441—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array by reading contiguous pixels from selected rows or columns of the array, e.g. interlaced scanning
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Facsimile Heads (AREA)
Description
本発明は、被写体像を光電変換して、画像データを生成する固体撮像装置に関する。 The present invention relates to a solid-state imaging device that photoelectrically converts a subject image to generate image data.
近年、電子カメラの普及に伴い、画像データが様々な用途に使用されるようになった。これらの各用途では、適当とされる解像度がそれぞれ異なる。 In recent years, with the widespread use of electronic cameras, image data has been used for various purposes. In each of these applications, the appropriate resolution is different.
例えば、高画質プリント用や高画質保存用といった用途では、なるべく高解像度の画像データ（以下『高解像度データ』という）が必要とされる。 For example, high-resolution image data (hereinafter referred to as “high-resolution data”) is required for applications such as high-quality printing and high-quality storage.
また、一般的な用途では、不揮発記録媒体の記録コマ数などの観点から、適度に低解像度の画像データ（以下『低解像度データ』という）が必要とされる。
［従来例Ａ］
従来、このような要求に応えるため、解像度変換の機能を備えた電子カメラが開発されている。図２１は、この種の電子カメラを示すブロック図である。
In general applications, moderately low resolution image data (hereinafter referred to as “low resolution data”) is required from the viewpoint of the number of recording frames of a nonvolatile recording medium.
[Conventional example A]
Conventionally, an electronic camera having a resolution conversion function has been developed to meet such a demand. FIG. 21 is a block diagram showing this type of electronic camera.
図２１において、撮影レンズ９２は、固体撮像装置９３の受光面上に、被写体像を結像する。固体撮像装置９３は、この被写体像を光電変換し、アナログの画像データを出力する。Ａ／Ｄ変換部９４は、この画像データをデジタル化した後、信号処理部９５に出力する。 In FIG. 21, the photographing lens 92 forms a subject image on the light receiving surface of the solid-state imaging device 93. The solid-state imaging device 93 photoelectrically converts the subject image and outputs analog image data. The A / D converter 94 digitizes the image data and then outputs it to the signal processor 95.
信号処理部９５は、この画像データに対して、黒レベル補正、階調補正（ガンマ補正など）、ホワイトバランス調整などを施した後、バッファメモリ９６に一旦記録する。
The signal processing unit 95 performs black level correction, gradation correction (gamma correction, etc.), white balance adjustment, and the like on the image data, and then temporarily records them in the
画像処理部９７は、このバッファメモリ９６内の画像データを読み出しながら、色補間処理などの２次元画像処理を実施する。これらの処理により、高解像度データが生成される。
The image processing unit 97 performs two-dimensional image processing such as color interpolation processing while reading out the image data in the
ここで、高解像度データの保存モードがユーザー設定されている場合、記録部９９は、この高解像度データをメモリカードに圧縮保存する。 Here, when the high resolution data storage mode is set by the user, the recording unit 99 compresses and stores the high resolution data in the memory card.
一方、低解像度データの保存モードがユーザー設定されている場合、解像度変換部９８は、この高解像度データに解像度変換の数値演算を施し、低解像度データを生成する。記録部９９は、この低解像度データをメモリカードに圧縮保存する。
［従来例Ｂ］
また従来、固体撮像装置の走査方式として、２線混合式インタレース走査がよく知られている。この２線混合式インタレース走査を応用することにより、上述した低解像度データを生成することもできる。以下、この動作について説明する（ただし、以下の説明中のｎは自然数）。
(1) まず、（２ｎ−１）行目の光電出力と（２ｎ）行目の光電出力を加算しながら逐次読み出し、奇数フィールドを得る。
(2) 次に、（２ｎ）行の光電出力と（２ｎ＋１）行の光電出力を加算しながら逐次読み出し、偶数フィールドを得る。
(3) 奇数フィールドと偶数フィールドを合わせて、１画面分の光電出力を得る。
On the other hand, when the storage mode of the low resolution data is set by the user, the
[Conventional example B]
Conventionally, two-line mixed interlaced scanning is well known as a scanning method for a solid-state imaging device. By applying this two-line mixed interlace scanning, the above-described low resolution data can be generated. This operation will be described below (where n in the following description is a natural number).
(1) First, the photoelectric output of the (2n-1) th row and the photoelectric output of the (2n) th row are sequentially read out to obtain an odd field.
(2) Next, the photoelectric output of (2n) rows and the photoelectric output of (2n + 1) rows are sequentially read out to obtain an even field.
(3) The photoelectric output for one screen is obtained by combining the odd and even fields.
この奇数（もしくは偶数）フィールドをもって、低解像度データとすることが可能である。 With this odd (or even) field, it is possible to obtain low resolution data.
また、奇数フィールドおよび偶数フィールドを合成することにより、高解像度データを生成することも可能である。 It is also possible to generate high resolution data by combining the odd field and the even field.
ところで、従来例Ａでは、低解像度データの生成に際して、最終的に必要な画素数の数倍分もの光電出力を撮像素子から読み出さなければならない。そのため、撮像素子の転送読み出しの所要時間が長いという問題点があった。 By the way, in the conventional example A, when the low resolution data is generated, photoelectric outputs corresponding to several times the required number of pixels must be finally read from the image sensor. Therefore, there is a problem that the time required for transfer reading of the image sensor is long.
さらに、従来例Ａでは、撮像素子の外部において低解像度変換を行う必要があり、その分だけ信号処理の所要時間が長くなったり、信号処理に使用するメモリ量が増えるといった問題点があった。 Further, in the conventional example A, it is necessary to perform low resolution conversion outside the image sensor, and there is a problem that the time required for signal processing becomes longer and the amount of memory used for signal processing increases.
一方、従来例Ｂでは、隣接する２行分の光電出力を単純に合成して、１行分の光電出力を得る。この場合、フィールドデータだけでは画面全体に渡って垂直画素数が一様に半減する。そのため、このような転送処理では、視覚的な鮮鋭度が大きく低下するという問題点があった。 On the other hand, in the conventional example B, the photoelectric outputs for two adjacent rows are simply combined to obtain the photoelectric output for one row. In this case, the field data alone halves the number of vertical pixels uniformly over the entire screen. Therefore, such a transfer process has a problem that the visual sharpness is greatly reduced.
さらに、従来例Ｂでは、奇数フィールドと偶数フィールドの露光タイミングが異なる。そのため、両フィールドを合成して高解像度の静止画像を作った場合、動体被写体の画像がぶれる（ずれる）という問題点があった。 Further, in the conventional example B, the exposure timings of the odd field and the even field are different. Therefore, when both fields are combined to create a high-resolution still image, there is a problem that the moving subject image is blurred (shifted).
そこで、本発明では、上述の問題点に鑑みて、良質な低解像度データを読み出すことが可能な固体撮像装置を提供することを目的とする。 In view of the above problems, an object of the present invention is to provide a solid-state imaging device capable of reading high-quality low-resolution data.
以下、本発明について説明する。
（１）
本発明の固体撮像装置は、受光面上にマトリクス配列されて受光量に応じた光電出力を生成する複数の受光素子と、受光素子で生成される光電出力を『受光面上に設定された画素ブロック』の単位に加算して外部に出力する読出部とを備える。
The present invention will be described below.
( 1 )
The solid-state imaging device of the present invention includes a plurality of light receiving elements that are arranged in a matrix on the light receiving surface and generate photoelectric outputs corresponding to the amount of received light, and photoelectric outputs generated by the light receiving elements are expressed as “pixels set on the light receiving surface” And a reading unit that adds to the unit of “block” and outputs it to the outside.
この画素ブロックは、マトリクス配列の列方向に受光素子をＮ（Ｎ≧２）個ずつまとめた画素ブロックであり、かつ、マトリクス配列の偶数列と奇数列では画素ブロックが列方向に半位相ずれている。 This pixel block is a pixel block in which N (N ≧ 2) light receiving elements are arranged in the column direction of the matrix array, and the pixel blocks are shifted by a half phase in the column direction in the even and odd columns of the matrix array. Yes.
また、読出部は、受光素子から光電出力を読み出す移送ゲートと、移送ゲートを介して読み出された光電出力を列方向に垂直転送する垂直転送路と、垂直転送路から転送出力される光電出力を水平転送する水平転送路とを有しており、この移送ゲートが偶数列と奇数列で光電出力を互い違いの方向に読み出すことにより、画素ブロックの半位相ずれは垂直転送路上で同一位相に揃う。
（２）
本発明の別の固体撮像装置は、受光面上にマトリクス配列されて受光量に応じた光電出力を生成する複数の受光素子と、受光素子で生成される光電出力を『受光面上に設定された画素ブロック』の単位に加算して外部に出力する読出部とを備える。 The reading unit includes a transfer gate for reading photoelectric output from the light receiving element, a vertical transfer path for vertically transferring the photoelectric output read through the transfer gate in the column direction, and a photoelectric output transferred and output from the vertical transfer path. the has a horizontal transfer path for horizontally transferring, by reading the transfer gate photoelectric output even columns and odd columns in alternating directions, half the phase shift of the pixel blocks aligned in the same phase in the vertical transfer path .
( 2 )
In another solid-state imaging device of the present invention, a plurality of light receiving elements that are arranged in a matrix on a light receiving surface and generate a photoelectric output corresponding to the amount of received light, and a photoelectric output generated by the light receiving element are set on the light receiving surface. And a readout unit that adds the result to the unit of “pixel block” and outputs the result to the outside.
この画素ブロックは、マトリクス配列の列方向に受光素子をＮ（Ｎ≧２）個ずつまとめた画素ブロックであり、かつ、マトリクス配列の偶数列と奇数列では画素ブロックが列方向に半位相ずれている。 This pixel block is a pixel block in which N (N ≧ 2) light receiving elements are arranged in the column direction of the matrix array, and the pixel blocks are shifted by a half phase in the column direction in the even and odd columns of the matrix array. Yes.
また、読出部は、受光素子で生成される光電出力を列方向に垂直転送する垂直転送路と、垂直転送路から転送出力される光電出力を水平転送する水平転送路とを有しており、この垂直転送路の段数を偶数列と奇数列でずらすことにより、画素ブロックの半位相ずれは水平転送路上で同一位相に揃う。
（３）
本発明の別の固体撮像装置は、受光面上にマトリクス配列されて受光量に応じた光電出力を生成する複数の受光素子と、受光素子で生成される光電出力を『受光面上に設定された画素ブロック』の単位に加算して外部に出力する読出部とを備える。 The reading unit has a vertical transfer path for vertically transferring the photoelectric output generated by the light receiving element in the column direction, and a horizontal transfer path for horizontally transferring the photoelectric output transferred from the vertical transfer path , By shifting the number of stages of the vertical transfer path between the even and odd columns, the half phase shifts of the pixel blocks are aligned in the same phase on the horizontal transfer path.
( 3 )
In another solid-state imaging device of the present invention, a plurality of light receiving elements that are arranged in a matrix on a light receiving surface and generate a photoelectric output corresponding to the amount of received light, and a photoelectric output generated by the light receiving element are set on the light receiving surface. And a readout unit that adds the result to the unit of “pixel block” and outputs the result to the outside.
この画素ブロックは、マトリクス配列の列方向に受光素子をＮ（Ｎ≧２）個ずつまとめた画素ブロックであり、かつ、マトリクス配列の偶数列と奇数列では画素ブロックが列方向に半位相ずれている。 This pixel block is a pixel block in which N (N ≧ 2) light receiving elements are grouped in the column direction of the matrix array, and the pixel blocks are shifted by a half phase in the column direction between the even and odd columns of the matrix array. Yes.
また、読出部は、多相の転送電極に印加される転送パルスによって、受光素子で生成される光電出力を列方向に垂直転送する垂直転送路と、垂直転送路から転送出力される光電出力を水平転送する水平転送路とを有しており、この転送電極の配線パターンを奇数列と偶数列とでずらすことにより、画素ブロックの半位相ずれは垂直転送路上で同一位相に揃う。
（４）
本発明の別の固体撮像装置は、上記（３）に記載の固体撮像装置において、転送電極の少なくとも１つが、画素ブロックの半位相分ずれた『奇数列の受光素子』と『偶数列の受光素子』とに架けて、パターン形成される。
（５）
本発明の別の固体撮像装置は、上記（１）〜（４）のいずれか１項に記載の固体撮像装置において、読出部が、垂直転送路および水平転送路の少なくとも一方において、光電出力を画素ブロックの単位に加算する。
（６）
本発明の別の固体撮像装置は、上記（１）〜（５）のいずれか１項に記載の固体撮像装置において、画素ブロック単位に同一色を配したカラーフィルタアレイが、受光面に配置される。
（７）
本発明の別の固体撮像装置は、上記（６）に記載の固体撮像装置において、カラーフィルタアレイが、マトリクス配列の偶数列および奇数列の一方に、第１色が連続して配され、偶数列および奇数列の他方に、第２色および第３色が画素ブロック単位で交互に配される。
（８）
本発明の別の固体撮像装置は、上記（１）〜（７）のいずれか１項に記載の固体撮像装置において、受光面に投影される光像を『マトリクス配列の列方向と略直交する方向』にぼかす（多重像化する場合も含む）光学的ローパスフィルタを備える。
（９）
本発明の別の固体撮像装置は、上記（１）〜（８）のいずれか１項に記載の固体撮像装置において、画素ブロック単位の加算処理を行わずに、光電出力を受光素子単位に読み出す高解像度転送モードを、読出部が選択可能に有する。
Further, the reading unit, the transfer pulses applied to the transfer electrodes of the multi-phase, and vertical transfer path for vertically transferring the photoelectric output generated by the light receiving element in a column direction, a photoelectric output transferred output from the vertical transfer paths A horizontal transfer path for horizontal transfer is provided. By shifting the wiring pattern of the transfer electrode between the odd-numbered column and the even-numbered column, the half-phase shift of the pixel block is aligned with the same phase on the vertical transfer path.
( 4 )
Another solid-state image pickup device according to the present invention is the solid-state image pickup device described in ( 3 ) above, wherein at least one of the transfer electrodes is shifted by a half phase of the pixel block, “an odd-numbered light-receiving element” and “even-numbered light-receiving element”. A pattern is formed over the element.
( 5 )
Another solid-state imaging device according to the present invention is the solid-state imaging device according to any one of the above ( 1 ) to ( 4 ), wherein the reading unit outputs a photoelectric output in at least one of the vertical transfer path and the horizontal transfer path. Add to the unit of pixel block.
( 6 )
Another solid-state imaging device according to the present invention is the solid-state imaging device according to any one of (1) to ( 5 ), wherein a color filter array in which the same color is arranged for each pixel block is disposed on the light receiving surface. The
( 7 )
Another solid-state imaging device according to the present invention is the solid-state imaging device according to ( 6 ) above, wherein the color filter array has a first color continuously arranged in one of the even and odd columns of the matrix arrangement, The second color and the third color are alternately arranged in units of pixel blocks on the other of the columns and the odd columns.
( 8 )
Another solid-state imaging device according to the present invention is the solid-state imaging device according to any one of (1) to ( 7 ), wherein the light image projected on the light receiving surface is “substantially orthogonal to the column direction of the matrix array”. An optical low-pass filter that blurs in the “direction” (including the case of multiple images) is provided.
( 9 )
Another solid-state imaging device according to the present invention is the solid-state imaging device according to any one of (1) to ( 8 ), wherein the photoelectric output is read in units of light receiving elements without performing addition processing in units of pixel blocks. A high resolution transfer mode is selectable by the reading unit.
なお、本発明における上述した目的およびそれ以外の目的は、以下の説明と添付図面とによって容易に確認することができる。 The above-described object and other objects in the present invention can be easily confirmed by the following description and the accompanying drawings.
以下、本発明における実施の形態を説明する。
《第１の実施形態》
図１は、第１の実施形態にかかる電子カメラ１１の概略構成を示すブロック図である。
Hereinafter, embodiments of the present invention will be described.
<< First Embodiment >>
FIG. 1 is a block diagram illustrating a schematic configuration of an
図１において、電子カメラ１１には、撮影レンズ１２が装着される。この撮影レンズ１２の像空間側には、機械シャッタ１４および固体撮像装置１３が光軸に沿って配置される。この固体撮像装置１３の受光面には、光学的ローパスフィルタ（ＯＬＰＦ）１３ｂが配置される。この固体撮像装置１３の出力は、Ａ／Ｄ変換部１５、信号処理部１６およびバッファメモリ１７を介して、バス１８に接続される。このバス１８には、画像処理部１９，記録部２０，およびマイクロプロセッサ２２などが接続される。このマイクロプロセッサ２２は、上述した機械シャッタ１４，固体撮像装置１３，画像処理部１９，および記録部２０などを制御する。
In FIG. 1, a photographing
図２は、上述した固体撮像装置１３を示す図である。この固体撮像装置１３は、インターライン転送方式の撮像デバイスである。
FIG. 2 is a diagram illustrating the solid-
図２において、固体撮像装置１３の受光面には、複数の受光素子３１がマトリクス配列される。個々の受光素子３１の上には、オンチップマイクロレンズ（不図示）が配置される。
In FIG. 2, a plurality of light receiving
さらに、このオンチップマイクロレンズと受光素子３１との間には、カラーフィルタが設けられる。図２には、受光素子配置と、各受光素子に割り当てられるカラーフィルタの配色（ＲＧＢなどの符号）を示している。すなわち、偶数列の受光素子３１には、Ｇ色のカラーフィルタが連続配置される。一方、奇数列の受光素子３１には、後述する画素ブロック単位にＲ色とＢ色とが交互に配置される。なお、図２に示すように、このＲ色とＢ色は、隣り合う奇数列ごとに位置が入れ替わる方が好ましい。
Further, a color filter is provided between the on-chip microlens and the
このような受光面の上には、受光面の水平方向に光像をぼかす（多重像を形成する場合も含む）光学的ローパスフィルタ１３ｂが配置される。この光学的ローパスフィルタ１３ｂは、光像をずらす間隔が、受光素子３１の水平間隔に略等しくなるように調整されている。
On such a light receiving surface, an optical low-pass filter 13b that blurs a light image in the horizontal direction of the light receiving surface (including a case where a multiple image is formed) is disposed. The optical low-pass filter 13 b is adjusted so that the interval for shifting the optical image is substantially equal to the horizontal interval of the
このような受光素子３１の列の間には、垂直ＣＣＤ３３が個別に設けられる。この垂直ＣＣＤ３３は、複数の転送段を連ねて構成される。これら転送段には、４相の転送電極φＶ１〜φＶ４が配設される。制御回路３５は、これらの転送電極φＶ１〜φＶ４に対して、制御電圧を印加する。
また、受光素子３１と垂直ＣＣＤ３３との間には、移送ゲート３２が設けられる。この移送ゲート３２は、偶数列と奇数列とにおいて位置をずらして配置される。すなわち、図２において、偶数列の移送ゲート３２は、受光素子３１の右斜め下に配置される。一方、奇数列の移送ゲート３２は、受光素子３１の右斜め上に配置される。転送電極φＶ１，φＶ３は、これらの移送ゲート３２まで延設される。制御回路３５は、この転送電極φＶ１，φＶ３に、閾値電圧を超えた電圧を印加することにより、受光素子３１から垂直ＣＣＤ３３へ光電出力を移送する。 これら垂直ＣＣＤ３３の終端には、水平ＣＣＤ３６が設けられる。この水平ＣＣＤ３６には、２相の転送電極φＨ１〜φＨ２が配設される。制御回路３５は、これらの転送電極φＨ１〜φＨ２に対して、制御電圧を印加する。
［発明との対応関係］
以下、各請求項の記載事項と本実施形態との対応関係について説明する。
A
[Correspondence with Invention]
Hereinafter, the correspondence between the items described in each claim and this embodiment will be described.
なお、ここでの対応関係は、参考のために一解釈を例示するものであり、本発明を徒らに限定するものではない。 Note that the correspondence relationship here illustrates one interpretation for reference, and does not limit the present invention.
請求項記載の受光素子は、受光素子３１に対応する。
The light receiving element described in the claims corresponds to the
請求項記載の読出部は、移送ゲート３２，垂直ＣＣＤ３３，水平ＣＣＤ３６および制御回路３５に対応する。
The reading unit described in the claims corresponds to the
請求項記載の移送ゲートは、移送ゲート３２に対応する。
The transfer gate described in the claims corresponds to the
請求項記載の垂直転送路は、垂直ＣＣＤ３３に対応する。
The vertical transfer path described in the claims corresponds to the
請求項記載の水平転送路は、水平ＣＣＤ３６に対応する。
The horizontal transfer path described in the claims corresponds to the
請求項記載のカラーフィルタアレイの配色は、図２に示すものである。 The color arrangement of the color filter array described in the claims is as shown in FIG.
請求項記載の第１色は、Ｇ色に対応する。 The first color described in the claims corresponds to the G color.
請求項記載の第２色は、Ｒ色に対応する。 The second color described in the claims corresponds to the R color.
請求項記載の第３色は、Ｂ色に対応する。 The third color described in the claims corresponds to the B color.
請求項記載の光学的ローパスフィルタは、光学的ローパスフィルタ１３ｂに対応する。
［低解像度転送モードの動作説明］
以下、第１の実施形態における低解像度転送モードの動作説明を行う。
The optical low-pass filter described in the claims corresponds to the optical low-pass filter 13b.
[Description of operation in low resolution transfer mode]
The operation of the low resolution transfer mode in the first embodiment will be described below.
まず、マイクロプロセッサ２２は、機械シャッタ１４を開閉して、固体撮像装置１３の受光面に被写体像を投影する。機械シャッタ１４の全開直後、マイクロプロセッサ２２は、固体撮像装置１３内の制御回路３５に露光開始信号を送出する。制御回路３５は、この露光開始信号に従って、受光素子３１のリセット動作（不要電荷の排出）を実施する。このようにリセットされた受光素子３１では、被写体像に応じた光電出力（信号電荷など）の蓄積が新たに開始される。
First, the
所定の露光時間が経過すると、マイクロプロセッサ２２は、固体撮像装置１３内の制御回路３５に対して、低解像度転送モードの転送制御信号を送出する。
When a predetermined exposure time has elapsed, the
図３Ａ〜Ｃは、この低解像度転送モードにおける固体撮像装置１３の動作を示す図である。
3A to 3C are diagrams illustrating the operation of the solid-
まず、制御回路３５は、転送電極φＶ１に対して閾値電圧を超える電圧を印加する。すると、受光素子３１の光電出力（図３Ａに示すＧ２１，Ｒ３２，Ｇ２３，Ｂ３４，Ｇ４１，Ｂ５２，Ｇ４３，Ｒ５４など）は、移送ゲート３２を介して、転送電極φＶ１の転送段に移送される。ここまでの状態を、図３Ａに示す。
First, the
この状態で、制御回路３５は、転送電極φＶ１〜φＶ４に４相の転送パルスを印加し、垂直ＣＣＤ３３上の光電出力を転送段２つ分だけ転送する。ここまでの状態を、図３Ｂに示す。
In this state, the
次に、制御回路３５は、転送電極φＶ３に対して閾値電圧を超える電圧を印加する。すると、受光素子３１の光電出力（図３Ｂに示すＧ１１，Ｒ２２，Ｇ１３，Ｂ２４，Ｇ３１，Ｂ４２，Ｇ３３，Ｒ４４など）は、移送ゲート３２を介して、転送電極φＶ３の転送段に移送される。このような動作により、転送電極φＶ３の転送段には、光電出力の加算結果として、（Ｇ１１＋Ｇ２１），（Ｒ２２＋Ｒ３２），（Ｇ１３＋Ｇ２３），（Ｂ２４＋Ｂ３４）などが生成される。ここまでの状態を、図３Ｃに示す。
Next, the
この状態で、制御回路３５は、転送電極φＶ１〜φＶ４に４相の転送パルスを順次に印加し、垂直ＣＣＤ３３上の加算結果１行分を水平ＣＣＤ３６に垂直転送する。制御回路３５は、転送電極φＨ１〜φＨ２に２相の転送パルスを順次に印加し、水平ＣＣＤ３６上の加算結果１行分を外部に水平転送する。このような垂直転送および水平転送を交互に繰り返すことにより、光電出力の加算結果が、１画面分の低解像度データとして外部に読み出される。
In this state, the
この低解像度データは、Ａ／Ｄ変換部１５において、利得調整およびデジタル化の処理が施される。このようにデジタル化された低解像度データは、信号処理部１６において、階調補正およびホワイトバランス調整などの信号処理を、必要に応じてほぼリアルタイムに施された後、バッファメモリ１７に一旦記録される。
The low resolution data is subjected to gain adjustment and digitization in the A /
画像処理部１９は、このバッファメモリ１７内の低解像度データを、バス１８を介して処理単位ごとに読み出しながら、色補間処理などの２次元画像処理を施す。このように画像処理を完了した低解像度データは、記録部２０を介して、メモリカード２１に圧縮保存される。
［低解像度転送モードの特徴について］
図４Ａは、上記動作における光電出力の加算範囲を、受光面上の画素ブロック（図中の点線四角）として示した図である。この図に示されるように、画素ブロックは、マトリクス配列の列方向に受光素子３１を２個ずつまとめたものである。また、偶数列と奇数列では、この画素ブロックが列方向に半位相ずれる。なお、本発明では、数値的に厳密に半位相ずれる必要はなく、実質的な範囲（例えば、解像感向上などの視覚効果が得られる範囲など）で半位相ずれていればよい。
The
[Characteristics of low resolution transfer mode]
FIG. 4A is a diagram showing a photoelectric output addition range in the above operation as a pixel block (dotted line square in the drawing) on the light receiving surface. As shown in this figure, the pixel block is a group of two
このような画素ブロックの設定により、１画素当たりの信号電荷量は受光素子２つ分に拡大する。したがって、低解像度転送モードの固体撮像装置１３では、受光素子３１から信号を個別に読み出して外部メモリ上で加算する場合よりも、読出回数の少ない分だけノイズが減少し、Ｓ／Ｎの優れた画像データを撮像することができる。
With such a pixel block setting, the signal charge amount per pixel is expanded to two light receiving elements. Therefore, in the solid-
また、全画素を読み出してから演算によって加算を行う場合に比べて、撮像素子の読出し時間が半分ですむ。そのため、この低解像度モードは、高速モードでもある。したがって、低解像度モードでは、カメラ撮影のコマ速度を、全画素読出した場合の２倍程度まで高速化することが可能になる。 In addition, the readout time of the image sensor can be halved as compared with the case where addition is performed by calculation after all pixels are read out. Therefore, this low resolution mode is also a high speed mode. Therefore, in the low resolution mode, it is possible to increase the frame speed of camera shooting to about twice that when reading all pixels.
さらに、この画素ブロックは、偶数列と奇数列において半位相ずらして設定される。このような位相ずらしにより、列方向の鮮鋭度低下を補うことができる。したがって、低解像度転送モードの固体撮像装置１３では、鮮鋭度の優れた画像データを撮像することができる。
Further, this pixel block is set with a half-phase shift between the even-numbered column and the odd-numbered column. Such a phase shift can compensate for the reduction in sharpness in the column direction. Therefore, the solid-
また、この画素ブロックの位相ずれは、図２に示すように移送ゲート３２の位置をずらしたことにより、垂直ＣＣＤ３３上で同一位相に揃えられる。したがって、光電出力を転送する際に、画素ブロックの位相ずれを考慮する必要がなく、光電出力の転送シーケンスを単純化することが可能になる。
Further, the phase shift of the pixel block is made to be the same phase on the
ところで、画素ブロックのアパーチャ（入射光の範囲）は、光学的ローパスフィルタ１３ｂの像ずらし効果により拡大する。図４Ｂは、この画素ブロックのアパーチャを示した図である。 By the way, the aperture (range of incident light) of the pixel block is enlarged by the image shifting effect of the optical low-pass filter 13b. FIG. 4B is a diagram showing the aperture of this pixel block.
この図において、合成出力（例えば、Ｇ１１＋Ｇ２１）は、受光素子３１の直上に配置されるマイクロレンズ２つ分の入射光によって生成される。
In this figure, a combined output (for example, G11 + G21) is generated by incident light for two microlenses arranged immediately above the
このマイクロレンズ２つ分には、光学的ローパスフィルタ１３ｂによって像ずらしされた光が入射する。その結果、このマイクロレンズ２つ分には、直上（図４Ｂに示す実線の丸２つ）と、ずらし方向（図４Ｂに示す点線の丸２つ）とから、光が重畳して入射する。 The light shifted by the optical low-pass filter 13b is incident on the two microlenses. As a result, light is superimposed and incident on the two microlenses from directly above (two solid circles shown in FIG. 4B) and the shifting direction (two dotted circles shown in FIG. 4B).
このような作用により、各合成出力の等価的アパーチャは、図４Ｂに示すマイクロレンズ２×２個分の開口域に拡大され、実質的にほぼ正方形状のアパーチャとなる。 By such an action, the equivalent aperture of each combined output is expanded to an opening area corresponding to 2 × 2 microlenses shown in FIG. 4B, and becomes a substantially square aperture.
このとき、Ｇ色の等価的アパーチャは、受光面全体をほぼ隙間なく覆う。一方、Ｒ色およびＢ色の等価的アパーチャは市松状に受光面を覆う。さらに、このＲ色およびＢ色の等価的アパーチャは、Ｇ色の等価的アパーチャに対して、水平および垂直方向に半位相ずつずれる。 At this time, the G-color equivalent aperture covers the entire light receiving surface with almost no gap. On the other hand, the R and B equivalent apertures cover the light receiving surface in a checkered pattern. Further, the equivalent apertures of the R color and the B color are shifted by a half phase in the horizontal and vertical directions with respect to the equivalent aperture of the G color.
この図４Ｂに示す等価的アパーチャの色配列は、２板式撮像装置（Ｇ色の撮像素子とＲＢ市松の撮像デバイスを画素ずらし状態に配したもの）の画素配列にほぼ等しい。この等価的アパーチャの色配列は、ベイアー配列を斜め（ここでは４５度）に回転したものになっているが、単板式撮像素子のベイアー配列に比べて、図４Ｂに示すように、等価的アパーチャが大きくなっている。そのため、１方向のみの光学的ローパスフィルタ１３ｂだけでも、偽信号は十分に抑圧される。 The color arrangement of the equivalent aperture shown in FIG. 4B is substantially equal to the pixel arrangement of the two-plate type imaging device (G color imaging device and RB checkered imaging device arranged in a pixel shifted state). The color arrangement of the equivalent aperture is obtained by rotating the Bayer arrangement obliquely (here, 45 degrees). However, as shown in FIG. 4B, the equivalent aperture is compared with the Bayer arrangement of the single-plate image sensor. Is getting bigger. Therefore, the false signal is sufficiently suppressed even with the optical low-pass filter 13b only in one direction.
通常、ベイアー配列の単板式撮像素子では、偽色を取り除くために縦方向および横方向に像をずらす光学的ローパスフィルタが必要となる。そのため、光学的ローパスフィルタの厚みが増し、光学系の収差性能を劣化させたり、スペースをとるなどの問題が生じていた。 In general, a single-layer image sensor with a Bayer array requires an optical low-pass filter that shifts an image in the vertical and horizontal directions in order to remove false colors. For this reason, the thickness of the optical low-pass filter is increased, which causes problems such as deterioration of aberration performance of the optical system and space.
しかしながら、本実施形態の構成では、上述したように、一方向のみに像をずらす光学的ローパスフィルタ１３ｂを使用すればよい。したがって、本実施形態では、ベイアー配列の単板式撮像素子において複数方向に像をずらす場合よりも、光学的ローパスフィルタを薄くすることが可能になる。その結果、光学系の収差性能の劣化や、スペースをとるといった問題を改善することが可能になる。また、光学的ローパスフィルタの簡略化により、コスト面の利点も生じる。 However, in the configuration of the present embodiment, as described above, the optical low-pass filter 13b that shifts the image only in one direction may be used. Therefore, in the present embodiment, it is possible to make the optical low-pass filter thinner than in the case of shifting the image in a plurality of directions in the Bayer array single-plate image sensor. As a result, it is possible to improve problems such as deterioration of aberration performance of the optical system and space. In addition, the simplification of the optical low-pass filter also has a cost advantage.
また、図４Ｂに示す色配列は、ベイアー配列を４５度傾けた色配列にも等しい。したがって、画像処理部１９では、ベイアー配列用の色補間処理を４５度傾けて実施することが可能である。
［高解像度転送モードの動作説明］
続いて、第１の実施形態における高解像度転送モードの動作説明を行う。
The color arrangement shown in FIG. 4B is also equivalent to a color arrangement obtained by tilting the Bayer arrangement by 45 degrees. Therefore, the
[Explanation of operation in high resolution transfer mode]
Subsequently, the operation of the high resolution transfer mode in the first embodiment will be described.
このモードは、受光素子３１の光電出力を、加算せずに独立に読み出す。固体撮像装置１３では、隣接する２つの受光素子３１に対して、４相の転送段が設けている。そのため、本実施形態の高解像度転送モードでは、光電出力を独立に読み出すため、インタレース転送（光電出力を、第１フィールドおよび第２フィールドの２回に分けて読み出す転送方式）を実施する。このインターレース転送において、第１フィールドおよび第２フィールドの露光タイミングを揃えるため、本実施形態の高解像度転送モードでは、機械シャッタ１４による露光量制御を実施する。
In this mode, the photoelectric output of the
以下、この高解像度転送モードの動作を具体的に説明する。 The operation in this high resolution transfer mode will be specifically described below.
まず、マイクロプロセッサ２２は、固体撮像装置１３内の制御回路３５に蓄積開始信号を送出する。制御回路３５は、この蓄積開始信号に従って、受光素子３１のリセット動作（不要電荷の排出）を実施する。このリセット動作により、受光素子３１は、被写体像に応じた信号電荷の蓄積に備える。
First, the
この状態で、マイクロプロセッサ２２は、機械シャッタ１４を開閉制御する。この機械シャッタ１４の開閉制御により、固体撮像装置１３の露光期間が実質的に決定され、上述した第１フィールドおよび第２フィールドの露光タイミングが等しく揃う。
In this state, the
マイクロプロセッサ２２は、機械シャッタ１４が閉じた後、固体撮像装置１３内の制御回路３５に対し、高解像度転送モードの転送制御信号を送出する。制御回路３５は、この転送制御信号に従って、転送電極φＶ１に対して閾値電圧を超える電圧を印加する。すると、受光素子３１の光電出力（図２に示すＧ２１，Ｒ３２，Ｇ２３，Ｂ３４，Ｇ４１，Ｂ５２，Ｇ４３，Ｒ５４など）は、移送ゲート３２を介して、転送電極φＶ１の転送段に移送される。この状態で、制御回路３５は、垂直ＣＣＤ３３および水平ＣＣＤ３６を駆動して、垂直ＣＣＤ３３上の光電出力を順次に読み出す。このような転送動作により、第１フィールドの画像データがまず読み出しされる。この第１フィールドの画像データは、Ａ／Ｄ変換部１５、信号処理部１６を介して処理された後、バッファメモリ１７に一旦記録される。
After the
次に、制御回路３５は、第２フィールドの画像データ（図２に示すＧ１１，Ｒ２２，Ｇ１３，Ｂ２４，Ｇ３１，Ｂ４２，Ｇ３３，Ｒ４４など）についても、同様の読み出し動作を行う。
Next, the
このようなインタレース転送により、１画面分の画像データが２回の転送に分かれてバッファメモリ１７内に蓄積される。
By such interlaced transfer, image data for one screen is divided into two transfers and stored in the
画像処理部１９は、このバッファメモリ１７内の画像データを、バス１８を介して読み出しながら、色補間処理などの２次元画像処理を施す。このように画像処理を完了した画像データは、記録部２０を介して、メモリカード２１に圧縮保存される。
［高解像度転送モードの特徴について］
図５は、高解像度転送モードにおける画素の等価的アパーチャ（光学ローパスフィルタの効果を含む）を示す図である。
The
[Features of high resolution transfer mode]
FIG. 5 is a diagram showing an equivalent aperture (including the effect of an optical low-pass filter) of pixels in the high-resolution transfer mode.
図５に示されるように、高解像度転送モードでは、低解像度転送モードに比べてＧ単独での垂直解像度が倍増する。したがって、高解像度転送モードの固体撮像装置１３では、画像の微細構造をより精細に撮像することが可能になる。
As shown in FIG. 5, in the high resolution transfer mode, the vertical resolution of G alone is doubled compared to the low resolution transfer mode. Therefore, the solid-
なお、上述した低解像度転送モードでは、ほぼプログレッシブな転送動作となるため、電子シャッタ機能のみの撮像動作が可能であり、機械シャッタ１４は必ずしも必要ではない。このような場合でも、機械シャッタ１４を、余分な光が転送段に入るのを避けるための遮光手段として、アシスト的に使用することは好ましい。（もちろん、電子シャッタの開閉の間に機械シャッタ１４の開閉動作を入れて、機械シャッタ１４で露光制御する構成としても構わない。）
一方、上述した高解像度転送モードでは、インタレース転送となる。この場合、露光時間の経過直後に機械シャッタ１４を閉じることにより、２つのフィールド画像の露光完了時刻を揃えることができる。
In the above-described low-resolution transfer mode, since the transfer operation is almost progressive, an image pickup operation using only the electronic shutter function is possible, and the
On the other hand, in the above-described high resolution transfer mode, interlace transfer is performed. In this case, the exposure completion times of the two field images can be aligned by closing the
なお、受光面直前でフォーカルプレーンシャッタを閉じる場合は、画面内位置による露光量の違いが問題となる。その場合は、上述したように、蓄積開始の後にフォーカルプレーンシャッタを開けるようにして、画面内位置による露光量の違いをなくすことが好ましい。 When the focal plane shutter is closed immediately before the light receiving surface, a difference in exposure amount depending on the position in the screen becomes a problem. In that case, as described above, it is preferable to open the focal plane shutter after the start of accumulation so as to eliminate the difference in exposure amount depending on the position in the screen.
なお、上述した第１の実施形態では、図１４のＡパターンに示すように、垂直ＣＣＤ３３の１相目と３相目に移送ゲート３２を列単位にずらして周期配置した。しかしながら、本発明はこれに限定されるものではない。
In the first embodiment described above, the
例えば、図１４のＢパターンに示すように、偶数列（あるいは奇数列）の垂直ＣＣＤ３３の２相目と４相目に移送ゲート３２を周期配置し、奇数列（あるいは偶数列）の垂直ＣＣＤ３３の１相目と３相目に移送ゲート３２を周期配置してもよい。この場合、低解像度転送モードの転送動作は、次の手順(1)〜(4)により実行することが好ましい。
(1) 転送電極φＶ１，φＶ４に移送電圧を同時に与え、垂直ＣＣＤ３３の１相目と４相目を連結した電位井戸に光電出力を移送する。
(2) ２段分だけ垂直転送する。
(3) 転送電極φＶ２，φＶ３に移送電圧を同時に与え、垂直ＣＣＤ３３の２相目と３相目を連結した電位井戸に光電出力を移送する。このとき、電位井戸内において、光電出力が画素ブロック単位に加算合成される。
(4) 垂直ＣＣＤ３３上の合成出力を順次に転送して、外部に読み出す。
For example, as shown in the B pattern of FIG. 14, the
(1) A transfer voltage is simultaneously applied to the transfer electrodes φV1 and φV4, and the photoelectric output is transferred to a potential well connected to the first and fourth phases of the
(2) Vertical transfer is performed for two stages.
(3) A transfer voltage is simultaneously applied to the transfer electrodes φV2 and φV3, and the photoelectric output is transferred to the potential well connected to the second and third phases of the
(4) The synthesized output on the
このように、Ｂパターンの移送ゲート配置においても、画素ブロックの半位相ずれを、垂直ＣＣＤ３３上で同位相に揃えることができる。
Thus, even in the transfer gate arrangement of the B pattern, the half-phase shift of the pixel block can be made to be the same phase on the
次に、別の実施形態について説明する。
《第２の実施形態》
第２の実施形態における電子カメラの特徴は、図１に示す固体撮像装置１３を、図６に示す固体撮像装置５０に代えた点である。なお、その他の電子カメラの構成については、第１の実施形態と同様であるため、ここでの説明を省略する。
Next, another embodiment will be described.
<< Second Embodiment >>
A feature of the electronic camera in the second embodiment is that the solid-
図６Ａは、固体撮像装置５０の外形図である。
FIG. 6A is an external view of the solid-
図６Ｂは、この固体撮像装置５０の内部構成を示す図である。
FIG. 6B is a diagram showing an internal configuration of the solid-
図６Ｂに示すように、固体撮像装置５０の受光面には、受光素子５１が、斜め向きにマトリクス配列される。この受光素子５１の上には、オンチップマイクロレンズ（不図示）が形成される。このオンチップマイクロレンズと受光素子５１との間には、図７Ａに示す配色のカラーフィルタアレイが配置される。（すなわち、マトリクス配列の偶数列には、Ｇ色のカラーフィルタが連続配置される。一方、奇数列には、後述する画素ブロック単位にＲ色とＢ色とが交互配置される。なお、このＲ色とＢ色は、隣り合う奇数行ごとに、位置が入れ替わるようにすることが好ましい。）
このカラーフィルタアレイの上には、マトリクス配列の行方向に光像をぼかす（多重像を形成する場合も含む）光学的ローパスフィルタ５０ｂが配置される。この光学的ローパスフィルタ５０ｂは、光像をずらす間隔が、マトリクス配列の列間隔に略等しくなるように調整されている。
As shown in FIG. 6B, light receiving elements 51 are arranged in a matrix on the light receiving surface of the solid-
On the color filter array, an optical low-pass filter 50b that blurs a light image in the row direction of the matrix array (including a case where a multiple image is formed) is disposed. The optical low-pass filter 50b is adjusted so that the interval at which the optical image is shifted is substantially equal to the column interval of the matrix array.
図６Ｂに示すように、撮像素子の分離領域（チャンネルストップ）５４は、受光素子５１のジグザグ列の単位に受光面を区分する。これら複数本の分離領域５４を境界線にして、複数本の垂直ＣＣＤ５３が形成される。
As shown in FIG. 6B, the separation region (channel stop) 54 of the imaging element divides the light receiving surface into units of a zigzag row of the light receiving element 51. A plurality of vertical CCDs 53 are formed using the plurality of
この垂直ＣＣＤ５３は、受光素子５１の隙間に転送段を連ねて構成される。これらの転送段には、４相の転送電極φＶ１〜φＶ４が配設される。制御回路５５は、これらの転送電極φＶ１〜φＶ４に対して、制御電圧を印加する。また、受光素子５１と垂直ＣＣＤ５３との間には、移送ゲート５２が設けられる。 The vertical CCD 53 is configured by connecting a transfer stage to a gap between the light receiving elements 51. These transfer stages are provided with four-phase transfer electrodes φV1 to φV4. The control circuit 55 applies a control voltage to these transfer electrodes φV1 to φV4. A transfer gate 52 is provided between the light receiving element 51 and the vertical CCD 53.
これらの垂直ＣＣＤ５３の終端部には、水平ＣＣＤ５６が設けられる。この水平ＣＣＤ５６には、２相の転送電極φＨ１〜φＨ２が配設される。制御回路５５は、これらの転送電極φＨ１〜φＨ２に対して制御電圧を印加する。
［低解像度転送モードの動作説明］
以下、図６Ｂを使用して、固体撮像装置５０における低解像度転送モードの動作を説明する。なお、機械シャッタ１４の動作および電子シャッタ動作については、第１の実施形態と同様なので、ここでの説明を省略する。
At the end of these vertical CCDs 53, a horizontal CCD 56 is provided. The horizontal CCD 56 is provided with two-phase transfer electrodes φH1 to φH2. The control circuit 55 applies a control voltage to these transfer electrodes φH1 to φH2.
[ Description of operation in low resolution transfer mode]
Hereinafter, the operation in the low-resolution transfer mode in the solid-
所定の露光時間が経過して受光素子５１に光電出力が蓄積された後、マイクロプロセッサ２２は、固体撮像装置５０内の制御回路５５に対して、低解像度転送モードの転送制御信号を送出する。
After the photoelectric exposure is accumulated in the light receiving element 51 after a predetermined exposure time has elapsed, the
すると、制御回路５５は、転送電極φＶ４に対して閾値電圧を超える電圧を印加する。すると、受光素子５１の光電出力（図６Ｂに示すＧ２１，Ｂ２２，Ｒ４１，Ｇ４２など）は、移送ゲート５２を介して、転送電極φＶ４の転送段に移送される。 Then, the control circuit 55 applies a voltage exceeding the threshold voltage to the transfer electrode φV4. Then, the photoelectric output of the light receiving element 51 (G21, B22, R41, G42, etc. shown in FIG. 6B) is transferred to the transfer stage of the transfer electrode φV4 via the transfer gate 52.
この状態で、制御回路５５は、転送電極φＶ１〜φＶ４に４相の転送パルスを印加し、垂直ＣＣＤ５３上の光電出力を転送段２つ分だけ転送する。 In this state, the control circuit 55 applies four-phase transfer pulses to the transfer electrodes φV1 to φV4, and transfers the photoelectric output on the vertical CCD 53 by two transfer stages.
次に、制御回路５５は、転送電極φＶ２に対して閾値電圧を超える電圧を印加する。すると、受光素子５１の光電出力（図６Ｂに示すＧ１１，Ｂ１２，Ｒ３１，Ｇ３２など）は、移送ゲート５２を介して、転送電極φＶ２の転送段に移送される。このような動作により、転送電極φＶ２の転送段には、光電出力の加算結果として、（Ｇ１１＋Ｇ２１），（Ｒ３１＋Ｒ４１），（Ｂ１２＋Ｂ２２），（Ｇ３２＋Ｇ４１）などが生成される。 Next, the control circuit 55 applies a voltage exceeding the threshold voltage to the transfer electrode φV2. Then, the photoelectric output of the light receiving element 51 (G11, B12, R31, G32, etc. shown in FIG. 6B) is transferred to the transfer stage of the transfer electrode φV2 via the transfer gate 52. By such an operation, (G11 + G21), (R31 + R41), (B12 + B22), (G32 + G41), and the like are generated as the photoelectric output addition results in the transfer stage of the transfer electrode φV2.
この状態で、制御回路５５は、転送電極φＶ１〜φＶ４に４相の転送パルスを順次に印加し、垂直ＣＣＤ５３上の加算結果１行分を水平ＣＣＤ５６に垂直転送する。制御回路５５は、転送電極φＨ１〜φＨ２に２相の転送パルスを順次に印加し、水平ＣＣＤ５６上の加算結果１行分を外部に水平転送する。このような垂直転送および水平転送を交互に繰り返すことにより、光電出力の加算結果が、１画面分の低解像度データとして外部に読み出される。 In this state, the control circuit 55 sequentially applies four-phase transfer pulses to the transfer electrodes φV <b> 1 to φV <b> 4, and vertically transfers the addition result for one row on the vertical CCD 53 to the horizontal CCD 56. The control circuit 55 sequentially applies two-phase transfer pulses to the transfer electrodes φH1 to φH2, and horizontally transfers the addition result for one row on the horizontal CCD 56 to the outside. By alternately repeating such vertical transfer and horizontal transfer, the addition result of the photoelectric output is read out as low resolution data for one screen.
この低解像度データは、Ａ／Ｄ変換部１５において、利得調整およびデジタル化の処理が施される。このようにデジタル化された低解像度データは、信号処理部１６において、階調補正（ガンマ補正など）およびホワイトバランス調整などの信号処理を必要に応じてほぼリアルタイムに施される。このように信号処理された低解像度データは、バッファメモリ１７に一旦記録される。
The low resolution data is subjected to gain adjustment and digitization in the A /
画像処理部１９は、このバッファメモリ１７内の低解像度データを、バス１８を介して処理単位ごとに読み出しながら、色補間処理などの２次元画像処理を施す。このように画像処理を完了した低解像度データは、記録部２０を介して、メモリカード２１に圧縮保存される。
［低解像度転送モードの特徴について］
図７Ａは、上記動作における光電出力の加算範囲を、受光面上の画素ブロック（図中の点線四角）として示した図である。この図に示されるように、画素ブロックは、マトリクス配列の列方向に受光素子５１を２個ずつまとめたものである。
The
[Characteristics of low resolution transfer mode]
FIG. 7A is a diagram showing the photoelectric output addition range in the above operation as a pixel block (dotted line square in the drawing) on the light receiving surface. As shown in this figure, the pixel block is a group of two light receiving elements 51 in the column direction of the matrix array.
図７Ａに示すように、奇数列の画素ブロックと、偶数列の画素ブロックは、列方向に半位相ずれている。一方、これらの画素ブロックは、受光面上の水平方向および垂直方向については、位相が揃っている。 As shown in FIG. 7A, the odd-numbered pixel block and the even-numbered pixel block are shifted by a half phase in the column direction. On the other hand, these pixel blocks have the same phase in the horizontal and vertical directions on the light receiving surface.
ところで、画素ブロックの等価的アパーチャ（入射光の範囲）は、光学的ローパスフィルタ５０ｂの像ずらし効果により拡大する。図７Ｂは、この画素ブロックの等価的アパーチャを示した図である。等価的なアパーチャは４つのマイクロレンズの集合と同等であり、図４Ｂで示したパターンを４５度回転したものになっている。この図に示されるように、Ｇ色の等価的アパーチャは、受光面全体をほぼ隙間なく覆う。一方、Ｒ色およびＢ色の等価的アパーチャは斜め向きに市松配列される。さらに、このＲ色およびＢ色の等価的アパーチャは、Ｇ色の等価的アパーチャに対して、水平および垂直方向に半位相ずつずれる。 By the way, the equivalent aperture (range of incident light) of the pixel block is enlarged by the image shifting effect of the optical low-pass filter 50b. FIG. 7B is a diagram showing an equivalent aperture of this pixel block. The equivalent aperture is equivalent to a set of four microlenses, which is a 45 ° rotation of the pattern shown in FIG. 4B. As shown in this figure, the G-color equivalent aperture covers the entire light receiving surface with almost no gap. On the other hand, the equivalent apertures of the R color and the B color are checkered in an oblique direction. Further, the equivalent apertures of the R color and the B color are shifted by a half phase in the horizontal and vertical directions with respect to the equivalent aperture of the G color.
図７Ｂに示すように、これら等価的アパーチャの色配列は、ベイアー配列の色配列に等しい。したがって、画像処理部１９では、ベイアー配列用の色補間処理を実施することが可能になる。
As shown in FIG. 7B, the color arrangement of these equivalent apertures is equal to the color arrangement of the Bayer arrangement. Therefore, the
ただし、得られる色配列はベイアー配列であるが、等価的アパーチャのパターンは通常の単板ベイアーとは異なっている。これにもとづく光学的ローパスフィルタの簡略化に関する特徴は、第１の実施形態と同様である。
［高解像度転送モードの動作説明］
続いて、第２の実施形態における高解像度転送モードの動作説明を行う。
However, although the color arrangement obtained is a Bayer arrangement, the pattern of equivalent apertures is different from that of a normal single plate Bayer. The characteristic regarding the simplification of the optical low-pass filter based on this is the same as that of the first embodiment.
[Explanation of operation in high resolution transfer mode]
Subsequently, the operation of the high resolution transfer mode in the second embodiment will be described.
まず、マイクロプロセッサ２２は、固体撮像装置５０内の制御回路５５に対して、高解像度転送モードの転送制御信号を送出する。
First, the
すると、制御回路５５は、転送電極φＶ２に対して閾値電圧を超える電圧を印加する。すると、受光素子５１の光電出力（図６Ｂに示すＧ１１，Ｂ１２，Ｒ３１，Ｇ３２など）は、移送ゲート５２を介して、転送電極φＶ２の転送段に移送される。この状態で、制御回路５５は、垂直ＣＣＤ５３および水平ＣＣＤ５６を駆動して、垂直ＣＣＤ５３上の光電出力を順次に読み出す。このような転送動作により、第１フィールドの画像データがまず読み出しされる。この第１フィールドの画像データは、Ａ／Ｄ変換部１５、信号処理部１６を介して処理された後、バッファメモリ１７に一旦記録される。
Then, the control circuit 55 applies a voltage exceeding the threshold voltage to the transfer electrode φV2. Then, the photoelectric output of the light receiving element 51 (G11, B12, R31, G32, etc. shown in FIG. 6B) is transferred to the transfer stage of the transfer electrode φV2 via the transfer gate 52. In this state, the control circuit 55 drives the vertical CCD 53 and the horizontal CCD 56 to sequentially read photoelectric outputs on the vertical CCD 53. By such a transfer operation, the image data of the first field is first read out. The image data of the first field is processed through the A /
次に、制御回路５５は、第２フィールドの画像データ（図６Ｂに示すＧ２１，Ｂ２２，Ｒ４１，Ｇ４２など）についても、同様の読み出し動作を行う。 Next, the control circuit 55 performs the same read operation on the image data of the second field (G21, B22, R41, G42, etc. shown in FIG. 6B).
このようなインタレース転送により、１画面分の画像データがバッファメモリ１７内に蓄積される。
By such interlaced transfer, image data for one screen is accumulated in the
画像処理部１９は、このバッファメモリ１７内の画像データを、バス１８を介して処理単位ごとに読み出しながら、色補間処理などの２次元画像処理を施す。このように画像処理を完了した画像データは、記録部２０を介して、メモリカード２１に圧縮保存される。
［高解像度転送モードの特徴について］
図８は、高解像度転送モードにおける画素の等価的アパーチャ（光学ローパスフィルタの効果を含む）を示す図である。
The
[Features of high resolution transfer mode]
FIG. 8 is a diagram illustrating an equivalent aperture (including the effect of an optical low-pass filter) of pixels in the high-resolution transfer mode.
図８に示されるように、高解像度転送モードでは、低解像度転送モードに比べて、斜め方向のＧ単独での解像度が増加する。したがって、高解像度転送モードの固体撮像装置５０では、画像の微細構造をより精細に撮像することが可能になる。
《第３の実施形態》
第３の実施形態は、転送電極φＶ１〜φＶ４の配線パターンを工夫した点に特徴を有する。なお、その他の点については、第１の実施形態とほぼ同様であるため、ここでの説明を省略する。
As shown in FIG. 8, in the high resolution transfer mode, the resolution of G alone in the oblique direction increases compared to the low resolution transfer mode. Therefore, the solid-
<< Third Embodiment >>
The third embodiment is characterized in that the wiring pattern of the transfer electrodes φV1 to φV4 is devised. Since the other points are almost the same as those in the first embodiment, description thereof is omitted here.
図１５，図１６，および図１７は、転送電極φＶ１〜φＶ４の配線パターンを例示する図である。これらの図では、転送電極φＶ１および転送電極φＶ２を黒く塗りつぶすことによって、転送電極の形状を明確に示している。 15, FIG. 16, and FIG. 17 are diagrams illustrating the wiring patterns of the transfer electrodes φV1 to φV4. In these drawings, the shape of the transfer electrode is clearly shown by blackening the transfer electrode φV1 and the transfer electrode φV2.
以下、図ごとに説明する。
［図１５に示す配線パターン］
図１５において、受光面には、マトリクス配列された受光素子１３１と、これら受光素子１３１を電気的に区切るチャネルストップ（分離領域のこと）１３１ａと、受光素子１３１の列間に配置される転送チャンネル１３３ａと、転送電極φＶ１〜φＶ４とが設けられる。
Hereinafter, it demonstrates for every figure.
[Wiring pattern shown in FIG. 15]
In FIG. 15, on the light receiving surface,
ここでの転送電極φＶ１，φＶ３と転送電極φＶ２，φＶ４とは、電極の縁部分を半導体基板の厚み方向にずらして電気的に絶縁した上で、受光面上方から見て一部重なるように形成される。 Here, the transfer electrodes φV1 and φV3 and the transfer electrodes φV2 and φV4 are formed such that the edge portions of the electrodes are electrically insulated by shifting in the thickness direction of the semiconductor substrate, and are partially overlapped when viewed from above the light receiving surface. Is done.
この受光面の画素ブロックは、受光素子１３１を列方向に２個ずつまとめたものである。さらに、この画素ブロックは、偶数列と奇数列とにおいて列方向に半位相分（つまり受光素子１３１の１つ分）だけずれている。
This pixel block on the light receiving surface is a group of two light receiving
転送電極φＶ１〜φＶ４は、画素ブロックの半位相分だけずれた『奇数列の受光素子１３１』と『偶数列の受光素子１３１』とを架け渡すように、千鳥状にパターン形成される。
The transfer electrodes φV1 to φV4 are formed in a staggered pattern so as to bridge the “odd-numbered
以下、この配線パターンにおける転送動作について具体的に説明する。まず、転送電極φＶ１に高電圧読み出しパルスが印加されると、転送電極φＶ１の下の転送ゲートがオン状態になる。その結果、転送電極φＶ１の配線パターンに沿って、受光素子１３１から転送チャンネル１３３ａへ光電出力が移送される。同様に、転送電極φＶ３に高電圧読み出しパルスが印加されると、転送電極φＶ３の下の転送ゲートがオン状態になる。その結果、転送電極φＶ３の配線パターンに沿って、受光素子１３１から転送チャンネル１３３ａへ光電出力が移送される。
Hereinafter, the transfer operation in this wiring pattern will be specifically described. First, when a high voltage read pulse is applied to the transfer electrode φV1, the transfer gate below the transfer electrode φV1 is turned on. As a result, the photoelectric output is transferred from the
このような動作により、奇数列と偶数列では、転送電極φＶ１，φＶ３の配線パターンに沿って、光電出力が互い違いの方向に読み出される。その結果、画素ブロックの位相ずれが、転送チャンネル１３３ａの電位井戸において同位相に揃えられる。
［図１６に示す配線パターン］
図１６においても、図１５の場合と同様に、画素ブロックの半位相分だけずれた『奇数列の受光素子１３１』と『偶数列の受光素子１３１』とをつなぐように、転送電極φＶ１〜φＶ４をパターン形成する。
With such an operation, photoelectric outputs are read out in alternate directions along the wiring patterns of the transfer electrodes φV1 and φV3 in the odd and even columns. As a result, the phase shift of the pixel block is aligned in the same phase in the potential well of the transfer channel 133a.
[Wiring pattern shown in FIG. 16]
Also in FIG. 16, similarly to the case of FIG. 15, the transfer electrodes φV1 to φV4 are connected so as to connect the “odd-numbered light-receiving
その結果、図１６においても、画素ブロックの位相ずれが、転送チャンネル１３３ａにおいて同位相に揃えられる。 As a result, also in FIG. 16, the phase shift of the pixel block is made to be the same phase in the transfer channel 133a.
なお、図１６に示す配線パターンでは、移送ゲートの位置を奇数列と偶数列とで近づく方向にずらしている。その結果、転送電極φＶ１〜φＶ４の曲がり具合を緩和し、転送電極φＶ１〜φＶ４のパターンを滑らかな形状に近づけることに成功している。 In the wiring pattern shown in FIG. 16, the position of the transfer gate is shifted in the direction approaching the odd and even columns. As a result, the bending state of the transfer electrodes φV1 to φV4 is alleviated, and the pattern of the transfer electrodes φV1 to φV4 is successfully brought close to a smooth shape.
さらに、転送電極φＶ１および転送電極φＶ３については、受光素子１３１の行間を一直線に貫いて、配線接続を行っている。
［図１７に示す配線パターン］
図１７においても、図１５の場合と同様に、画素ブロックの半位相分だけずれた『奇数列の受光素子１３１』と『偶数列の受光素子１３１』とをつなぐように、転送電極φＶ１〜φＶ４をパターン形成する。
Further, with respect to the transfer electrode φV1 and the transfer electrode φV3, wiring connection is made by passing between the rows of the
[Wiring pattern shown in FIG. 17]
Also in FIG. 17, similarly to the case of FIG. 15, the transfer electrodes φV1 to φV4 are connected so as to connect the “odd-numbered light-receiving
その結果、図１７においても、画素ブロックの位相ずれが、転送チャンネル１３３ａにおいて同位相に揃えられる。 As a result, also in FIG. 17, the phase shift of the pixel block is made to be the same phase in the transfer channel 133a.
なお、図１７に示す配線パターンでは、移送ゲートの位置を奇数列と偶数列とで近づく方向にずらしている。その結果、転送電極φＶ１〜φＶ４の曲がり具合を緩和し、転送電極φＶ１〜φＶ４のパターンを滑らかな形状に近づけることに成功している。 In the wiring pattern shown in FIG. 17, the position of the transfer gate is shifted in the direction approaching the odd and even columns. As a result, the bending state of the transfer electrodes φV1 to φV4 is alleviated, and the pattern of the transfer electrodes φV1 to φV4 is successfully brought close to a smooth shape.
さらに、転送電極φＶ１〜φＶ４の全てについて、受光素子１３１の行間を一直線に貫いて、配線接続を行っている。
Further, all the transfer electrodes φV <b> 1 to φV <b> 4 are connected by wiring through the rows of the
次に、別の実施形態について説明する。
《第４の実施形態》
第４の実施形態における電子カメラの特徴は、図１に示す固体撮像装置１３を、固体撮像装置２１３に代えた点である。なお、その他の電子カメラの構成については、第１の実施形態と同様であるため、ここでの説明を省略する。
Next, another embodiment will be described.
<< Fourth Embodiment >>
A feature of the electronic camera in the fourth embodiment is that the solid-
図１８は、この固体撮像装置２１３を示す図である。図１９Ａは、固体撮像装置２１３の画素ブロック（図中の点線矩形）を示す図である。図１９Ｂは、固体撮像装置２１３の低解像度モードにおける個々の出力に関する等価的アパーチャを示す図である。
FIG. 18 is a diagram illustrating the solid-
第４の実施形態では、光電出力の垂直転送方向と略直交する方向を『列方向』と定め、この列方向を基準に画素ブロックを設定している。その結果、図１９Ａに示す画素ブロックは、第１の実施形態の画素ブロック（図４Ａ参照）を略９０度回転したものに等しくなる。 In the fourth embodiment, a direction substantially orthogonal to the vertical transfer direction of photoelectric output is defined as a “column direction”, and pixel blocks are set based on this column direction. As a result, the pixel block shown in FIG. 19A is equal to the pixel block (see FIG. 4A) of the first embodiment rotated approximately 90 degrees.
さらに、このような画素ブロックの回転に伴い、図１９Ａに示すカラーフィルタアレイの色配列も、第１の実施形態の色配列（図４Ａ参照）を略９０度回転したものに等しくしている。また同様に、図１９Ｂに示すＯＬＰＦの像ずらし方向も、第１の実施形態の像ずらし方向（図４Ｂ参照）を略９０度回転したものに等しくしている。 Further, with such rotation of the pixel block, the color arrangement of the color filter array shown in FIG. 19A is also made equal to the color arrangement of the first embodiment (see FIG. 4A) rotated approximately 90 degrees. Similarly, the image shifting direction of the OLPF shown in FIG. 19B is equal to the image shifting direction (see FIG. 4B) of the first embodiment rotated approximately 90 degrees.
なお、第４の実施形態では、垂直転送方向において、画素ブロックの位相が揃う。そのため、移送ゲート２３２については、第１の実施形態（図２）とは異なり、転送電極φＶ２および転送電極φＶ４の位置に配置される。
［低解像度転送モードの動作説明］
以下、第４の実施形態における低解像度転送モードの動作を、図１および図１８を用いて説明する。
In the fourth embodiment, the phases of the pixel blocks are aligned in the vertical transfer direction. Therefore, the transfer gate 232 is arranged at the position of the transfer electrode φV2 and the transfer electrode φV4, unlike the first embodiment (FIG. 2).
[Description of operation in low resolution transfer mode]
Hereinafter, the operation in the low-resolution transfer mode in the fourth embodiment will be described with reference to FIGS.
マイクロプロセッサ２２は、機械式シャッタ１４を閉じて、受光素子３１の光電蓄積を完了した後、固体撮像装置２１３内の制御回路３５に対して、低解像度転送モードの転送制御信号を送出する。
The
この転送制御信号に応じて、制御回路３５は、垂直ＣＣＤ３３および水平ＣＣＤ３６を駆動して、インタレース転送を実施する。
In response to this transfer control signal, the
１フィールド目のインタレース転送では、偶数列の光電出力（図１８に示すＧ１１，Ｇ１２，Ｇ１３，Ｇ３１，Ｇ３２，Ｇ３３など）が、水平ＣＣＤ３６から順次出力される。水平ＣＣＤ３６の出力部（ＣＣＤ出力段または出力回路）は、この水平転送に同期して、偶数列の光電出力を水平方向に加算し、画素ブロック単位の合成出力（例えば、Ｇ１１＋Ｇ１２など）を生成する。
In the interlace transfer of the first field, photoelectric outputs of even columns (G11, G12, G13, G31, G32, G33, etc. shown in FIG. 18) are sequentially output from the
続く２フィールド目のインタレース転送では、奇数列の光電出力（図１８に示すＲ２２，Ｒ２３，Ｂ２４，Ｂ２５など）が、水平ＣＣＤ３６から順次出力される。水平ＣＣＤ３６の出力部（ＣＣＤ出力段または出力回路）は、この水平転送に同期して、この奇数列の光電出力を水平方向に加算し、画素ブロック単位の合成出力（例えば、Ｒ２２＋Ｒ２３など）を生成する。このとき、水平ＣＣＤ３６の出力部は、水平加算のタイミングを半位相ずらすことにより、１フィールド目の合成出力に対して、水平方向に半位相ずれた合成出力を生成する。
In the subsequent interlaced transfer of the second field, odd-numbered photoelectric outputs (R22, R23, B24, B25, etc. shown in FIG. 18) are sequentially output from the
このような２フィールド分のインタレース転送を経て、１画面分の低解像度データがバッファメモリ１７内に蓄積される。
Through such interlaced transfer for two fields, low resolution data for one screen is stored in the
画像処理部１９は、このバッファメモリ１７内の低解像度データを、バス１８を介して読み出しながら、色補間処理などの２次元画像処理を施す。このように画像処理を完了した低解像度データは、記録部２０を介して、メモリカード２１に圧縮保存される。
The
以上の動作により、第１の実施形態とほぼ同様の低解像度データを得ることが可能になる。
［高解像度転送モードの動作説明］
次に、第４の実施形態における高解像度転送モードの動作を、図１および図１８を用いて説明する。
With the above operation, it is possible to obtain low-resolution data substantially the same as in the first embodiment.
[Explanation of operation in high resolution transfer mode]
Next, the operation in the high resolution transfer mode in the fourth embodiment will be described with reference to FIGS.
マイクロプロセッサ２２は、機械式シャッタ１４を閉じて、受光素子３１の光電蓄積を完了した後、固体撮像装置２１３内の制御回路３５に対して、高解像度転送モードの転送制御信号を送出する。
The
この転送制御信号に応じて、制御回路３５は、垂直ＣＣＤ３３および水平ＣＣＤ３６を駆動して、インタレース転送を実施する。
In response to this transfer control signal, the
このとき、水平ＣＣＤ３６の出力部は、光電出力の水平加算の動作を停止し、光電出力を画素単位に出力する。
At this time, the output unit of the
このような２フィールド分のインタレース転送を経て、１画面分の高解像度データがバッファメモリ１７内に蓄積される。
Through such interlaced transfer for two fields, high resolution data for one screen is stored in the
画像処理部１９は、このバッファメモリ１７内の高解像度データを、バス１８を介して読み出しながら、色補間処理などの２次元画像処理を施す。このように画像処理を完了した高解像度データは、記録部２０を介して、メモリカード２１に圧縮保存される。
The
以上の動作により、第１の実施形態とほぼ同様の高解像度データを得ることが可能になる。
《実施形態の補足事項》
なお、上述した実施形態では、受光素子２個から画素ブロックを構成する場合について説明した。しかしながら、本発明はこれに限定されるものではない。一般に、受光素子Ｎ（Ｎ≧２）個から画素ブロックを構成することができる。その場合は、Ｎの数に合わせて転送電極の相数を変更すればよい。
With the above operation, it is possible to obtain high resolution data substantially the same as in the first embodiment.
<< Additional items of embodiment >>
In the above-described embodiment, the case where a pixel block is configured by two light receiving elements has been described. However, the present invention is not limited to this. In general, a pixel block can be composed of N light receiving elements (N ≧ 2). In that case, the number of phases of the transfer electrode may be changed in accordance with the number of N.
また、上述した実施形態では、原色系のカラーフィルタアレイを使用する場合について説明した。しかしながら、本発明は、特定のカラーフィルタアレイに限定されるものではない。例えば、図９〜図１１に示す配列パターンに従って、任意のカラーフィルタＸ１〜Ｘ８を配置してもよい。 In the above-described embodiment, the case of using a primary color filter array has been described. However, the present invention is not limited to a specific color filter array. For example, arbitrary color filters X1 to X8 may be arranged according to the arrangement pattern shown in FIGS.
この場合、図１１中のＣＦＡ配列１を採用することにより、上述した原色系のカラーフィルタアレイを得ることができる。
In this case, the above-described primary color filter array can be obtained by adopting the
また、図１１中のＣＦＡ配列２を採用することにより、Ｇ色を輝度Ｙに置き換えた原色系のカラーフィルタアレイを得ることができる。
Further, by employing the
一方、図１１中のＣＦＡ配列３を採用することにより、Ｇ色を交えた補色系のカラーフィルタアレイを得ることができる。
On the other hand, by adopting the
また、図１１中のＣＦＡ配列４を採用することにより、任意の色ａ１〜ａ４からなるカラーフィルタアレイを得ることができる。
In addition, by adopting the
なお、上述した実施形態では、同一の画素ブロックに属するカラーフィルタを同じ色に揃えている。しかしながら、本発明はこれに限定されるものではない。例えば、同一の画素ブロックに属する複数のカラーフィルタを、異なる色に設定してもよい。この場合、高解像度転送モードでは、受光素子単位に細かい色情報を得ることが可能になる。また、低解像度転送モードでは、画素ブロック内のカラーフィルタの合成色に関する色情報を得ることが可能になる。 In the above-described embodiment, the color filters belonging to the same pixel block are arranged in the same color. However, the present invention is not limited to this. For example, a plurality of color filters belonging to the same pixel block may be set to different colors. In this case, fine color information can be obtained for each light receiving element in the high resolution transfer mode. In the low resolution transfer mode, it is possible to obtain color information related to the composite color of the color filters in the pixel block.
また、上述した実施形態では、１つの受光素子３１，５１に対して、垂直ＣＣＤ３３，５３の転送段を２つ配分している。しかしながら、本発明はこれに限定されるものではない。例えば、１つの受光素子３１，５１に対して、垂直ＣＣＤ３３，５３の転送段を３〜４つ配分してもよい。この場合、高解像度転送モードにおいて、３〜４相駆動によるプログレッシブ転送を行うことが可能になる。
In the above-described embodiment, two transfer stages of the
なお、上述した実施形態では、垂直ＣＣＤ３３，５３上において、光電出力を加算している。しかしながら、本発明はこれに限定されるものではない。例えば、光電出力を垂直転送路（垂直ＣＣＤ）を介してプログレッシブに垂直転送し、水平転送路（水平ＣＣＤ）上において、光電出力を画素ブロック単位に加算してもよい。
In the embodiment described above, the photoelectric outputs are added on the
この場合も、移送ゲートの配置を奇数列／偶数列でずらすことにより、垂直転送路上で画素ブロックの半位相ずれを揃えることが好ましい。あるいは、後述するように、垂直転送段数を偶数列／奇数列でずらすことにより、画素ブロックの位相ずれを水平転送路上で揃えることが好ましい。このような工夫により、水平転送路上における画素ブロック単位の加算処理を単純かつ的確に実行することが可能になる。 Also in this case, it is preferable that the half-phase shifts of the pixel blocks are made uniform on the vertical transfer path by shifting the arrangement of the transfer gates in the odd / even columns. Alternatively, as will be described later, it is preferable to align the phase shift of the pixel blocks on the horizontal transfer path by shifting the number of vertical transfer stages by even columns / odd columns. Such a device makes it possible to simply and accurately execute addition processing in units of pixel blocks on the horizontal transfer path.
また、上述した実施形態では、制御回路３５，５５を、受光素子３１，５１などと同一の半導体基板上に形成している。しかしながら、本発明はこれに限定されるものではない。例えば、制御回路３５，５５を、受光素子３１，５１などの半導体基板と別体に構成してもよい。この場合、電子カメラ１１内のマイクロプロセッサ２２などに、制御回路３５，５５の機能を持たせることも可能である。
In the above-described embodiment, the
なお、上述した実施形態では、ＣＣＤ方式の固体撮像装置について説明した。しかしながら、本発明はこれに限定されるものではない。例えば、ＸＹアドレス方式（ＣＭＯＳ方式など）の固体撮像装置に本発明を適用してもよい。 In the embodiment described above, the CCD solid-state imaging device has been described. However, the present invention is not limited to this. For example, the present invention may be applied to an XY address type (CMOS type) solid-state imaging device.
また、第１の実施形態では、移送ゲート３２の配置をずらすことにより、画素ブロックの位相ずれを垂直ＣＣＤ３３上で揃えている。しかしながら、本発明はこれに限定されるものではない。例えば、図１２に示す固体撮像装置１３Ｙのように、垂直ＣＣＤ３３ａの垂直転送段数（例えば、転送電極の数）を偶数列／奇数列でずらすことにより、画素ブロックの位相ずれを水平ＣＣＤ３６上で揃えてもよい（請求項２に対応する）。この例では、受光素子当たり４相の転送段を有するので、プログレッシブに垂直転送して、垂直転送段から水平転送段へ移す時点で加算を行う。水平転送段では、光電出力の加算結果（Ｇ１１＋Ｇ２１，Ｒ２２＋Ｒ３２など）を水平転送する。
In the first embodiment, the phase shift of the pixel block is aligned on the
なお、第２の実施形態では、受光素子５１のジグザグ列ごとに、垂直ＣＣＤ５３を配置している。しかしながら、これに限定されるものではない。例えば、図１３に示す固体撮像装置７０のように、分離領域７４などを設けて受光素子７１の垂直ラインごとに、垂直ＣＣＤ７３を設けてもよい。
In the second embodiment, the vertical CCD 53 is arranged for each zigzag row of the light receiving elements 51. However, the present invention is not limited to this. For example, like the solid-state imaging device 70 shown in FIG. 13, a
この場合は、次のような低解像度転送モードの動作(1)〜(6)により、ブロック単位７９の加算読み出しを行うことが好ましい。
(1) 制御回路７５は、全画素の光電出力を垂直ＣＣＤ７３に移送する。
(2) 制御回路７５は、垂直ＣＣＤ７３の光電出力（Ｇ１１，Ｂ１２など）を水平ＣＣＤ７６に転送する。
(3) 制御回路７５は、水平ＣＣＤ７６上の電位井戸を２段転送する。
(4) 制御回路７５は、垂直ＣＣＤ７３を２段送って、光電出力（Ｇ２１，Ｂ２２など）を水平ＣＣＤ７６に送る。このとき、水平ＣＣＤ７６の電位井戸内では、（Ｇ１１＋Ｇ２１），（Ｂ１２＋Ｂ２１）などの合成出力が生成される。
(5) 合成の後、水平ＣＣＤ７６上の合成出力を高速に水平転送して、外部に読み出す。
(6) 上述した(2)〜(4)の動作を繰り返し、１画面分の合成出力を外部に読み出す。
In this case, it is preferable to perform addition reading of the block unit 79 by the following operations (1) to (6) in the low resolution transfer mode.
(1) The control circuit 75 transfers the photoelectric output of all pixels to the
(2) The control circuit 75 transfers the photoelectric output (G11, B12, etc.) of the
(3) The control circuit 75 transfers the potential well on the horizontal CCD 76 in two stages.
(4) The control circuit 75 sends the
(5) After the synthesis, the synthesized output on the horizontal CCD 76 is horizontally transferred at high speed and read out to the outside.
(6) The above operations (2) to (4) are repeated and the combined output for one screen is read out.
ちなみに、高解像度転送モードでは、上述した加算動作を省いて、プログレッシブに全画素転送動作を行う。 Incidentally, in the high resolution transfer mode, the above-described addition operation is omitted and the all-pixel transfer operation is performed progressively.
また、第４の実施形態では、水平ＣＣＤ３６の出力部において、光電出力を画素ブロック単位に加算している。しかしながら、本発明はこれに限定されるものではない。例えば、図２０Ａおよび図２０Ｂに示すように、水平ＣＣＤの電位井戸を連結するなどによって、水平ＣＣＤのライン上で光電出力を加算してもよい。
《付記》
以下、上述した実施形態について、より一般的な表現で説明する。
［１］上述の実施形態では、受光素子Ｎ個からなる画素ブロック単位に、光電出力を加算して読み出す低解像度モードについて説明した。この低解像度モードでは、固体撮像装置の内部において、光電出力の転送個数を１／Ｎまで低解像度化することができる。その結果、光電出力の転送個数が減少し、固体撮像装置の転送読み出しの所要時間を短縮することが容易になる。
In the fourth embodiment, the photoelectric output is added in units of pixel blocks at the output unit of the
<Appendix>
Hereinafter, the above-described embodiment will be described in more general terms.
[1] In the above-described embodiment, the low resolution mode in which the photoelectric output is added and read in units of pixel blocks including N light receiving elements has been described. In this low resolution mode, the number of photoelectric output transfers can be reduced to 1 / N within the solid-state imaging device. As a result, the number of photoelectric output transfers is reduced, and it is easy to shorten the time required for transfer reading of the solid-state imaging device.
また、上述の実施形態では、これら画素ブロックを偶数列と奇数列において半位相ずらしている。このような画素ブロックずらしにより、列方向の鮮鋭度低下を補うことができる。したがって、従来例Ｂよりも、鮮鋭度の優れた低解像度データを得ることが容易になる。
［２］上述の実施形態では、奇数列と偶数列で、受光素子から光電出力を互い違いの方向に読み出す構成について説明した。このような構成により、画素ブロックの半位相ずれを垂直転送路上で同一位相に揃えることができる。その結果、光電出力を垂直方向および水平方向に転送する際に、画素ブロックの位相ずれを考慮する必要がなくなり、光電出力の転送シーケンスを単純化することが容易になる。
［３］上述の実施形態では、垂直転送路の垂直転送段数を偶数列と奇数列でずらすことにより、画素ブロックの半位相ずれを水平転送路上で同一位相に揃える構成について説明した。このような構成により、光電出力を水平方向に転送する際に、画素ブロックの位相ずれを考慮する必要がなくなり、光電出力の転送シーケンスを単純化することが容易になる。
［４］上述の実施形態では、偶数列と奇数列で転送電極の配線パターンをずらして、画素ブロックの半位相ずれを垂直転送路上で同一位相に揃える構成について説明した。このような構成により、光電出力を垂直方向および水平方向に転送する際に、画素ブロックの位相ずれを考慮する必要がなくなり、光電出力の転送シーケンスを単純化することが容易になる。
［５］さらに、上述の実施形態では、画素ブロックの半位相分だけずれた『奇数列の受光素子』と『偶数列の受光素子』とを架け渡すように、転送電極の少なくとも一つをパターン形成する場合について説明した。
In the above-described embodiment, these pixel blocks are shifted by a half phase between the even-numbered columns and the odd-numbered columns. Such pixel block shift can compensate for the sharpness reduction in the column direction. Therefore, it becomes easier to obtain low-resolution data having a sharpness superior to that of Conventional Example B.
[2] In the above-described embodiment, a configuration has been described in which photoelectric outputs are read from light receiving elements in alternate directions in odd and even columns. With such a configuration, the half-phase shift of the pixel block can be aligned with the same phase on the vertical transfer path. As a result, it is not necessary to consider the phase shift of the pixel block when transferring the photoelectric output in the vertical direction and the horizontal direction, and it becomes easy to simplify the transfer sequence of the photoelectric output.
[3] In the above-described embodiment, the configuration in which the half-phase shift of the pixel block is aligned on the same phase on the horizontal transfer path by shifting the number of vertical transfer stages of the vertical transfer path between the even and odd columns. With such a configuration, it is not necessary to consider the phase shift of the pixel block when the photoelectric output is transferred in the horizontal direction, and it becomes easy to simplify the transfer sequence of the photoelectric output.
[4] In the above-described embodiment, the configuration has been described in which the transfer electrode wiring pattern is shifted between the even-numbered columns and the odd-numbered columns so that the half-phase shifts of the pixel blocks are aligned on the same phase on the vertical transfer path. With such a configuration, it is not necessary to consider the phase shift of the pixel block when transferring the photoelectric output in the vertical direction and the horizontal direction, and it becomes easy to simplify the transfer sequence of the photoelectric output.
[5] Furthermore, in the above-described embodiment, at least one of the transfer electrodes is patterned so as to bridge the “odd-numbered light-receiving elements” and “even-numbered light-receiving elements” shifted by the half phase of the pixel block. The case of forming was described.
この転送電極が架け渡された複数の受光素子からは、光電出力が同時に読み出される。また、この転送電極が同時に発生させる複数の電位井戸には、読み出された光電出力が蓄積される。 Photoelectric outputs are simultaneously read from the plurality of light receiving elements on which the transfer electrodes are bridged. In addition, the read photoelectric output is accumulated in a plurality of potential wells simultaneously generated by the transfer electrode.
このようにして、画素ブロックの半位相ずれを、転送電極のパターンに沿って、垂直転送路上で同位相に揃えることが可能になる。その結果、光電出力の転送に際して画素ブロックの位相ずれを考慮する必要がなくなり、光電出力の転送シーケンスを単純化することが容易になる。
［６］上述の実施形態では、垂直転送路および水平転送路の少なくとも一方において、転送中の光電出力を画素ブロックの単位に加算する処理について説明した。このような加算処理では、加算のための回路構成を外部に別途設ける必要がなく、電子カメラ等の構成を単純化することが容易になる。
［７］上述の実施形態では、画素ブロックのずらし方向（すなわち列方向）を、垂直転送路の転送方向と略直交する方向に設定する場合について説明した。このような設定では、画素ブロックが垂直転送路の方向に殆どずれない。そのため、画素ブロックの位相ずれを垂直転送路上で同位相に揃えるなどの工夫が不要となり、垂直転送に関する構成や動作を単純化することが容易になる。
［８］上述の実施形態では、斜め方向に並ぶ受光素子からなる画素ブロック単位に、光電出力を加算して読み出す場合について説明した。このような斜め向きの画素ブロックでは、受光面上の水平方向および垂直方向に位相を揃えることが容易になる。この場合、水平垂直に画素が整列した低解像度データを容易に得ることが可能になる。
［９］上述の実施形態では、画素ブロックごとにカラーフィルタを同一色に揃える場合について説明した。このようなカラー配列では、画素ブロック単位に各色信号を直に生成することが可能になる。
［１０］上述の実施形態では、マトリクス配列の偶数列（奇数列）に第１色を連続して配し、奇数列（偶数列）に第２色および第３色を画素ブロック単位で交互に配する場合について説明した。
In this way, it is possible to align the half-phase shift of the pixel block with the same phase on the vertical transfer path along the pattern of the transfer electrode. As a result, it is not necessary to consider the phase shift of the pixel block when transferring the photoelectric output, and it becomes easy to simplify the transfer sequence of the photoelectric output.
[6] In the above-described embodiment, the process of adding the photoelectric output being transferred in units of pixel blocks in at least one of the vertical transfer path and the horizontal transfer path has been described. In such addition processing, it is not necessary to separately provide a circuit configuration for addition outside, and it is easy to simplify the configuration of an electronic camera or the like.
[7] In the above-described embodiment, the case where the pixel block shifting direction (that is, the column direction) is set to a direction substantially orthogonal to the transfer direction of the vertical transfer path has been described. With such a setting, the pixel block hardly shifts in the direction of the vertical transfer path. For this reason, it is not necessary to devise a technique such as aligning the phase shift of the pixel block to the same phase on the vertical transfer path, and it becomes easy to simplify the configuration and operation related to vertical transfer.
[8] In the above-described embodiment, a case has been described in which photoelectric output is added and read out in units of pixel blocks including light receiving elements arranged in an oblique direction. In such an obliquely oriented pixel block, it is easy to align the phases in the horizontal and vertical directions on the light receiving surface. In this case, it is possible to easily obtain low resolution data in which pixels are aligned horizontally and vertically.
[9] In the above-described embodiment, the case where the color filters are arranged in the same color for each pixel block has been described. In such a color arrangement, each color signal can be directly generated for each pixel block.
[10] In the above-described embodiment, the first color is continuously arranged in the even number column (odd number column) of the matrix arrangement, and the second color and the third color are alternately arranged in the odd number column (even number column) in units of pixel blocks. Explained the case of distribution.
第１の実施形態では、このようなカラー配列により、ベイアー配列を４５度回転した低解像度データを得ることができる。 In the first embodiment, low resolution data obtained by rotating the Bayer array by 45 degrees can be obtained by such a color array.
また、第２の実施形態では、このようなカラー配列により、ベイアー配列の低解像度データが得られる。
［１１］上述の実施形態では、受光面に投影される光像を、マトリクス配列の列方向と略直交する方向にぼかす光学的ローパスフィルタを備える構成について説明した。本実施形態の画素ブロックは、マトリクス配列の列方向に延びた形状を有する。したがって、光学的ローパスフィルタが列方向と略直交する方向に光像をぼかすことにより、画素ブロックの等価的なアパーチャ形状を正方形状に近づけることができる。その結果、異方性の少ない低解像度データを得ることが可能になる。
In the second embodiment, Bayer array low-resolution data is obtained by such a color array.
[11] In the above-described embodiment, the configuration including the optical low-pass filter that blurs the optical image projected on the light receiving surface in a direction substantially orthogonal to the column direction of the matrix array has been described. The pixel block of the present embodiment has a shape extending in the column direction of the matrix array. Therefore, the equivalent aperture shape of the pixel block can be approximated to a square shape by blurring the optical image in the direction substantially orthogonal to the column direction by the optical low-pass filter. As a result, it is possible to obtain low resolution data with little anisotropy.
通常、ベイアー配列では、画質の等方性を保ちつつ偽色対策を行うため、２方向に光像をぼかす光学的ローパスフィルタを用いる。そのため、光学的ローパスフィルタを実質２枚分と、その間に挿入する１／４波長板が必要となり、光学的ローパスフィルタの総厚が厚くなるという問題点があった。 Normally, in the Bayer array, an optical low-pass filter that blurs an optical image in two directions is used in order to take measures against false colors while maintaining isotropic image quality. Therefore, substantially two optical low-pass filters and a quarter-wave plate inserted between them are required, and the total thickness of the optical low-pass filter is increased.
しかしながら、ここでの実施形態では、一方向のみの光学的ローパスフィルタを使用して、画質の等方性を保ちつつ、かつモアレや偽色を効率良く改善することが可能になる。その結果、光学的ローパスフィルタが薄くなり、光学系全体の結像性能を向上させることが可能になる。また、光学的ローパスフィルタの総厚が薄くなる分だけ、固体撮像装置の受光面の直前に空きスペースが生まれる。したがって、この空きスペースに機械シャッタを無理なく配置できるなど、設計の自由度が一段と高くなる。さらに、光学的ローパスフィルタの枚数削減によりコスト低減を図ることも容易になる。
［１２］上述した実施形態では、高解像度転送モードをモード選択可能に有する場合について説明した。このような高解像度転送モードを選択することにより、低解像度データおよび高解像度データを選択的に得ることが可能になり、固体撮像装置の適用範囲を拡大することが可能になる。
However, in this embodiment, it is possible to efficiently improve moiré and false color while maintaining isotropic image quality by using an optical low-pass filter in only one direction. As a result, the optical low-pass filter becomes thin, and the imaging performance of the entire optical system can be improved. In addition, an empty space is created immediately before the light receiving surface of the solid-state imaging device as the total thickness of the optical low-pass filter is reduced. Therefore, the degree of freedom in design is further increased, for example, a mechanical shutter can be arranged without difficulty in this empty space. Further, the cost can be easily reduced by reducing the number of optical low-pass filters.
[12] In the above-described embodiment, the case where the high-resolution transfer mode is selectable has been described. By selecting such a high resolution transfer mode, low resolution data and high resolution data can be selectively obtained, and the application range of the solid-state imaging device can be expanded.
なお、本発明は、その精神または主要な特徴から逸脱することなく、他のいろいろな形で実施することができる。そのため、前述の実施例はあらゆる点で単なる例示に過ぎず、限定的に解釈してはならない。本発明の範囲は、特許請求の範囲によって示すものであって、明細書本文には、なんら拘束されない。さらに、特許請求の範囲の均等範囲に属する変形や変更は、すべて本発明の範囲内のものである。 The present invention can be implemented in various other forms without departing from the spirit or main features thereof. For this reason, the above-described embodiments are merely examples in all respects and should not be interpreted in a limited manner. The scope of the present invention is indicated by the scope of claims, and is not restricted by the text of the specification. Further, all modifications and changes belonging to the equivalent scope of the claims are within the scope of the present invention.
１１ 電子カメラ 11 Electronic camera
１２ 撮影レンズ 12 Shooting lens
１３ 固体撮像装置 13 Solid-state imaging device
１３ａ カラーフィルタアレイ 13a Color filter array
１３ｂ 光学的ローパスフィルタ 13b Optical low-pass filter
１４ 機械シャッタ 14 Mechanical shutter
１５ Ａ／Ｄ変換部 15 A / D converter
１６ 信号処理部 16 Signal processor
１７ バッファメモリ 17 Buffer memory
１８ バス 18 Bus
１９ 画像処理部 19 Image processing section
２０ 記録部 20 Recording section
２２ マイクロプロセッサ 22 Microprocessor
３１ 受光素子 31 Light receiving element
３２ 移送ゲート 32 Transfer gate
３３ 垂直ＣＣＤ 33 Vertical CCD
３５ 制御回路 35 Control circuit
３６ 水平ＣＣＤ 36 Horizontal CCD
５０ 固体撮像装置 50 Solid-state imaging device
５０ａ カラーフィルタアレイ 50a color filter array
５０ｂ 光学的ローパスフィルタ 50b Optical low-pass filter
５１ 受光素子 51 Light receiving element
５３ 垂直ＣＣＤ 53 Vertical CCD
５４ 分離領域 54 Separation area
５５ 制御回路 55 Control circuit
５６ 水平ＣＣＤ 56 Horizontal CCD
９３ 固体撮像装置 93 Solid-state imaging device
９４ Ａ／Ｄ変換部 94 A / D converter
９６ バッファメモリ 96 Buffer memory
９７ 画像処理部 97 Image processing unit
９９ 記録部 99 Recording part
１３１ 受光素子 131 Light receiving element
１３１ａ チャネルストップ（分離領域） 131a Channel stop (separation region)
１３３ａ 転送チャンネル 133a Transfer channel
２１３ 固体撮像装置 213 Solid-state imaging device
２３２ 移送ゲート 232 Transfer gate
Claims (9)
前記受光素子で生成される前記光電出力を、前記受光面上に設定された画素ブロックの単位に加算して、外部に出力する読出部とを備え、
前記画素ブロックは、前記マトリクス配列の列方向に前記受光素子をＮ（Ｎ≧２）個ずつまとめた画素ブロックであり、かつ、前記マトリクス配列の偶数列と奇数列では前記画素ブロックが前記列方向に半位相ずれており、
前記読出部は、前記受光素子から前記光電出力を読み出す移送ゲートと、前記移送ゲートを介して読み出された前記光電出力を前記列方向に垂直転送する垂直転送路と、前記垂直転送路から転送出力される前記光電出力を水平転送する水平転送路とを有し、前記移送ゲートの位置を前記偶数列と前記奇数列でずらすことにより、前記画素ブロックの半位相ずれを前記垂直転送路上で同一位相に揃える
ことを特徴とする固体撮像装置。 A plurality of light receiving elements arranged in a matrix on the light receiving surface and generating a photoelectric output according to the amount of received light;
The photoelectric output generated by the light receiving element is added to the unit of the pixel block set on the light receiving surface, and includes a readout unit that outputs to the outside,
The pixel block is a pixel block in which N (N ≧ 2) light receiving elements are grouped in the column direction of the matrix arrangement, and the pixel block is arranged in the column direction in the even and odd columns of the matrix arrangement. Half-phase
The readout unit is configured to transfer the photoelectric output from the light receiving element, a vertical transfer path that vertically transfers the photoelectric output read through the transfer gate in the column direction, and a transfer from the vertical transfer path. and a horizontal transfer path for horizontally transferring the photoelectric output outputted, the same position of the transfer gate by shifting in the even columns and the odd columns, the semi-phase shift of said pixel blocks in the vertical transfer path A solid-state imaging device characterized by being aligned in phase.
前記受光素子で生成される前記光電出力を、前記受光面上に設定された画素ブロックの単位に加算して、外部に出力する読出部とを備え、
前記画素ブロックは、前記マトリクス配列の列方向に前記受光素子をＮ（Ｎ≧２）個ずつまとめた画素ブロックであり、かつ、前記マトリクス配列の偶数列と奇数列では前記画素ブロックが前記列方向に半位相ずれており、
前記読出部は、前記受光素子で生成される前記光電出力を前記列方向に垂直転送する垂直転送路と、前記垂直転送路から転送出力される前記光電出力を水平転送する水平転送路とを有し、
前記垂直転送路は、前記偶数列と前記奇数列で垂直転送段数をずらし、前記画素ブロックの半位相ずれを前記水平転送路上で同一位相に揃える
ことを特徴とする固体撮像装置。 A plurality of light receiving elements arranged in a matrix on the light receiving surface and generating a photoelectric output according to the amount of received light;
The photoelectric output generated by the light receiving element is added to the unit of the pixel block set on the light receiving surface, and includes a readout unit that outputs to the outside,
The pixel block is a pixel block in which N (N ≧ 2) light receiving elements are grouped in the column direction of the matrix arrangement, and the pixel block is arranged in the column direction in the even and odd columns of the matrix arrangement. Half-phase
The reading unit is used, the number and the vertical transfer path for vertically transferring the photoelectric output generated by the light receiving element in the column direction, and a horizontal transfer path for horizontally transferring the photoelectric output transferred output from the vertical transfer paths And
The solid-state imaging device characterized in that the vertical transfer path shifts the number of vertical transfer stages between the even-numbered columns and the odd-numbered columns and aligns the half-phase shift of the pixel block with the same phase on the horizontal transfer path.
前記受光素子で生成される前記光電出力を、前記受光面上に設定された画素ブロックの単位に加算して、外部に出力する読出部とを備え、
前記画素ブロックは、前記マトリクス配列の列方向に前記受光素子をＮ（Ｎ≧２）個ずつまとめた画素ブロックであり、かつ、前記マトリクス配列の偶数列と奇数列では前記画素ブロックが前記列方向に半位相ずれており、
前記読出部は、多相の転送電極に印加される転送パルスによって、前記受光素子で生成される前記光電出力を前記列方向に垂直転送する垂直転送路と、前記垂直転送路から転送出力される前記光電出力を水平転送する水平転送路とを有し、前記奇数列と前記偶数列とで前記転送電極の配線パターンをずらし、前記画素ブロックの半位相ずれを前記垂直転送路上で同一位相に揃える
ことを特徴とする固体撮像装置。 A plurality of light receiving elements arranged in a matrix on the light receiving surface and generating a photoelectric output according to the amount of received light;
The photoelectric output generated by the light receiving element is added to the unit of the pixel block set on the light receiving surface, and includes a readout unit that outputs to the outside,
The pixel block is a pixel block in which N (N ≧ 2) light receiving elements are grouped in the column direction of the matrix arrangement, and the pixel block is arranged in the column direction in the even and odd columns of the matrix arrangement. Half-phase
The reading unit transfers and outputs the photoelectric output generated by the light receiving element in a vertical direction in the column direction and the vertical transfer path by a transfer pulse applied to multiphase transfer electrodes. and a horizontal transfer path for horizontally transferring the photoelectric output, shifting the wiring pattern of the transfer electrodes in the odd-numbered columns and the even columns, aligned in the same phase half phase shift of said pixel blocks in the vertical transfer path A solid-state imaging device.
前記転送電極の少なくとも１つは、前記画素ブロックの半位相分ずれた『前記奇数列の受光素子』と『前記偶数列の受光素子』とに架けてパターン形成される
ことを特徴とする固体撮像装置。The solid-state imaging device according to claim 3 ,
At least one of the transfer electrodes is formed in a pattern over the “light receiving elements in the odd columns” and the “light receiving elements in the even columns” shifted by a half phase of the pixel block. apparatus.
前記読出部は、
前記垂直転送路および前記水平転送路の少なくとも一方において、前記光電出力を前記画素ブロックの単位に加算する
ことを特徴とする固体撮像装置。In the solid-state imaging device according to any one of claims 1 to 4,
The reading unit
The solid-state imaging device, wherein the photoelectric output is added to the unit of the pixel block in at least one of the vertical transfer path and the horizontal transfer path.
前記画素ブロック単位に同一色を配したカラーフィルタアレイを、前記受光面に配置した
ことを特徴とする固体撮像装置。The solid-state imaging device according to any one of claims 1 to 5 ,
A solid-state imaging device, wherein a color filter array in which the same color is arranged for each pixel block is disposed on the light receiving surface.
前記カラーフィルタアレイは、
前記マトリクス配列の偶数列および奇数列の一方に、第１色が連続して配され、
前記偶数列および前記奇数列の他方に、第２色および第３色が前記画素ブロック単位で交互に配される
ことを特徴とする固体撮像装置。The solid-state imaging device according to claim 6 ,
The color filter array is
A first color is continuously arranged in one of the even and odd columns of the matrix arrangement;
A solid-state imaging device, wherein the second color and the third color are alternately arranged in the pixel block unit on the other of the even-numbered column and the odd-numbered column.
前記受光面に投影される光像を、前記マトリクス配列の前記列方向と略直交する方向にぼかす光学的ローパスフィルタを備えた
ことを特徴とする固体撮像装置。The solid-state imaging device according to any one of claims 1 to 7 ,
A solid-state imaging device, comprising: an optical low-pass filter that blurs an optical image projected on the light receiving surface in a direction substantially orthogonal to the column direction of the matrix array.
前記読出部は、前記光電出力を前記受光素子単位に読み出す高解像度転送モードを選択可能に有する
ことを特徴とする固体撮像装置。The solid-state imaging device according to any one of claims 1 to 8 ,
The solid-state imaging device, wherein the reading unit has a selectable high-resolution transfer mode for reading the photoelectric output in units of light receiving elements.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001113617 | 2001-04-12 | ||
| JP2001113617 | 2001-04-12 | ||
| PCT/JP2002/003655 WO2002085002A1 (en) | 2001-04-12 | 2002-04-12 | Solid-state image sensor |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008207632A Division JP2009005390A (en) | 2001-04-12 | 2008-08-12 | Solid-state image sensor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2002085002A1 JPWO2002085002A1 (en) | 2004-08-05 |
| JP4196677B2 true JP4196677B2 (en) | 2008-12-17 |
Family
ID=18964812
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002582603A Expired - Lifetime JP4196677B2 (en) | 2001-04-12 | 2002-04-12 | Solid-state imaging device |
| JP2008207632A Pending JP2009005390A (en) | 2001-04-12 | 2008-08-12 | Solid-state image sensor |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008207632A Pending JP2009005390A (en) | 2001-04-12 | 2008-08-12 | Solid-state image sensor |
Country Status (2)
| Country | Link |
|---|---|
| JP (2) | JP4196677B2 (en) |
| WO (1) | WO2002085002A1 (en) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002085002A1 (en) * | 2001-04-12 | 2002-10-24 | Nikon Corporation | Solid-state image sensor |
| JP4587450B2 (en) * | 2004-07-29 | 2010-11-24 | 富士フイルム株式会社 | Solid-state imaging device |
| JP4758160B2 (en) * | 2005-03-25 | 2011-08-24 | 富士フイルム株式会社 | Solid-state imaging device and driving method thereof |
| JP4603455B2 (en) * | 2005-10-06 | 2010-12-22 | 日本放送協会 | Solid-state imaging device |
| JP4691438B2 (en) * | 2005-11-28 | 2011-06-01 | 富士フイルム株式会社 | Solid-state imaging device and driving method of solid-state imaging device |
| JP4747154B2 (en) * | 2007-11-22 | 2011-08-17 | 富士フイルム株式会社 | Solid-state imaging device driving method, solid-state imaging device, and imaging apparatus |
| JP2014086863A (en) | 2012-10-23 | 2014-05-12 | Sony Corp | Imaging device, image processing method, and program |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0556354A (en) * | 1991-08-22 | 1993-03-05 | Ikegami Tsushinki Co Ltd | Sensitizing method for solid-state image pickup device |
| JP2642810B2 (en) * | 1991-08-29 | 1997-08-20 | 三洋電機株式会社 | Solid-state imaging device |
| JP2713295B2 (en) * | 1996-10-14 | 1998-02-16 | 松下電器産業株式会社 | Driving method of solid-state imaging device and imaging device |
| JP2000023172A (en) * | 1998-06-30 | 2000-01-21 | Nikon Corp | Image pickup device |
| JP4123574B2 (en) * | 1998-06-30 | 2008-07-23 | 株式会社ニコン | Imaging device |
| JP2001008564A (en) * | 1999-06-29 | 2001-01-16 | Yamamoto Co Ltd | Hydroponic pot |
| JP4487351B2 (en) * | 1999-07-15 | 2010-06-23 | ソニー株式会社 | Solid-state imaging device, driving method thereof, and camera system |
| WO2002085002A1 (en) * | 2001-04-12 | 2002-10-24 | Nikon Corporation | Solid-state image sensor |
-
2002
- 2002-04-12 WO PCT/JP2002/003655 patent/WO2002085002A1/en active Application Filing
- 2002-04-12 JP JP2002582603A patent/JP4196677B2/en not_active Expired - Lifetime
-
2008
- 2008-08-12 JP JP2008207632A patent/JP2009005390A/en active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009005390A (en) | 2009-01-08 |
| WO2002085002A1 (en) | 2002-10-24 |
| JPWO2002085002A1 (en) | 2004-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8120690B2 (en) | Imaging device | |
| JP3877565B2 (en) | Imaging device | |
| US9544517B2 (en) | Electric camera | |
| US7349016B2 (en) | Solid-state color imaging apparatus capable of reducing false signals with regard to both luminance and chrominance | |
| JP2009005390A (en) | Solid-state image sensor | |
| JP3854662B2 (en) | Imaging device | |
| JP4294810B2 (en) | Solid-state imaging device and signal readout method | |
| JP3967853B2 (en) | Solid-state imaging device and signal readout method | |
| US20050068426A1 (en) | Imaging device | |
| US7236194B2 (en) | Image signal processing apparatus | |
| JP4393242B2 (en) | Solid-state imaging device and driving method of solid-state imaging device | |
| JP3459738B2 (en) | Imaging device | |
| JP4385578B2 (en) | Imaging device | |
| JP3967500B2 (en) | Solid-state imaging device and signal readout method | |
| JP4227203B2 (en) | Imaging device | |
| JP4356311B2 (en) | Solid-state imaging device | |
| JP4468052B2 (en) | IMAGING DEVICE AND IMAGING DEVICE CONTROL METHOD | |
| JP2000115643A (en) | Drive method for solid-state image pickup device, the solid-state image pickup device, solid-state image pickup element and image pickup camera | |
| JP2001145025A (en) | Solid-state image pickup device and its drive method | |
| JP3999417B2 (en) | Solid-state imaging device and signal readout method | |
| JP3849230B2 (en) | Signal processing device | |
| JP2003060185A (en) | Solid-state image pickup device and control method therefor | |
| JP3948456B2 (en) | Solid-state image sensor and control method of solid-state image sensor | |
| JP3698604B2 (en) | Imaging device and imaging apparatus | |
| JP3392607B2 (en) | Driving method of solid-state imaging device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050407 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080624 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080812 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080909 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080922 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4196677 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141010 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141010 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141010 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |