JPWO2002049089A1 - Method for etching porous insulating film, dual damascene process, and semiconductor device - Google Patents

Method for etching porous insulating film, dual damascene process, and semiconductor device Download PDF

Info

Publication number
JPWO2002049089A1
JPWO2002049089A1 JP2002550303A JP2002550303A JPWO2002049089A1 JP WO2002049089 A1 JPWO2002049089 A1 JP WO2002049089A1 JP 2002550303 A JP2002550303 A JP 2002550303A JP 2002550303 A JP2002550303 A JP 2002550303A JP WO2002049089 A1 JPWO2002049089 A1 JP WO2002049089A1
Authority
JP
Japan
Prior art keywords
insulating film
porous insulating
etching
gas
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002550303A
Other languages
Japanese (ja)
Inventor
陳　麗紅
稲沢　剛一郎
末正　智希
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of JPWO2002049089A1 publication Critical patent/JPWO2002049089A1/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/7681—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving one or more buried masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures

Abstract

多孔質絶縁膜をエッチングする際のプラズマエッチング時において、処理ガスとして、ＣＦ４等のフルオロカーボン系ガスと、Ａｒ等の不活性ガスとを含む混合ガスを用い、圧力を１５０ｍＴｏｒｒ以上３００ｍＴｏｒｒ以下とすることにより、多孔質絶縁膜をエッチングする際のスパイクの発生を抑制する。また、ＲＦパワー密度は、０．２５Ｗ／ｃｍ２以上０．５０Ｗ／ｃｍ２以下とすることが好ましい。At the time of plasma etching for etching the porous insulating film, a mixed gas containing a fluorocarbon-based gas such as CF4 and an inert gas such as Ar is used as a processing gas, and the pressure is set to 150 mTorr or more and 300 mTorr or less. In addition, generation of spikes when etching the porous insulating film is suppressed. Further, it is preferable that the RF power density be 0.25 W / cm2 or more and 0.50 W / cm2 or less.

Description

技術分野
本発明は、多孔質絶縁膜のエッチング方法、デュアルダマシンプロセスおよび半導体装置に関する。
背景技術
近年の半導体集積回路の高密度化に伴い、配線の伝搬遅延が動作速度を決める重要な要因となりつつある。このため、層間絶縁膜に低誘電率膜を採用して、伝搬遅延を抑えることが行われている。
層間絶縁膜の比誘電率を下げる方法として、層間絶縁膜を多孔質化する方法がある。多孔質絶縁膜を半導体製造プロセスに採用した場合、ビアホールなどを形成するために、この多孔質絶縁膜をエッチングする必要がある。
この多孔質絶縁膜のエッチング方法では、多孔質絶縁膜とフォトレジストとの選択比をある程度確保しつつ、多孔質絶縁膜のエッチングを効率よく行うために、Ｃ４Ｆ８／Ａｒ系ガス、ＣＦ４／Ａｒ系ガスなどが用いられていた。また、エッチングレートを改善したり、高アスペクト比のエッチングに対応するために、これらのガスにＯ２、ＣＯ或いはＮ２を混合することも行われていた。
また、これらのエッチングガスをプラズマ化してエッチングを行う際に、イオンの平均自由工程を長くして、イオンがコンタクトホール内に進入し易くするとともに、エッチング時の面内均一性を保つために、低圧かつ高出力でエッチングが行われていた。
しかしながら、エッチングガスにＯ２ガスを混合し、低圧かつ高出力の条件で多孔質絶縁膜のエッチングを行うと、多孔質絶縁膜にスパイクが発生するという問題があった。特に、このスパイクの発生は、デュアルダマシンプロセスにおいて、より深刻な問題となっていた。なお、スパイクとは、エッチングされた多孔質絶縁膜底面の凹凸である。
図８は、従来の多孔質絶縁膜を用いたデュアルダマシンプロセスを示す断面図である。図８（ａ）において、多孔質絶縁膜４２および窒化珪素膜４３を下層領域４１上に形成し、フォトリソグラフィー技術およびエッチング技術を用いることにより、ビアホールＢ２に対応した開孔部Ｈ３を窒化珪素膜４３に形成する。なお、下層領域４１は、シリコン基板またはＣｕやＡｌなどの下層配線層である。
次に、多孔質絶縁膜４４を窒化珪素膜４３上に形成し、フォトレジスト膜４５を全面に形成する。そして、フォトリソグラフィー技術を用いることにより、配線溝Ｔ２に対応した開孔部Ｈ４をフォトレジスト膜４５に形成する。
次に、図８（ｂ）に示すように、このフォトレジスト膜４５をマスクとして、ＲＩＥなどのエッチングＥ３を行うことにより、配線溝Ｔ２を多孔質絶縁膜４４に形成する。ここで、エッチングＥ３におけるエッチングガスとして、多孔質絶縁膜４４と窒化珪素膜４３との選択比を確保するために、Ｃ４Ｆ８系のガスが用いられる。また、エッチングレートを高くするとともに、エッチング時の面内均一性を保つため、圧力が５０ｍＴｏｒｒ未満の低圧に設定されるとともに、ＲＦパワー密度が０．５Ｗ／ｃｍ２を越える高出力に設定される。
この条件で多孔質絶縁膜４４のエッチングＥ３を行うと、多孔質絶縁膜４４にスパイクＳＰが発生する。このため、エッチングＥ３を多孔質絶縁膜４４のエッチングの途中で中止すると、配線溝Ｔ２の段差Ｄ２上にスパイクＳＰが残存する。
次に、図８（ｃ）に示すように、窒化珪素膜４３をマスクとして、エッチングＥ３をさらに続行し、多孔質絶縁膜４２にビアホールＢ２を形成する。ここで、窒化珪素膜４３の段差Ｄ２上では、多孔質絶縁膜４４のオーバーエッチングが行われ、段差Ｄ２上のスパイクＳＰが除去される。また、ビアホールＢ２を形成する際に多孔質絶縁膜４２に発生するスパイクも、多孔質絶縁膜４２をオーバーエッチングすることにより除去することができる。
次に、図８（ｄ）に示すように、フォトレジスト４５を除去し、ＣｕやＡｌなどの導電性材料を全面に堆積する。そして、ＣＭＰ（化学的機械的研磨）などにより、この導電性材料の表面を平坦化することにより、ビア４６と配線４７とを同時に形成する。
このように、従来のデュアルダマシンプロセスでは、多孔質絶縁膜４２、４４の間にストッパとなる窒化珪素膜４３が設けられているため、多孔質絶縁膜４４のオーバエッチングを行うことにより、このスパイクＳＰを除去することができる。
しかしながら、デュアルダマシンプロセスにおいて、多孔質絶縁膜４２、４４の間に窒化珪素膜４３を設けると、全体的な比誘電率が増え、配線４７の伝搬遅延が増加するという問題があった。
発明の開示
そこで、本発明の目的は、エッチング時のスパイクの発生を抑制することができる多孔質絶縁膜のエッチング方法を提供することである。
また、本発明の他の目的は、エッチング時のスパイクの発生を抑制しつつ、層間絶縁膜の比誘電率を下げることができるデュアルダマシンプロセスおよび半導体装置を提供することである。
上述した課題を解決するために、本発明の多孔質絶縁膜のエッチング方法は、プラズマエッチング時の処理ガスがフルオロカーボン系ガスと不活性ガスとを含む混合ガス、圧力が１５０ｍＴｏｒｒ以上３００ｍＴｏｒｒ以下であることを特徴とする。
圧力をある程度大きくすることにより、高エネルギーのイオンが多孔質絶縁膜のエッチング面に直接衝突することを抑制することが可能となり、高エネルギーのイオンによる物理的な侵蝕を抑制することが可能となる。また、圧力を上記範囲とすることにより、圧力を上げた場合のＣＤシフト量およびマイクロローディングに与える悪影響を抑制しつつ、多孔質絶縁膜のスパイクを実用レベルの範囲内に抑えることが可能となる。なお、ＣＤシフト量は、エッチング前のパターン幅に対する出来上がり幅の変化量で表され、マイクロローディングは、（狭いトレンチのエッチングレート）／（広いトレンチのエッチングレート）×１００％で表される。
また、本発明の多孔質絶縁膜のエッチング方法は、上記方法において、ＲＦパワー密度が、０．２５Ｗ／ｃｍ２以上０．５０Ｗ／ｃｍ２以下であることを特徴とする。
多孔質絶縁膜の場合は無孔質絶縁膜に比べて膜質が柔らかいため、ＲＦパワー密度を小さくした場合においても、エッチングの進行が極端に妨げられることがない。このため、多孔質絶縁膜のエッチング特性が大きく損なわれることを防止しつつ、多孔質絶縁膜のスパイクの発生を抑制することができる。
また、本発明の多孔質絶縁膜のエッチング方法は、上記方法において、前記フルオロカーボン系ガスがＣＦ４、前記不活性ガスがＡｒであることを特徴とする。
Ｆ／Ｃ比の大きいガスを使用することにより、エッチング速度の低下の原因となる炭素系ポリマーの堆積を抑制しつつ、多孔質絶縁膜のエッチングを行うことができ、ＲＦパワー密度を小さくした場合においても、エッチングレートを確保することが可能となる。
また、本発明の多孔質絶縁膜のエッチング方法は、上記方法において、前記フルオロカーボン系ガスに対する流量比が０．２５以下のＯ２ガスをさらに含むことを特徴とする。
Ｏ２ガスの流量比を小さくすることにより、多孔質絶縁膜に炭素が含まれる場合においても、この炭素がＯ２ガスと反応することを抑制して、炭素が多孔質絶縁膜から引き抜かれることを抑制することが可能となることから、多孔質絶縁膜のエッチング時のスパイクを抑制することができる。
また、本発明の半導体装置は、デュアルダマシンプロセスにより配線溝とビアホールが形成された半導体装置において、前記配線溝が形成された多孔質絶縁膜と前記ビアホールが形成された多孔質絶縁膜とがストッパ層を介することなく形成され、前記多孔質絶縁膜のエッチング時のスパイクが実質的に存在しないことを特徴とする。
本発明の半導体装置によれば、比誘電率の高いストッパ層を多孔質絶縁膜の間に形成しない場合においても、多孔質絶縁膜の配線溝の部分にスパイクが発生することを抑制することができ、配線の伝搬遅延を抑制することが可能となるとともに、配線溝に埋め込まれた配線の信頼性を向上させることができる。
また、本発明のデュアルダマシンプロセスは、ビアホールに対応するパターンが形成された第１のフォトレジスト膜を多孔質絶縁膜上に形成する工程と、
前記第１のフォトレジスト膜をマスクとして前記多孔質絶縁膜のエッチングを行うことにより、前記多孔質絶縁膜にビアホールを形成する工程と、
前記第１のフォトレジスト膜を除去する工程と、
配線溝に対応するパターンが形成された第２のフォトレジスト膜を前記多孔質絶縁膜上に形成する工程と、
ＲＦパワー密度が０．２５Ｗ／ｃｍ２以上０．５０Ｗ／ｃｍ２以下、圧力が１５０ｍＴｏｒｒ以上３００ｍＴｏｒｒ以下の条件で、前記第２のフォトレジスト膜をマスクとして前記多孔質絶縁膜のエッチングを途中まで行うことにより、前記多孔質絶縁膜に配線溝を形成する工程と、
前記第２のフォトレジスト膜を除去する工程と、
前記ビアホールと前記配線溝に導電材料を埋め込む工程とを備えることを特徴とする。
本発明のデュアルダマシンプロセスによれば、窒化珪素膜などのストッパ膜を用いることなく、ビアホールと配線溝を多孔質絶縁膜に形成することが可能となるとともに、多孔質絶縁膜のエッチング時のスパイクを抑制することが可能となり、デュアルダマシンプロセスを簡易化することが可能となる。
また、本発明のデュアルダマシンプロセスは、上記多孔質絶縁膜に配線溝を形成する工程の処理ガスとして、フルオロカーボン系ガスと不活性ガスとを含む混合ガスを用いることを特徴とし、フルオロカーボン系ガスがＣＦ４、不活性ガスがＡｒであることを特徴とする。
本発明のデュアルダマシンプロセスによれば、窒化珪素膜などのストッパ膜がないので、ストッパ膜と多孔質絶縁膜との選択比を考慮する必要がなくなることから、Ｃ４Ｆ８系ガスに代えてよりＦ／Ｃ比の大きいＣＦ４系ガスを用いて多孔質絶縁膜をエッチングすることが可能となり、多孔質絶縁膜をエッチングする際のエッチングレートを向上させることが可能となる。
発明を実施するための最良の形態
以下、本発明の実施形態に係わるエッチング方法について図面を参照しながら説明する。
図１は、本発明の一実施形態に係わるエッチング装置の概略構成を示す断面図である。なお、この実施形態ではエッチングガスとしてＣＦ４とＡｒとの混合ガスを用いた場合について説明する。
図１において、処理室１内には、上部電極２およびサセプタ３が設けられ、このサセプタ３は下部電極を兼ねている。この上部電極２には、エッチングガスを処理室１内に導入するガス噴出孔２ａが設けられている。また、サセプタ３は、サセプタ支持台４上に支持され、サセプタ支持台４は絶縁板５を介して処理室１内に保持されている。サセプタ３には高周波電源１１が接続され、処理室１内に導入されたエッチングガスをプラズマ化する。
サセプタ支持台４には冷媒室１０が設けられ、液体窒素などの冷媒が冷媒供給管１０ａおよび冷媒排出管１０ｂを介して冷媒室１０内を循環する。そして、ここから生じる冷熱をサセプタ支持台４およびサセプタ３を介してウエハＷに伝熱させることにより、ウエハＷを冷却することができる。
サセプタ３上には静電チャック６が設けられ、静電チャック６は、導電層７がポリイミドフィルム８ａ、８ｂにより挟まれた構成を有する。ここで、導電層７には直流高圧電源１２が接続され、導電層７に直流高電圧を与えることにより、ウエハＷにクーロン力を作用させて、サセプタ３上にウエハＷを固定することができる。
また、サセプタ３および静電チャック６には、Ｈｅガスを導入するガス通路９が設けられ、このガス通路９を介してＨｅガスをウエハＷの裏面に噴出させることにより、サセプタ３上に載置されたウエハＷを冷却することができる。ここで、ガス通路９は、流量調整バルブ１６ａおよび開閉バルブ１６ｂを介してＨｅガス供給源１６に接続され、ウエハＷの裏面でのＨｅガスの圧力を制御することができる。
処理室１には、ガス供給管１ａおよび排気管１ｂが設けられている。ガス供給管１ａは、流量調整バルブ１４ａ、１５ａおよび開閉バルブ１４ｂ、１５ｂを介して、ＣＦ４ガス供給源１４およびＡｒガス供給源１５に接続されている。排気管１ｂは真空ポンプに接続されている。この真空ポンプで処理室１内を排気することにより、処理室１の圧力を調節することができる。処理室１の周囲には水平磁場形成磁石１３が設けられ、処理室１内に磁場をかけることにより、プラズマを高密度化して、エッチングを効率よく行うことができる。
多孔質絶縁膜のエッチングを行う場合、多孔質絶縁膜が形成されたウエハＷをサセプタ３上に載置し、静電チャック６により固定する。
次に、処理室１を排気し、処理室１内の圧力を調節するとともに、開閉バルブ１４ｂ、１５ｂを開いてＣＦ４ガスおよびＡｒガスを処理室１内に導入する。流量調整バルブ１４ａ、１５ａによりＣＦ４ガスとＡｒガスとの流量比を調節することができる。
次に、高周波電源１１からのＲＦパワーをサセプタ３に印加し、エッチングガスをプラズマ化して、多孔質絶縁膜のエッチングを行う。この際、開閉バルブ１６ｂを開いてＨｅガスをガス通路９に導入し、このＨｅガスをガス通路９から噴出させることにより、ウエハＷを冷却することができる。また、流量調整バルブ１６ａを用いてＨｅガスの圧力を調節することにより、ウエハＷの冷却温度を制御することができる。
多孔質絶縁膜のエッチングを行う際の条件としては、ＲＦパワー密度を０．２５〜０．５０Ｗ／ｃｍ２、処理室１内の圧力を１５０〜３００ｍＴｏｒｒとする。これにより、スパイクの発生を抑制しつつ、多孔質絶縁膜を任意の深さにエッチングすることができる。
なお、多孔質絶縁膜は、例えば、ポーラスＨＳＱ（ｈｙｄｒｏｇｅｎ　ｓｉｌｓｅｓｑｕｉｏｘａｎｅ）系、ポーラスＭＳＱ（ｍｅｔｈｙｌ　ｓｉｌｓｅｓｑｕｉｏｘａｎｃ）系、ポーラス有機材料、またはポーラスＳｉＯ２で、密度１．３ｇ／ｃｍ３以下のものをいう。
また、上述した実施形態では、マグネトロンＲＩＥ装置を用いてエッチングを行う方法について説明したが、ＥＣＲ（電子サイクロトロン共鳴）プラズマエッチング装置、ＨＥＰ（ヘリコン波励起プラズマ）エッチング装置、ＩＣＰ（誘導結合プラズマ）エッチング装置、ＴＣＰ（転送結合プラズマ）エッチング装置などに適用するようにしてもよい。
以下、本発明の実施例について実験データを参照しつつ説明する。なお、以下の実施例では、図２（ａ）のサンプルを用い、図１のエッチング装置を用いてエッチングを行った。図２（ａ）において、窒化珪素膜２１、ポーラスＭＳＱ膜２２、反射防止膜２３が順次積層され、反射防止膜２３上には、ライン＆スペースの形成されたフォトレジスト膜２４が積層されている。窒化珪素膜２１の膜厚は３００ｎｍ、ポーラスＭＳＱ膜２２の膜厚は６００ｎｍ、反射防止膜２３の膜厚は７５ｎｍ、フォトレジスト膜２４の膜厚は５４０ｎｍとした。
図２（ｂ）〜（ｄ）は、本発明の一実施例に係わるエッチング結果を従来例と比較して示す断面図である。ここで、従来例１のエッチング条件として、Ｃ４Ｆ８とＮ２とＣＯとＡｒとの混合ガスを流量比１０／５０／２００／２００ｓｃｃｍで用いた。また、ＲＦパワーを１５００Ｗ、圧力を３５ｍＴｏｒｒ、ウエハＷ裏面におけるＨｅ圧力をセンターで７Ｔｏｒｒ、エッジで４０Ｔｏｒｒ、トップ＆ウオール温度を６０℃、ボトム温度を４０℃に設定し、２０秒間エッチングした。なお、電極間間隔は３７ｍｍ、カソードの直径は２６０ｍｍである。
この場合、ライン＆スペースが０．２５μｍ／０．２５μｍのパターンでは、ポーラスＭＳＱ膜２２が深さ方向に３９５．８ｎｍだけエッチングされ、ライン＆スペースが０．２５μｍ／１．２５μｍのパターンでは、ポーラスＭＳＱ膜２２が深さ方向に４５８．３ｎｍだけエッチングされた。この時のエッチングレートは、ライン＆スペースが０．２５μｍ／０．２５μｍのパターンでは１１８７．４ｎｍ／秒、ライン＆スペースが０．２５μｍ／１．２５μｍのパターンでは、１３７５ｎｍ／秒であった。また、図２（ｂ）に示すように、いずれのライン＆スペースにおいても、エッチング面にスパイクが発生している。
また、従来例２のエッチング条件として、ＣＦ４とＡｒとＯ２との混合ガスを流量比８０／１６０／２０ｓｃｃｍで用いた。また、ＲＦパワーを５００Ｗ、圧力を４０ｍＴｏｒｒ、ウエハＷ裏面におけるＨｅ圧力をセンターで７Ｔｏｒｒ、エッジで４０Ｔｏｒｒ、トップ＆ウオール温度を６０℃、ボトム温度を４０℃に設定し、２０秒間エッチングした。
この場合、ライン＆スペースが０．２５μｍ／０．２５μｍのパターンでは、ポーラスＭＳＱ膜２２が深さ方向に２７０．８ｎｍだけエッチングされ、ライン＆スペースが０．２５μｍ／１．２５μｍのパターンでは、ポーラスＭＳＱ膜２２が深さ方向に３０２ｎｍだけエッチングされた。この時のエッチングレートは、ライン＆スペースが０．２５μｍ／０．２５μｍのパターンでは８１２．４ｎｍ／秒、ライン＆スペースが０．２５μｍ／１．２５μｍのパターンでは、９０６ｎｍ／秒であった。また、図２（ｃ）に示すように、いずれのライン＆スペースにおいても、エッチング面にスパイクが発生している。
一方、今回の実施例のエッチング条件としては、ＣＦ４とＡｒとの混合ガスを流量比８０／１６０ｓｃｃｍで用いた。また、ＲＦパワーを５００Ｗ、圧力を１５０ｍＴｏｒｒ、ウエハＷ裏面におけるＨｅ圧力をセンターで７Ｔｏｒｒ、エッジで４０Ｔｏｒｒ、トップ＆ウオール温度を６０℃、ボトム温度を４０℃に設定し、３５秒間エッチングした。
この場合、ライン＆スペースが０．２５μｍ／０．２５μｍのパターンでは、ポーラスＭＳＱ膜２２が深さ方向に２７０．８ｎｍだけエッチングされ、ライン＆スペースが０．２５μｍ／１．０μｍのパターンでは、ポーラスＭＳＱ膜２２が深さ方向に２８１．３ｎｍだけエッチングされた。この時のエッチングレートは、ライン＆スペースが０．２５μｍ／０．２５μｍのパターンでは４６４．２ｎｍ／秒、ライン＆スペースが０．２５μｍ／１．０μｍのパターンでは、４８２．１ｎｍ／秒であった。また、図２（ｄ）に示すように、いずれのライン＆スペースにおいても、エッチング面のスパイクが抑制されている。
このように、ポーラスＭＳＱ膜２２をエッチングする際に、エッチングガスからＯ２ガスを除去するとともに、圧力を上げることにより、エッチングレートが実用レベル以下に低下することを防止しつつ、エッチング面のスパイクを抑制することができた。なお、スパイクの大きさを定量的に表すと、（上部高さ−底部高さ）／（エッチング深さ）により求めることができる。
図３は、本発明の一実施例に係わるエッチング特性の圧力依存性を示す図である。この実施例では、圧力を５０、１５０、３００ｍＴｏｒｒと変化させ、その他の条件を図２（ｃ）の条件と同一とした。
図３（ａ）において、圧力が上がると、ＣＤシフト量が大きくなるものの、スパイクは減少する。一方、図３（ｂ）において、圧力が上がると、マイクロローディングは悪化する。しかし、圧力が上がっても、ポーラスＭＳＱの場合は、ライン＆スペースが０．２５μｍ／０．２５μｍおよび０．２５μｍ／０．７５μｍのいずれのパターンにおいても、エッチングレートはほとんど変化しない。
このため、圧力を上げることにより、エッチングレートの低下を抑制しつつ、エッチング面のスパイクを減らすことができる。ここで、スパイクの抑制という観点からは、圧力は５０ｍＴｏｒｒ以上であることが好ましく、さらに高い方が好ましい。
また、圧力が５００ｍＴｏｒｒ以上ではエッチング形状がボーイング形状になってしまうので好ましくない。
さらに、ＣＤシフト量およびマイクロローディングへの悪影響を考慮すると、圧力は１５０〜３００ｍＴｏｒｒの範囲であることが好ましい。
なお、圧力が上がると、スパイクが減るのは、圧力が上がると、イオンの平均自由工程が短くなり、イオンが獲得するエネルギーが小さくなることから、イオンのスパッタ力が低下するためと考えられる。
図４は、本発明の一実施例に係わるエッチング特性のＲＦパワー密度依存性を示す図である。この実施例では、ＲＦパワー密度を０．１５、０．５０、０．７５Ｗ／ｃｍ２と変化させ、その他の条件を図２（ｃ）の条件と同一とした。なお、カソードの直径は２６０ｍｍである。
図４（ａ）において、ＲＦパワー密度が下がると、スパイクは減少するが、ＣＤシフト量にはほとんど影響しない。このため、ＲＦパワー密度を下げることにより、エッチング面のスパイクを減らすことができる。一方、図４（ｂ）において、ＲＦパワー密度が下がると、ライン＆スペースが０．２５μｍ／０．２５μｍおよび０．２５μｍ／０．７５μｍのいずれのパターンにおいても、エッチングレートが低下する。
ここで、スパイクの抑制という観点からは、ＲＦパワー密度は０．５０Ｗ／ｃｍ２以下であることが好ましいが、エッチングレートの低下を考慮すると、ＲＦパワー密度は０．２５〜０．５０Ｗ／ｃｍ２の範囲であることが好ましい。
なお、ＲＦパワー密度が下がると、スパイクが減るのは、ＲＦパワー密度が下がると、イオンが獲得するエネルギーが小さくなり、イオンのスパッタ力が低下するためと考えられる。
図５は、本発明の一実施例に係わるエッチング特性のＯ２流量依存性を示す図である。この実施例では、Ｏ２流量を０、１０、２０、４０ｓｃｃｍと変化させ、その他の条件を図２（ｃ）の条件と同一とした。
図５（ａ）において、Ｏ２流量が下がると、ＣＤシフト量およびスパイクのいずれも減少する。一方、図５（ｂ）において、Ｏ２の混入がないと、Ｏ２の混入がある場合に比べて、ライン＆スペースが０．２５μｍ／０．２５μｍおよび０．２５μｍ／０．７５μｍのいずれのパターンにおいても、エッチングレートが低下するものの、マイクロローディングは改善される。
このため、Ｏ２流量を下げることにより、エッチングレートをある程度確保しつつ、エッチング面のスパイクを減らすことができる。ここで、スパイクの抑制という観点からは、Ｏ２流量は０であることが好ましく、Ｏ２流量を０にすることにより、ＣＤシフト量およびマイクロローディングも改善することができる。ただし、Ｏ２流量を必ずしも０にする必要はなく、Ｏ２がある程度混入されていても、実用上問題のないレベルにスパイクを抑制することができる。ここで、Ｏ２を混入する場合は、ＣＦ４ガスに対するＯ２ガスの流量比は０．２５以下とすることが好ましい。また、Ｏ２ガスの流量比をトータルのガス流量に対して設定してもよく、この場合、Ｏ２ガスの流量比を０．０８以下とすることが好ましい。
なお、Ｏ２流量が増加すると、スパイクが増加するのは、ポーラスＭＳＱが、‘−Ｏ−Ｓｉ−Ｏ−’の主鎖に対して側鎖に有機基（主に‘−ＣＨ３’）が結合しているためと考えられる。すなわち、エッチングガス中にＯ２ガスが存在すると、有機基に含まれる炭素がＯ２ガスと反応して結合エネルギーの高い‘Ｃ−Ｏ’が生成され、炭素がポーラスＭＳＱから引き抜かれるためと考えられる。
図６は、本発明の一実施例に係わるエッチング特性のボトム温度依存性を示す図である。この実施例では、ウエハＷのボトム温度を０、４０、８０℃と変化させ、その他の条件を図２（ｃ）の条件と同一とした。
図６（ａ）において、ボトム温度が上がると、ＣＤシフト量が大きくなるものの、スパイクにはほとんど影響しない。一方、図６（ｂ）において、ボトム温度は、マイクロローディングおよびはエッチングレートにはほとんど影響しない。
このため、スパイクの抑制という観点からは、ボトム温度はどこに設定してもよいが、ＣＤシフト量の抑制という観点からは、ボトム温度は低い方が好ましい。この場合、ボトム温度は４０℃以下であることが好ましい。
なお、上述した実施例では、ＣＦ４系ガスを用いる場合について説明したが、フルオロカーボン系ガスなら何でもよく、例えば、Ｃ２Ｆ６系ガス，Ｃ３Ｆ６系ガス、Ｃ４Ｆ６系ガス、Ｃ４Ｆ８系ガス，Ｃ５Ｆ８系ガス、ＣＨＦ３系ガス、またはＣＨ２Ｆ２系ガスを用いるようにしてもよい。また、これらのガスにＣＯ或いはＮ２を混合させるようにしてもよい。また、Ａｒに代えて、Ｈｅなどの他の不活性ガスを用いてもよい。例えば、Ｃ４Ｆ８ガスとＡｒとＮ２とを５：１０００：１５０の流量比で混合し、ＲＦパワー密度を０．２５〜０．５０Ｗ／ｃｍ２、圧力を１５０〜３００ｍＴｏｒｒとすることにより、多孔質絶縁膜のスパイクを抑制することができた。
図７は、本発明の一実施例に係わるデュアルダマシンプロセスを示す断面図である。図７（ａ）において、多孔質絶縁膜３２およびフォトレジスト膜３３を下層領域３１上に形成し、フォトリソグラフィー技術を用いることにより、ビアホールＢ１に対応した開孔部Ｈ１をフォトレジスト膜３３に形成する。なお、下層領域３１は、シリコン基板またはＣｕやＡｌなどの下層配線層である。
次に、図７（ｂ）に示すように、このフォトレジスト膜３３をマスクとして、ＲＩＥなどのエッチングＥ１を行うことにより、下部領域３１の表面まで開口するビアホールＢ１を多孔質絶縁膜３２に形成する。
次に、図７（ｃ）に示すように、フォトレジスト膜３３を除去し、フォトレジスト膜３４を全面に塗布する。そして、フォトリソグラフィー技術を用いることにより、配線溝Ｔ１に対応した開孔部Ｈ２をフォトレジスト膜３４に形成する。
次に、図７（ｄ）に示すように、このフォトレジスト膜３４をマスクとして、ＲＩＥなどのエッチングＥ２を多孔質絶縁膜３２の途中まで行うことにより、多孔質絶縁膜３２に配線溝Ｔ１を形成する。
ここで、エッチングＥ２におけるエッチング条件として、ＣＦ４ガスおよびＡｒガスとの混合ガスを用い、ＲＦパワー密度を０．２５〜０．５０Ｗ／ｃｍ２、圧力を１５０〜３００ｍＴｏｒｒに設定する。これにより、多孔質絶縁膜３２の途中でエッチングＥ２を終了した場合においても、段差Ｄ１にスパイクが発生することを防止することができる。
次に、フォトレジスト３４を除去し、ＣｕやＡｌなどの導電性材料を全面に堆積する。そして、ＣＭＰ（化学的機械的研磨）などにより、この導電性材料の表面を平坦化することにより、ビアと配線とを同時に形成する。ここで、段差Ｄ１上にはスパイクがないので、段差Ｄ１上に形成される配線の密着性を高めたり、スパイクから発生するパーティクルなどを抑制したりすることができる。
このように、上述したデュアルダマシンプロセスによれば、窒化珪素膜などのストッパ膜を除去した場合においても、多孔質絶縁膜３２のエッチング時のスパイクを抑制しつつ、ビアホールＢ１と配線溝Ｔ１を多孔質絶縁膜３２に形成することが可能となる。このため、多孔質絶縁膜３２の比誘電率を低下させて、配線の伝搬遅延を抑制することができる。また、窒化珪素膜などのストッパ膜が多孔質絶縁膜３２の間に存在しないので、多孔質絶縁膜３２をエッチングする際にストッパ膜と多孔質絶縁膜３２との選択比を考慮する必要がなくなる。このため、Ｃ４Ｆ８系ガスに代えてよりＦ／Ｃ比の大きいＣＦ４系ガスを用いて多孔質絶縁膜３２をエッチングすることが可能となり、多孔質絶縁膜３２をエッチングする際のエッチングレートを向上させることが可能となる。
以上説明したように、本発明によれば、多孔質絶縁膜のスパイクの発生を抑制することが可能となる。
産業上の利用可能性
本発明に係る多孔質絶縁膜のエッチング方法、デュアルダマシンプロセスおよび半導体装置は、半導体装置の製造を行う半導体製造産業等において使用することが可能である。したがって、産業上の利用可能性を有する。
【図面の簡単な説明】
図１は、本発明の一実施形態に係わるエッチング装置の概略構成を示す断面図である。
図２は、本発明の一実施例に係わるエッチング結果を従来例と比較して示す断面図である。
図３は、本発明の一実施例に係わるエッチング特性の圧力依存性を示す図である。
図４は、本発明の一実施例に係わるエッチング特性のＲＦパワー密度依存性を示す図である。
図５は、本発明の一実施例に係わるエッチング特性のＯ２流量依存性を示す図である。
図６は、本発明の一実施例に係わるエッチング特性のボトム温度依存性を示す図である。
図７は、本発明の一実施例に係わるデュアルダマシンプロセスを示す断面図である。
図８は、従来のデュアルダマシンプロセスを示す断面図である。Technical field
The present invention relates to a method for etching a porous insulating film, a dual damascene process, and a semiconductor device.
Background art
With the recent increase in the density of semiconductor integrated circuits, the propagation delay of wiring has become an important factor in determining the operation speed. Therefore, a low-dielectric-constant film is used as an interlayer insulating film to suppress propagation delay.
As a method of lowering the relative dielectric constant of the interlayer insulating film, there is a method of making the interlayer insulating film porous. When a porous insulating film is employed in a semiconductor manufacturing process, it is necessary to etch the porous insulating film in order to form a via hole or the like.
In this method for etching a porous insulating film, a method for etching the porous insulating film efficiently while securing a certain selectivity between the porous insulating film and the photoresist is required. 4 F 8 / Ar gas, CF 4 / Ar-based gas or the like has been used. In order to improve the etching rate and to cope with the etching with a high aspect ratio, these gases are added with O. 2 , CO or N 2 Mixing was also done.
In addition, when performing etching by converting these etching gases into plasma, the mean free path of ions is lengthened, so that ions can easily enter the contact holes, and in-plane uniformity during etching is maintained. Etching was performed at low pressure and high output.
However, if the etching gas is O 2 When a gas is mixed and the porous insulating film is etched under conditions of low pressure and high output, there is a problem that a spike is generated in the porous insulating film. In particular, the occurrence of this spike has become a more serious problem in a dual damascene process. Note that spikes are irregularities on the bottom surface of the etched porous insulating film.
FIG. 8 is a cross-sectional view showing a dual damascene process using a conventional porous insulating film. In FIG. 8A, a porous insulating film 42 and a silicon nitride film 43 are formed on a lower region 41, and an opening H3 corresponding to a via hole B2 is formed by using photolithography technology and etching technology. 43. The lower region 41 is a silicon substrate or a lower wiring layer such as Cu or Al.
Next, a porous insulating film 44 is formed on the silicon nitride film 43, and a photoresist film 45 is formed on the entire surface. Then, an opening H4 corresponding to the wiring groove T2 is formed in the photoresist film 45 by using a photolithography technique.
Next, as shown in FIG. 8B, by using the photoresist film 45 as a mask, etching E3 such as RIE is performed to form a wiring groove T2 in the porous insulating film 44. Here, in order to secure a selectivity between the porous insulating film 44 and the silicon nitride film 43 as an etching gas in the etching E3, C 4 F 8 A system gas is used. Further, in order to increase the etching rate and maintain in-plane uniformity during etching, the pressure is set to a low pressure of less than 50 mTorr, and the RF power density is set to 0.5 W / cm. 2 Is set to a high output exceeding
When the etching E3 of the porous insulating film 44 is performed under these conditions, a spike SP occurs in the porous insulating film 44. Therefore, if the etching E3 is stopped in the middle of the etching of the porous insulating film 44, the spike SP remains on the step D2 of the wiring groove T2.
Next, as shown in FIG. 8C, using the silicon nitride film 43 as a mask, the etching E3 is further continued to form a via hole B2 in the porous insulating film. Here, on the step D2 of the silicon nitride film 43, the porous insulating film 44 is over-etched, and the spike SP on the step D2 is removed. Also, spikes generated in the porous insulating film 42 when forming the via hole B2 can be removed by over-etching the porous insulating film 42.
Next, as shown in FIG. 8D, the photoresist 45 is removed, and a conductive material such as Cu or Al is deposited on the entire surface. Then, the surface of the conductive material is planarized by CMP (chemical mechanical polishing) or the like, so that the via 46 and the wiring 47 are formed at the same time.
As described above, in the conventional dual damascene process, since the silicon nitride film 43 serving as a stopper is provided between the porous insulating films 42 and 44, the spike is formed by over-etching the porous insulating film 44. SP can be removed.
However, when the silicon nitride film 43 is provided between the porous insulating films 42 and 44 in the dual damascene process, there is a problem that the overall relative dielectric constant increases and the propagation delay of the wiring 47 increases.
Disclosure of the invention
Therefore, an object of the present invention is to provide a method for etching a porous insulating film, which can suppress generation of spikes during etching.
Another object of the present invention is to provide a dual damascene process and a semiconductor device that can reduce the relative dielectric constant of an interlayer insulating film while suppressing generation of spikes during etching.
In order to solve the above-described problems, in the method for etching a porous insulating film of the present invention, the processing gas during plasma etching is a mixed gas containing a fluorocarbon-based gas and an inert gas, and the pressure is 150 mTorr or more and 300 mTorr or less. It is characterized by.
By increasing the pressure to some extent, it becomes possible to suppress high-energy ions from directly colliding with the etched surface of the porous insulating film, and to suppress physical erosion by high-energy ions. . Further, by setting the pressure within the above range, it is possible to suppress the spikes of the porous insulating film within a practical range while suppressing an adverse effect on the CD shift amount and microloading when the pressure is increased. . The CD shift amount is represented by a change amount of the finished width with respect to the pattern width before etching, and the microloading is represented by (narrow trench etching rate) / (wide trench etching rate) × 100%.
Further, in the method for etching a porous insulating film according to the present invention, in the above method, the RF power density is 0.25 W / cm. 2 0.50W / cm or more 2 It is characterized by the following.
In the case of a porous insulating film, the film quality is softer than that of a non-porous insulating film, so that even when the RF power density is reduced, the progress of etching is not extremely hindered. For this reason, spikes in the porous insulating film can be suppressed while preventing the etching characteristics of the porous insulating film from being significantly impaired.
Further, in the method for etching a porous insulating film according to the present invention, in the above method, the fluorocarbon-based gas may be CF. 4 , Wherein the inert gas is Ar.
By using a gas having a large F / C ratio, the porous insulating film can be etched while suppressing the deposition of the carbon-based polymer which causes a decrease in the etching rate, and the RF power density is reduced. Also, it is possible to secure an etching rate.
Further, in the method for etching a porous insulating film according to the present invention, the method according to the above method, wherein the flow rate ratio to the fluorocarbon gas is 0.25 or less 2 A gas is further included.
O 2 By reducing the flow rate ratio of the gas, even when the porous insulating film contains carbon, 2 Since it is possible to suppress the carbon from being extracted from the porous insulating film by suppressing the reaction with the gas, spikes at the time of etching the porous insulating film can be suppressed.
Further, in the semiconductor device according to the present invention, in a semiconductor device in which a wiring groove and a via hole are formed by a dual damascene process, the porous insulating film in which the wiring groove is formed and the porous insulating film in which the via hole is formed are stoppers. The porous insulating film is formed without any intervening layer, and is substantially free of spikes during etching of the porous insulating film.
According to the semiconductor device of the present invention, even when the stopper layer having a high relative dielectric constant is not formed between the porous insulating films, it is possible to suppress the occurrence of spikes in the wiring grooves of the porous insulating film. As a result, the propagation delay of the wiring can be suppressed, and the reliability of the wiring embedded in the wiring groove can be improved.
Further, the dual damascene process of the present invention includes a step of forming a first photoresist film on which a pattern corresponding to a via hole is formed on a porous insulating film;
Forming a via hole in the porous insulating film by etching the porous insulating film using the first photoresist film as a mask;
Removing the first photoresist film;
Forming a second photoresist film on which a pattern corresponding to the wiring groove is formed on the porous insulating film;
RF power density is 0.25W / cm 2 0.50W / cm or more 2 Forming a wiring groove in the porous insulating film by partially etching the porous insulating film using the second photoresist film as a mask under a pressure of 150 mTorr or more and 300 mTorr or less;
Removing the second photoresist film;
Burying a conductive material in the via hole and the wiring groove.
According to the dual damascene process of the present invention, it is possible to form a via hole and a wiring groove in a porous insulating film without using a stopper film such as a silicon nitride film, and to spike when etching the porous insulating film. Can be suppressed, and the dual damascene process can be simplified.
Further, the dual damascene process of the present invention is characterized in that a mixed gas containing a fluorocarbon-based gas and an inert gas is used as a processing gas in the step of forming a wiring groove in the porous insulating film, wherein the fluorocarbon-based gas is used. CF 4 , Wherein the inert gas is Ar.
According to the dual damascene process of the present invention, since there is no stopper film such as a silicon nitride film, it is not necessary to consider the selectivity between the stopper film and the porous insulating film. 4 F 8 CF with higher F / C ratio instead of system gas 4 The porous insulating film can be etched using the system gas, and the etching rate when the porous insulating film is etched can be improved.
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, an etching method according to an embodiment of the present invention will be described with reference to the drawings.
FIG. 1 is a sectional view showing a schematic configuration of an etching apparatus according to one embodiment of the present invention. In this embodiment, CF is used as an etching gas. 4 The case where a mixed gas of Ar and Ar is used will be described.
In FIG. 1, an upper electrode 2 and a susceptor 3 are provided in a processing chamber 1, and the susceptor 3 also serves as a lower electrode. The upper electrode 2 is provided with a gas ejection hole 2 a for introducing an etching gas into the processing chamber 1. The susceptor 3 is supported on a susceptor support 4, and the susceptor support 4 is held in the processing chamber 1 via an insulating plate 5. A high-frequency power supply 11 is connected to the susceptor 3 to convert the etching gas introduced into the processing chamber 1 into plasma.
The susceptor support 4 is provided with a refrigerant chamber 10, and a refrigerant such as liquid nitrogen circulates in the refrigerant chamber 10 via a refrigerant supply pipe 10a and a refrigerant discharge pipe 10b. Then, the wafer W can be cooled by transferring the cold generated from the susceptor to the wafer W via the susceptor support 4 and the susceptor 3.
An electrostatic chuck 6 is provided on the susceptor 3, and the electrostatic chuck 6 has a configuration in which a conductive layer 7 is sandwiched between polyimide films 8a and 8b. Here, a DC high-voltage power supply 12 is connected to the conductive layer 7, and by applying a DC high voltage to the conductive layer 7, a Coulomb force acts on the wafer W to fix the wafer W on the susceptor 3. .
Further, a gas passage 9 for introducing He gas is provided in the susceptor 3 and the electrostatic chuck 6, and He gas is ejected to the back surface of the wafer W through the gas passage 9, so that the gas is placed on the susceptor 3. The cooled wafer W can be cooled. Here, the gas passage 9 is connected to the He gas supply source 16 via the flow control valve 16a and the opening / closing valve 16b, and can control the pressure of the He gas on the back surface of the wafer W.
The processing chamber 1 is provided with a gas supply pipe 1a and an exhaust pipe 1b. The gas supply pipe 1a is connected to the CF through flow control valves 14a, 15a and open / close valves 14b, 15b. 4 It is connected to a gas supply source 14 and an Ar gas supply source 15. The exhaust pipe 1b is connected to a vacuum pump. By evacuating the processing chamber 1 with this vacuum pump, the pressure in the processing chamber 1 can be adjusted. A horizontal magnetic field forming magnet 13 is provided around the processing chamber 1, and by applying a magnetic field inside the processing chamber 1, the density of plasma can be increased and etching can be performed efficiently.
When etching the porous insulating film, the wafer W on which the porous insulating film is formed is placed on the susceptor 3 and fixed by the electrostatic chuck 6.
Next, the processing chamber 1 is evacuated, the pressure in the processing chamber 1 is adjusted, and the open / close valves 14b and 15b are opened to release the CF. 4 Gas and Ar gas are introduced into the processing chamber 1. CF is controlled by the flow control valves 14a and 15a. 4 The flow ratio between the gas and the Ar gas can be adjusted.
Next, RF power from the high-frequency power supply 11 is applied to the susceptor 3 to convert the etching gas into plasma, thereby etching the porous insulating film. At this time, the wafer W can be cooled by opening the opening / closing valve 16b to introduce He gas into the gas passage 9 and ejecting this He gas from the gas passage 9. In addition, the cooling temperature of the wafer W can be controlled by adjusting the pressure of the He gas using the flow control valve 16a.
Conditions for etching the porous insulating film are as follows: RF power density is 0.25 to 0.50 W / cm. 2 The pressure in the processing chamber 1 is set to 150 to 300 mTorr. Thereby, the porous insulating film can be etched to an arbitrary depth while suppressing the generation of spikes.
The porous insulating film is made of, for example, a porous HSQ (hydrogen silsesquioxane), a porous MSQ (methyl silsesquioxane), a porous organic material, or a porous SiO2. 2 At a density of 1.3 g / cm 3 Refers to the following:
Further, in the above-described embodiment, the method of performing the etching using the magnetron RIE apparatus has been described, but the ECR (Electron Cyclotron Resonance) plasma etching apparatus, the HEP (Helicon Wave Excited Plasma) etching apparatus, and the ICP (Inductively Coupled Plasma) etching The present invention may be applied to an apparatus, a TCP (Transfer Coupling Plasma) etching apparatus, or the like.
Hereinafter, examples of the present invention will be described with reference to experimental data. In the following examples, etching was performed using the sample of FIG. 2A and the etching apparatus of FIG. In FIG. 2A, a silicon nitride film 21, a porous MSQ film 22, and an anti-reflection film 23 are sequentially laminated, and a photoresist film 24 on which lines and spaces are formed is laminated on the anti-reflection film 23. . The thickness of the silicon nitride film 21 was 300 nm, the thickness of the porous MSQ film 22 was 600 nm, the thickness of the antireflection film 23 was 75 nm, and the thickness of the photoresist film 24 was 540 nm.
2B to 2D are cross-sectional views showing etching results according to one embodiment of the present invention in comparison with a conventional example. Here, as the etching conditions of Conventional Example 1, C 4 F 8 And N 2 A mixed gas of CO, Ar and CO was used at a flow rate ratio of 10/50/200/200 sccm. The RF power was set to 1500 W, the pressure was set to 35 mTorr, the He pressure on the back surface of the wafer W was set to 7 Torr at the center, 40 Torr at the edge, the top & wall temperature was set to 60 ° C., and the bottom temperature was set to 40 ° C., and etching was performed for 20 seconds. The distance between the electrodes was 37 mm, and the diameter of the cathode was 260 mm.
In this case, in a pattern with a line and space of 0.25 μm / 0.25 μm, the porous MSQ film 22 is etched by 395.8 nm in the depth direction, and in a pattern with a line and space of 0.25 μm / 1.25 μm, The MSQ film 22 was etched by 458.3 nm in the depth direction. The etching rate at this time was 1187.4 nm / sec for a pattern with a line & space of 0.25 μm / 0.25 μm, and 1375 nm / sec for a pattern with a line & space of 0.25 μm / 1.25 μm. Further, as shown in FIG. 2B, spikes are generated on the etched surface in any of the lines and spaces.
Further, as the etching condition of Conventional Example 2, CF was used. 4 And Ar and O 2 Was used at a flow rate ratio of 80/160/20 sccm. The RF power was set to 500 W, the pressure was set to 40 mTorr, the He pressure on the back surface of the wafer W was set to 7 Torr at the center, 40 Torr at the edge, the top and wall temperature was set to 60 ° C., and the bottom temperature was set to 40 ° C., and etching was performed for 20 seconds.
In this case, the porous MSQ film 22 is etched by 270.8 nm in the depth direction in the pattern having the line and space of 0.25 μm / 0.25 μm, and the porous MSQ film 22 is formed in the pattern having the line and space of 0.25 μm / 1.25 μm. The MSQ film 22 was etched by 302 nm in the depth direction. The etching rate at this time was 812.4 nm / sec for a pattern with a line & space of 0.25 μm / 0.25 μm, and 906 nm / sec for a pattern with a line & space of 0.25 μm / 1.25 μm. Further, as shown in FIG. 2C, spikes are generated on the etched surface in any of the lines and spaces.
On the other hand, the etching conditions in this embodiment are CF 4 A mixed gas of Ar and Ar was used at a flow rate ratio of 80/160 sccm. The RF power was set to 500 W, the pressure was set to 150 mTorr, the He pressure on the back surface of the wafer W was set to 7 Torr at the center, 40 Torr at the edge, the top and wall temperature was set to 60 ° C., and the bottom temperature was set to 40 ° C., and etching was performed for 35 seconds.
In this case, in a pattern with a line and space of 0.25 μm / 0.25 μm, the porous MSQ film 22 is etched by 270.8 nm in the depth direction, and in a pattern with a line and space of 0.25 μm / 1.0 μm, The MSQ film 22 was etched by 281.3 nm in the depth direction. The etching rate at this time was 464.2 nm / sec for a pattern with a line & space of 0.25 μm / 0.25 μm, and 482.1 nm / sec for a pattern with a line & space of 0.25 μm / 1.0 μm. . Further, as shown in FIG. 2D, spikes on the etched surface are suppressed in any of the lines and spaces.
As described above, when the porous MSQ film 22 is etched, the O 2 gas is removed from the etching gas. 2 By removing the gas and increasing the pressure, spikes on the etched surface could be suppressed while preventing the etching rate from lowering to a practical level. In addition, when the magnitude of the spike is quantitatively expressed, it can be obtained by (top height−bottom height) / (etching depth).
FIG. 3 is a diagram showing pressure dependency of etching characteristics according to one embodiment of the present invention. In this example, the pressure was changed to 50, 150, and 300 mTorr, and the other conditions were the same as those in FIG.
In FIG. 3A, as the pressure increases, the amount of CD shift increases, but spikes decrease. On the other hand, in FIG. 3B, when the pressure increases, the microloading deteriorates. However, even when the pressure is increased, in the case of the porous MSQ, the etching rate hardly changes in any of the patterns having the line & space of 0.25 μm / 0.25 μm and 0.25 μm / 0.75 μm.
Therefore, by increasing the pressure, spikes on the etched surface can be reduced while suppressing a decrease in the etching rate. Here, from the viewpoint of suppressing spikes, the pressure is preferably 50 mTorr or more, and more preferably the pressure is higher.
On the other hand, if the pressure is 500 mTorr or more, the etching shape becomes a bowing shape, which is not preferable.
Further, in consideration of the CD shift amount and the adverse effect on microloading, the pressure is preferably in the range of 150 to 300 mTorr.
It is considered that the reason why the spikes decrease when the pressure is increased is that when the pressure is increased, the mean free path of the ions is shortened, and the energy obtained by the ions is reduced, so that the ion sputtering power is reduced.
FIG. 4 is a diagram showing RF power density dependence of etching characteristics according to one embodiment of the present invention. In this example, the RF power density was 0.15, 0.50, 0.75 W / cm 2 And the other conditions were the same as the conditions in FIG. The diameter of the cathode is 260 mm.
In FIG. 4A, when the RF power density decreases, spikes decrease, but have little effect on the CD shift amount. Therefore, by lowering the RF power density, spikes on the etched surface can be reduced. On the other hand, in FIG. 4B, when the RF power density is lowered, the etching rate is lowered in any of the patterns having the line & space of 0.25 μm / 0.25 μm and 0.25 μm / 0.75 μm.
Here, from the viewpoint of suppressing spikes, the RF power density is 0.50 W / cm. 2 The RF power density is preferably 0.25 to 0.50 W / cm in consideration of a decrease in the etching rate. 2 Is preferably within the range.
It is considered that the reason why the spikes decrease when the RF power density decreases is that when the RF power density decreases, the energy obtained by the ions decreases and the sputtering power of the ions decreases.
FIG. 5 is a graph showing O characteristics of etching characteristics according to an embodiment of the present invention. 2 It is a figure which shows the flow rate dependency. In this embodiment, O 2 The flow rate was changed to 0, 10, 20, and 40 sccm, and the other conditions were the same as the conditions in FIG.
In FIG. 5A, O 2 When the flow rate decreases, both the CD shift amount and the spike decrease. On the other hand, in FIG. 2 If there is no contamination, O 2 The microloading is improved in each of the patterns having the line & space of 0.25 μm / 0.25 μm and 0.25 μm / 0.75 μm, though the etching rate is reduced, as compared with the case where there is contamination.
For this reason, O 2 By reducing the flow rate, spikes on the etched surface can be reduced while securing an etching rate to some extent. Here, from the viewpoint of suppressing spikes, O 2 The flow rate is preferably zero and O 2 By setting the flow rate to 0, the CD shift amount and the microloading can also be improved. Where O 2 It is not always necessary to set the flow rate to 0; 2 Spikes can be suppressed to a level that does not cause any practical problems even if some are mixed. Where O 2 Is mixed, CF 4 O for gas 2 The gas flow ratio is preferably set to 0.25 or less. Also, O 2 The gas flow ratio may be set with respect to the total gas flow. 2 It is preferable that the gas flow ratio is set to 0.08 or less.
Note that O 2 As the flow rate increases, the spike increases because the porous MSQ has an organic group (mainly '-CH') in the side chain with respect to the main chain of '-O-Si-O-'. 3 ') Are considered to be combined. That is, O 2 2 In the presence of gas, the carbon contained in the organic group becomes O 2 It is considered that 'CO' having a high binding energy is generated by reacting with the gas, and carbon is extracted from the porous MSQ.
FIG. 6 is a diagram showing bottom temperature dependence of etching characteristics according to one embodiment of the present invention. In this example, the bottom temperature of the wafer W was changed to 0, 40, and 80 ° C., and the other conditions were the same as those in FIG.
In FIG. 6A, when the bottom temperature increases, the CD shift amount increases, but has little effect on spikes. On the other hand, in FIG. 6B, the bottom temperature hardly affects the microloading and the etching rate.
For this reason, from the viewpoint of suppressing spikes, the bottom temperature may be set anywhere, but from the viewpoint of suppressing the CD shift amount, it is preferable that the bottom temperature is lower. In this case, the bottom temperature is preferably 40 ° C. or lower.
In the embodiment described above, CF 4 Although the case where a system gas is used has been described, any fluorocarbon gas may be used. 2 F 6 System gas, C 3 F 6 System gas, C 4 F 6 System gas, C 4 F 8 System gas, C 5 F 8 System gas, CHF 3 System gas or CH 2 F 2 A system gas may be used. In addition, CO or N 2 May be mixed. Further, instead of Ar, another inert gas such as He may be used. For example, C 4 F 8 Gas, Ar and N 2 Are mixed at a flow ratio of 5: 1000: 150, and the RF power density is set to 0.25 to 0.50 W / cm. 2 By setting the pressure to 150 to 300 mTorr, spikes in the porous insulating film could be suppressed.
FIG. 7 is a sectional view showing a dual damascene process according to one embodiment of the present invention. In FIG. 7A, a porous insulating film 32 and a photoresist film 33 are formed on the lower region 31, and an opening H1 corresponding to the via hole B1 is formed in the photoresist film 33 by using a photolithography technique. I do. The lower region 31 is a silicon substrate or a lower wiring layer such as Cu or Al.
Next, as shown in FIG. 7B, by using this photoresist film 33 as a mask, etching E1 such as RIE is performed to form a via hole B1 opening to the surface of the lower region 31 in the porous insulating film 32. I do.
Next, as shown in FIG. 7C, the photoresist film 33 is removed, and a photoresist film 34 is applied on the entire surface. Then, an opening H2 corresponding to the wiring groove T1 is formed in the photoresist film 34 by using a photolithography technique.
Next, as shown in FIG. 7D, by using this photoresist film 34 as a mask, an etching E2 such as RIE is performed halfway through the porous insulating film 32 to form a wiring groove T1 in the porous insulating film 32. Form.
Here, as the etching condition in the etching E2, CF 4 Using a mixed gas of a gas and an Ar gas, the RF power density is 0.25 to 0.50 W / cm. 2 , The pressure is set to 150-300 mTorr. Thereby, even when the etching E2 is completed in the middle of the porous insulating film 32, it is possible to prevent the occurrence of a spike in the step D1.
Next, the photoresist 34 is removed, and a conductive material such as Cu or Al is deposited on the entire surface. Then, the surface of the conductive material is flattened by CMP (Chemical Mechanical Polishing) or the like, so that vias and wirings are simultaneously formed. Here, since there is no spike on the step D1, it is possible to increase the adhesion of the wiring formed on the step D1 and to suppress particles and the like generated from the spike.
As described above, according to the dual damascene process described above, even when the stopper film such as the silicon nitride film is removed, the spikes during the etching of the porous insulating film 32 are suppressed, and the via hole B1 and the wiring groove T1 are formed in a porous state. It can be formed on the porous insulating film 32. For this reason, the relative dielectric constant of the porous insulating film 32 can be reduced, and the propagation delay of the wiring can be suppressed. In addition, since a stopper film such as a silicon nitride film does not exist between the porous insulating films 32, it is not necessary to consider a selection ratio between the stopper film and the porous insulating film 32 when etching the porous insulating film 32. . For this reason, C 4 F 8 CF with higher F / C ratio instead of system gas 4 The porous insulating film 32 can be etched using the system gas, and the etching rate when the porous insulating film 32 is etched can be improved.
As described above, according to the present invention, it is possible to suppress the occurrence of spikes in the porous insulating film.
Industrial applicability
The method for etching a porous insulating film, the dual damascene process, and the semiconductor device according to the present invention can be used in a semiconductor manufacturing industry for manufacturing semiconductor devices. Therefore, it has industrial applicability.
[Brief description of the drawings]
FIG. 1 is a sectional view showing a schematic configuration of an etching apparatus according to one embodiment of the present invention.
FIG. 2 is a sectional view showing an etching result according to one embodiment of the present invention in comparison with a conventional example.
FIG. 3 is a diagram showing pressure dependency of etching characteristics according to one embodiment of the present invention.
FIG. 4 is a diagram showing RF power density dependence of etching characteristics according to one embodiment of the present invention.
FIG. 5 is a diagram showing the O2 flow rate dependence of the etching characteristics according to one embodiment of the present invention.
FIG. 6 is a diagram showing bottom temperature dependence of etching characteristics according to one embodiment of the present invention.
FIG. 7 is a sectional view showing a dual damascene process according to one embodiment of the present invention.
FIG. 8 is a sectional view showing a conventional dual damascene process.

Claims (8)

プラズマエッチング時の処理ガスがフルオロカーボン系ガスと不活性ガスとを含む混合ガス、
圧力が１５０ｍＴｏｒｒ以上３００ｍＴｏｒｒ以下であることを特徴とする多孔質絶縁膜のエッチング方法。A processing gas at the time of plasma etching is a mixed gas containing a fluorocarbon-based gas and an inert gas,
A method for etching a porous insulating film, wherein the pressure is 150 mTorr or more and 300 mTorr or less. 請求項１記載の多孔質絶縁膜のエッチング方法において、
ＲＦパワー密度が、０．２５Ｗ／ｃｍ２以上０．５０Ｗ／ｃｍ２以下であることを特徴とする。The method for etching a porous insulating film according to claim 1,
The RF power density is not less than 0.25 W / cm 2 and not more than 0.50 W / cm 2 . 請求項１又は２記載の多孔質絶縁膜のエッチング方法において、
前記フルオロカーボン系ガスがＣＦ４、前記不活性ガスがＡｒであることを特徴とする。The method for etching a porous insulating film according to claim 1 or 2,
The fluorocarbon-based gas is CF 4 , and the inert gas is Ar. 請求項１，２又は３記載の多孔質絶縁膜のエッチング方法において、前記フルオロカーボン系ガスに対する流量比が０．２５以下のＯ２ガスをさらに含むことを特徴とする。4. The method for etching a porous insulating film according to claim 1, further comprising an O 2 gas having a flow rate ratio of 0.25 or less to the fluorocarbon-based gas. デュアルダマシンプロセスにより配線溝とビアホールが形成された半導体装置において、
前記配線溝が形成された多孔質絶縁膜と前記ビアホールが形成された多孔質絶縁膜とがストッパ層を介することなく形成され、前記多孔質絶縁膜のエッチング時のスパイクが実質的に存在しないことを特徴とする半導体装置。In a semiconductor device in which wiring grooves and via holes are formed by a dual damascene process,
The porous insulating film in which the wiring groove is formed and the porous insulating film in which the via hole is formed are formed without passing through a stopper layer, and spikes during etching of the porous insulating film are not substantially present. A semiconductor device characterized by the above-mentioned. ビアホールに対応するパターンが形成された第１のフォトレジスト膜を多孔質絶縁膜上に形成する工程と、
前記第１のフォトレジスト膜をマスクとして前記多孔質絶縁膜のエッチングを行うことにより、前記多孔質絶縁膜にビアホールを形成する工程と、
前記第１のフォトレジスト膜を除去する工程と、
配線溝に対応するパターンが形成された第２のフォトレジスト膜を前記多孔質絶縁膜上に形成する工程と、
ＲＦパワー密度が０．２５Ｗ／ｃｍ２以上０．５０Ｗ／ｃｍ２以下、圧力が１５０ｍＴｏｒｒ以上３００ｍＴｏｒｒ以下の条件で、前記第２のフォトレジスト膜をマスクとして前記多孔質絶縁膜のエッチングを途中まで行うことにより、前記多孔質絶縁膜に配線溝を形成する工程と、
前記第２のフォトレジスト膜を除去する工程と、
前記ビアホールと前記配線溝に導電材料を埋め込む工程とを備えることを特徴とするデュアルダマシンプロセス。Forming a first photoresist film having a pattern corresponding to the via hole on the porous insulating film;
Forming a via hole in the porous insulating film by etching the porous insulating film using the first photoresist film as a mask;
Removing the first photoresist film;
Forming a second photoresist film on which a pattern corresponding to the wiring groove is formed on the porous insulating film;
Under the condition that the RF power density is 0.25 W / cm 2 or more and 0.50 W / cm 2 or less and the pressure is 150 mTorr or more and 300 mTorr or less, the etching of the porous insulating film is performed halfway using the second photoresist film as a mask. Thereby forming a wiring groove in the porous insulating film;
Removing the second photoresist film;
Burying a conductive material in the via hole and the wiring groove. 請求項６記載のデュアルダマシンプロセスにおいて、
前記多孔質絶縁膜に配線溝を形成する工程の処理ガスとして、フルオロカーボン系ガスと不活性ガスとを含む混合ガスを用いることを特徴とする。In the dual damascene process according to claim 6,
A mixed gas containing a fluorocarbon gas and an inert gas is used as a processing gas in the step of forming a wiring groove in the porous insulating film. 請求項７記載のデュアルダマシンプロセスにおいて、
前記フルオロカーボン系ガスがＣＦ４、前記不活性ガスがＡｒであることを特徴とする。The dual damascene process according to claim 7,
The fluorocarbon-based gas is CF 4 , and the inert gas is Ar.
JP2002550303A 2000-12-14 2001-12-13 Method for etching porous insulating film, dual damascene process, and semiconductor device Withdrawn JPWO2002049089A1 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000380813 2000-12-14
JP2000380813 2000-12-14
PCT/JP2001/010933 WO2002049089A1 (en) 2000-12-14 2001-12-13 Method of etching porous insulating film, dual damascene process, and semiconductor device

Publications (1)

Publication Number Publication Date
JPWO2002049089A1 true JPWO2002049089A1 (en) 2004-04-15

Family

ID=18848930

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002550303A Withdrawn JPWO2002049089A1 (en) 2000-12-14 2001-12-13 Method for etching porous insulating film, dual damascene process, and semiconductor device

Country Status (4)

Country Link
JP (1) JPWO2002049089A1 (en)
AU (1) AU2002222632A1 (en)
TW (1) TWI223341B (en)
WO (1) WO2002049089A1 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004017533A1 (en) * 2003-05-03 2005-01-13 Trikon Technologies Limited, Newport Method for etching porous dielectric
JP4963156B2 (en) * 2003-10-03 2012-06-27 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
US6949460B2 (en) * 2003-11-12 2005-09-27 Lam Research Corporation Line edge roughness reduction for trench etch
JP4523351B2 (en) * 2004-07-14 2010-08-11 ルネサスエレクトロニクス株式会社 Manufacturing method of semiconductor device
JP4643975B2 (en) * 2004-11-26 2011-03-02 ルネサスエレクトロニクス株式会社 Manufacturing method of semiconductor device
JP5103025B2 (en) * 2006-02-10 2012-12-19 九州電通株式会社 Method for removing surface layer of silicon wafer
JP6499001B2 (en) * 2015-04-20 2019-04-10 東京エレクトロン株式会社 Method for etching a porous membrane

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06163470A (en) * 1992-11-24 1994-06-10 Sumitomo Metal Ind Ltd Etching method
JP3525788B2 (en) * 1999-03-12 2004-05-10 セイコーエプソン株式会社 Method for manufacturing semiconductor device
JP4207303B2 (en) * 1999-04-07 2009-01-14 ソニー株式会社 Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
AU2002222632A1 (en) 2002-06-24
TWI223341B (en) 2004-11-01
WO2002049089A1 (en) 2002-06-20

Similar Documents

Publication Publication Date Title
US6284149B1 (en) High-density plasma etching of carbon-based low-k materials in a integrated circuit
US7169695B2 (en) Method for forming a dual damascene structure
US6380096B2 (en) In-situ integrated oxide etch process particularly useful for copper dual damascene
US6617257B2 (en) Method of plasma etching organic antireflective coating
JP3027951B2 (en) Method for manufacturing semiconductor device
US7125806B2 (en) Etching method
US20040106293A1 (en) Method for etching organic insulating film and dual damasene process
US6383918B1 (en) Method for reducing semiconductor contact resistance
US8138096B2 (en) Plasma etching method
IL190716A (en) Method for plasma etching
JP4008352B2 (en) Insulating film etching method
JP4451934B2 (en) Method and integrated circuit for etching a conductive layer
JP2001284449A (en) Semiconductor fabrication method
JPWO2002049089A1 (en) Method for etching porous insulating film, dual damascene process, and semiconductor device
US5968278A (en) High aspect ratio contact
JP5011782B2 (en) Semiconductor device manufacturing method, plasma processing apparatus, and storage medium.
JP3440735B2 (en) Dry etching method
JP2004500696A (en) Self-aligned contacts for semiconductor devices
JP4577328B2 (en) Manufacturing method of semiconductor device
JPH08191062A (en) Formation of connection hole
JP3717073B2 (en) Manufacturing method of semiconductor device
KR19990047250A (en) Insulation Method of Semiconductor Device
JP2002222797A (en) Etching method of nitriding film, and dual damascene process
JP2002367924A (en) Semiconductor device and its manufacturing method

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050301