JPS64634Y2 - - Google Patents
Info
- Publication number
- JPS64634Y2 JPS64634Y2 JP1983068833U JP6883383U JPS64634Y2 JP S64634 Y2 JPS64634 Y2 JP S64634Y2 JP 1983068833 U JP1983068833 U JP 1983068833U JP 6883383 U JP6883383 U JP 6883383U JP S64634 Y2 JPS64634 Y2 JP S64634Y2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- units
- seconds
- frequency divider
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000000737 periodic effect Effects 0.000 claims 1
- 238000005259 measurement Methods 0.000 description 7
- 230000005856 abnormality Effects 0.000 description 6
- 230000010355 oscillation Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
Landscapes
- Electric Clocks (AREA)
- Measurement Of Unknown Time Intervals (AREA)
Description
【考案の詳細な説明】
〔産業上の利用分野〕
本考案は、システム(例えば電力系統)の異常
を記録するデータ収録装置に使用される計時回路
に関するものである。[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a timing circuit used in a data recording device that records abnormalities in a system (for example, an electric power system).
システムの異常を記録するデータ収録装置にお
いては、どのような異常が発生したかということ
はもちろんのこと、その異常が発生した正確な時
刻も記録する必要がある。
In a data recording device that records system abnormalities, it is necessary to record not only what kind of abnormality has occurred, but also the exact time when the abnormality occurred.
そのため、データ収録装置内に計時装置を設け
ておき、異常内容と異常発生日時・時刻が合せて
記録されるようになつている。 Therefore, a clock device is provided in the data recording device, and the details of the abnormality and the date and time of the abnormality occurrence are recorded together.
その計時装置は、当然ながら、大小の月や、う
るう年等の補正を行ういわゆる万年時計でなけれ
ばならない。 Naturally, the timekeeping device must be a so-called perpetual clock that corrects for large and small months, leap years, etc.
また、計時単位は、特に電力系統のデータ収録
装置では、すくなくとも、0.01秒単位である必要
がある。 Further, the time measurement unit, especially in a data recording device for an electric power system, needs to be at least 0.01 seconds.
これに対して、万年時計の機能をもつ集積回路
は市頒されているが、残念ながら最小単位が1秒
である。 On the other hand, integrated circuits with the function of a perpetual clock are on the market, but unfortunately the minimum unit is one second.
そこで、従来では、データ収録装置の製造メー
カで、発振器とカウンターを組み合せて0.01秒単
位の万年時計の回路を組むのが通例であつた。 Therefore, in the past, it was customary for manufacturers of data recording devices to combine an oscillator and a counter to create a perpetual clock circuit that clocks in units of 0.01 seconds.
ところが、そのようにして構成した回路では、
回路が複雑になるうえ、消費電流が大きくなり、
バツクアツプのための大量の乾電池が必要になる
という欠点があつた。
However, in the circuit configured in this way,
The circuit becomes complicated and the current consumption increases.
The drawback was that it required a large number of batteries for backup.
そこで本考案は、0.01秒単位で計時可能な万年
時計を消費電流の少ない簡単な回路で提供しよう
とするものである。 Therefore, the present invention aims to provide a perpetual clock that can measure time in units of 0.01 seconds using a simple circuit with low current consumption.
本考案は、1秒以上の単位では市販の万年時計
の機能をもつ集積回路を利用できる点に着目した
もので、基準周波数発振器の出力信号を分周する
第1の分周器と第2の分周器を設け、前記第2の
分周器の出力信号で秒単位以上の万年時計回路
(市販品)を作動させ、前記第1の分周器の出力
信号(例えば、0.01秒に1発のパルス信号)をカ
ウンターでカウントすることにより、秒単位未満
の単位の計時を行うものである。
This invention focuses on the fact that it is possible to use an integrated circuit with the function of a commercially available perpetual clock in units of 1 second or more. A frequency divider is provided, and the output signal of the second frequency divider is used to operate a perpetual clock circuit (commercially available) in units of seconds or more, and the output signal of the first frequency divider (for example, 0.01 seconds) is operated. By counting one pulse signal with a counter, time is measured in units of less than a second.
ただし、これだけでは、時間がたてば、秒単位
以上の計時と秒単位未満の計時がずれてしまう可
能性がある。 However, if this is done alone, over time, there is a possibility that the time measurement in units of seconds or more and the time measurement in units of less than seconds will deviate.
そこで、秒単位以上の計時を受けもつ市販の万
年時計回路が1秒毎に発するBUSY信号に着目
し、この信号で、前記カウンターの計数値をクリ
アするようにするものである。 Therefore, we focused on the BUSY signal that is emitted every second by a commercially available perpetual clock circuit that measures time in units of seconds or more, and use this signal to clear the count value of the counter.
これにより、秒単位未満の計時も1秒毎に秒単
位の計時と強制的に同期させられるので、簡単な
回路にもかかわらず1秒未満の計時も充分信頼性
がもてる。
As a result, time measurement in units of less than a second is forcibly synchronized with time measurement in units of seconds every second, so that measurement in units of less than 1 second can be sufficiently reliable despite the simple circuit.
本考案の具体的実施例を図に示して説明する。 A specific embodiment of the present invention will be explained with reference to the drawings.
1は基準周波数発振器で、3.2768メガヘルツの
基準周波数で発振するものである。 1 is a reference frequency oscillator, which oscillates at a reference frequency of 3.2768 MHz.
その発振信号パルスは第1の分周器2と、第2
の分周器3に入力される。 The oscillation signal pulse is transmitted to the first frequency divider 2 and the second frequency divider 2.
is input to the frequency divider 3.
第1の分周器2は、前記発振信号パルスを
32678個入力するごとに1個のパルスを出力する
ものである。 The first frequency divider 2 divides the oscillation signal pulse into
One pulse is output for every 32678 inputs.
つまり、0.01秒間に1個のパルスを出力するも
の(100ヘルツ周波数信号)といえる。 In other words, it can be said to output one pulse every 0.01 seconds (100 hertz frequency signal).
この第1の分周器2の出力パルスは1秒未満計
時部4に入力される。 The output pulse of the first frequency divider 2 is input to the less-than-1-second timer 4.
1秒未満計時部4は、いわゆる10進カウンター
のことであり、前記第1の分周器2の出力パルス
を入力する個数をカウントする。 The less-than-one-second timer 4 is a so-called decimal counter, and counts the number of input pulses output from the first frequency divider 2.
すなわち、0.01秒単位で計時することになる。 In other words, the time will be measured in units of 0.01 seconds.
一方、第2の分周器3は前記発振信号パルスを
100個入力するごとに1個のパルスを出力するも
のである。 On the other hand, the second frequency divider 3 receives the oscillation signal pulse.
It outputs one pulse for every 100 inputs.
つまり、その出力は32.768キロヘルツの周波数
信号となる。 In other words, its output will be a frequency signal of 32.768 kilohertz.
これは、市販の時計用集積回路は、一般に
32.768キロヘルツで作動するためで、この周波数
を得るためのものである。 This means that commercially available integrated circuits for watches are generally
It operates at 32.768 kilohertz, which is the frequency it is used for.
以上のように、3.2768メガヘルツの基準周波数
を分周して得られた、100ヘルツと、32.768キロ
ヘルツの信号は、仮に3.2768メガヘルツの基準周
波数に誤差があつても、各分周比で誤差が圧縮さ
れるため極めて正確な信号となつている。 As mentioned above, even if there is an error in the 3.2768 MHz reference frequency, the 100 Hz and 32.768 kHz signals obtained by dividing the 3.2768 MHz reference frequency are compressed by each division ratio. This makes it an extremely accurate signal.
第2の分周器3の出力パルスは時計用LSI5に
入力される。 The output pulse of the second frequency divider 3 is input to the clock LSI 5.
計時用LSI5は、市販のもの、例えば沖電気製
「MSM58321RS」であり、
32.768キロヘルツの信号を入力して秒単位以上の
万年計時を行なうものである。 The timing LSI 5 is a commercially available one, such as "MSM58321RS" manufactured by Oki Electric, and is designed to perform perpetual timekeeping in units of seconds or more by inputting a 32.768 kilohertz signal.
この計時用LSI5は、内部の計数値が変化して
いる間に、外部から、例えばマイクロプセツサバ
ス8に接続される図示しないマイクロプロセツサ
からアクセスされて計時がくるうことを防止する
ため、BUSY信号という信号を1秒ごとにイン
ターフエイス部7を介してマイクロプセツサバス
8上に出している(ただし、ここでは計時用LSI
5からインターフエイス部7に至る信号線は図示
していない)。 This timekeeping LSI 5 is BUSY in order to prevent timing from being accessed from the outside, for example, from a microprocessor (not shown) connected to the microprocessor bus 8, while the internal count value is changing. A signal called a signal is outputted to the microprocessor bus 8 via the interface unit 7 every second (however, here, the timing LSI
5 to the interface section 7 is not shown).
このBUSY信号は正確に1秒ごとに正確に出
力される。 This BUSY signal is output exactly every second.
そこでこのBUSY信号を1秒未満計時部4の
クリア端子にも入力することが、本考案の特徴で
ある。 Therefore, it is a feature of the present invention that this BUSY signal is also input to the clear terminal of the less than one second timer 4.
これにより、1秒未満計時部4の計数値は1秒
毎に秒単位の計時と強制的に同期(ゼロにリセツ
ト)させられることになる。 As a result, the count value of the less-than-one-second timer 4 is forcibly synchronized (reset to zero) with the second-by-second timer every second.
以上、第1の分周器の分周比を32678分の1に
設定した例で説明したが、326780分の1に設定す
れば0.1秒単位の計時となる。 The example above has been explained in which the frequency division ratio of the first frequency divider is set to 1/32678, but if it is set to 1/326780, time will be measured in units of 0.1 seconds.
163390分の1では2Hzの信号となり、0.5秒単
位の計時となるが、これ以上の分周比ではこの回
路が無意味になることは容易に理解できよう。 At 1/163390, the signal becomes a 2Hz signal, which measures time in units of 0.5 seconds, but it is easy to understand that this circuit becomes meaningless if the frequency division ratio is higher than this.
以上述べたように、本考案によれば、秒単位未
満の計時能力がない万年時計用集積回路であつて
も、簡単な回路を付加するだけで、信頼性の高い
秒単位未満の計時を行なう回路が得られる。
As described above, according to the present invention, even if an integrated circuit for a perpetual watch does not have the ability to measure time in units of less than a second, it is possible to measure time in units of less than a second with high reliability by simply adding a simple circuit. A circuit is obtained.
したがつて、秒単位未満の単位の計時が必要な
場合であつて、しかも少量生産でよい場合は、本
考案の有用性は極めて大なるものがある。 Therefore, the present invention is extremely useful in cases where time measurement in units of less than seconds is required, and where small-scale production is sufficient.
図は本考案の実施例を示すものである。
1……基準周波数発振器、2……第1の分周
器、3……第2の分周器、4……1秒未満計時
部、5……時計用ISI、6……BUSY信号、7…
…インターフエイス部、8……マイクロプロセツ
サバス。
The figure shows an embodiment of the invention. 1... Reference frequency oscillator, 2... First frequency divider, 3... Second frequency divider, 4... Less than 1 second time measuring section, 5... ISI for clock, 6... BUSY signal, 7 …
...Interface section, 8...Microprocessor bus.
Claims (1)
Hz以上の第1の周波数信号を得る第1の分周器
と、 前記基準周波数発振器の出力信号を分周して第
2の周波数信号を得る第2の分周器と、 前記第2の周波数信号を入力し秒単位以上の単
位で計時するとともに外部に定期的な信号を発す
る万年時計用集積回路と、 前記第1の周波数信号を入力しその入力数を計
数するとともに、前記万年時計用集積回路が発す
る前記定期的な信号によりその計数値を帰零させ
るカウンター、 とを備えたことを特徴とする計時回路。[Claims for Utility Model Registration] A reference frequency oscillator; and an output signal of the reference frequency oscillator divided into two.
a first frequency divider that obtains a first frequency signal of Hz or higher; a second frequency divider that obtains a second frequency signal by dividing the output signal of the reference frequency oscillator; and a second frequency divider that obtains a second frequency signal. an integrated circuit for a perpetual clock that inputs a signal and measures time in units of seconds or more and emits a regular signal to the outside; and an integrated circuit that inputs the first frequency signal and counts the number of inputs; A clock circuit comprising: a counter that resets its count value to zero by the periodic signal emitted by the integrated circuit for use in the clock.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6883383U JPS59175193U (en) | 1983-05-07 | 1983-05-07 | timing circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6883383U JPS59175193U (en) | 1983-05-07 | 1983-05-07 | timing circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS59175193U JPS59175193U (en) | 1984-11-22 |
JPS64634Y2 true JPS64634Y2 (en) | 1989-01-09 |
Family
ID=30199002
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6883383U Granted JPS59175193U (en) | 1983-05-07 | 1983-05-07 | timing circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59175193U (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009210267A (en) * | 2008-02-29 | 2009-09-17 | Citizen Watch Co Ltd | Clock circuit and electronic timepiece |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5571978A (en) * | 1978-11-24 | 1980-05-30 | Hitachi Ltd | Electronic multiple function watch |
JPS55113783A (en) * | 1972-11-06 | 1980-09-02 | Merck & Co Inc | Novel antibiotic |
-
1983
- 1983-05-07 JP JP6883383U patent/JPS59175193U/en active Granted
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55113783A (en) * | 1972-11-06 | 1980-09-02 | Merck & Co Inc | Novel antibiotic |
JPS5571978A (en) * | 1978-11-24 | 1980-05-30 | Hitachi Ltd | Electronic multiple function watch |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009210267A (en) * | 2008-02-29 | 2009-09-17 | Citizen Watch Co Ltd | Clock circuit and electronic timepiece |
Also Published As
Publication number | Publication date |
---|---|
JPS59175193U (en) | 1984-11-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6250681A (en) | Hand type alarm timepiece | |
GB1570659A (en) | Electronic timepiece | |
JPS64634Y2 (en) | ||
US4068462A (en) | Frequency adjustment circuit | |
JPS62189520A (en) | Clock count system for microcomputer | |
SU1224790A1 (en) | Electronic timepiece | |
JPH0125352Y2 (en) | ||
JPS6349949Y2 (en) | ||
JPS58120993U (en) | digital electronic clock | |
JPS597284A (en) | No power failure clocking system | |
JPS60123644U (en) | crystal electronic thermometer | |
JPH0385487A (en) | Time-piece apparatus | |
JPS6013493U (en) | rate measuring device | |
JPH066211A (en) | Reference oscillator and its control method | |
JPS6070024U (en) | signal converter | |
JPS6035291U (en) | Calendar clock with automatic time correction function | |
JPS59187791U (en) | clock circuit | |
JPH04113097U (en) | Computer with built-in clock mechanism | |
JPS5814627B2 (en) | time interval measuring device | |
JPS5947898U (en) | Electronic clock with timer mechanism | |
JPS6060581A (en) | Time display device | |
JPH035636B2 (en) | ||
JPS6022686A (en) | Electronic timepiece | |
JPS6074089U (en) | clock device | |
JPS5937800B2 (en) | digital electronic clock |