JPS6398747A - マイクロプログラムテスト方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 １里欠１ 本発明はマイクロプログラムテスト方式に関し、特にオ
ーバレイ構造を有するマイクロプログラムを制御記憶部
へ移送してこの移送後のマイクロプログラムによって制
御される情報処理装置におけるマイクロプログラムの使
用状況を知るためのテスト方式に関するものである。

ｉ米盈１ マイクロプログラム制御の情報処理装置において、マイ
クロプログラムを格納する制御記憶部がマイクロプログ
ラムを一度に記憶することができない程にマイクロプロ
グラムの容量が大きい場合、制御記憶部及びマイクロプ
ログラムを分割していわゆるオーバレイ構造とし、制御
記憶部を効率的に使用するようになっている。

かかる情報処理装置のマイクロ７０グラムの機能を確認
すべく、種々のテストプログラムにより当該マイクロプ
ログラムの正当性をチェックしたり、またマイクロプロ
グラムのトレースｉ能によりマイクロプログラムの動作
状況の正当性を検証することが行われる。しかしながら
、オーバレイｖＡ３ａを有するごとき大容量のマイクロ
プログラムの全ステップ及び全組合せがテストされたか
どうかの確認は困難であり不可能にちがいものとなって
いる。よって、未評価のマイクロプログラムのステップ
が残されてしまうという欠点がある。

発明の目的 本発明は上記従来のものの欠点を解決すべくなされたも
のであって、その目的とするところは、オーバレイ構造
を有するマイクロプログラムの全ステップについて評価
可能なマイクロプログラムのテスト方式を提供すること
にある。

発明の構成 本発明によれば、所定記憶媒体に格納されたオーバレイ
構造を有するマイクロプログラムを制御記憶部へ移送し
てこの移送後のマイクロプログラムによって制御される
情報処理装置におけるマイクロプログラムのテスト方式
であって、テストモード時において、前記記憶媒体から
前記制御記憶部へ前記マイクロプログラムを移送する際
に、マイクロプログラムの各ワードに対して１ビットエ
ラーとなるエラー訂正符号パターンを夫々付加して前記
制御記憶部へ書込み、前記マイクロプログラムの実行に
際し、マイクロプログラムの各ワードについて１ビット
エラーを訂正して前記制御記憶部へ再書込みしつつ実行
し、オーバレイの発生に応答して前記制御記憶部の対象
となるオーバレイモジュールを前記記憶媒体の退避エリ
アへ掃出し、前記記憶媒体の移送すべきオーバレイモジ
ュールを当該掃出されたオーバレイモジュールが格納さ
れていた前記制御記憶部のエリアへ移送し、前記退避エ
リア及び前記制御記憶部のマイクロプログラムの各ワー
ドの１ビットエラーの訂正状況からマイクロプログラム
の各ステップの使用状況を知るようにしたことを特徴と
するマイクロプログラムテスト方式が得られる。

実施例 以下、図面を用いて本発明の詳細な説明する。

第１図は本発明の実施例のブロック図であり、（Ａ）は
制御記憶部及びＥＣＣ（エラー訂正符号）制御部の部分
のブロック図、（Ｂ）は制御記憶部の制御をなす部分の
ブロック図である。図において、制御記憶部１はマイク
ロプログラムを格納するものであり、図示せぬ主記憶部
に格納されているマイクロプログラムがデータ線１１を
介して移送されて書込まれるものである。この書込みデ
ータは実行中のマイクロプログラムを格納するレジスタ
２及び掃出しデータ線１２を介して制御記憶部１へ書込
まれる。

制御記憶部１からの読出しデータはデータ線１３を介し
てレジスタ２へ一時格納されてＥＣＣ制ｍｔ部３へ入力
される。このＥＣＣｆｌｊｌｔｉＯ部３はレジスタ２の
出力をチェックして１ビットエラーは自動訂正し２ビッ
トエラーはエラー検出する機能を有する周知の構成の回
路である。更に、このＥＣＣ制郁部３は外部からの１ビ
ットエラー指示１６によって１ビットエラーとなるＥＣ
Ｃパターンを発生して対応するマイクロプログラムの各
ワードにこれを付加する機能を有する。１ビットエラー
指示１６が無い場合は、正しいＥＣＣパターンを発生す
るものである。

このＥＣＣ制御部３の出力は訂正データ線１４を介して
レジスタ２へ再度格納され、１ビットエラー訂正された
マイクロプログラムは帰出しデータ線１２を介して制御
記憶部２へ再書込みされるようになっている。

オーバレイ制御部４はオーバレイ動作を制御するもので
あり、掃出し制御部５はモードピット部６のピットがテ
ストモードを指示しているときのみ、オーバレイタイミ
ングの発生に応答して制御記憶部１のオーバレイモジュ
ールを捨てることなく図示せぬ主記憶部の退避エリアへ
掃出しデータ線１２を介して掃出す制御部である。モー
ドピット部６はテストモード及び通常モードのいずれの
モードかを指示信号線１５を介してオーバレイ制御部４
及び掃出し制御部５へ指示するものである。

かかる構成において、情報処理装置が初期設定されると
、主記憶部上の退避エリアに準備されているマイクロプ
ログラムのオーバレイモジュールのいくつかが書込みデ
ータ線１１．レジスタ２を介してＦＣＣ制御部３へ入力
され、このＦＣＣ制御部３において１ビットエラーとな
るＥＣＣパターンが夫々対応するマイクロプログラムの
各ワードに付加される。このＥＣＣパターンが付加され
たマイクロプログラムは、データ線１４を介してレジス
タ２へ一時格納された後掃出しデータ線１２を介して制
御記憶部１内の指定アドレス部へ書込まれることになる
。当該書込みが終了すると、制御記憶部１内の予め定め
られたアドレスのマイクロプログラムが読出しデータ線
１３を介してレジスタ２ヘセツトされる。このレジスタ
２の内容に従って情報処理装置が各種の動作を実行し、
次のマイクロプログラムがレジスタ２へ読出されてその
内容が更新され、以後の動作が続行されるようになって
いる。

このとき、レジスタ２の内容に１ビットエラーが存在す
ることから、ＥＣＣＩＩＪｔＥ部３はこれを検出して自
動訂正し、この訂正された正しいデータを訂正データ線
１４を介してレジスタ２に格納しこの正しいデータに従
って実行される。それと同時に訂正データは掃出しデー
タ線１２を介して制御記憶部１へ再書込みされることに
なる。

次のマイクロプログラムが制御記憶部１に準備されてい
ない場合、すなわちオーバレイが発生した場合には、オ
ーバレイ制御部４の制御の下でオーバレイ動作が行われ
る。すなわち主記憶部の退避エリアから目的とするオー
バレイモジュールが読出されて制御記憶部１へ書込まれ
るが、この書込み動作は前述のマイクロプログラム初期
書込みと同様な手順で行われる。すなわち、ＦＣＣ制御
部３において１ビットエラーとなるＥＣＣパターンが夫
々のワードに付加されて制御記憶部１へ書込まれるので
ある。このとき、モードビット６が通常モードを指示し
ていれば、制御記憶部１内の指定モジュール（主記憶部
から読出されたオーバレイモジュールが書込まれるぺぎ
制御記憶部内の領域に格納されているモジュールを指称
する）をも１出して捨てる動作が行われる。しかし、モ
ードビット６がテストモードを指示しているときには、
制御記憶部１内の当該指定モジュールは掃出されるが捨
てられることはなく、そのまま掃出しデータ線１２を介
して主記憶部内の退避エリアへ書込まれ保存されるので
ある。しかる後に、掃出された指定モジュールが格納さ
れていた制御記憶部１内のエリアへ目的とするオーバレ
イモジュールが書込まれることになる。

つまり、通常モードとテストモードとの動作の相違は、
制御記憶部内の指定モジュールであるオーバレイモジュ
ールを掃出してそのまま捨てるか、主記憶部の退避エリ
アへ書込み保存しておくかである。

従って、テストモードにおいては、ｆ４Ｑ　ｔｅｌ記憶
部に格納されたオーバレイモジュールがオーバレイの発
生に応答してそのまま捨てられることなく主記憶部の退
避エリアへ掃出されて保持されることになる。そこで、
制御記憶部及び主記憶部の退避エリア内に残されたマイ
クロプログラムの各ワードのＥＣＣパターンの状態を検
出することが可能となり、よってこのＥＣＣパターンが
１ビットエラーとなるパターン状態のままであれば、対
応するマイクロプログラムのワードは実行されていない
ことになり、逆にＥＣＣパターンがエラー訂正された状
態であれば、対応するマイクロプログラムのワードは実
行されていることになって、マイクロプログラムの実行
状態の把握が容易に可能となるのである。

上記においては、オーバレイ構造を有するマイクロプロ
グラムを主記憶部に予め格納しておいてこの主記憶部か
ら制御記憶部へ移送しつつマイクロプログラムの実行を
制御するようにしているが、マイクロプログラムを主記
憶部以外の記憶媒体に格納しておいても同様に適用可能
である。

及ＪＪと１里 叙上の如く、本発明によれば、主記憶部等の記憶媒体か
ら制御記憶部へオーバレイ対象造を有するマイクロプロ
グラムを移送する際にマイクロプログラムの各ワードに
対して１ビットエラーとなるＥＣＣパターンを夫々付加
して移送する様にし、制御記憶部内にあってオーバレイ
対象となって掃出されるべきマイクロプログラムについ
ては確出し時に捨てることなく記憶媒体内の退避エリア
へ格納しておくことにより、この退避エリア及びｉ！１
１制御記憶部内に夫々残存しているマイクロプログラム
のＥＣＣパターンを検出してこれを調べれば、マイクロ
プログラムの使用状況を容易に把握することが可能とな
るという効果がある。また、記憶媒体に予め格納してお
くマイクロプログラムについてはＥＣＣパターンを付加
しておく必要がないので、マイクロプログラムの準備が
容易となるという効果もある。

【図面の簡単な説明】

第１図（Ａ）、（Ｂ）は本発明の実施例のブロック図で
ある。 主要部分の符号の説明 １・・・・・・制御記憶部 ３・・・・・・レジスタ ４・・・・・・オーバレイυ制御部 ５・・・・・・掃出し制御部

Claims (1)

【特許請求の範囲】
1. 所定記憶媒体に格納されたオーバレイ構造を有するマイ
   クロプログラムを制御記憶部へ移送してこの移送後のマ
   イクロプログラムによって制御される情報処理装置にお
   けるマイクロプログラムのテスト方式であって、テスト
   モード時において、前記記憶媒体から前記制御記憶部へ
   前記マイクロプログラムを移送する際に、マイクロプロ
   グラムの各ワードに対して１ビットエラーとなるエラー
   訂正符号パターンを夫々付加して前記制御記憶部へ書込
   み、前記マイクロプログラムの実行に際し、マイクロプ
   ログラムの各ワードについて１ビットエラーを訂正して
   前記制御記憶部へ再書込みしつつ実行し、オーバレイの
   発生に応答して前記制御記憶部の対象となるオーバレイ
   モジュールを前記記憶媒体の退避エリアへ掃出し、前記
   記憶媒体の移送すべきオーバレイモジュールを当該掃出
   されたオーバレイモジュールが格納されていた前記制御
   記憶部のエリアへ移送し、前記退避エリア及び前記制御
   記憶部のマイクロプログラムの各ワードの１ビットエラ
   ーの訂正状況からマイクロプログラムの各ステップの使
   用状況を知るようにしたことを特徴とするマイクロプロ
   グラムテスト方式。