JPS6398747A - マイクロプログラムテスト方式 - Google Patents
マイクロプログラムテスト方式Info
- Publication number
- JPS6398747A JPS6398747A JP61244817A JP24481786A JPS6398747A JP S6398747 A JPS6398747 A JP S6398747A JP 61244817 A JP61244817 A JP 61244817A JP 24481786 A JP24481786 A JP 24481786A JP S6398747 A JPS6398747 A JP S6398747A
- Authority
- JP
- Japan
- Prior art keywords
- microprogram
- overlay
- control
- control storage
- word
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims description 11
- 238000012937 correction Methods 0.000 claims description 8
- 230000010365 information processing Effects 0.000 claims description 7
- 238000010998 test method Methods 0.000 claims description 6
- 230000004044 response Effects 0.000 claims description 5
- 238000012546 transfer Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 238000010408 sweeping Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
Landscapes
- Detection And Correction Of Errors (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
1里欠1
本発明はマイクロプログラムテスト方式に関し、特にオ
ーバレイ構造を有するマイクロプログラムを制御記憶部
へ移送してこの移送後のマイクロプログラムによって制
御される情報処理装置におけるマイクロプログラムの使
用状況を知るためのテスト方式に関するものである。
ーバレイ構造を有するマイクロプログラムを制御記憶部
へ移送してこの移送後のマイクロプログラムによって制
御される情報処理装置におけるマイクロプログラムの使
用状況を知るためのテスト方式に関するものである。
i米盈1
マイクロプログラム制御の情報処理装置において、マイ
クロプログラムを格納する制御記憶部がマイクロプログ
ラムを一度に記憶することができない程にマイクロプロ
グラムの容量が大きい場合、制御記憶部及びマイクロプ
ログラムを分割していわゆるオーバレイ構造とし、制御
記憶部を効率的に使用するようになっている。
クロプログラムを格納する制御記憶部がマイクロプログ
ラムを一度に記憶することができない程にマイクロプロ
グラムの容量が大きい場合、制御記憶部及びマイクロプ
ログラムを分割していわゆるオーバレイ構造とし、制御
記憶部を効率的に使用するようになっている。
かかる情報処理装置のマイクロ70グラムの機能を確認
すべく、種々のテストプログラムにより当該マイクロプ
ログラムの正当性をチェックしたり、またマイクロプロ
グラムのトレースi能によりマイクロプログラムの動作
状況の正当性を検証することが行われる。しかしながら
、オーバレイvA3aを有するごとき大容量のマイクロ
プログラムの全ステップ及び全組合せがテストされたか
どうかの確認は困難であり不可能にちがいものとなって
いる。よって、未評価のマイクロプログラムのステップ
が残されてしまうという欠点がある。
すべく、種々のテストプログラムにより当該マイクロプ
ログラムの正当性をチェックしたり、またマイクロプロ
グラムのトレースi能によりマイクロプログラムの動作
状況の正当性を検証することが行われる。しかしながら
、オーバレイvA3aを有するごとき大容量のマイクロ
プログラムの全ステップ及び全組合せがテストされたか
どうかの確認は困難であり不可能にちがいものとなって
いる。よって、未評価のマイクロプログラムのステップ
が残されてしまうという欠点がある。
発明の目的
本発明は上記従来のものの欠点を解決すべくなされたも
のであって、その目的とするところは、オーバレイ構造
を有するマイクロプログラムの全ステップについて評価
可能なマイクロプログラムのテスト方式を提供すること
にある。
のであって、その目的とするところは、オーバレイ構造
を有するマイクロプログラムの全ステップについて評価
可能なマイクロプログラムのテスト方式を提供すること
にある。
発明の構成
本発明によれば、所定記憶媒体に格納されたオーバレイ
構造を有するマイクロプログラムを制御記憶部へ移送し
てこの移送後のマイクロプログラムによって制御される
情報処理装置におけるマイクロプログラムのテスト方式
であって、テストモード時において、前記記憶媒体から
前記制御記憶部へ前記マイクロプログラムを移送する際
に、マイクロプログラムの各ワードに対して1ビットエ
ラーとなるエラー訂正符号パターンを夫々付加して前記
制御記憶部へ書込み、前記マイクロプログラムの実行に
際し、マイクロプログラムの各ワードについて1ビット
エラーを訂正して前記制御記憶部へ再書込みしつつ実行
し、オーバレイの発生に応答して前記制御記憶部の対象
となるオーバレイモジュールを前記記憶媒体の退避エリ
アへ掃出し、前記記憶媒体の移送すべきオーバレイモジ
ュールを当該掃出されたオーバレイモジュールが格納さ
れていた前記制御記憶部のエリアへ移送し、前記退避エ
リア及び前記制御記憶部のマイクロプログラムの各ワー
ドの1ビットエラーの訂正状況からマイクロプログラム
の各ステップの使用状況を知るようにしたことを特徴と
するマイクロプログラムテスト方式が得られる。
構造を有するマイクロプログラムを制御記憶部へ移送し
てこの移送後のマイクロプログラムによって制御される
情報処理装置におけるマイクロプログラムのテスト方式
であって、テストモード時において、前記記憶媒体から
前記制御記憶部へ前記マイクロプログラムを移送する際
に、マイクロプログラムの各ワードに対して1ビットエ
ラーとなるエラー訂正符号パターンを夫々付加して前記
制御記憶部へ書込み、前記マイクロプログラムの実行に
際し、マイクロプログラムの各ワードについて1ビット
エラーを訂正して前記制御記憶部へ再書込みしつつ実行
し、オーバレイの発生に応答して前記制御記憶部の対象
となるオーバレイモジュールを前記記憶媒体の退避エリ
アへ掃出し、前記記憶媒体の移送すべきオーバレイモジ
ュールを当該掃出されたオーバレイモジュールが格納さ
れていた前記制御記憶部のエリアへ移送し、前記退避エ
リア及び前記制御記憶部のマイクロプログラムの各ワー
ドの1ビットエラーの訂正状況からマイクロプログラム
の各ステップの使用状況を知るようにしたことを特徴と
するマイクロプログラムテスト方式が得られる。
実施例
以下、図面を用いて本発明の詳細な説明する。
第1図は本発明の実施例のブロック図であり、(A)は
制御記憶部及びECC(エラー訂正符号)制御部の部分
のブロック図、(B)は制御記憶部の制御をなす部分の
ブロック図である。図において、制御記憶部1はマイク
ロプログラムを格納するものであり、図示せぬ主記憶部
に格納されているマイクロプログラムがデータ線11を
介して移送されて書込まれるものである。この書込みデ
ータは実行中のマイクロプログラムを格納するレジスタ
2及び掃出しデータ線12を介して制御記憶部1へ書込
まれる。
制御記憶部及びECC(エラー訂正符号)制御部の部分
のブロック図、(B)は制御記憶部の制御をなす部分の
ブロック図である。図において、制御記憶部1はマイク
ロプログラムを格納するものであり、図示せぬ主記憶部
に格納されているマイクロプログラムがデータ線11を
介して移送されて書込まれるものである。この書込みデ
ータは実行中のマイクロプログラムを格納するレジスタ
2及び掃出しデータ線12を介して制御記憶部1へ書込
まれる。
制御記憶部1からの読出しデータはデータ線13を介し
てレジスタ2へ一時格納されてECC制mt部3へ入力
される。このECCfljltiO部3はレジスタ2の
出力をチェックして1ビットエラーは自動訂正し2ビッ
トエラーはエラー検出する機能を有する周知の構成の回
路である。更に、このECC制郁部3は外部からの1ビ
ットエラー指示16によって1ビットエラーとなるEC
Cパターンを発生して対応するマイクロプログラムの各
ワードにこれを付加する機能を有する。1ビットエラー
指示16が無い場合は、正しいECCパターンを発生す
るものである。
てレジスタ2へ一時格納されてECC制mt部3へ入力
される。このECCfljltiO部3はレジスタ2の
出力をチェックして1ビットエラーは自動訂正し2ビッ
トエラーはエラー検出する機能を有する周知の構成の回
路である。更に、このECC制郁部3は外部からの1ビ
ットエラー指示16によって1ビットエラーとなるEC
Cパターンを発生して対応するマイクロプログラムの各
ワードにこれを付加する機能を有する。1ビットエラー
指示16が無い場合は、正しいECCパターンを発生す
るものである。
このECC制御部3の出力は訂正データ線14を介して
レジスタ2へ再度格納され、1ビットエラー訂正された
マイクロプログラムは帰出しデータ線12を介して制御
記憶部2へ再書込みされるようになっている。
レジスタ2へ再度格納され、1ビットエラー訂正された
マイクロプログラムは帰出しデータ線12を介して制御
記憶部2へ再書込みされるようになっている。
オーバレイ制御部4はオーバレイ動作を制御するもので
あり、掃出し制御部5はモードピット部6のピットがテ
ストモードを指示しているときのみ、オーバレイタイミ
ングの発生に応答して制御記憶部1のオーバレイモジュ
ールを捨てることなく図示せぬ主記憶部の退避エリアへ
掃出しデータ線12を介して掃出す制御部である。モー
ドピット部6はテストモード及び通常モードのいずれの
モードかを指示信号線15を介してオーバレイ制御部4
及び掃出し制御部5へ指示するものである。
あり、掃出し制御部5はモードピット部6のピットがテ
ストモードを指示しているときのみ、オーバレイタイミ
ングの発生に応答して制御記憶部1のオーバレイモジュ
ールを捨てることなく図示せぬ主記憶部の退避エリアへ
掃出しデータ線12を介して掃出す制御部である。モー
ドピット部6はテストモード及び通常モードのいずれの
モードかを指示信号線15を介してオーバレイ制御部4
及び掃出し制御部5へ指示するものである。
かかる構成において、情報処理装置が初期設定されると
、主記憶部上の退避エリアに準備されているマイクロプ
ログラムのオーバレイモジュールのいくつかが書込みデ
ータ線11.レジスタ2を介してFCC制御部3へ入力
され、このFCC制御部3において1ビットエラーとな
るECCパターンが夫々対応するマイクロプログラムの
各ワードに付加される。このECCパターンが付加され
たマイクロプログラムは、データ線14を介してレジス
タ2へ一時格納された後掃出しデータ線12を介して制
御記憶部1内の指定アドレス部へ書込まれることになる
。当該書込みが終了すると、制御記憶部1内の予め定め
られたアドレスのマイクロプログラムが読出しデータ線
13を介してレジスタ2ヘセツトされる。このレジスタ
2の内容に従って情報処理装置が各種の動作を実行し、
次のマイクロプログラムがレジスタ2へ読出されてその
内容が更新され、以後の動作が続行されるようになって
いる。
、主記憶部上の退避エリアに準備されているマイクロプ
ログラムのオーバレイモジュールのいくつかが書込みデ
ータ線11.レジスタ2を介してFCC制御部3へ入力
され、このFCC制御部3において1ビットエラーとな
るECCパターンが夫々対応するマイクロプログラムの
各ワードに付加される。このECCパターンが付加され
たマイクロプログラムは、データ線14を介してレジス
タ2へ一時格納された後掃出しデータ線12を介して制
御記憶部1内の指定アドレス部へ書込まれることになる
。当該書込みが終了すると、制御記憶部1内の予め定め
られたアドレスのマイクロプログラムが読出しデータ線
13を介してレジスタ2ヘセツトされる。このレジスタ
2の内容に従って情報処理装置が各種の動作を実行し、
次のマイクロプログラムがレジスタ2へ読出されてその
内容が更新され、以後の動作が続行されるようになって
いる。
このとき、レジスタ2の内容に1ビットエラーが存在す
ることから、ECCIIJtE部3はこれを検出して自
動訂正し、この訂正された正しいデータを訂正データ線
14を介してレジスタ2に格納しこの正しいデータに従
って実行される。それと同時に訂正データは掃出しデー
タ線12を介して制御記憶部1へ再書込みされることに
なる。
ることから、ECCIIJtE部3はこれを検出して自
動訂正し、この訂正された正しいデータを訂正データ線
14を介してレジスタ2に格納しこの正しいデータに従
って実行される。それと同時に訂正データは掃出しデー
タ線12を介して制御記憶部1へ再書込みされることに
なる。
次のマイクロプログラムが制御記憶部1に準備されてい
ない場合、すなわちオーバレイが発生した場合には、オ
ーバレイ制御部4の制御の下でオーバレイ動作が行われ
る。すなわち主記憶部の退避エリアから目的とするオー
バレイモジュールが読出されて制御記憶部1へ書込まれ
るが、この書込み動作は前述のマイクロプログラム初期
書込みと同様な手順で行われる。すなわち、FCC制御
部3において1ビットエラーとなるECCパターンが夫
々のワードに付加されて制御記憶部1へ書込まれるので
ある。このとき、モードビット6が通常モードを指示し
ていれば、制御記憶部1内の指定モジュール(主記憶部
から読出されたオーバレイモジュールが書込まれるぺぎ
制御記憶部内の領域に格納されているモジュールを指称
する)をも1出して捨てる動作が行われる。しかし、モ
ードビット6がテストモードを指示しているときには、
制御記憶部1内の当該指定モジュールは掃出されるが捨
てられることはなく、そのまま掃出しデータ線12を介
して主記憶部内の退避エリアへ書込まれ保存されるので
ある。しかる後に、掃出された指定モジュールが格納さ
れていた制御記憶部1内のエリアへ目的とするオーバレ
イモジュールが書込まれることになる。
ない場合、すなわちオーバレイが発生した場合には、オ
ーバレイ制御部4の制御の下でオーバレイ動作が行われ
る。すなわち主記憶部の退避エリアから目的とするオー
バレイモジュールが読出されて制御記憶部1へ書込まれ
るが、この書込み動作は前述のマイクロプログラム初期
書込みと同様な手順で行われる。すなわち、FCC制御
部3において1ビットエラーとなるECCパターンが夫
々のワードに付加されて制御記憶部1へ書込まれるので
ある。このとき、モードビット6が通常モードを指示し
ていれば、制御記憶部1内の指定モジュール(主記憶部
から読出されたオーバレイモジュールが書込まれるぺぎ
制御記憶部内の領域に格納されているモジュールを指称
する)をも1出して捨てる動作が行われる。しかし、モ
ードビット6がテストモードを指示しているときには、
制御記憶部1内の当該指定モジュールは掃出されるが捨
てられることはなく、そのまま掃出しデータ線12を介
して主記憶部内の退避エリアへ書込まれ保存されるので
ある。しかる後に、掃出された指定モジュールが格納さ
れていた制御記憶部1内のエリアへ目的とするオーバレ
イモジュールが書込まれることになる。
つまり、通常モードとテストモードとの動作の相違は、
制御記憶部内の指定モジュールであるオーバレイモジュ
ールを掃出してそのまま捨てるか、主記憶部の退避エリ
アへ書込み保存しておくかである。
制御記憶部内の指定モジュールであるオーバレイモジュ
ールを掃出してそのまま捨てるか、主記憶部の退避エリ
アへ書込み保存しておくかである。
従って、テストモードにおいては、f4Q tel記憶
部に格納されたオーバレイモジュールがオーバレイの発
生に応答してそのまま捨てられることなく主記憶部の退
避エリアへ掃出されて保持されることになる。そこで、
制御記憶部及び主記憶部の退避エリア内に残されたマイ
クロプログラムの各ワードのECCパターンの状態を検
出することが可能となり、よってこのECCパターンが
1ビットエラーとなるパターン状態のままであれば、対
応するマイクロプログラムのワードは実行されていない
ことになり、逆にECCパターンがエラー訂正された状
態であれば、対応するマイクロプログラムのワードは実
行されていることになって、マイクロプログラムの実行
状態の把握が容易に可能となるのである。
部に格納されたオーバレイモジュールがオーバレイの発
生に応答してそのまま捨てられることなく主記憶部の退
避エリアへ掃出されて保持されることになる。そこで、
制御記憶部及び主記憶部の退避エリア内に残されたマイ
クロプログラムの各ワードのECCパターンの状態を検
出することが可能となり、よってこのECCパターンが
1ビットエラーとなるパターン状態のままであれば、対
応するマイクロプログラムのワードは実行されていない
ことになり、逆にECCパターンがエラー訂正された状
態であれば、対応するマイクロプログラムのワードは実
行されていることになって、マイクロプログラムの実行
状態の把握が容易に可能となるのである。
上記においては、オーバレイ構造を有するマイクロプロ
グラムを主記憶部に予め格納しておいてこの主記憶部か
ら制御記憶部へ移送しつつマイクロプログラムの実行を
制御するようにしているが、マイクロプログラムを主記
憶部以外の記憶媒体に格納しておいても同様に適用可能
である。
グラムを主記憶部に予め格納しておいてこの主記憶部か
ら制御記憶部へ移送しつつマイクロプログラムの実行を
制御するようにしているが、マイクロプログラムを主記
憶部以外の記憶媒体に格納しておいても同様に適用可能
である。
及JJと1里
叙上の如く、本発明によれば、主記憶部等の記憶媒体か
ら制御記憶部へオーバレイ対象造を有するマイクロプロ
グラムを移送する際にマイクロプログラムの各ワードに
対して1ビットエラーとなるECCパターンを夫々付加
して移送する様にし、制御記憶部内にあってオーバレイ
対象となって掃出されるべきマイクロプログラムについ
ては確出し時に捨てることなく記憶媒体内の退避エリア
へ格納しておくことにより、この退避エリア及びi!1
1制御記憶部内に夫々残存しているマイクロプログラム
のECCパターンを検出してこれを調べれば、マイクロ
プログラムの使用状況を容易に把握することが可能とな
るという効果がある。また、記憶媒体に予め格納してお
くマイクロプログラムについてはECCパターンを付加
しておく必要がないので、マイクロプログラムの準備が
容易となるという効果もある。
ら制御記憶部へオーバレイ対象造を有するマイクロプロ
グラムを移送する際にマイクロプログラムの各ワードに
対して1ビットエラーとなるECCパターンを夫々付加
して移送する様にし、制御記憶部内にあってオーバレイ
対象となって掃出されるべきマイクロプログラムについ
ては確出し時に捨てることなく記憶媒体内の退避エリア
へ格納しておくことにより、この退避エリア及びi!1
1制御記憶部内に夫々残存しているマイクロプログラム
のECCパターンを検出してこれを調べれば、マイクロ
プログラムの使用状況を容易に把握することが可能とな
るという効果がある。また、記憶媒体に予め格納してお
くマイクロプログラムについてはECCパターンを付加
しておく必要がないので、マイクロプログラムの準備が
容易となるという効果もある。
第1図(A)、(B)は本発明の実施例のブロック図で
ある。 主要部分の符号の説明 1・・・・・・制御記憶部 3・・・・・・レジスタ 4・・・・・・オーバレイυ制御部 5・・・・・・掃出し制御部
ある。 主要部分の符号の説明 1・・・・・・制御記憶部 3・・・・・・レジスタ 4・・・・・・オーバレイυ制御部 5・・・・・・掃出し制御部
Claims (1)
- 所定記憶媒体に格納されたオーバレイ構造を有するマイ
クロプログラムを制御記憶部へ移送してこの移送後のマ
イクロプログラムによって制御される情報処理装置にお
けるマイクロプログラムのテスト方式であって、テスト
モード時において、前記記憶媒体から前記制御記憶部へ
前記マイクロプログラムを移送する際に、マイクロプロ
グラムの各ワードに対して1ビットエラーとなるエラー
訂正符号パターンを夫々付加して前記制御記憶部へ書込
み、前記マイクロプログラムの実行に際し、マイクロプ
ログラムの各ワードについて1ビットエラーを訂正して
前記制御記憶部へ再書込みしつつ実行し、オーバレイの
発生に応答して前記制御記憶部の対象となるオーバレイ
モジュールを前記記憶媒体の退避エリアへ掃出し、前記
記憶媒体の移送すべきオーバレイモジュールを当該掃出
されたオーバレイモジュールが格納されていた前記制御
記憶部のエリアへ移送し、前記退避エリア及び前記制御
記憶部のマイクロプログラムの各ワードの1ビットエラ
ーの訂正状況からマイクロプログラムの各ステップの使
用状況を知るようにしたことを特徴とするマイクロプロ
グラムテスト方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61244817A JPS6398747A (ja) | 1986-10-15 | 1986-10-15 | マイクロプログラムテスト方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61244817A JPS6398747A (ja) | 1986-10-15 | 1986-10-15 | マイクロプログラムテスト方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6398747A true JPS6398747A (ja) | 1988-04-30 |
Family
ID=17124393
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61244817A Pending JPS6398747A (ja) | 1986-10-15 | 1986-10-15 | マイクロプログラムテスト方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6398747A (ja) |
-
1986
- 1986-10-15 JP JP61244817A patent/JPS6398747A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4423508A (en) | Logic tracing apparatus | |
JPS648382B2 (ja) | ||
KR940002904B1 (ko) | 데이타 처리 시스템 및 이 시스템에 있어서의 다수 메모리 어레이 테스팅 방법 | |
JPS6398747A (ja) | マイクロプログラムテスト方式 | |
JP2004021922A (ja) | メモリ擬似故障注入装置 | |
JP4466372B2 (ja) | マイクロプロセッサのモニタ回路により伝送されるメッセージの時間的相関 | |
JPS61110243A (ja) | 誤り訂正及び検出回路の診断方式 | |
JPS6394342A (ja) | マイクロプログラムテスト方式 | |
JPS6261974B2 (ja) | ||
JP2806856B2 (ja) | 誤り検出訂正回路の診断装置 | |
JPH04125753A (ja) | メモリのオンライン診断方式 | |
JPH06149685A (ja) | メモリエラー回復装置 | |
JPS6115460B2 (ja) | ||
JPS6142304B2 (ja) | ||
JPH04115339A (ja) | メモリエラー処理システム | |
JPH11219323A (ja) | データパス故障検出方法及び情報処理装置 | |
JP2006506720A (ja) | マイクロプロセッサ監視回路と分析ツール間でのデジタルメッセージの伝送 | |
JP2503981B2 (ja) | 周辺記憶装置 | |
JPH02178862A (ja) | 情報処理装置 | |
JPH0368035A (ja) | 情報処理装置 | |
JPS6052451B2 (ja) | マイクロ命令実行制御方式 | |
JPS5987556A (ja) | パリテイ・チエツク装置 | |
JPH11167497A (ja) | メモリ再書き込み動作誤り検出装置及び方法 | |
JPS58186851A (ja) | 誤り検査装置 | |
JPH0327433A (ja) | 電子ディスク装置 |