JPS638675B2 - - Google Patents

Info

Publication number
JPS638675B2
JPS638675B2 JP11433782A JP11433782A JPS638675B2 JP S638675 B2 JPS638675 B2 JP S638675B2 JP 11433782 A JP11433782 A JP 11433782A JP 11433782 A JP11433782 A JP 11433782A JP S638675 B2 JPS638675 B2 JP S638675B2
Authority
JP
Japan
Prior art keywords
voltage
video signal
pedestal
circuit
threshold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP11433782A
Other languages
English (en)
Other versions
JPS595789A (ja
Inventor
Nobuyuki Ogawa
Tetsuo Motomura
Yoshio Hori
Fusao Ushio
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP11433782A priority Critical patent/JPS595789A/ja
Publication of JPS595789A publication Critical patent/JPS595789A/ja
Publication of JPS638675B2 publication Critical patent/JPS638675B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/025Systems for the transmission of digital non-picture data, e.g. of text during the active part of a television frame
    • H04N7/035Circuits for the digital non-picture data signal, e.g. for slicing of the data signal, for regeneration of the data-clock signal, for error detection or correction of the data signal
    • H04N7/0355Circuits for the digital non-picture data signal, e.g. for slicing of the data signal, for regeneration of the data-clock signal, for error detection or correction of the data signal for discrimination of the binary level of the digital data, e.g. amplitude slicers

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Television Systems (AREA)

Description

【発明の詳細な説明】 本発明は映像信号に重畳されたデータ信号を分
離するデータ信号分離回路に関し、その目的は入
力映像信号の振幅に応じてレベル判定用の閾値を
調整する必要がなく、入力映像信号の振幅が変動
しても安定なデータ分離ができるものを提供する
ことにある。
第1図に映像信号に重畳されたデータ信号の例
を示す。データの位置は、例えば垂直ブランキン
グ区間の適当な水平走査区間に挿入されている。
信号の方式は多数あるが、ここでは簡単のため
「NRZ」とする。第1図に示すようにペデスタル
部を0〔論理レベル“L”〕とし、75IREを1〔論
理レベル“H”〕とするが、実際の信号は、多数
のフイルタ等を通過するため、高調波成分を失な
い、鈍つてくる。そのため、“0”と“1”を判
定する閾値は、安定なデータ検出を行うためには
データ信号の振幅〔この場合、75IRE〕の中央
〔この場合37.5IRE〕に設定する必要がある。従
来、この閾値の設定方法としては第2図に示す方
法で行われている。
第2図において、1はクランプ回路で、入力映
像信号のペデスタルのレベルを一定にする。この
クランプ回路1を通過した信号は、電圧比較器2
に入る。一方、電圧比較のための基準電圧は、閾
値設定回路3から前記電圧比較器2は与えられ
る。閾値設定回路3は、入力信号の振幅に対し
て、あらかじめ設定された固定の閾値を与えるも
のである。電圧比較器2は映像信号内データと設
定閾値を比較することでデータを検出するもので
ある。この動作を更に詳しく説明すると、先ず、
入力された映像信号はクランプ回路1により、ペ
デスタル部が常にある一定の基準となる電圧にク
ランプされる。この基準電圧を基準として閾値が
設定されることになる。前記データ信号の例にお
いては、映像信号の入力振幅に対して、閾値を入
力映像信号の37.5IREに相当する電圧に設定する
必要がある。そして、この閾値電圧よりもデータ
信号の電圧が高いと電圧比較器2で“1”と判定
される。逆に、低いレベルであるならば、“0”
と判定されるわけである。
しかしながら、このような従来の方法では、次
の2点が問題となる。まず第1に、設定閾値は入
力映像信号振幅を基準とする固定の値であり、従
つて、入力信号の振幅が決まればそれに応じて電
圧比較器2が最適の状態で動作するように調整す
る必要がある。第2に、このようにして設定され
た閾値は固定であるので、入力信号の振幅が変動
した場合、閾値は最適の値から外れ、著しい場合
には、データ検出が不可能となるなどして、入力
信号振幅の変動によつてデータ信号検出の安定性
が損なわれる。
以上の2点は、データ検出回路において機能
上、凡用性を欠くということと、誤読もしくは検
出不可という大きな損失である。
本発明は、入力映像信号のシンクチツプ電圧を
検出するシンクチツプ電圧検出回路と、前記入力
映像信号のペデスタル電圧を検出するペデスタル
電圧検出回路と、シンクアツプ電圧検出回路の検
出電圧とペデスタル電圧検出回路の検出電圧を入
力としてペデスタルレベルからのシンクアツプ電
圧を基準としてデータ分離用閾値を決定する閾値
設定回路と、この閾値設定回路出力の閾値を基準
として前記入力映像信号からデータ信号を検出す
る電圧比較器とを設けたことを特徴とし、入力映
像信号のペデスタルからのシンクチツプ電圧を検
出し、これを基準に入力映像信号に含まれるデー
タの閾値を設定するため、入力映像信号の振幅が
変動しても安定なデータ分離ができる効果が得ら
れる。
以下本発明の一実施例を第3図と第4図に基づ
いて説明する。
第3図は本発明の構成図を示す。データ信号を
含んだ入力映像信号13は、シンクチツプ電圧検
出回路5とペデスタル電圧検出回路6に入り、シ
ンクチツプレベルとペデスタルレベルが検出され
る。そして閾値設定回路4では、この2つのレベ
ルを基準として閾値が設定される。そしてその閾
値は、前記入力映像信号とともに電圧比較器2に
入り、データ信号の検出が行われる。
前記入力映像信号13は、第1図に示したよう
に、水平同期信号を有しており、その先端にあた
るシンクチツプのレベルは−40IREであり、また
データの振幅は75IREと一定の値である。したが
つて、映像信号の振幅が変動してもその比はかわ
ることがない。さらに、データ信号の閾値が
37.5IREであるので、シンクチツプレベルの−
40IREとの比は一定であることがわかる。したが
つて、入力映像信号13より、シンクチツプとペ
デスタルの電圧をそれぞれシンクチツプ電圧検出
回路5とペデスタル電圧検出回路6により検出
し、閾値設定回路4に加えてペデスタルとシンク
チツプの電圧を基準として閾値を決定すれば良い
ことがわかる。
例えば、第1図に示した例の場合、理想的な閾
値電圧をVS、ペデスタル電圧をVP、シンクチツ
プ電圧をVSTとすると、VSは以下のように求ま
る。
VS=VP+(VP−VST)×37.5/40 … 第4図は前記閾値設定回路4の一例を示す。端
子7はペデスタル電圧検出回路6へ、端子8はシ
ンクチツプ電圧検出回路5へ、端子12は電圧比
較器2へそれぞれ接続される。9は演算増幅回路
で、反転入力端子(−)には同図に示すように、
抵抗10,11が接続されている。今、端子7,
8,12の電圧を各々V7,V8,V12、抵抗10,
11の値を各々R10,R11とすると、V12は以下の
ように求まる。
V12=V7+(V8−V7)×−R11/R10 =V7+(V7−V8)×R11/R10 … 第4図よりこの第2式において、V7はペデス
タル電圧VPに、V8はシンクチツプ電圧VSTに、
V12は閾値電圧VSに相当しているので、各々を
VP,VST,VSに置き換え、R10とR11の比を40:
37.5とすると、第2式は第1式と等しくなる。す
なわち、第4図に示す回路により、理想的な閾値
を求めることが可能である。
第2式において、求まる電圧V12は、入力映像
信号13の振幅にかかわらず、理想的な閾値に対
応しており、従つて、第3図に示す本発明の実施
例によれば入力映像信号の振幅に応じて閾値を調
整する必要が無く、また、入力映像信号の振幅が
変動しても、絶えず理想的な閾値が電圧比較器2
へ入力され、安定にデータ信号が分離できる。
第2式において、閾値に誤差を生じる要素は
R10とR11の比であり、その絶対値では無い。従
つて、本発明の実施例は、抵抗相互間の相対比の
精度を高く取ることのできるIC回路に適してい
ると言うことができる。
以上説明のように本発明によれば、簡単な構成
により、入力映像信号の振幅が変動するものであ
つても安定にデータ信号を分離することができ、
従来のものに比べて実用性の高いものである。
【図面の簡単な説明】
第1図は映像信号に重畳されたデータ信号を示
す波形図、第2図は従来のデータ分離回路の構成
図、第3図は本発明の一実施例の構成図、第4図
は閾値設定回路の具体構成図である。 2…電圧比較器、4…閾値設定回路、5…シン
クチツプ電圧検出回路、6…ペデスタル電圧検出
回路、9…演算増幅器、10,11…抵抗、13
…入力映像信号。

Claims (1)

  1. 【特許請求の範囲】 1 入力映像信号のシンクチツプ電圧を検出する
    シンクアツプ電圧検出回路と、前記入力映像信号
    のペデスタル電圧を検出するペデスタル電圧検出
    回路と、シンクチツプ電圧検出回路の検出電圧と
    ペデスタル電圧検出回路の検出電圧を入力として
    ペデスタルレベルからのシンクチツプ電圧を基準
    としてデータ分離用閾値を決定する閾値設定回路
    と、この閾値設定回路出力の閾値を基準として前
    記入力映像信号からデータ信号を検出する電圧比
    較器とを設けた映像信号に含まれるデータ信号分
    離回路。 2 閾値設定回路を、ペデスタル電圧とシンクチ
    ツプ電圧を二入力とする演算増幅器と、この演算
    増幅器に接続されて求める閾値を比で決定する外
    部素子とで構成したことを特徴とする特許請求の
    範囲第1項記載の映像信号に含まれるデータ信号
    分離回路。
JP11433782A 1982-06-30 1982-06-30 映像信号に含まれるデ−タ信号分離回路 Granted JPS595789A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11433782A JPS595789A (ja) 1982-06-30 1982-06-30 映像信号に含まれるデ−タ信号分離回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11433782A JPS595789A (ja) 1982-06-30 1982-06-30 映像信号に含まれるデ−タ信号分離回路

Publications (2)

Publication Number Publication Date
JPS595789A JPS595789A (ja) 1984-01-12
JPS638675B2 true JPS638675B2 (ja) 1988-02-24

Family

ID=14635256

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11433782A Granted JPS595789A (ja) 1982-06-30 1982-06-30 映像信号に含まれるデ−タ信号分離回路

Country Status (1)

Country Link
JP (1) JPS595789A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60245383A (ja) * 1984-05-18 1985-12-05 Matsushita Electric Ind Co Ltd デ−タ信号の分離回路
JPH0193887U (ja) * 1987-12-15 1989-06-20
GB2264010A (en) * 1992-02-10 1993-08-11 Gen Electric Co Plc Data tracking system

Also Published As

Publication number Publication date
JPS595789A (ja) 1984-01-12

Similar Documents

Publication Publication Date Title
US4480200A (en) Zero-crossing point detection circuit
US4364087A (en) Movement detector for television signals
JPS638675B2 (ja)
US4585989A (en) 50% point of amplitude and phase detector
US4157567A (en) Dropout detecting circuitry for a frequency modulated carrier, particularly for a video recorder
JPS60167161A (ja) ドロツプアウト検出回路
JPH0225314B2 (ja)
JPS62126708A (ja) 信号分離回路
JPS62271547A (ja) 識別回路
JPH0474675B2 (ja)
JPH0518315B2 (ja)
JPS6244757B2 (ja)
JPH03212090A (ja) パイロット信号挿入装置
JPS60171871A (ja) クランプ回路
JPH06253170A (ja) ビデオ信号処理回路
JPS6346878A (ja) 垂直同期検出回路
JPH07162707A (ja) 同期分離回路
JPS6089139A (ja) 光受信機
JPH0114732B2 (ja)
JPS6190573A (ja) テレビ信号のフイ−ドバツククランプ回路
JPS59200528A (ja) 位相同期ル−プの非同期状態検出方式
JP2000152027A (ja) 同期分離回路
JPH03201819A (ja) パルス波形歪低減回路
JPH0364118A (ja) データ識別回路
JPS585478B2 (ja) ヨミトリカイロ