JPS63860A - Reproducing device for information signal recording medium - Google Patents

Abstract

PURPOSE:To contrive reproduction in which a broadcasting system is not limited, by providing a means which separates a video data to a head block, and a data block, a means which line-converts the data block, and a means which converts a data block signal to a mode. CONSTITUTION:A data GET data and flag separation circuit 13 separates the video data to the head block, and the data block, and supplies a write address signal, and a mode code signal in the head block to a data generation circuit 15. A line conversion circuit 14 line-converts the data block from the circuit 13 corresponding to the broadcasting system, and supplies it to the circuit 15. The circuit 15 performs a data conversion to set the data block signal at a desired mode corresponding to the mode code signal, and generates an address to write the picture element signal on a memory 16. Thus, by providing the circuits 13, 14, and 15, it is possible to make the preparation of an additional equipment unnecessary at the time of performing the reproduction without limiting the broadcasting system.

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、いわゆる△ＨＤ（Ａｕｄｉｏ　　ｌｌｉｇｈ
−Ｄｅｎｓｉｔｙ　　ｐｉｓｃ）に使用される、ディジ
タル画像およびディジクルオーディオ信号が記録された
情報ディスク（以下、ＡＨＤディスクと略す）を再生す
るための情報信号記録媒体再生装置に関する。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention is directed to the so-called ΔHD (Audio lligh
The present invention relates to an information signal recording medium reproducing apparatus for reproducing information discs (hereinafter abbreviated as AHD discs) on which digital images and digital audio signals are recorded, which are used for high-density pisc.

（従来の技術） Ａ　Ｉ−Ｉ　Ｄディスクは１枚の画像を６２５ラインで
記録しているため、ＮＴＳＣ，ＰＡＬの２放送力式に共
用して用いることができる。(Prior Art) Since an AID disk records one image with 625 lines, it can be used for both NTSC and PAL broadcasting systems.

従来より放送映象筬器にａ３いて、△１−ＩＤディスク
に記録された画像を再生する際、画像を記録したのと同
一放送方式の再生装置を用いて再生する。Conventionally, when an image recorded on a Δ1-ID disk is played back using a broadcast imager, a playback device of the same broadcasting system as that in which the image was recorded is used to play back the image.

また、この放送方式とは異なる放送方式の再こ１￥ｉ置
で再生するのには、再生装置とは別の放送り式変換機器
を用いることが必要であった。In addition, in order to reproduce a broadcast system different from this broadcast system, it is necessary to use a broadcast format conversion device different from the playback device.

（発明が解決しようとする問題点） ある放送方式で出力されるＡＨＤディスクからの信号を
別の放送方式で再生する際、再生装置以外に放送方式変
換機器が必要であった。(Problems to be Solved by the Invention) When reproducing a signal from an AHD disc that is output according to one broadcasting method using another broadcasting method, a broadcasting method conversion device is required in addition to the reproducing device.

（問題点を解決するための手段） 上述した従来の問題点を解決するために、本発明は情報
信号記録媒体再生装置を、ディジタル符号化された映像
および音声に関する情報信号が少なくとも記録された情
報信号記録媒体の前記情報信号を再生する際、首記情報
信号記録媒体に前記情報信号を記録する際に用いられた
放送方式あるいはこれとは異なる放送方式のいずれの放
送方式においても、前記情報信号を再生できるよう、前
記情報信号記録媒体から再生された前記情報信号から得
た映像データをヘッドブロックおよびデータブロックに
分離する第１の手段と、前記第１の手段からの前記デー
タブロックを放送方式に応じてライン変換する第２の手
段と、前記第１の手段からの前記ヘッドブロックに基づ
いて前記第２の手段からの出力信号を所望のモードにす
る第３の手段を右ザる構成とした。(Means for Solving the Problems) In order to solve the above-mentioned conventional problems, the present invention provides an information signal recording medium reproducing apparatus for recording information on which at least digitally encoded video and audio information signals are recorded. When reproducing the information signal on the signal recording medium, the information signal is a first means for separating video data obtained from the information signal reproduced from the information signal recording medium into a head block and a data block; and a broadcasting system for transmitting the data block from the first means. and a third means for converting the output signal from the second means into a desired mode based on the head block from the first means. did.

（実施例） 図は本発明になる情報信号記録媒体再生装置のブロック
構成図である。(Embodiment) The figure is a block configuration diagram of an information signal recording medium reproducing apparatus according to the present invention.

同図において、本発明になる情報信号記録媒体再生装置
は、大略ディスク再生装置および信号処！！ｌ！装置■
、信号処理装置■から構成される。In the figure, the information signal recording medium reproducing device according to the present invention is generally a disk reproducing device and a signal processing device! ! l! Equipment■
, a signal processing device ■.

ディスク再生装置はピックアップ回路１、モータコント
ロール回路２からなり、ディスク（ＡＨＤディスク、情
報信号記録媒体）３を再生する。The disc playback device includes a pickup circuit 1 and a motor control circuit 2, and plays back a disc (AHD disc, information signal recording medium) 3.

ディスク３には、例えば多数の静止画および２ＣＨステ
レオ音声信号がディジタル記録されている。For example, a large number of still images and 2CH stereo audio signals are digitally recorded on the disk 3.

信号処理回路工は波形整形復調回路４、ＣＬ○ＣＫ再生
回路５、信号処理回路（データ訂正）６、音声Ｄ／Ａ変
換回路７、音声アナログ信号処理回路８、増幅回路（Ａ
ＭＰ）９．１０からなる。１１．１２はスピーカである
。波形整形復調回路４の入力側はピックアップ回路１の
出力側に接続され、その出力側はＣＬＯＣＫ再生回路５
の入力側に接続される。ＣＬＯＣＫ再生回路５のＤＡＴ
Ａ。The signal processing circuitry includes a waveform shaping demodulation circuit 4, a CL○CK regeneration circuit 5, a signal processing circuit (data correction) 6, an audio D/A conversion circuit 7, an audio analog signal processing circuit 8, and an amplifier circuit (A
MP) Consists of 9.10. 11.12 are speakers. The input side of the waveform shaping demodulation circuit 4 is connected to the output side of the pickup circuit 1, and the output side is connected to the CLOCK regeneration circuit 5.
connected to the input side of the DAT of CLOCK regeneration circuit 5
A.

ＣＬＯＣＫ両出力側は信号処理回路（データ訂正）６の
入力側に接続される。信号処理回路（データ訂正）６の
モータコントロール出力側はモータコントロール回路２
の入力側に接続され、その音声データ出力側は音声Ｄ／
Ａ変換回路７の入力側に接続され、その映像データ出力
側は後述するデータＧＥＴデータ・フラグ分離回路１３
に接続される。またそのコントロール出力側は音声Ｄ／
Ａ変換回路７のコントロール入力側および音声アナログ
信号処理回路８のコントロール入力側に接続される。音
声Ｄ／Ａ変換回路７の出力側は音声アナログ信号処理回
路８の入力側に接続される。音声アナログ信号処理回路
８のしＣＨ（ＲＣＨ）音声出力側は増幅回路９（１０）
を介してスピーカ１１（１２）に接続される。Both output sides of CLOCK are connected to the input side of a signal processing circuit (data correction) 6. The motor control output side of the signal processing circuit (data correction) 6 is connected to the motor control circuit 2.
The audio data output side is connected to the input side of the audio D/
It is connected to the input side of the A conversion circuit 7, and its video data output side is connected to the data GET data/flag separation circuit 13, which will be described later.
connected to. Also, the control output side is audio D/
It is connected to the control input side of the A conversion circuit 7 and the control input side of the audio analog signal processing circuit 8 . The output side of the audio D/A conversion circuit 7 is connected to the input side of the audio analog signal processing circuit 8. Audio analog signal processing circuit 8 and CH (RCH) audio output side is amplifier circuit 9 (10)
It is connected to the speaker 11 (12) via.

信号処理回路■は、前段のディスク再生装置から供給さ
れる再生信号を復調し、この信号を静止画に関するディ
ジタル信号と２０Ｈステレオ音声信号に関するディジタ
ル信号とに分離し、ステレオ音声信号に関するディジタ
ル信号をアナログの音声信号に変換増幅してスピーカに
出力すると共に、静止画に関するディジタル信号を後述
の信号処理ｇｉ置■に供給する。The signal processing circuit (2) demodulates the playback signal supplied from the previous disk playback device, separates this signal into a digital signal related to a still image and a digital signal related to a 20H stereo audio signal, and converts the digital signal related to the stereo audio signal into an analog signal. It converts and amplifies it into an audio signal and outputs it to a speaker, and also supplies a digital signal related to a still image to a signal processing device (2) to be described later.

（９号処理装置■はデータＧＥＴデータ・フラグ分離回
路（第１の手段）１３．６２５ライン→５２５ラインへ
のライン変換回路（第２の手段）１４、データ作成回路
（第３の手段）１５、メモリ回路１６、データラッチ回
路１７，１８．１９、ＤＡＴＡ　ＯＵＴ　　ＴｆＭＩＮ
Ｇ回路２０、ＹＤ／Ａ変換回路２１、Ｒ−Ｙ　　Ｄ／Ａ
変換回路２２、Ｂ−Ｙ　　Ｄ／Ａ変換回路２３、ＬＰＦ
、ＥＱ、ＤＥＬＡＹ回路２４、ＬＰＦ、ＥＱ回路２５，
２６、ミキシング回路２７、コンポジット変換エンコー
ダ２８、ＲＧＢマトリクス回路２９、信号発生器３０、
増幅器３１〜３５からなる。メモリ回路１６はメモリコ
ントロール３６、Ｙ信号メモリ３７、Ｒ−Ｙ信号メモリ
３８、Ｂ−Ｙ信号メモリ３９からなる。ミキシング回路
２７は加算回路４０，４１、バーストフラグミキシング
回路４２からなる。(No. 9 processing device ■ is a data GET data flag separation circuit (first means) 13, a line conversion circuit from 625 lines to 525 lines (second means) 14, a data creation circuit (third means) 15 , memory circuit 16, data latch circuit 17, 18.19, DATA OUT TfMIN
G circuit 20, YD/A conversion circuit 21, R-Y D/A
Conversion circuit 22, B-Y D/A conversion circuit 23, LPF
, EQ, DELAY circuit 24, LPF, EQ circuit 25,
26, mixing circuit 27, composite conversion encoder 28, RGB matrix circuit 29, signal generator 30,
It consists of amplifiers 31-35. The memory circuit 16 includes a memory control 36, a Y signal memory 37, an RY signal memory 38, and a BY signal memory 39. The mixing circuit 27 includes adder circuits 40 and 41 and a burst flag mixing circuit 42.

前述したようにデータＧＥＴデータ・フラグ分離回路１
３の入力側は信号処理回路（データ訂正）６の映像デー
タ出力側に接続され、その出力側はライン変換回路１４
の入力側に接続される。ライン変換回路１４の出力側は
データ作成回路１５の入力側に接続される。データ作成
回路１５のＹ信号出力側はメモリ回路１６のメモリコン
トロール３６を介してＹ信号メモリ３７に接続され、そ
のＲ−Ｙ信号出力側はメモリコントロール３６を介して
Ｒ−Ｙ信号メモリ３８に接続され、そのＢ−Ｙ信号出力
側はメモリコントロール３６を介して８−Ｙ信号メモリ
３９に接続される。Ｙ信号メモリ３７の出力側はデータ
ラッチ回路１７、ＹＤ／Ａ変換回路２１、ＬＰＦ、ＥＱ
、ＤＥＬＡＹ回路２４を介してコンポジット変換エンコ
ーダ２８のＹ信号入力側およびＲＧＢマトリクス回路２
９のＹ信号入力側に接続される。Ｒ−Ｙ信号メモリ３８
の出力側はデータラッチ回路１８、Ｒ−Ｙ　　Ｄ／Ａ変
換回路２２、ＬＰＦ、ＥＱ回路２５を介してミキシング
回路２７の加算回路４０の入力側およびＲＧＢマトリク
ス回路２９のＲ−Ｙ信号入力側に接続される。Ｂ−Ｙ信
号メモリ３９の出力側はデータラッチ回路１９、Ｂ−Ｙ
　　Ｄ／Ａ変換回路２３、ＬＰＦ、ＥＱ回路２６を介し
てミキシング回路２７の加算回路４１の入力側およびＲ
Ｇ８マトリクス回路２９のＢ−Ｙ信号入力側に接続され
る。ミキシング回路２７の加算回路４０および川口回路
４１の各出力側はコンポジット変換エンコーダ２８のＲ
−Ｙ信号、Ｂ−Ｙ信号の各入力側に接続される。コンポ
ジット変換エンローダ２８の出力側は増幅器３５を介し
てＣ，ＶＩＤＥＯ出力端子に接続される。ＲＧＢマトリ
クス回路２９のＲＧＢの３出力側は増幅器３１，３２．
３３を介してＲＧＢ出力端子に接続される。信号発生器
３０の第１の出力側はＤＡＴＡ　　ＯＵＴ　　ＴＩＭＩ
ＮＧ回Ｓ２０を介してデータラッチ回路１７゜１８．１
９の制御入力側に、その第２の出力側はバーストフラグ
ミキシング回路４２の入力側に、その第３の出力側はコ
ンポジット変＠１ンコーダ２８のタイミング信号入力側
に、そしてその第４の出力側は増幅器３４を介してＲＧ
Ｂ出力端子の一つに接続される。信号発生器３０の入力
側はＧＥＮＬＯＣＫ端子に接続される。As mentioned above, the data GET data/flag separation circuit 1
3 is connected to the video data output side of the signal processing circuit (data correction) 6, and its output side is connected to the line conversion circuit 14.
connected to the input side of the The output side of the line conversion circuit 14 is connected to the input side of the data creation circuit 15. The Y signal output side of the data creation circuit 15 is connected to the Y signal memory 37 via the memory control 36 of the memory circuit 16, and the R-Y signal output side thereof is connected to the R-Y signal memory 38 via the memory control 36. The B-Y signal output side thereof is connected to an 8-Y signal memory 39 via a memory control 36. The output side of the Y signal memory 37 includes the data latch circuit 17, YD/A conversion circuit 21, LPF, and EQ.
, the Y signal input side of the composite conversion encoder 28 and the RGB matrix circuit 2 via the DELAY circuit 24.
It is connected to the Y signal input side of 9. RY signal memory 38
The output side of is connected to the input side of the adding circuit 40 of the mixing circuit 27 and the R-Y signal input side of the RGB matrix circuit 29 via the data latch circuit 18, the R-Y D/A conversion circuit 22, the LPF, and the EQ circuit 25. Connected. The output side of the B-Y signal memory 39 is the data latch circuit 19, B-Y
The input side of the adding circuit 41 of the mixing circuit 27 and the R
It is connected to the BY signal input side of the G8 matrix circuit 29. Each output side of the adding circuit 40 and the Kawaguchi circuit 41 of the mixing circuit 27 is connected to the R of the composite conversion encoder 28.
It is connected to each input side of the -Y signal and the BY signal. The output side of the composite conversion encoder 28 is connected to the C and VIDEO output terminals via an amplifier 35. The three RGB output sides of the RGB matrix circuit 29 are connected to amplifiers 31, 32 .
33 to the RGB output terminal. The first output of the signal generator 30 is DATA OUT TIMI.
Data latch circuit 17゜18.1 via NG times S20
9, its second output to the input of the burst flag mixing circuit 42, its third output to the timing signal input of the composite variable@1 encoder 28, and its fourth output to the input of the burst flag mixing circuit 42; side is connected to RG via amplifier 34.
Connected to one of the B output terminals. The input side of the signal generator 30 is connected to the GENLOCK terminal.

次に上述した本発明になる情報信号記録媒体再生装置の
動作について説明する。Next, the operation of the information signal recording medium reproducing apparatus according to the present invention described above will be explained.

前述したディスク再生装置において、モータコントロー
ル回路２にて定速回転されたディスク３はピックアップ
回路１で再生され、ピックアップ回路１からＦＭ変調さ
れたディジタル信号が信号処理回路工の波形整形復調回
路４に出力される。In the above-mentioned disk playback device, the disk 3 rotated at a constant speed by the motor control circuit 2 is played back by the pickup circuit 1, and the FM-modulated digital signal from the pickup circuit 1 is sent to the waveform shaping demodulation circuit 4 of the signal processing circuit. Output.

波形整形復調回路４は波形イコライザおよびＦＭ復調回
路からなり、ピックアップ回路１から供給されるディジ
タル信号の波形整形およびＦＭ復調を行ない、ここで復
調されたディジタル信号（ＮＲＺＳ信号）はＣＬＯＣＫ
再生回路５に供給される。The waveform shaping demodulation circuit 4 consists of a waveform equalizer and an FM demodulation circuit, and performs waveform shaping and FM demodulation of the digital signal supplied from the pickup circuit 1, and the demodulated digital signal (NRZS signal) is sent to the CLOCK.
The signal is supplied to the reproduction circuit 5.

ＣＬＯＣＫ再生回路５はＰＬＬで構成されており、ＮＲ
ＺＳ信号からクロック信号（５，７３３Ｍ　Ｈ２）とデ
ータ信号とを抽出し、クロック信号とデータ信号とは信
号処理回路（データ訂正）６に供給される。The CLOCK regeneration circuit 5 is composed of a PLL, and the NR
A clock signal (5,733M H2) and a data signal are extracted from the ZS signal, and the clock signal and data signal are supplied to a signal processing circuit (data correction) 6.

信号処理回路（データ訂正）６は印加されたデータ信号
の誤り訂正を行ない、ここで誤り訂正されたデータ信号
は、静止画に関するディジタル信号（映像データ）、音
声信号に関するディジタル信号（音声データ）およびコ
ントロール信号に分離される。The signal processing circuit (data correction) 6 performs error correction on the applied data signal, and the error-corrected data signal is a digital signal related to a still image (video data), a digital signal related to an audio signal (audio data), and a digital signal related to an audio signal (audio data). Separated into control signals.

信号処理回路（データ訂正）６のモータコントロール出
力側から出力されるクロック信号は、モータコントロー
ル回路２に図示しないモータ定速回転のためのｉ＋Ｉ＋
　１７０信号として供給される。その音声データ出力側
から出力される２ＣＨステレオ音声のディジクル信号は
音声Ｄ／Δ変換回路７に供給される。また、その映像デ
ータ出力側から出力される静止画に関する映像データは
信号処理装置■のデータＧＥＴデータ・フラグ分離回路
１３に供給される。さらにそのコントロール出力側から
出力されるコン１−ロール信号は音声Ｄ／Ａ変換回路７
および音声アナログ信号処理回路８にクロックとして供
給される。A clock signal output from the motor control output side of the signal processing circuit (data correction) 6 is supplied to the motor control circuit 2 at i+I+ for constant speed rotation of the motor (not shown).
170 signal. The 2CH stereo audio digital signal outputted from the audio data output side is supplied to the audio D/Δ conversion circuit 7. Further, video data related to still images outputted from the video data output side is supplied to the data GET data/flag separation circuit 13 of the signal processing device (2). Furthermore, the control 1-roll signal output from the control output side is the audio D/A conversion circuit 7.
and is supplied to the audio analog signal processing circuit 8 as a clock.

信号処理回路（データ訂正）６から出力される２ＣＨス
テレオ音声のディジタル信号は音声Ｄ／Ａ変換回路７に
供給され、ここで１６ビツ１−の音声データをＰ　Ｗ　
Ｍ信号に変換した後、音声アナログ信号処理回路８にて
所定の帯域ｔＩＩ＋限等をし、２ＣＨステレオのアナロ
グ音声信号としてＬＣＨ（ＲＣＨ）音声信号は増幅回路
９（１０）を介してスピーカ１１（１２）で再生される
。The 2CH stereo audio digital signal output from the signal processing circuit (data correction) 6 is supplied to the audio D/A conversion circuit 7, where the 16-bit 1- audio data is converted into PW.
After converting to the M signal, the audio analog signal processing circuit 8 performs a predetermined band tII+ limit, etc., and the LCH (RCH) audio signal is output as a 2CH stereo analog audio signal to the speaker 11 ( 12).

さて、信号処理装置■のデータＧＥＴデータ・フラグ分
離回路１３に供給された静止画に関する映像データは、
ヘッダブロック（同期コード、書き込みスタートアドレ
ス、モード（フレーム画・千鳥画の種別）コードなど）
とデータブロック（画素データ）とを１パケツトとし、
このパケットを複数個集合したものが１画像分の映像と
なるというデータ列である。Now, the video data regarding the still image supplied to the data GET data/flag separation circuit 13 of the signal processing device (2) is as follows.
Header block (synchronization code, write start address, mode (frame picture/staggered picture type) code, etc.)
and data block (pixel data) as one packet,
A collection of a plurality of these packets is a data string that constitutes one image of video.

なお、フレーム画とは再生画面において隣設した画素全
てを用いて再生された再生画のことであり、また千鳥画
とは画素を千鳥状に用いて再生された再生画のことであ
る。Note that a frame image is a reproduced image that is reproduced using all adjacent pixels on the reproduction screen, and a staggered image is a reproduced image that is reproduced using pixels in a staggered manner.

データＧＥＴデータ・フラグ分離回路１３において、こ
のパケットからヘッダブロックとデータブロックとを分
離し、分離されたヘッダブロック中の占き込みスタート
アドレス信号、モードコード信号は後段のデータ作成回
路１５に供給され、またデータブロック信号は次段のラ
イン変換回路１４に供給される。The data GET data/flag separation circuit 13 separates the header block and data block from this packet, and the interpolation start address signal and mode code signal in the separated header block are supplied to the subsequent data creation circuit 15. , and the data block signal is supplied to the line conversion circuit 14 at the next stage.

ライン変換回路１４は、ＰＡＬ、ＮＴＳＣ方式共用とす
るため１枚の画像が６２５ラインで記録されているＡ　
ＨＤディスクを再生するＴＶ受像機の方式に応じてライ
ン変換を行なう。ここではデータＧＥＴデータ・フラグ
分離回路１３から供給されるデータブロック信号をＰＡ
Ｌ、ＮＴＳＣ方式のいずれかに切換えるための６２５ラ
イン→５２５ラインへの変換が行なわれる。ＮＴＳＣ方
式のＴＶ受像様で再生の際、この変換は必要であるが、
ＰＡＬ方式のＴＶ受＠磯で再生の際にはこの変換は不要
である。The line conversion circuit 14 is connected to an A in which one image is recorded with 625 lines in order to be compatible with PAL and NTSC systems.
Line conversion is performed depending on the method of the TV receiver that plays back the HD disk. Here, the data block signal supplied from the data GET data/flag separation circuit 13 is
Conversion from 625 lines to 525 lines is performed to switch to either L or NTSC system. This conversion is necessary when playing back an NTSC TV.
This conversion is not necessary when playing on a PAL TV receiver @Iso.

ライン変換を行なった画素データを有するデータブロッ
ク信号は、データ作成回路１５に供給される。A data block signal having pixel data subjected to line conversion is supplied to a data generation circuit 15.

データ作成回路１５は、前述したヘッダブロックに含ま
れていたモードコード信号に応じて、データブロック信
号をフレーム画あるいは千鳥画での再生を行なうためデ
ータ変換すると共に、このデータ変換された画素信号を
次段のメモリ１６に書き込むためのアドレス発生を行な
う。このデータ変換はデータブロック信号に応じて、こ
の信号をＹ信号、Ｒ−Ｙ信号、Ｂ−Ｙ信号に応じた３デ
ィジタル信号に分離することである。The data creation circuit 15 converts the data block signal to reproduce the frame image or staggered image according to the mode code signal included in the header block described above, and also converts the pixel signal after the data conversion into data. An address for writing to the next stage memory 16 is generated. This data conversion is to separate the data block signal into three digital signals corresponding to the Y signal, RY signal, and BY signal.

こうして、これら３つに分離されたディジタル信号およ
びアドレス信号はメモリ回路１６に供給される。In this way, these three separated digital signals and address signals are supplied to the memory circuit 16.

メモリ回路１６はデータ作成回路１５からのデータブロ
ック信号を３つに分離したディジタル信号およびアドレ
ス信号が供給されると、Ｙ信号に応じたディジタル信号
はＹ信号メモリ３７に、Ｒ−Ｙ信号に応じたディジタル
信号はＲ−Ｙ信号メモリ３８に、そして８−Ｙ信号に応
じたディジタル信号はＢ−Ｙ信号メモリ３９に、上述の
アドレス信号を参照しつつ、それぞ机のメモリに書き込
まれる。When the memory circuit 16 is supplied with a digital signal obtained by separating the data block signal into three parts from the data creation circuit 15 and an address signal, the digital signal corresponding to the Y signal is sent to the Y signal memory 37, and the digital signal is sent to the Y signal memory 37 according to the R-Y signal. The digital signal corresponding to the 8-Y signal is written into the R-Y signal memory 38, and the digital signal corresponding to the 8-Y signal is written into the B-Y signal memory 39, respectively, while referring to the address signal described above.

これらの３ディジタル信号を各メモリに振り分けるのは
メモリコントロール回路３６である。The memory control circuit 36 distributes these three digital signals to each memory.

また、ＰＡＬ、ＮＴＳＣ方式に適合するデータブロック
信号の大きさは異なっているため、ここでは詳述しない
が、方式に応じてＹ信号メモリ３７、Ｒ−Ｙ信号メモリ
３８、Ｂ−Ｙ信号メモリ３９の各メモリ容筒を切換える
ことは勿論である。Also, since the sizes of data block signals compatible with the PAL and NTSC systems are different, although not detailed here, depending on the system, the Y signal memory 37, R-Y signal memory 38, and B-Y signal memory 39 Of course, each memory cylinder can be switched.

Ｙ信号メモリ３７、Ｒ−Ｙ信号メモリ３８、Ｂ−Ｙ信号
メモリ３９からそれぞれ読み出される各ディジタル信号
は、データラッチ回路１７．１８゜１９を介し、ＹＤ／
Ａ変換回路２１、Ｒ−Ｙ　　Ｄ／Ａ変換回路２２、Ｂ−
Ｙ　　Ｄ／Ａ変換回路２３に供給される。Each digital signal read out from the Y signal memory 37, the R-Y signal memory 38, and the B-Y signal memory 39 passes through the data latch circuit 17.18.19 to the YD/Y signal memory.
A conversion circuit 21, R-Y D/A conversion circuit 22, B-
Y is supplied to the D/A conversion circuit 23.

データラッチ回路１７．１８．１９において、ラッチ信
号は信号発生器３０の第１の出力側からのタイミング信
号はＤＡＴＡ　　ＯＵＴ　　ＴＩＭＩＮＧ回路２０を介
して供給され、Ｙ信号メモリ３７、Ｒ−Ｙ信号メモリ３
８、Ｂ−Ｙ信号メモリ３９からの出力ディジタル信号は
所定時間ラッチされる。In the data latch circuits 17, 18, and 19, the latch signal is supplied with the timing signal from the first output side of the signal generator 30 via the DATA OUT TIMING circuit 20, the Y signal memory 37, and the R-Y signal memory 3.
8. The output digital signal from the BY signal memory 39 is latched for a predetermined period of time.

ラッチされた各ディジタル信号はＹＤ／△変換回路２１
、Ｒ−Ｙ　　Ｄ／Ａ変換回路２２、Ｂ−ＹＤ／Ａ変換回
路２３にてアナログ信号に変換され、ＬＰＦ、ＥＱ、Ｄ
ＥＬＡＹ回路２４、ＬＰＦ。Each latched digital signal is transferred to the YD/△ conversion circuit 21
, R-Y D/A conversion circuit 22, B-YD/A conversion circuit 23, it is converted into an analog signal, and LPF, EQ, D
ELAY circuit 24, LPF.

ＥＱ回路２５．２６にて所定の再生画像の周波数帯域補
正および位相合わせをなされた後、二分される。After frequency band correction and phase matching of a predetermined reproduced image are performed in EQ circuits 25 and 26, the image is divided into two.

一方は、ＬＰＦ、ＥＱ、ＤＥＬＡＹ回路２４ｈ１らの出
力信号（Ｙ信号）は直接、コンポジット変換エンコーダ
２８に供給されると共に、ＬＰＦ。On the one hand, the output signal (Y signal) of the LPF, EQ, DELAY circuit 24h1, etc. is directly supplied to the composite conversion encoder 28, and the LPF.

ＥＱ回路２５．２６からの各出力信号（Ｒ−Ｙ信号、Ｂ
−Ｙ信号）はミキシング回路２７を介してコンポジット
変換エンコーダ２８に供給される。Each output signal from the EQ circuits 25 and 26 (RY signal, B
-Y signal) is supplied to a composite conversion encoder 28 via a mixing circuit 27.

ミキシング回路２７においては、加算回路４０゜４１に
てＲ−Ｙ信号、Ｂ−Ｙ信号に、バーストフラグミキシン
グ回路４２を介して供給される信号発生器３０の第２の
出力側からの色副搬送波周波数信号ＣＮＴＳＣＮＴＳＣ
方式像顆を用いる場合は３．５８Ｍ）Ｉｚ、ＰＡＬ方式
では４．４３Ｍ）１．）が加算され、これらの各信号は
コンポジット変換エンコーダ２８に供給される。In the mixing circuit 27, the color subcarrier from the second output side of the signal generator 30, which is supplied via the burst flag mixing circuit 42, is added to the R-Y signal and the B-Y signal in the adder circuits 40 and 41. Frequency signal CNTSCNTSC
3.58M) Iz when using the method image condyle, 4.43M) with the PAL method 1. ) are added and each of these signals is provided to a composite transform encoder 28.

コンポジット変換エンコーダ２８は、Ｙ信号、色副搬送
波周波数信号にて変調されたＲ−Ｙ信号、Ｂ−Ｙ信号、
水平および垂直同期信号（タイミング信号〉から複合映
像信号を生成し、そして、この複合映像信号は増幅器３
５にて増幅された後、コンポラットＶＩＤＥＯ出力端子
から複合映像信号として出力される。The composite conversion encoder 28 includes a Y signal, a R-Y signal modulated by a color subcarrier frequency signal, a B-Y signal,
A composite video signal is generated from the horizontal and vertical synchronization signals (timing signals), and this composite video signal is sent to the amplifier 3.
After being amplified at step 5, it is output as a composite video signal from the component VIDEO output terminal.

水平および垂直同期信号は、信号発生器３０の第３の出
力側から供給される。ＮＴＳＣ方式のＴＶ受＆礪を用い
る場合は水平同期信号は１５．７３４２　Ｋ　Ｈ２、垂
直同期信号は６０Ｈ２であり、Ｐ△し方式では、水平同
期信号は１５．６２５Ｋ）１．、垂直同期信号は５０Ｈ
２である。Horizontal and vertical synchronization signals are provided from the third output of the signal generator 30. When using the NTSC system TV receiver and storage, the horizontal synchronization signal is 15.7342K H2 and the vertical synchronization signal is 60H2; in the PΔ system, the horizontal synchronization signal is 15.625K)1. , vertical synchronization signal is 50H
It is 2.

他方、ＬＰＦ、ＥＱ、ＤＥＬＡＹ回路２４からの出力信
号（Ｙ信号）およびＬＰＦ、ＥＱ回路２５．２６からの
各出力信号（Ｒ−Ｙ信号、　Ｂ−Ｙ信号）はＲＧＢマト
リクス回路２つに供給され、ここで、Ｒ信号、Ｇ信号、
Ｂ信号の３信号に変換され、増幅器３１．３２．３３に
て増幅された後、Ｒ，ＧおよびＢの各信号出力端子から
ＲＧＢ信号が出力される。これと共に、信号発生器３０
からの同期信号は増幅器３４にて増幅された後、同期信
号出力端子から同期信号（コンポジットシンク信号）が
出力する。On the other hand, the output signal (Y signal) from the LPF, EQ, DELAY circuit 24 and each output signal (RY signal, B-Y signal) from the LPF, EQ circuit 25.26 is supplied to two RGB matrix circuits. , where R signal, G signal,
After being converted into three B signals and amplified by amplifiers 31, 32, and 33, RGB signals are output from the R, G, and B signal output terminals. Along with this, the signal generator 30
After the synchronization signal from is amplified by the amplifier 34, a synchronization signal (composite sync signal) is output from the synchronization signal output terminal.

信号発生器３０は信号処理装置■内の基準となる信号発
生器であり、ＰＡＬ、ＮＴＳＣ方式に適合する信号が信
号処理装置■から出力されるよう、ここからの出力信号
により、メモリ１６から出力される信号はコントロール
される。信号発生器３０は外部の図示しない発振器と同
期をとるための外部同期端子（ＧＥＮＬＯＣＫ）を有し
ている。The signal generator 30 is a reference signal generator in the signal processing device ■, and outputs from the memory 16 using the output signal from this so that a signal compatible with PAL and NTSC systems is output from the signal processing device ■. The signal received is controlled. The signal generator 30 has an external synchronization terminal (GENLOCK) for synchronizing with an external oscillator (not shown).

（発明の効果） 上述したように、本発明によれば、情報信号記録ディス
クを放送方式を限定しないで再生する際、再生装置とは
別に新たな放送方式変換機器を必要としない。(Effects of the Invention) As described above, according to the present invention, when an information signal recording disk is played back without limiting the broadcasting system, a new broadcasting system conversion device is not required in addition to the playback device.

【図面の簡単な説明】[Brief explanation of drawings]

図面は本発明になる情報信号記録媒体再生装置の信号処
理装置Ｉ、ＩＩのブロック構成図である。 ３・・・ディスク（情？ａ信号記録媒体）、４・・・波
形整形復調回路、 ５・・・ＣＬＯＣＫ再生回路、 ６・・・信号処理回路（データ訂正）、１３・・・デー
タＧＥＴデータ・フラグ分離回路（第１の手段）、 １４・・・ライン変換回路〈第２の手段）、１５・・・
データ作成回路（第３の手段）、１６・・・メモリ回路
、 ２１・・・ＹＤ／Ａ変換回路、 ２２・・・Ｒ−Ｙ　　Ｄ／Ａ変換回路、２３・・・Ｂ−
Ｙ　　Ｄ／Ａ変換回路、２４・・・しＰＦ、ＥＱ、ＤＥ
ＬＡＹ回路、２５．２６・・・ＬＰＦ、ＥＱ回路、 ２７・・・ミキシング回路、 ２８・・・コンポジット変換エンコーダ、２９・・・Ｒ
ＧＢマトリクス回路、 ３０・・・信号発生器、 ３７・・・Ｙ信号メモリ、 ３８・・・Ｒ−Ｙ信号メモリ、 ３９・・・Ｂ−Ｙ信号メモリ、 １、Ｉ［・・・信号処理装置。 特　許　出願人　日本ビクター株式会社、、、盆、。 ・ヂ］す、：・”：、、％。The drawing is a block diagram of the signal processing devices I and II of the information signal recording medium reproducing device according to the present invention. 3... Disc (information/a signal recording medium), 4... Waveform shaping demodulation circuit, 5... CLOCK reproducing circuit, 6... Signal processing circuit (data correction), 13... Data GET data - Flag separation circuit (first means), 14... line conversion circuit (second means), 15...
Data creation circuit (third means), 16... Memory circuit, 21... YD/A conversion circuit, 22... R-Y D/A conversion circuit, 23... B-
Y D/A conversion circuit, 24...PF, EQ, DE
LAY circuit, 25.26...LPF, EQ circuit, 27...Mixing circuit, 28...Composite conversion encoder, 29...R
GB matrix circuit, 30... Signal generator, 37... Y signal memory, 38... R-Y signal memory, 39... B-Y signal memory, 1, I[... Signal processing device . Patent Applicant: Victor Japan Co., Ltd., Bon.・ヂ】Su、：・”：、、%.

Claims (1)

【特許請求の範囲】[Claims] ディジタル符号化された映像および音声に関する情報信
号が少なくとも記録された情報信号記録媒体の前記情報
信号を再生する際、前記情報信号記録媒体に前記情報信
号を記録する際に用いられた放送方式あるいはこれとは
異なる放送方式のいずれの放送方式においても、前記情
報信号を再生できるよう、前記情報信号記録媒体から再
生された前記情報信号から得た映像データをヘッドブロ
ックおよびデータブロックに分離する第１の手段と、前
記第１の手段からの前記データブロックを放送方式に応
じてライン変換する第２の手段と、前記第１の手段から
の前記ヘッドブロックに基づいて前記第２の手段からの
出力信号を所望のモードにする第３の手段を有すること
を特徴とする情報信号記録媒体再生装置。When reproducing the information signal of an information signal recording medium on which at least an information signal regarding digitally encoded video and audio is recorded, the broadcasting system used when recording the information signal on the information signal recording medium or the like In order to reproduce the information signal in any of the broadcasting systems different from the above, a first step is performed to separate video data obtained from the information signal reproduced from the information signal recording medium into a head block and a data block. means, second means for line converting the data block from the first means according to a broadcasting system, and an output signal from the second means based on the head block from the first means. An information signal recording medium reproducing device characterized in that it has a third means for setting the mode to a desired mode.