JPS638414B2 - - Google Patents

Description

【発明の詳細な説明】 この発明はロードセルを使用した重量測定装置
に関する。

従来、ロードセルを使用した重量測定装置は
種々知られているが、このようなものに使用され
るロードセルは荷重に対して一方向の電圧信号の
みを出力するようにしていた。すなわち最大荷重
でVmaxの電圧信号を出力するものでは荷重に対
して０〜Vmaxの範囲で電圧信号を出力するよう
にしていた。このようなロードセルを使用した従
来装置ではロードセル出力を増幅器で増幅してそ
のままＡ／Ｄ変換器に入力してデイジタルな荷重
信号に変換するようにしているためＡ／Ｄ変換器
として単極性のものを使用するか、両極性のもの
を使用してその一方の極性のみを使用するもので
あつた。このため、例えば両極性のものにおいて
負〜正の全範囲に対しては入力電圧に対して
60000カウントの荷重信号が得られる分解能をも
つものであつても使用する範囲は一方の極性のみ
であるから入力電圧に対して30000カウントの分
解能しか得られず充分な重量測定精度が得られな
い問題があつた。また例えばＡ／Ｄ変換器として
単極性のもので入力電圧に対して60000カウント
の分解能をもつものを使用することが考えられる
が、このようなものではＡ／Ｄ変換器としてかな
り精度の高い高価なものを使用することになり実
用に適さない問題がある。

また、従来のロードセル、Ａ／Ｄ変換器を使用
した重量測定装置ではロードセルに供給する電源
とＡ／Ｄ変換器に供給する電源とを別々に設けて
いたため２系統の電源が必要となり装置が大形化
する問題があつた。

この発明はこのような問題を解決するために為
されたもので、正・負両極性の基準電圧を発生す
る基準電圧発生器を設けた正・負両極性の入力に
対して動作可能なＡ／Ｄ変換器の特性を充分に生
かすことができて精度の高い重量測定ができ、し
かもロードセル、バイアス回路、Ａ／Ｄ変換器の
電源を共通化できて装置の小形化を実現できる重
量測定装置を提供することを目的とする。

この発明は、Ａ／Ｄ変換器として内部に基準電
圧発生器を設けた正・負両極性の入力に対して動
作可能なものを使用し、かつロードセルの出力に
バイアス回路により、そのロードセルに最大荷重
の略半分の荷重がかかつたときにＡ／Ｄ変換器へ
の入力がちようどゼロとなるようバイアス電圧を
重畳し、しかもロードセルが接続されている直流
電源からハイインピーダンスをもつ増幅回路を介
してバイアス回路及びＡ／Ｄ変換器に電源を供給
したものである。

以下、この発明の実施例を図面を参照して説明
する。

１は基準電圧用電源、２はロードセル、３は直
流増幅器で、これらはケース４内に互いに接近さ
せて一体化して組み込まれ、常に同一の温度条件
となるようになつている。前記基準電圧用電源１
は直流電源１０１、演算増幅器１０２，１０３か
らなり、上記電源１０１の正極端子を上記演算増
幅器１０２の非反転入力端子（＋）に接続し、か
つ上記電源１０１の負極端子を上記演算増幅器１
０３の非反転入力端子（＋）に接続している。そ
して前記演算増幅器１０２の反転入力端子（−）
とその増幅器１０２の出力端子間に抵抗１０４を
接続し、かつ上記演算増幅器１０２の反転入力端
子（−）と接地間に抵抗１０５を接続している。
また、前記演算増幅器１０２の出力端子と前記演
算増幅器１０３の反転入力端子（−）との間に抵
抗１０６を接続し、かつ上記演算増幅器１０３の
反転入力端子（−）とその増幅器１０３の出力端
子との間に抵抗１０７を接続している。前記基準
電圧用電源１の直流電源１０１は接地されていな
いが、前記演算増幅器１０２，１０３からなる入
力側がハイインピーダンスな増幅回路により基準
電圧を得ている。前記演算増幅器１０３の出力端
子と接地間には抵抗１０８，１０９の直列回路が
接続されている。又、前記演算増幅器１０３の出
力端子と接地間にはバイアス回路９を形成する抵
抗９０１、ポテンシオメータ９０２および抵抗９
０３の直列回路を接続している。前記ロードセル
２は荷重受部に貼られた抵抗体２０１，２０２，
２０３，２０４を４辺とするブリツジ回路からな
り、抵抗体２０１，２０３および抵抗体２０２，
２０４はそれぞれ対向して設けられている。これ
ら各抵抗体２０１〜２０４はそれぞれ荷重受部の
歪みによりその抵抗値が変化するもので、抵抗体
２０１，２０３は減少方向に変化し、抵抗体２０
２，２０４は増加方向に変化するようになつてい
る。又、前記ロードセル２は抵抗体２０１の介在
する辺にさらにその抵抗体２０１に直列にロード
セル２が無負荷のときにその出力電圧E_iが或る規
定値になるように調整する抵抗２０５を介在し、
かつ抵抗体２０４の介在する辺にさらにその抵抗
体２０４に直列に歪抵抗体の温度係数をゼロにす
る抵抗２０６を介在している。そして抵抗体２０
１の介在する辺と抵抗体２０４の介在する辺との
接続点を感度温度係数調整用抵抗２０７を介して
前記直流電源１０１の正極端子に接続し、かつ抵
抗体２０２の介在する辺と抵抗体２０４の介在す
る辺との接続点を前記直流電源１０１の負極端子
に接続している。前記感度温度係数調整用抵抗２
０７は荷重受部材のヤング率の温度係数を補正す
るためのものである。そして抵抗体２０４の介在
する辺と抵抗体２０３の介在する辺との接続点ａ
と、抵抗体２０１の介在する辺と抵抗体２０２を
介在する辺との接続点ｂとの間にロードセル出力
E_iを出力するようにしている。なお、前記接続点
ｂは接地されている。

前記接続点ａ，ｂ間には抵抗５を介して前記直
流増幅器３が接続され、かつ前記ロードセル２と
上記増幅器３との間には低域フイルター６が並列
に接続されている。上記低域フイルター６はロー
ドセル出力に重畳されている交流成分をカツトさ
せるためのものである。前記直流増幅器３は演算
増幅器３０１と第１〜第４の４個のアナログスイ
ツチ３０２，３０３，３０４，３０５とからな
り、前記ロードセル２の接続点ａが抵抗５および
第１のアナログスイツチ３０２を直列に介して演
算増幅器３０１の非反転入力端子（＋）に接続さ
れている。上記増幅器３０１の非反転入力端子
（＋）と接地間には第２のアナログスイツチ３０
３と抵抗３１０との直列回路が接続されている。
前記演算増幅器３０１の出力端子と接地間には抵
抗３０６，３０７の直列回路が接続され、さらに
コンデンサ３０８および抵抗３０９を直列に介し
て前記第３のアナログスイツチ３０４を接続して
いる。そして上記抵抗３０６，３０７との接続点
を上記演算増幅器３０１の反転入力端子（−）に
接続している。前記直流増幅器３はその演算増幅
器３０１出力をコンデンサ３０８、抵抗３０９お
よび第４のアナログスイツチ３０５を直列に介し
て出力するようにしている。そして前記バイアス
回路９のポテンシオメータ９０２の可動端子を前
記第２のアナログスイツチ３０３と抵抗３１０と
の接続点に接続している。

前記直流増幅器３出力はＡ／Ｄ変換器７に入力
するようになつている。前記Ａ／Ｄ変換器７は第
５〜第８の４つのアナログスイツチ７０１，７０
２，７０３，７０４とコンデンサ７０５からなる
基準電圧発生器７０６、演算増幅器７０７からな
る積分器７０８、バツフアアンプ７０９、コンパ
レータ７１０、第９のアナログスイツチ７１１、
内部にクロツクパルスカウンタ７１２を収納した
制御回路７１３によつて形成されている。前記基
準電圧発生器７０６は４つのアナログスイツチ７
０１〜７０４でブリツジ回路を形成し、スイツチ
７０１と７０２の接続点とスイツチ７０３と７０
４の接続点との間にコンデンサ７０５を接続し、
前記直流増幅器３の出力を上記コンデンサ７０５
を介してバツフアアンプ７０９の非反転入力端子
（＋）に供給するようにしている。前記アナログ
スイツチ７０１と７０４との接続点を前記基準電
圧用電源１の抵抗１０８，１０９の接続点に接続
し、かつ前記アナログスイツチ７０３と７０４と
の接続点を接地している。前記バツフアアンプ７
０９の出力端子と反転入力端子（−）を短絡して
いる。前記バツフアアンプ７０９の出力端子を抵
抗７１４を介して前記演算増幅器７０７の反転入
力端子（−）に接続している。前記演算増幅器７
０７の非反転入力端子（＋）と接地間にはコンデ
ンサ７１５が接続され、かつ反転入力端子（−）
と出力端子との間にはコンデンサ７１６が接続さ
れている。前記演算増幅器７０７の出力端子を前
記コンパレータ７１０の反転入力端子（−）に接
続している。前記コンパレータ７１０の非反転入
力端子（＋）と接地間には接地側を正極にして直
流電源７１７が接続されている。前記コンパレー
タ７１０の出力端子と前記演算増幅器７０７の非
反転入力端子（＋）との間には前記第９のアナロ
グスイツチ７１１が接続されている。そして前記
コンパレータ７１０の出力に応じて制御回路７１
３が動作するようになつている。

又、８はスイツチコントローラで、このコント
ローラ８は前記制御回路７１３によつて駆動され
前記各アナログスイツチ３０２，３０３，３０
４，３０５，７０１，７０２，７０３，７０４，
７１１を開閉制御するようになつている。具体的
には時刻t₁において制御回路７１３はコントロー
ラ８に第２、第４、第６、第７、第９のアナログ
スイツチ３０３，３０５，７０２，７０３，７１
１のみを閉成するよう指令する。そして制御回路
７１３はその状態を自己のクロツクパルスカウン
タ７１２が所定数のクロツクパルスをカウントす
る期間T₁続けられるよう制御する。この期間T₁
が終了する時刻t₂において制御回路７１３は今度
はコントローラ８に第１、第３のアナログスイツ
チ３０２，３０４のみを閉成するよう指令する。
そして制御回路７１３はその状態を自己のクロツ
クパルスカウンタ７１２が所定数のクロツクパル
スをカウントする期間T₂続けられるよう制御す
る。又、この制御回路７１３は期間T₂が終了す
る直前に前記コンパレータ７１０の出力によつて
バツフアアンプ７０９への入力電圧の極性が正で
あるか負であるかを判別し、その結果をコントロ
ーラ８に伝達する。コントローラ８は期間T₂が
終了するタイミングで入力電圧の極性が正のとき
には第５のアナログスイツチ７０１を閉成させか
つ負のときには第８のアナログスイツチ７０４を
閉成させる。勿論このとき他のアナログスイツチ
はすべて開放されている。この期間T₂の終了す
る時刻t₃において制御回路７１３は自己のクロツ
クパルスカウンタ７１２に再度クロツクパルスを
カウントさせる。今度はこのカウント動作は前記
コンパレータ７１０の出力がゼロになることによ
り停止される。この停止時刻をt₄とし、その期間
T₃においてクロツクパルスカウンタ７１２によ
りカウントされたカウント数はデイジタルな重量
測定情報を与えるようになつている。

このような本発明実施例装置の動作は以下のよ
うになる。すなわち、今直流電源１０１の電圧を
E₁、抵抗体２０１，２０２，２０３，２０４の
抵抗値をそれぞれR₁，R₂，R₃，R₄、抵抗２０
５，２０６，２０７の抵抗値をそれぞれR_Z，
R_ZT，R_Sとするとロードセル２の出力E_iは第２図
の関係から E_i＝E₁・（R₃／2R_S＋R_ZT＋R₄＋R₃−R₂／2R_S＋R
_Z＋R₁＋R₂）………(1) となる。そこで例えばR₁＝R₂＝R₃＝R₄＝Ｒでロ
ードセル２に荷重がかかつたときの抵抗変化分を
δとすると上記(1)式は E_i＝E₁・｛Ｒ（１−δ）／2R_S＋R_ZT＋Ｒ（１＋δ
）＋Ｒ（１−δ）−Ｒ（１＋δ）／2R_S＋R_Z＋Ｒ（１＋
δ）＋Ｒ（１−δ）｝………(2) となる。今R_Z≒R_ZTとすると上記(2)式は E_i＝E₁・−2R・δ／2R_S＋R_ZT＋2R ……(3) となる。δは荷重に比例した出力であるからロー
ドセル２の定格荷重をF_o、負荷荷重をＦ、ロー
ドセル２の感度をＫとするとδ＝Ｆ／F_o・Ｋとなる から上記(3)式は Ei＝−2R／2R_S＋R_ZT＋2R・Ｆ／Fn・Ｋ・E₁ ……(4) となり、2R／2R_S＋R_ZT＋2R＝Ｐとおくと、さらに Ei＝−Ｐ・Ｆ／Fn・Ｋ・E₁ ……(5) となる。このロードセル２の出力Eiは低域フイル
ター６で重畳されている交流成分をカツトされて
直流増幅器３に入力される。

今、時刻t₁においてスイツチコントローラ８に
よりアナログスイツチ３０３，３０５，７０２，
７０３，７１１が閉成されると直流増幅器３では
演算増幅器３０１が自己のオフセツト電圧V₃₀₁と
バイアス回路９で設定される電圧V₉との差電圧
を抵抗３０６，３０７で決定される利得A₁＝（１
＋R₃₀₆／R₃₀₇）にしたがつて増幅し、電圧A₁（V₃₀₁− V₉）を出力する。この電圧A₁（V₃₀₁−V₉）はコ
ンデンサ３０８、抵抗３０９、第４のアナログス
イツチ３０５の回路によつてコンデンサ３０８に
充電される。一方、基準電圧用電源１の演算増幅
器１０３の出力はA₂＝R₁₀₇／R₁₀₆＝R₁₀₅／R₁₀₄のとき−
（１ ＋A₂）（E₁＋V₁₀₃−V₁₀₂）となる。従つて基準電
圧用電源１からＡ／Ｄ変換器７の基準電圧発生器
７０６に供給される基準電圧−V_rは −V_r＝（１＋A₂）（E₁＋V₁₀₃−V₁₀₂）・
R₁₀₉／R₁₀₈＋R₁₀₉ ……(6) となる。したがつて時刻t₁においてアナログスイ
ツチ７０２，７０３が閉成するとアナログスイツ
チ７０２、コンデンサ７０５、アナログスイツチ
７０３の経路によつてコンデンサ７０５には図示
極性に−V_rが充電される。さらに時刻t₁において
はアナログスイツチ７１１が閉成されているの
で、コンパレータ７１０の出力端子から積分器７
０８の演算増幅器７０７の非反転入力端子（＋）
への負帰還ループが形成されて演算増幅器７０７
への差動入力電圧を常にゼロとするように作用す
るので積分器７０８は積分動作を停止している。
そしてこの状態は時刻t₁〜t₂までのT₁期間にわた
つて行なわれる。

時刻t₂になるとアナログスイツチ３０３，３０
５，７０２，７０３，７１１が開放し、換つて第
１、第３のアナログスイツチ３０２，３０４が閉
成される。すると今度はロードセル２の出力E_iが
直流増幅器３で増幅されるようになり、演算増幅
器３０１出力はA₁・（E_i＋V₃₀₁）となる。ところ
で期間T₁においてコンデンサ３０８には電圧
A₁・V₃₀₁が充電され、それがアナログスイツチ
３０５の開放により保持されているので、直流増
幅器３の出力、つまり第３のアナログスイツチ３
０４出力はA₁・（−E_i＋V₃₀₁）−A₁（V₃₀₇−V₉）＝
−A₁（E_i−V₉）となる。これは演算増幅器３０１
のオフセツト電圧V₃₀₁が除去されたことを示して
いる。又、第３のアナログスイツチ３０４出力は
バイアス回路９の設定により正・負両極に任意に
設定できることを示している。このアナログスイ
ツチ３０４出力はＡ／Ｄ変換器７の入力となり、
この値はロードセル２にかかる荷重により正・負
に変化する。そしてこの信号電圧−A₁（E_i−V₉）
はＡ／Ｄ変換器７に入力される。今、基準電圧発
生器７０６のコンデンサ７０５には−V_rの電圧
が保持されているので−A₁（E_i−V₉）をまとめて
−E_i0として考えればバツフアアンプ７０９の非
反転入力端子（＋）には（−Vr）＋（−E_i0）なる
電圧が入力される。そしてこの電圧はバツフアア
ンプ７０９を介して積分器７０８で積分される。
ところでＡ／Ｄ変換器７のコンデンサ７１５には
期間T₁において負帰還ループが形成されたこと
によつて（−Vr＋V₇₀₇）の電圧がすでに充電さ
れている。一方、期間T₂においては積分器７０
８の演算増幅器７０７の反転入力端子（−）には
（−Vr）＋（−E_i0）＋V₇₀₇の電圧が入力される。し
たがつて演算増幅器７０７の出力V₀は V₀＝〔｛（−E_i0）＋（−Vr）＋V₇₀₇｝−｛（−V
r）＋V₇₀₇｝〕×A₀＝−E_i0・A₀………(7) （但しA₀は演算増幅器７０７の閉ループ利得で
ある。） となる。すなわちロードセル２の出力に対応した
電圧が出力される。

この積分器７０８による積分は時刻t₂〜t₃まで
のT₂期間にわたつて行なわれる。そして時刻t₃に
なる直前においてコンパレータ７１０の出力によ
つてバツフアアンプ７０９への入力電圧の極性が
正になつているか、負になつているか制御回路７
１３によつて検知される。すなわち積分器７０８
によつて積分されているレベルの極性が正になつ
ているか負になつているか検知されることにな
る。例えば制御回路７１３がコンパレータ７１０
の出力により積分器７０８出力が負になつている
ことを検知すると時刻t₃になるタイミングにおい
てコントローラ８に第１、第３のアナログスイツ
チ３０２，３０４を開放して第８のアナログスイ
ツチ７０４を閉成することを指令する。これは第
３図に等価回路を示すようにバツフアアンプ７０
９への入力電圧が０ボルトになることを示す。一
方、制御回路７１３はクロツクパルスカウンタ７
１２によつて時刻t₃になるとともにクロツクパル
スのカウントを開始させる。バツフアアンプ７０
９への入力電圧が０ボルトになると積分器７０８
に積分されている電圧が徐々に放電され、やがて
時刻t₄において電圧レベルがゼロとなり、コンパ
レータ７１０出力レベルがゼロとなる。コンパレ
ータ７１０出力レベルがゼロになると制御回路７
１３は自己のクロツクパルスカウンタ７１２によ
るクロツクパルスのカウント動作を停止させる。
したがつてクロツクパルスカウンタ７１２は時刻
t₃〜t₄までのT₃期間クロツクパルスをカウントす
ることになる。ところでT₃期間は積分器７０８
に積分されている電圧レベルに比例しており、積
分器７０８に積分されている電圧はロードセル２
の出力に比例しているので結局クロツクパルスカ
ウンタ７１２によつて期間T₃にわたつてカウン
トされたクロツクパルスのカウント数はロードセ
ル２によつて測定された荷重量をデイジタル的に
表わすことになる。又、例えば制御回路７１３が
コンパレータ７１０の出力により積分器７０８出
力が正になつていることを検知すると時刻t₃にな
るタイミングにおいてコントローラ８に第１、第
３のアナログスイツチ３０２，３０４を開放して
第５のアナログスイツチ７０１を閉成することを
指令する。これは第４図に等価回路を示すように
バツフアアンプ７０９への入力電圧が（−Vr）＋
（−Vr）ボルトになることを示す。この場合も前
記負のときと同様制御回路７１３は時刻t₃におい
てクロツクパルスのカウントを開始する。バツフ
アアンプ７０９への入力電圧−2Vrと積分器７０
８の積分出力との極性が逆になつているので入力
電圧−2Vrにより積分器７０８に積分されている
電圧が徐々に放電され、やがて時刻t₄において電
圧レベルがゼロとなり、コンパレータ７１０の出
力レベルがゼロとなる。この場合も前記同様カウ
ンタ７１２が時刻t₃〜t₄までのT₃期間クロツクパ
ルスをカウントしロードセル２によつて測定され
た荷重量をデイジタル的に表わすことになる。以
上ロードセル２からのＡ／Ｄ変換器７に対する入
力電圧が負のときと正のときとを時間−積分器出
力の関係で示せば第５図のａ，ｂに示すようにな
る。

期間T₂における積分器７０８の出力V₀₁は時刻
t₂におけるコンデンサ７１６の充電電圧がゼロで
あれば V₀₁＝−１／C₇₁₆∫^t3 _t2−Ei₀／R₇₁₄dt＝Ei₀／C₇₁₆・R_71
4・T₂ ……(8) となる。又、期間T₃における積分器７０８の出
力V₀₂は V₀₂＝−１／C₇₁₆∫^t4 _t3Vr／R₇₁₄dt＝Vr／C₇₁₆・R₇₁₄・T
₃……(9) となる。そしてV₀₁＝V₀₂であるので、 Ei₀／C₇₁₆・R₇₁₄・T₂＝−Vr／C₇₁₆・R₇₁₄・T₃ T₃＝−Ei₀／Vr・T₂ ……(10) となる。

ここでEi₀＝A₁・Ei、Ei＝−Ｐ・Ｆ／Fn・Ｋ・E₁ Vr＝−（１＋A₂）（E₁＋V₁₀₃−V₁₀₂）・
R₁₀₉／R₁₀₈＋R₁₀₉であるから そしてV₁₀₃−V₁₀₂がカウンタ７１２の１カウン
ト当りの電圧に対して無視できるときは T₃≒A₁／１＋A₂・Ｐ・Ｆ／Fn・Ｋ・T₂・（１＋R₁₀₃／R_1
09） ……(11) となる。

ところで、上述したようにこの装置に使用され
るＡ／Ｄ変換器７は正・負の両入力電圧に対して
動作するものであるから、例えばロードセル２に
最大荷重Wnのちようど1/2の荷重、すなわち
Wn／２がかかつたときＡ／Ｄ変換器７への入力
電圧レベルがちようどゼロになるように、バイア
ス回路９のポテンシオメータ９０２を調整する。
これをグラフで示せば第６図に示すようになる。
すなわちロードセル２に対する荷重がゼロのとき
Ａ／Ｄ変換器７への入力がP₂で正となり、ロー
ドセル２に対する荷重がWn／２のときＡ／Ｄ変
換器７への入力がゼロで、かつロードセル２に対
する荷重が最大のWnのときＡ／Ｄ変換器７への
入力がP₃で負となるようにバイアス回路９を調
整する。なお、ロードセル２に対する初荷重の補
正範囲がＡ／Ｄ変換器７への入力レベルで示すと
P₁〜P₂に設定されている。こうすることにより
Ａ／Ｄ変換器７としてはP₁〜P₃の範囲、つまり
正〜負の範囲の入力に対して動作させることがで
きる。例えばＡ／Ｄ変換器７を単極性で動作させ
た場合にはWnの荷重に対してＡ／Ｄ変換器７へ
の入力電圧がＯ〜P₂、Ｏ〜P₃の範囲に限定され
てしまうからロードセル２として荷重に対して出
力の大きい高感度のものが使用できない問題があ
る。この点本発明装置はＡ／Ｄ変換器７として正
極〜負極までの範囲、つまりP₁〜P₃の範囲で動
作できるものを使用し、そのＡ／Ｄ変換器７をバ
イアス回路９を使用することによつてロードセル
２に対して有効に作用させるようにしているの
で、ロードセル２として高感度のものが使用でき
る。したがつて精度の高い重量測定を行なうこと
ができる。しかも正極、負極における入力はそれ
ぞれ０〜P₂、０〜P₃の範囲でよく、したがつて
入力に対して例えば60000カウントの分解能が要
求されてもそれぞれの極性においては30000カウ
ントの分解能があればよく比較的安価なものが使
用でき経済性にすぐれ充分に実用に適する。この
点単極性のＡ／Ｄ変換器で同等の分解能を得るた
めには０〜P₂又はP₃の範囲の入力に対して60000
カウントの分解能のものが要求され精度が高く高
価なものが要求される。又、Ａ／Ｄ変換器７にお
いては先ずクロツクパルスカウンタ７１２が所定
数のクロツクパルスをカウントする時間積分器７
０８への直流増幅器３出力の積分を行なわせ、続
いて積分器７０８に積分されている電圧の放電を
開始させるとともにクロツクパルスカウンタ７１
２にクロツクパルスをカウントさせ積分器７０８
に積分されている電圧のレベルがゼロとなつたタ
イミングでカウンタ７１２のカウント動作を停止
させ、そのときのカウンタ７１２のカウント数に
もとずいてデイジタルな重量信号を得るようにし
ているので、例えば電圧降下等の原因でクロツク
パルスのパルス間隔が狂うことがあつても、それ
によつて期間T₂における積分器７０８の積分時
間が変化するから期間T₃におけるクロツクパル
スカウンタ７１２のクロツクパルスのカウント数
はクロツクパルスのパルス間隔の乱れに影響され
ず常に正しい値を示す。

また、ロードセル２に接続されている直流電源
１０１から演算増幅器１０２，１０３を介してバ
イアス回路９及びＡ／Ｄ変換器７に電源を供給し
ているので、特にＡ／Ｄ変換器７の電源として別
途電源を使用する必要がなく、従つて電源として
は１系統でよく装置の小形化を図ることができ
る。

しかもコンデンサ３０８にバイアス回路９から
の電圧A₁・（V₃₀₁−V₉）を充電するとともにロー
ドセル２の出力を演算増幅器３０１で増幅した出
力A₁・（Ei＋V₃₀₁）を充電するようにしてＡ／Ｄ
変換器７への入力を−A₁（Ei−V₉）としているの
で、演算増幅器３０１のオフセツト電圧V₃₀₁を除
去することができＡ／Ｄ変換器７への入力を確実
に荷重に対応した電圧にできる。

なお、第６図においてはロードセル２に対する
荷重がゼロのときＡ／Ｄ変換器７への入力が正の
P₂となるようにしたがかならずしもこれに限定
されるものではなく、逆に負のP₃となるように
してもよく、この場合ロードセル２に対する荷重
が最大のWnのときＡ／Ｄ変換器７への入力が正
のP₂となり、第６図のちようど逆の関係となる。

以上詳述したようにこの発明によれば、正・負
両極性の基準電圧を発生する基準電圧発生器を設
けた正・負両極性の入力に対して動作可能なＡ／
Ｄ変換器の特性を充分に生かすことができて精度
の高い重量測定ができ、しかもロードセル、バイ
アス回路、Ａ／Ｄ変換器の電源を共通化できて装
置の小形化を実現できる重量測定装置を提供でき
るものである。

【図面の簡単な説明】

第１図はこの発明の実施例を示す回路構成図、
第２図はロードセルの等価回路図、第３図は入力
電圧が負のときの積分器入力部の等価回路図、第
４図は入力電圧が正のときの積分器入力部の等価
回路図、第５図は積分器の動作特性を示すグラフ
でａは入力電圧が負のときのグラフ、ｂは入力電
圧が正のときのグラフ、第６図はＡ／Ｄ変換器の
動作特性を示すグラフである。 １……基準電圧用電源、２……ロードセル、３
……直流増幅器、７……Ａ／Ｄ変換器、７０６…
…基準電圧発生器、７０８……積分器、７１３…
…制御回路、９……バイアス回路、９０２……ポ
テンシオメータ。

Claims (1)

【特許請求の範囲】
1. １ 荷重受部の歪みにより抵抗値が変化する抵抗
   体で構成されるブリツジ回路を有し、そのブリツ
   ジ回路の入力側が接地されていない直流電源に接
   続され、かつそのブリツジ回路の出力側の一端が
   接地され、荷重に応じて電圧信号を出力するロー
   ドセルと、このロードセル出力に応動してデジタ
   ルな荷重信号を出力するＡ／Ｄ変換器と、上記ロ
   ードセルの出力にバイアス電圧を重畳するバイア
   ス回路とからなり、前記Ａ／Ｄ変換器は内部に基
   準電圧発生器を設けた正・負両極性の入力に対し
   て動作可能なものを使用し、前記バイアス回路は
   前記ロードセルに最大荷重の略半分の荷重がかか
   つたときに上記Ａ／Ｄ変換器への入力レベルがち
   ようどゼロとなるように上記ロードセルの出力に
   バイアス電圧を重畳するようにし、前記バイアス
   回路及びＡ／Ｄ変換器に、前記直流電源に入力側
   が接続され、その電源に対してハイインピーダン
   スをもつとともに出力側の一端が接地された増幅
   回路を介して電源を供給することを特徴とする重
   量測定装置。