JPS6383857A - マルチプロセツサシステムにおけるプロセツサ輻輳制御方式 - Google Patents
マルチプロセツサシステムにおけるプロセツサ輻輳制御方式Info
- Publication number
- JPS6383857A JPS6383857A JP61230549A JP23054986A JPS6383857A JP S6383857 A JPS6383857 A JP S6383857A JP 61230549 A JP61230549 A JP 61230549A JP 23054986 A JP23054986 A JP 23054986A JP S6383857 A JPS6383857 A JP S6383857A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- congestion
- master
- life
- destination
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 20
- 239000000872 buffer Substances 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims description 11
- 238000004891 communication Methods 0.000 abstract description 8
- 238000012545 processing Methods 0.000 description 25
- 238000012790 confirmation Methods 0.000 description 17
- 238000001514 detection method Methods 0.000 description 3
- 125000001246 bromo group Chemical group Br* 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Landscapes
- Retry When Errors Occur (AREA)
- Multi Processors (AREA)
- Monitoring And Testing Of Exchanges (AREA)
- Exchange Systems With Centralized Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は複数のプロセッサをバスにより接続して構成さ
れるマルチプロセッサシステムにおけるプロセッサ輻輳
制御方式に関する。
れるマルチプロセッサシステムにおけるプロセッサ輻輳
制御方式に関する。
複数のプロセッサで構成される交換システム等のマルチ
プロセッサシステムにおいては、共通のバスを介して複
数のプロセッサ間で通信が行なわれるが、時として、プ
ロセッサに回復不可能なプロセッサ輻輳が発生する。こ
のような場合、そのプロセッサを障害としてシステムか
ら切離すことが行なわれるが、あるプロセッサに回復不
可能なプロセッサ幅幀が生じたことを検出する従来の方
式は、送信元のプロセスが送信先プロセッサ用の送信待
ちパフファキューのキュー長が予め定められた闇値を越
えたか否かにより判断していた。
プロセッサシステムにおいては、共通のバスを介して複
数のプロセッサ間で通信が行なわれるが、時として、プ
ロセッサに回復不可能なプロセッサ輻輳が発生する。こ
のような場合、そのプロセッサを障害としてシステムか
ら切離すことが行なわれるが、あるプロセッサに回復不
可能なプロセッサ幅幀が生じたことを検出する従来の方
式は、送信元のプロセスが送信先プロセッサ用の送信待
ちパフファキューのキュー長が予め定められた闇値を越
えたか否かにより判断していた。
しかし、送信バッフアキニー長が成る闇値を越えるのは
、送信先プロセッサが障害に陥った場合だけに限られず
、回復可能な受信バッファビジー等による一時的なプロ
セッサ輻輳の場合もあるので、従来の如く、送信バッフ
ァキュー長が成る闇値を越えたことをもって直ちに送信
先プロセッサに障害が発生したとしてシステムから切離
す方式では、マルチプロセッサシステムが適用される交
換システム等に重大な影響を与えるという欠点があった
曇 本発明はこのような従来の問題点を解決したもので、そ
の目的は、回復可能な受信バッファビジー等によるプロ
セッサ輻輳を、プロセッサ障害と判断するおそれを少な
くしたプロセッサ輻輳制御方式を提供することにある。
、送信先プロセッサが障害に陥った場合だけに限られず
、回復可能な受信バッファビジー等による一時的なプロ
セッサ輻輳の場合もあるので、従来の如く、送信バッフ
ァキュー長が成る闇値を越えたことをもって直ちに送信
先プロセッサに障害が発生したとしてシステムから切離
す方式では、マルチプロセッサシステムが適用される交
換システム等に重大な影響を与えるという欠点があった
曇 本発明はこのような従来の問題点を解決したもので、そ
の目的は、回復可能な受信バッファビジー等によるプロ
セッサ輻輳を、プロセッサ障害と判断するおそれを少な
くしたプロセッサ輻輳制御方式を提供することにある。
本発明は、上記目的を達成するために、複数のプロセッ
サをバスにより接続して構成されるマルチプロセッサシ
ステムにおけるプロセッサ輻峠制御方式において、 前記複数のプロセッサと通信可能なマスタープロセッサ
を設け、 送信先プロセッサ用の送信バッフアキ１−のキュー長に
基づいて前記送信先プロセッサのプロセッサ輻輳を検出
した送信元プロセッサは、前記マスタープロセッサへそ
の旨を通知し、該通知を受けたマスタープロセッサは輻
輳と通知された前記送信先プロセッサと通信できるか否
かを確認することにより、前記輻輳と通知されたブロモ
・ノサが障害か否かを判別するように構成されている。
サをバスにより接続して構成されるマルチプロセッサシ
ステムにおけるプロセッサ輻峠制御方式において、 前記複数のプロセッサと通信可能なマスタープロセッサ
を設け、 送信先プロセッサ用の送信バッフアキ１−のキュー長に
基づいて前記送信先プロセッサのプロセッサ輻輳を検出
した送信元プロセッサは、前記マスタープロセッサへそ
の旨を通知し、該通知を受けたマスタープロセッサは輻
輳と通知された前記送信先プロセッサと通信できるか否
かを確認することにより、前記輻輳と通知されたブロモ
・ノサが障害か否かを判別するように構成されている。
送信先プロセッサが障害に陥った場合、マスタープロセ
ッサはその送信先プロセッサと通信をすることができず
、受信バッファビジー等の回復可能なプロセッサ幅較の
場合には通信が可能である。
ッサはその送信先プロセッサと通信をすることができず
、受信バッファビジー等の回復可能なプロセッサ幅較の
場合には通信が可能である。
マスタープロセッサはこのことを利用して、送信元プロ
セッサでプロセッサ幅較と通知された送信先プロセッサ
が本当にプロセッサ障害か否かの切り分けを行なう。
セッサでプロセッサ幅較と通知された送信先プロセッサ
が本当にプロセッサ障害か否かの切り分けを行なう。
次に本発明の実施例について図面を参照して説明する。
第１図は本発明の実施例のブロック図であり、マスター
プロセッサ１．プロセッサ２．プロセッサ３をバス４に
接続し、このバス４を介してプロセッサ１〜３間で通信
が行なえるように構成したマルチプロセッサシステムを
示す。
プロセッサ１．プロセッサ２．プロセッサ３をバス４に
接続し、このバス４を介してプロセッサ１〜３間で通信
が行なえるように構成したマルチプロセッサシステムを
示す。
同図において、マスタープロセッサ１は、中央処理装置
等の処理装置１０と、バス４上の信号を処理ｓ ｉｉｌ
１０に送出し反対に処理装置１０からの信号をバス４
上に送出する送受信部１１と、処理装置１０に接続され
た記憶装置１２とを含み、処理装置１０内には障害判定
手段１００が設けられている。また、ブロモνす２は、
中央処理装置等の処理装置２０と、バス４上の信号を処
理装置２０に送出し反対に処理装置２０からの信号をバ
ス４上に送出する送受信部２１と、処理装置２０に接続
された記憶装置２２とを含み、処理装置２０内には、送
信制御手段２００と輻輳判定手段２０１とが設けられ、
記憶装置２２内には送信先プロセッサ用の送信バッファ
キュー２２０と、この送信バッファキュー２２０のキュ
ー長を保持するカウンタ２２１ とが用意されている。
等の処理装置１０と、バス４上の信号を処理ｓ ｉｉｌ
１０に送出し反対に処理装置１０からの信号をバス４
上に送出する送受信部１１と、処理装置１０に接続され
た記憶装置１２とを含み、処理装置１０内には障害判定
手段１００が設けられている。また、ブロモνす２は、
中央処理装置等の処理装置２０と、バス４上の信号を処
理装置２０に送出し反対に処理装置２０からの信号をバ
ス４上に送出する送受信部２１と、処理装置２０に接続
された記憶装置２２とを含み、処理装置２０内には、送
信制御手段２００と輻輳判定手段２０１とが設けられ、
記憶装置２２内には送信先プロセッサ用の送信バッファ
キュー２２０と、この送信バッファキュー２２０のキュ
ー長を保持するカウンタ２２１ とが用意されている。
更に、プロセッサ３は、中央処理装置等の処理装置３０
と、バス４上の信号を処理装置３０に送出し反対に処理
装置３０からの信号をバス４上に送出する送受信部３１
と、処理装置３０に接続された記憶装置３２とを含み、
処理装置３０内には、受信制御手段３００と生死確認信
号応答手段３０１とが設けられている。
と、バス４上の信号を処理装置３０に送出し反対に処理
装置３０からの信号をバス４上に送出する送受信部３１
と、処理装置３０に接続された記憶装置３２とを含み、
処理装置３０内には、受信制御手段３００と生死確認信
号応答手段３０１とが設けられている。
第２図は輻輳判定手段２０１の処理例の流れ図、第３図
は障害判定手段１００の処理例の流れ図および第４図は
生死確認信号応答手段３０１の処理例の流れ図であり、
Ｓ１〜Ｓ３，３１０〜Ｓ１７． Ｓ２０〜Ｓ２１は各
ステップを示す。以下、各図を参照して本実施例の動作
を説明する。
は障害判定手段１００の処理例の流れ図および第４図は
生死確認信号応答手段３０１の処理例の流れ図であり、
Ｓ１〜Ｓ３，３１０〜Ｓ１７． Ｓ２０〜Ｓ２１は各
ステップを示す。以下、各図を参照して本実施例の動作
を説明する。
第１図において、プロセッサ２は、プロセッサ３へ送る
べき送信データがプロセッサ３へ送信できなかった場合
等には、その送信データをプロセッサ３用の送信バッフ
ァキュー２２０に登録し、送信バッファキュー長カウン
タ２２１をインクリメントする。そして、プロセッサ２
の輻輳判定手段２０１は、例えば第２図に示したステッ
プＳ１において、プロセッサ３対応の送信バッファキュ
ー長用のカウンタ２２１の値が予め定められた闇値を越
えたか否かを判別し、越えていると判別したときは、プ
ロセッサ３は輻輳中であると認識しく３２）、マスター
プロセッサ１へプロセッサ３が幅較中であることをプロ
セッサ輻Ｉ！検出通知信号ａによって通知する。
べき送信データがプロセッサ３へ送信できなかった場合
等には、その送信データをプロセッサ３用の送信バッフ
ァキュー２２０に登録し、送信バッファキュー長カウン
タ２２１をインクリメントする。そして、プロセッサ２
の輻輳判定手段２０１は、例えば第２図に示したステッ
プＳ１において、プロセッサ３対応の送信バッファキュ
ー長用のカウンタ２２１の値が予め定められた闇値を越
えたか否かを判別し、越えていると判別したときは、プ
ロセッサ３は輻輳中であると認識しく３２）、マスター
プロセッサ１へプロセッサ３が幅較中であることをプロ
セッサ輻Ｉ！検出通知信号ａによって通知する。
マスタープロセッサ１では、上記プロセッサ輻輳検出通
知信号ａは障害判定手段１００に与えられ、障害判定手
段１００はこの信号ａを受けると（Ｓ １０）、受信バ
ッファビジー等の一時的なプロセッサ輻輳によってプロ
セッサ２がプロセッサ３の輻輳を検出したのか或いはプ
ロセッサ３の障害によってプロセッサ２が輻輳を検出し
たのかをチェックするため、第３図に示すように、先ず
生死確認信号すを通信における最優先レベルでプロセッ
サ４へ送出しく５ｌｌ） 、その後、応答監視用のタイ
マーを起動する（Ｓ１２）。
知信号ａは障害判定手段１００に与えられ、障害判定手
段１００はこの信号ａを受けると（Ｓ １０）、受信バ
ッファビジー等の一時的なプロセッサ輻輳によってプロ
セッサ２がプロセッサ３の輻輳を検出したのか或いはプ
ロセッサ３の障害によってプロセッサ２が輻輳を検出し
たのかをチェックするため、第３図に示すように、先ず
生死確認信号すを通信における最優先レベルでプロセッ
サ４へ送出しく５ｌｌ） 、その後、応答監視用のタイ
マーを起動する（Ｓ１２）。
上記生死確認信号すは、前述したように最優先レベルで
送信されるため、プロセッサ３が障害でなければ、生死
確認信号すはプロセッサ３の生死確認信号応答手段３０
１で正常に受取られることになる。今、プロセッサ３が
障害を起こしていないとすると、プロセッサ３の生死確
認信号応答手段３０１は生死確認信号すを受信しく５２
０） 、生死確認応答信号Ｃをマスタープロセッサ１へ
例えば最優先レベルで送信する（Ｓ２１）。従って、プ
ロセッサ１の障害判定手段１００は、タイマーアウト前
にプロセッサ３からの生死確認応答信号Ｃを受取ること
ができ（３１３） 、プロセッサ３は単なる輻輳中であ
ると認識しく５１４） 、タイマーを停止させて処理を
終える（３１５）。
送信されるため、プロセッサ３が障害でなければ、生死
確認信号すはプロセッサ３の生死確認信号応答手段３０
１で正常に受取られることになる。今、プロセッサ３が
障害を起こしていないとすると、プロセッサ３の生死確
認信号応答手段３０１は生死確認信号すを受信しく５２
０） 、生死確認応答信号Ｃをマスタープロセッサ１へ
例えば最優先レベルで送信する（Ｓ２１）。従って、プ
ロセッサ１の障害判定手段１００は、タイマーアウト前
にプロセッサ３からの生死確認応答信号Ｃを受取ること
ができ（３１３） 、プロセッサ３は単なる輻輳中であ
ると認識しく５１４） 、タイマーを停止させて処理を
終える（３１５）。
他方、プロセッサ３が障害に陥っていたとすると、プロ
セッサ３の生死確認信号応答手段３０１は生死確認信号
すを受信できず生死確認応答信号Ｃも送出することがで
きないので、マスタープロセッサ１の障害判定手段１０
０は、タイマーアウト前にプロセッサ３からの生死確認
応答信号Ｃを受信することができなくなる。このため、
障害判定手段１００では、ステップ３１２の後に応答タ
イムアウトが検出され（Ｓ１６）、マスタープロセッサ
１はプロセッサ３が障害であると判断する（Ｓ１７）。
セッサ３の生死確認信号応答手段３０１は生死確認信号
すを受信できず生死確認応答信号Ｃも送出することがで
きないので、マスタープロセッサ１の障害判定手段１０
０は、タイマーアウト前にプロセッサ３からの生死確認
応答信号Ｃを受信することができなくなる。このため、
障害判定手段１００では、ステップ３１２の後に応答タ
イムアウトが検出され（Ｓ１６）、マスタープロセッサ
１はプロセッサ３が障害であると判断する（Ｓ１７）。
この場合、マスタープロセッサ１はプロセッサ３をシス
テムから切離す処理を行なう。
テムから切離す処理を行なう。
以上説明したように、本発明は、送信元プロセッサが送
信バッファキューのキュー長に基づいて送信先プロセッ
サの輻輳を検出したときはその旨をマスタープロセッサ
に通知し、マスタープロセッサはこれに応答して輻輳と
通知された送信先プロセッサと通信できるか否かを調べ
、その結果によりその送信先プロセッサが障害か否かを
判別するようにしたものであり、送信先プロセッサが本
当の障害に陥った場合は上記通信が正常に行なわれず、
他方、受信バッファビジー等の回復可能なプロセッサ幅
較の場合には通信が可能であることから、送信元プロセ
ッサでプロセッサ輻頓と通知された送信先プロセッサが
真にプロセッサ障害か否かを従来方式より正確に判断す
ることが可能となる。従って、正常なプロセッサを誤っ
てシステムから切離すことを避けることができる効果が
あ
信バッファキューのキュー長に基づいて送信先プロセッ
サの輻輳を検出したときはその旨をマスタープロセッサ
に通知し、マスタープロセッサはこれに応答して輻輳と
通知された送信先プロセッサと通信できるか否かを調べ
、その結果によりその送信先プロセッサが障害か否かを
判別するようにしたものであり、送信先プロセッサが本
当の障害に陥った場合は上記通信が正常に行なわれず、
他方、受信バッファビジー等の回復可能なプロセッサ幅
較の場合には通信が可能であることから、送信元プロセ
ッサでプロセッサ輻頓と通知された送信先プロセッサが
真にプロセッサ障害か否かを従来方式より正確に判断す
ることが可能となる。従って、正常なプロセッサを誤っ
てシステムから切離すことを避けることができる効果が
あ
第１図は本発明の実施例のブロック図、第２図は輻輳判
定手段２０１の処理例の流れ図、第３図は障害判定手段
１００の処理例の流れ図および、 第４０は生死確認信号応答手段３０１の処理例の流れ図
である。 図において、１・・・マスタープロセッサ、２・・・プ
ロセッサ、３・・・プロセッサ、４・・・バス、１０．
２０゜３０・・・処理装置、１１．２１．３１・・・送
受信部、１２．２２゜３２・・・記憶装置、１００・・
・障害判定手段、２００・・・送信制御手段、２０１・
・・輻輳判定手段、２２０・・・送信バッファキュー、
２２１・・・送信バッファキュー長用のカウンタ、３０
０・・・受信制御手段、３０１・・・生死確認信号応答
手段、ａ・・・プロセッサ輻輳検出通知信号、ｂ・・・
生死確認信号、Ｃ・・・生死確認応答信号。
定手段２０１の処理例の流れ図、第３図は障害判定手段
１００の処理例の流れ図および、 第４０は生死確認信号応答手段３０１の処理例の流れ図
である。 図において、１・・・マスタープロセッサ、２・・・プ
ロセッサ、３・・・プロセッサ、４・・・バス、１０．
２０゜３０・・・処理装置、１１．２１．３１・・・送
受信部、１２．２２゜３２・・・記憶装置、１００・・
・障害判定手段、２００・・・送信制御手段、２０１・
・・輻輳判定手段、２２０・・・送信バッファキュー、
２２１・・・送信バッファキュー長用のカウンタ、３０
０・・・受信制御手段、３０１・・・生死確認信号応答
手段、ａ・・・プロセッサ輻輳検出通知信号、ｂ・・・
生死確認信号、Ｃ・・・生死確認応答信号。
Claims (1)
- 【特許請求の範囲】 複数のプロセッサをバスにより接続して構成されるマル
チプロセッサシステムにおけるプロセッサ輻輳制御方式
において、 前記複数のプロセッサと通信可能なマスタープロセッサ
を設け、 送信先プロセッサ用の送信バッファキューのキュー長に
基づいて前記送信先プロセッサのプロセッサ輻輳を検出
した送信元プロセッサは、前記マスタープロセッサへそ
の旨を通知し、該通知を受けたマスタープロセッサは輻
輳と通知された前記送信先プロセッサと通信できるか否
かを確認することにより、前記輻輳と通知されたプロセ
ッサが障害か否かを判別するように構成されたことを特
徴とするマルチプロセッサシステムにおけるプロセッサ
輻輳制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61230549A JPS6383857A (ja) | 1986-09-29 | 1986-09-29 | マルチプロセツサシステムにおけるプロセツサ輻輳制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61230549A JPS6383857A (ja) | 1986-09-29 | 1986-09-29 | マルチプロセツサシステムにおけるプロセツサ輻輳制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6383857A true JPS6383857A (ja) | 1988-04-14 |
Family
ID=16909501
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61230549A Pending JPS6383857A (ja) | 1986-09-29 | 1986-09-29 | マルチプロセツサシステムにおけるプロセツサ輻輳制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6383857A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5597647A (en) * | 1979-01-20 | 1980-07-25 | Oki Electric Ind Co Ltd | Fault monitor system for multi-processor control system |
| JPS61208147A (ja) * | 1985-03-12 | 1986-09-16 | Meidensha Electric Mfg Co Ltd | マイクロコンピユ−タの異常監視方式 |
-
1986
- 1986-09-29 JP JP61230549A patent/JPS6383857A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5597647A (en) * | 1979-01-20 | 1980-07-25 | Oki Electric Ind Co Ltd | Fault monitor system for multi-processor control system |
| JPS61208147A (ja) * | 1985-03-12 | 1986-09-16 | Meidensha Electric Mfg Co Ltd | マイクロコンピユ−タの異常監視方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3454297B2 (ja) | ネットワーク・スイッチ間のリンクをテストするための方法および装置 | |
| JPS6383857A (ja) | マルチプロセツサシステムにおけるプロセツサ輻輳制御方式 | |
| JPS61295738A (ja) | 伝送制御装置 | |
| JP2600524B2 (ja) | エレベータの遠隔監視装置 | |
| JPH0223740A (ja) | 通信ネットワークシステム | |
| JPH02122730A (ja) | 信号ライン終端方式 | |
| JP2002330191A (ja) | 異常検出方式、及び、異常検出システム | |
| JPH1023098A (ja) | 通信制御装置 | |
| JPH01219938A (ja) | バス障害検出装置 | |
| JPH0279633A (ja) | エラー通知方式 | |
| JPS63193742A (ja) | デ−タ通信制御方式 | |
| JPH0523529B2 (ja) | ||
| KR19990058381A (ko) | 분산 제어 시스템의 네트워크 점검 장치 | |
| JPH10207745A (ja) | プロセッサ間生存確認方法 | |
| JPH01269152A (ja) | 分散処理システムにおけるプロセッサ障害検出方式 | |
| JPS63314046A (ja) | 相手処理装置の動作監視装置 | |
| JPS61156928A (ja) | 通信回線の自動切替方式 | |
| JPS63197197A (ja) | 負荷制御システム | |
| JPH0228941B2 (ja) | ||
| JPH01248789A (ja) | データ送受信制御方式 | |
| JPH04167142A (ja) | 情報処理装置の障害検出方式 | |
| JPH03255745A (ja) | ループ型信号通信システム | |
| JPH03180950A (ja) | 計算機システム | |
| JPH01112851A (ja) | データ通信システム | |
| JPH06232913A (ja) | データ通信システムにおけるデータオーバフロー処理装置 |