JPS6382380A - Integrated circuit - Google Patents

Abstract

PURPOSE:To curtail a testing process, by providing an LSI itself with an identifying means for indicating the type to enable automatic switching of a program when several types of LSIs are tested by being housed into the same testing machine having respective programs being stored. CONSTITUTION:An LSI chip 100 is designed to perform a desired logic function and provided with an identification circuit 110 to identify several types of chips different in the function while the circuit is provided with two input terminals 121 and 122 and an output terminal 130. The circuit 110 is made up of an AND circuit 111 and transmits '1' to the terminal 130 when given '1' together with the terminals 121 and 122 to indicate that it differs from other types of LSIs. The testing machine catches a signal '1' to operate a corresponding program while an identification signal reaches '10' from '00' with the increment of the counting.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は集積回路、特に電気的試験の自動化を容易とす
る集積回路に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to integrated circuits, and more particularly to integrated circuits that facilitate the automation of electrical testing.

〔従来の技術〕[Conventional technology]

論理装置全体を集積回路（以下ｒＬＳ　Ｉ　Ｊという）
で構成しようとすると、一般には論理の繰返しが少ない
ことから、多種類、少量のＬＳＩが必要となる。このた
め、いわゆるゲートアレイＬＳＩ（以下「ゲートアレイ
」という）が広く使われている。The entire logic device is an integrated circuit (hereinafter referred to as rLSIJ)
If you try to configure it with , generally there are few logic repetitions, so many kinds of LSIs and a small number of LSIs are required. For this reason, so-called gate array LSIs (hereinafter referred to as "gate arrays") are widely used.

ゲートアレイは基本ゲートを構成するトランジスタおよ
び抵抗等の拡散層を共通パターンで用意し、所望の論理
機能に対応して配線層を個別に設計して製造される。そ
こでゲートアレイの電気的試験は機能を異にしたゲート
アレイの種類ごとに、それぞれ異なる試験用のプログラ
ムを用いて行なわれている。A gate array is manufactured by preparing diffusion layers such as transistors and resistors constituting basic gates in a common pattern, and designing wiring layers individually in accordance with desired logic functions. Therefore, electrical tests of gate arrays are performed using different test programs for each type of gate array with different functions.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

しかし、上述のゲートアレイを含むＬＳＩの電気的試験
はＬＳＩの種類ごとに異なるプログラムを用いて行なっ
ているので、その種類を変えるごとに人手によりその種
類に対応した試験用のプログラムに切替えねばならず、
多種類のＬＳＩを試験するには切替えに伴なう工数によ
りロスタイムが大きいと云う欠点がある。またこのロス
タイムはゲートアレイのような多種類、少量の製造にお
いては特に大きなものとなっている。However, electrical testing of LSIs including the gate array described above is performed using different programs for each type of LSI, so each time the type is changed, the test program must be manually switched to the one corresponding to that type. figure,
Testing many types of LSIs has the drawback that loss time is large due to the man-hours involved in switching. Further, this loss time is particularly large when manufacturing a large number of types and in small quantities, such as gate arrays.

本発明の目的は上記の欠点を除去し、ＬＳＩに自ＬＳＩ
の種類を識別する識別手段を設けることにより、プログ
ラムの自動切替えが行なえて、電気的試験の工数の削減
できるＬＳＩを提供することにある。The purpose of the present invention is to eliminate the above-mentioned drawbacks, and to
An object of the present invention is to provide an LSI that can automatically switch programs and reduce the number of man-hours for electrical testing by providing identification means for identifying the type.

〔問題点を解決するための手段〕[Means for solving problems]

本発明の集積回路は、電気的試験が同一の試験機に格納
されたそれぞれのプログラムにより行なわれる複数の種
類の集積回路において、試験機から与えられるｎビット
で構成された識別信号が目薬積回路の種類を表わす識別
信号であるときは一致信号を試験機に送出する識別回路
を有して構成される。In the integrated circuit of the present invention, in a plurality of types of integrated circuits in which electrical tests are performed by respective programs stored in the same testing machine, an identification signal composed of n bits given from the testing machine is applied to the eye drop integrated circuit. The tester is configured to include an identification circuit that sends out a matching signal to the testing machine when the identification signal represents the type of tester.

〔実施例〕〔Example〕

次に本発明の実施例について図面を参照して説明する。 Next, embodiments of the present invention will be described with reference to the drawings.

第１図は本発明の一実施例のブロック図で、集積回路チ
ップ（以下ｒＬＳＩチップ」という）１００は所望の論
理機能を有する他に、電気的試験を行なうとき機能の異
なる複数の種類のＬＳＩチップを識別する識別回路１１
０を有し、識別回路１１０の２個の入力端子１２１．１
２２と出力端子１３０とがＬＳＩチップ上に設けられて
いる。FIG. 1 is a block diagram of an embodiment of the present invention, in which an integrated circuit chip (hereinafter referred to as an "rLSI chip") 100 not only has a desired logic function, but also has multiple types of LSIs with different functions when performing an electrical test. Identification circuit 11 for identifying chips
0, and the two input terminals 121.1 of the identification circuit 110
22 and an output terminal 130 are provided on the LSI chip.

第２図は第１図の２個の入力端子１２１，１２２に与え
られる２ビツトで構成された識別信号とＬＳＩチップの
種類との対応図で、４種の識別信号がＬＳＩチップの種
類Ａ、Ｂ、ＣおよびＤに対応している。FIG. 2 is a diagram showing the correspondence between the 2-bit identification signal applied to the two input terminals 121 and 122 in FIG. 1 and the type of LSI chip. The four types of identification signals are LSI chip type A, It corresponds to B, C and D.

第３図は第２図で示したＬＳＩチップの種類りに設けら
な識別回路１１０の回路面で、入力端子１２１および１
２２が２人力のＡＮＤ回路１１１の入力に接続され、Ａ
ＮＤ回路１１１の出力が出力端＋１３０に接続されてい
る。この回路により入力端子１２１および１２２に共に
“１”が与えられたとき、出力端子１３０に“１”が送
出され、自ＬＳＩチップの識別信号が与えられたとき一
致信号を出すこととなる。なお他の種類のＬＳＩチップ
についてもインバータ回路とＡＮＤ回路の組合せで、自
識別信号が与えられたとき一致信号を送出する識別回路
を容易に構成できることは明らかである。FIG. 3 shows the circuit surface of the identification circuit 110, which is not provided in the type of LSI chip shown in FIG.
22 is connected to the input of the two-person AND circuit 111, and A
The output of the ND circuit 111 is connected to the output terminal +130. With this circuit, when "1" is applied to both input terminals 121 and 122, "1" is sent to the output terminal 130, and when the identification signal of the own LSI chip is applied, a match signal is output. It is clear that for other types of LSI chips, an identification circuit that sends out a coincidence signal when a self-identification signal is applied can be easily constructed by combining an inverter circuit and an AND circuit.

第４図は本発明の電気的試験における動作図で、試験機
には電気的試験を行なう前に識別プログラムが実行され
、順次４種の識別信号を入力端子１２１および１２２に
与えて、それぞれに対して一致信号が得られるかを験べ
る。そこで一致信号が得られた時、その識別信号からＬ
ＳＩチップの種別に対応する試験用のプログラムへと切
替えられて試験の実行へ移る。第４図におけるケース１
はＬＳＩチップの種類Ｃが試験の対象となった場合を示
している。試験機は識別信号を００”からカウントアツ
プし、“１０″となったとき出力端子１３０から一致信
号を得て、ＬＳＩチップの種ＭＣに対応する試験プログ
ラムが起動されること−を示している。ケース２ではＬ
ＳＩチップの種類Ｂが試験の対象となった場合を示して
いて、ケース１の場合と同様に対応する試験プログラム
が起動されることを示している。FIG. 4 is an operational diagram in an electrical test of the present invention. Before conducting an electrical test, an identification program is executed on the testing machine, and four types of identification signals are sequentially applied to input terminals 121 and 122, and each You can test whether a matching signal can be obtained. When a matching signal is obtained, L
The program is switched to a test program corresponding to the type of SI chip, and the test starts. Case 1 in Figure 4
shows the case where LSI chip type C was the subject of the test. The test machine counts up the identification signal from 00'', and when it reaches 10, a match signal is obtained from the output terminal 130, indicating that the test program corresponding to the seed MC of the LSI chip is started. .L in case 2
This shows a case where SI chip type B is the subject of the test, and similarly to case 1, the corresponding test program is started.

以上の実施例ではＬＳＩチップの種類が４種の場合につ
いて述べたが、ｎ本の入力端子を持って２ｎ個の識別信
号を弁別する識別回路で設けることにより、一連の電気
的試験のＬＳＩチップの種類を２ｆｉとすることができ
ることは明らかである。また識別回路はインバータ回路
ならびにＡＮＤ回路に限らず他の論理ゲートを用いて作
られても一向に拘はない。In the above embodiment, the case where there are four types of LSI chips has been described, but by providing an identification circuit that has n input terminals and discriminates 2n identification signals, it is possible to conduct a series of electrical tests on LSI chips. It is clear that the type of can be 2fi. Furthermore, the identification circuit is not limited to inverter circuits and AND circuits, and may be made using other logic gates.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明は、機能の異なる複数の種類
のＬＳＩチップを人手により種類を判別して、試験プロ
グラムを切替えて試験を行なわせる必要がなく、同一ウ
エバ内の異なる種類に対しても自動的に種類を識別して
、連続して試験を行なうことができ、切替え作業による
ロスタイムを削減できると云う効果がある。As explained above, the present invention eliminates the need to manually distinguish between multiple types of LSI chips with different functions and to switch test programs to perform tests, and can also be applied to different types of LSI chips within the same web. The type can be automatically identified and tests can be performed continuously, which has the effect of reducing loss time due to changeover work.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は本発明の一実施例のブロック図、第２図は識別
信号とＬＳＩチップの種類との対応図、第３図は識別回
路の一例の回路図、第４図は本発明の電気試験における
動作図である。 １００・・・集積回路チップ（ＬＳＩチップ）、１１０
・・・識別回路、１２１．１２２・・・入力端子、１３
０・・・出力端子。 ｊ　ノ　回 ＄２ＴＭFig. 1 is a block diagram of an embodiment of the present invention, Fig. 2 is a correspondence diagram between identification signals and types of LSI chips, Fig. 3 is a circuit diagram of an example of an identification circuit, and Fig. 4 is an electrical diagram of an embodiment of the invention. It is an operation diagram in a test. 100... integrated circuit chip (LSI chip), 110
...Identification circuit, 121.122...Input terminal, 13
0...Output terminal. J ノ times $2TM

Claims (1)

【特許請求の範囲】[Claims] 　電気的試験が同一の試験機に格納されたそれぞれのプ
ログラムにより行なわれる複数の種類の集積回路におい
て、前記試験機から与えられるｎビットで構成された識
別信号が自集積回路の種類を表わす識別信号であるとき
は一致信号を前記試験機に送出する識別回路を有するこ
とを特徴とする集積回路。In a plurality of types of integrated circuits in which electrical tests are performed by respective programs stored in the same testing machine, an identification signal composed of n bits given from the testing machine is an identification signal representing the type of the integrated circuit. An integrated circuit characterized in that it has an identification circuit that sends a coincidence signal to the tester when .