JPS6379457A - 信号音トランク駆動回路 - Google Patents
信号音トランク駆動回路Info
- Publication number
- JPS6379457A JPS6379457A JP22537586A JP22537586A JPS6379457A JP S6379457 A JPS6379457 A JP S6379457A JP 22537586 A JP22537586 A JP 22537586A JP 22537586 A JP22537586 A JP 22537586A JP S6379457 A JPS6379457 A JP S6379457A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- random access
- signal tone
- access memory
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000872 buffer Substances 0.000 claims abstract description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000009825 accumulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Landscapes
- Devices For Supply Of Signal Current (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、交換機等において、各種の断続信号音を発生
する信号音トランクを駆動する信号音トランク駆動回路
に関する。
する信号音トランクを駆動する信号音トランク駆動回路
に関する。
第４図はこの種の信号音トランク駆動回路の従来例のブ
ロック図、第５図はそのタイムチャートである。
ロック図、第５図はそのタイムチャートである。
信号音トランク１３は、信号音発生器１８と１通話線１
７．１８にそれぞれ設けられたトランス１４．１５と、
リレーＡ、Ｂと、その接点ａ、ｂからなっており、リレ
ー接点ａ、ｂを断続することにより通話線１７．１８に
相異なる周期の断続信号音を出力するようになっている
。トランジスタ５．６はオンすることによりリレーＡ、
Ｂをそれぞれ駆動する。２進カウンタ２５は３個のＴフ
リップフロップ２５、 、２５２．２５３で構成されて
おり、クロック信号！０の周期をＴ６ （−０，１２５
ｓｅｃ）とすると、各フリップフロップ２５．，２５□
、２５３の出力２Ｅｆ 、 ２７ 、２８は第５図に示
すように、周期Ｔｘ（＝２Ｔｏ） 、 Ｔｚ（＝４Ｔｏ
） 、 Ｔ３（−８Ｔｏ）となる。アンドゲート２９は
Ｔフリップフロップ２５． 、２５２の出力２ｅ 、
２７の論理積をとり、出力３１をトランジスタ５のベー
スに出力する。アンドゲート３０はＴフリップフロップ
２５．〜２５３の出力２６〜２８の論理積をとり、出力
３２をトランジスタ６のベースに出力する。したがって
、出力３１．３２は第５図に示すようにそれぞれ周期Ｔ
２ （−０，５ｓｅｃ） 。
７．１８にそれぞれ設けられたトランス１４．１５と、
リレーＡ、Ｂと、その接点ａ、ｂからなっており、リレ
ー接点ａ、ｂを断続することにより通話線１７．１８に
相異なる周期の断続信号音を出力するようになっている
。トランジスタ５．６はオンすることによりリレーＡ、
Ｂをそれぞれ駆動する。２進カウンタ２５は３個のＴフ
リップフロップ２５、 、２５２．２５３で構成されて
おり、クロック信号！０の周期をＴ６ （−０，１２５
ｓｅｃ）とすると、各フリップフロップ２５．，２５□
、２５３の出力２Ｅｆ 、 ２７ 、２８は第５図に示
すように、周期Ｔｘ（＝２Ｔｏ） 、 Ｔｚ（＝４Ｔｏ
） 、 Ｔ３（−８Ｔｏ）となる。アンドゲート２９は
Ｔフリップフロップ２５． 、２５２の出力２ｅ 、
２７の論理積をとり、出力３１をトランジスタ５のベー
スに出力する。アンドゲート３０はＴフリップフロップ
２５．〜２５３の出力２６〜２８の論理積をとり、出力
３２をトランジスタ６のベースに出力する。したがって
、出力３１．３２は第５図に示すようにそれぞれ周期Ｔ
２ （−０，５ｓｅｃ） 。
２Ｔ３（＝１５ｅｃ）テＴｏ（−０，１２５ｓｅｃ）の
幅、ハイレベルとなる。これにより、トランジスタ５．
６を介してリレーＡ、Ｂが０．５ｓｅｃ、 ｌ５ｅｃの
周期で駆動され、信号音トランク１３から０．５ｓｅｃ
、 １ｓｅｃ周期の断続音信号が通話線１７．１８に出
力される。
幅、ハイレベルとなる。これにより、トランジスタ５．
６を介してリレーＡ、Ｂが０．５ｓｅｃ、 ｌ５ｅｃの
周期で駆動され、信号音トランク１３から０．５ｓｅｃ
、 １ｓｅｃ周期の断続音信号が通話線１７．１８に出
力される。
上述した従来の信号音トランク駆動回路は、断続パター
ンの種類の増加に伴い、カウンタ回路、ゲート回路が増
加すると共に、各回路内および各回路間の接続ポイント
数が増加するので、機能変更が必要とされる場合、容易
に回路変更ができないという欠点がある。
ンの種類の増加に伴い、カウンタ回路、ゲート回路が増
加すると共に、各回路内および各回路間の接続ポイント
数が増加するので、機能変更が必要とされる場合、容易
に回路変更ができないという欠点がある。
本発明の信号音トランク駆動回路は、信号音発生器と、
接点を断続することにより、信号音発生器の信号音を断
続する工ないし複数のリレーとを含む信号音トランクを
駆動する信号音トランク駆動回路であって、 前記各リレーを駆動するスイッチングトランジスタと。
接点を断続することにより、信号音発生器の信号音を断
続する工ないし複数のリレーとを含む信号音トランクを
駆動する信号音トランク駆動回路であって、 前記各リレーを駆動するスイッチングトランジスタと。
各アドレスから順次読出すことにより各リレーがクロッ
ク信号の所望の整数倍の周期で閉じるように、各スイッ
チングトランジスタ毎に予め決められたビット位置に当
該スイッチングトランジスタのオン／オフデータが書込
まれるランダムアクセスメモリと、 ランダムアクモスメモリのアドレスを発生するアドレス
カウンタと、 アドレスカウンタに前記クロック信号を供給するととも
に、ランダムアクセスメモリの書込み／読出しを制御す
るメモリ制御回路と、 前記ランダムアクセスメモリの出力を低インピーダンス
に変換し、各スイッチングトランジスタに出力する出力
バッファを有する。
ク信号の所望の整数倍の周期で閉じるように、各スイッ
チングトランジスタ毎に予め決められたビット位置に当
該スイッチングトランジスタのオン／オフデータが書込
まれるランダムアクセスメモリと、 ランダムアクモスメモリのアドレスを発生するアドレス
カウンタと、 アドレスカウンタに前記クロック信号を供給するととも
に、ランダムアクセスメモリの書込み／読出しを制御す
るメモリ制御回路と、 前記ランダムアクセスメモリの出力を低インピーダンス
に変換し、各スイッチングトランジスタに出力する出力
バッファを有する。
このように、ランダムアクセスメモリに各種断続信号音
のパターンデータを格納することにより、回路構成が簡
素化でき、またメモリのデータを書き替えるだけで、断
続信号音のパターンを容易に変更できる。
のパターンデータを格納することにより、回路構成が簡
素化でき、またメモリのデータを書き替えるだけで、断
続信号音のパターンを容易に変更できる。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の信号音トランク駆動回路の一実施例の
ブロー、り図、第２図はランダムアクセスメモリ１のデ
ータ例を示す図、第３図は本実施例のタイムチャートで
ある。
ブロー、り図、第２図はランダムアクセスメモリ１のデ
ータ例を示す図、第３図は本実施例のタイムチャートで
ある。
信号音トランク１３の構成は第４図の従来例と同じであ
り、この場合０．５ｓｅｃと１．０ｓｅｃの周期の
・２種類の断続信号音をそれぞれ通話！ｉ！１７．１８
に出カスる。ランダムアクセスメモリ１はバイト単位に
アドレス０，１，２．・・・が付され、かつＯビット目
、１ビツト目がそれぞれトランジスタ５（リレーＡ）、
トランジスタ６（リレーＢ）に対応しく２ビツト目以降
未使用）、Ｏビット目は３゜７、・・・番地に、１ビツ
ト目は７，１５．・・・番地に“１°°のデータが入っ
ている。アドレスカウンタ２は、モード切替信号１１が
“１” （データ蓄積モード）のときアドレスデータ線
１２の指定するアドレスにメモリデータ線７からの入力
データがメモリ１に格納され、モード切替信号１１が”
０”（読出しモード）のときアドレス０，１，２．・・
・を順次発生してランダムアクセスメモリ１に出力する
。メモリ制御回路３はランダムアクセスメモリｌに対し
てリード／ライトのメモリ制御信号９を出力し、アドレ
スカウンタ２にモード切替信号１１とクロック信号１０
を出力する。
り、この場合０．５ｓｅｃと１．０ｓｅｃの周期の
・２種類の断続信号音をそれぞれ通話！ｉ！１７．１８
に出カスる。ランダムアクセスメモリ１はバイト単位に
アドレス０，１，２．・・・が付され、かつＯビット目
、１ビツト目がそれぞれトランジスタ５（リレーＡ）、
トランジスタ６（リレーＢ）に対応しく２ビツト目以降
未使用）、Ｏビット目は３゜７、・・・番地に、１ビツ
ト目は７，１５．・・・番地に“１°°のデータが入っ
ている。アドレスカウンタ２は、モード切替信号１１が
“１” （データ蓄積モード）のときアドレスデータ線
１２の指定するアドレスにメモリデータ線７からの入力
データがメモリ１に格納され、モード切替信号１１が”
０”（読出しモード）のときアドレス０，１，２．・・
・を順次発生してランダムアクセスメモリ１に出力する
。メモリ制御回路３はランダムアクセスメモリｌに対し
てリード／ライトのメモリ制御信号９を出力し、アドレ
スカウンタ２にモード切替信号１１とクロック信号１０
を出力する。
次に、本実施例の動作を第３図により説明する。
メモリ制御回路３によりメモリ制御信号９およびモード
切替信号１１が“０”になり、アドレスカウンタ２はク
ロック信号１０によりアドレス０゜１．２．・・・を順
次発生し、ランダムアクセスメモリ１からデータが読出
される。ランダムアクセスメモリ１には前述したように
、０ビツト目がアドレス３，７．・・・に“ｌ ＩＩの
データが、また１ビツト目がアドレス７．１５．・・・
に°“１″のデータが記憶されているので、出力バッフ
ァ４１・４２の出力はそれぞれ第３図かられかるように
クロック信号１０の４倍、８倍の周期でハイレベルとな
り、従来例と同様に、信号音トランク１３かも０．５ｓ
ｅｃ、 １ｓｅｃ周期の断続信号音がそれぞれ通話線１
７．１８に出力される。
切替信号１１が“０”になり、アドレスカウンタ２はク
ロック信号１０によりアドレス０゜１．２．・・・を順
次発生し、ランダムアクセスメモリ１からデータが読出
される。ランダムアクセスメモリ１には前述したように
、０ビツト目がアドレス３，７．・・・に“ｌ ＩＩの
データが、また１ビツト目がアドレス７．１５．・・・
に°“１″のデータが記憶されているので、出力バッフ
ァ４１・４２の出力はそれぞれ第３図かられかるように
クロック信号１０の４倍、８倍の周期でハイレベルとな
り、従来例と同様に、信号音トランク１３かも０．５ｓ
ｅｃ、 １ｓｅｃ周期の断続信号音がそれぞれ通話線１
７．１８に出力される。
以上説明したように本発明は、ランダムアクセスメモリ
に各種断続信号のパターンデータを格納することにより
、回路構成が簡素化でき、またメモリのデータを書き替
えるだけで、断続信号音のパターンを容易に変更でき、
大きな経済的効果がある。
に各種断続信号のパターンデータを格納することにより
、回路構成が簡素化でき、またメモリのデータを書き替
えるだけで、断続信号音のパターンを容易に変更でき、
大きな経済的効果がある。
第１図は本発明の信号音トランク駆動回路の一実施例を
示すブロック図、第２図はランダムアクセスメモリ１の
データ例を示す図、第３図は第１図の実施例のタイムチ
ャート、第４図は従来例のブロック図、第５図は第４図
のタイムチャートである。 １・・・ランダムアクセスメモリ、 ２・・・アドレスカウンタ、３・・・メモリ制御回路、
’ Ｉ ｓ ４２・・・出力バッファ、５．６・・・ト
ランジスタ、７・・・メモリデータ線、８１ ＋ ８２
・・・出力データ線、 ９・・・メモリ制御信号、 １０・・・クロック信号、
１１・・・モード切替信号、１２・・・アドレスデータ
線、１３・・・信号音トランク、 Ａ、Ｂ・・・リレ
ー、 ′ａ、ｂ・・・リレー接点、 １４．
１５・・・トランス、１６・・・信号音発生器、 １
７．１８・・・通話線。 ヒ゛ット刀向 第２図 Ａ
示すブロック図、第２図はランダムアクセスメモリ１の
データ例を示す図、第３図は第１図の実施例のタイムチ
ャート、第４図は従来例のブロック図、第５図は第４図
のタイムチャートである。 １・・・ランダムアクセスメモリ、 ２・・・アドレスカウンタ、３・・・メモリ制御回路、
’ Ｉ ｓ ４２・・・出力バッファ、５．６・・・ト
ランジスタ、７・・・メモリデータ線、８１ ＋ ８２
・・・出力データ線、 ９・・・メモリ制御信号、 １０・・・クロック信号、
１１・・・モード切替信号、１２・・・アドレスデータ
線、１３・・・信号音トランク、 Ａ、Ｂ・・・リレ
ー、 ′ａ、ｂ・・・リレー接点、 １４．
１５・・・トランス、１６・・・信号音発生器、 １
７．１８・・・通話線。 ヒ゛ット刀向 第２図 Ａ
Claims (1)
- 【特許請求の範囲】 信号音発生器と、接点を断続することにより、信号音発
生器の信号音を断続する１ないし複数のリレーとを含む
信号音トランクを駆動する信号音トランク駆動回路であ
って、 前記各リレーを駆動するスイッチングトランジスタと、 各アドレスから順次読出すことにより各リレーがクロッ
ク信号の所望の整数倍の周期で閉じるように、各スイッ
チングトランジスタ毎に予め決められたビット位置に当
該スイッチングトランジスタのオン／オフデータが書込
まれるランダムアクセスメモリと、 ランダムアクセスメモリのアドレスを発生するアドレス
カウンタと、 アドレスカウンタに前記クロック信号を供給するととも
に、ランダムアクセスメモリの書込み／読出しを制御す
るメモリ制御回路と、 前記ランダムアクセスメモリの出力を低インピーダンス
に変換し、各スイッチングトランジスタに出力する出力
バッファを有する信号音トランク駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22537586A JPS6379457A (ja) | 1986-09-22 | 1986-09-22 | 信号音トランク駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22537586A JPS6379457A (ja) | 1986-09-22 | 1986-09-22 | 信号音トランク駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6379457A true JPS6379457A (ja) | 1988-04-09 |
Family
ID=16828365
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22537586A Pending JPS6379457A (ja) | 1986-09-22 | 1986-09-22 | 信号音トランク駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6379457A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02150858U (ja) * | 1989-05-22 | 1990-12-27 | ||
| JPH03201657A (ja) * | 1989-12-27 | 1991-09-03 | Matsushita Electric Ind Co Ltd | ディジタルボタン電話装置 |
| US5124084A (en) * | 1991-01-04 | 1992-06-23 | Arctco, Inc. | Carburetor drain apparatus |
| US9222296B2 (en) | 2007-08-06 | 2015-12-29 | Strattec Power Access Llc | Linear drive actuator for a movable vehicle panel |
-
1986
- 1986-09-22 JP JP22537586A patent/JPS6379457A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02150858U (ja) * | 1989-05-22 | 1990-12-27 | ||
| JPH03201657A (ja) * | 1989-12-27 | 1991-09-03 | Matsushita Electric Ind Co Ltd | ディジタルボタン電話装置 |
| US5124084A (en) * | 1991-01-04 | 1992-06-23 | Arctco, Inc. | Carburetor drain apparatus |
| US9222296B2 (en) | 2007-08-06 | 2015-12-29 | Strattec Power Access Llc | Linear drive actuator for a movable vehicle panel |
| US10273735B2 (en) | 2007-08-06 | 2019-04-30 | Strattec Power Access Llc | Linear drive actuator for a movable vehicle panel |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58154054A (ja) | 外部記憶装置制御用回路 | |
| JPS6379457A (ja) | 信号音トランク駆動回路 | |
| JPH0365745A (ja) | Ｉｃカード | |
| JPS6221357A (ja) | メモリシステム | |
| JPH0624908Y2 (ja) | デ−タ転送制御装置 | |
| KR100205589B1 (ko) | 타임스위치의 메모리 억세스회로 | |
| JP2595707B2 (ja) | メモリ装置 | |
| JPS59212061A (ja) | アウトパルスダイヤル回路 | |
| JPS61160900A (ja) | Ｒａｍの書込み読出し回路 | |
| JP2526042Y2 (ja) | メモリ・レジスタ制御回路 | |
| JPS61216002A (ja) | プロセス制御装置 | |
| JPH08237084A (ja) | タイミング信号発生回路 | |
| JPS61246848A (ja) | 動作履歴記憶回路 | |
| JP2699705B2 (ja) | パケットスイッチ | |
| JPS61190389A (ja) | 文字表示装置 | |
| JPH0783513B2 (ja) | 半導体記憶装置 | |
| JPS60197093A (ja) | エラステイツクバツフア兼用時間スイツチ | |
| JPS6141198B2 (ja) | ||
| JPS61193593A (ja) | 時間スイツチ回路 | |
| JPH064436A (ja) | シリアルデータ送信回路 | |
| JPS63164551A (ja) | 時分割通話路スイツチ | |
| JPH04324191A (ja) | 半導体記憶装置 | |
| JPH0733018U (ja) | 温度補償型発振器 | |
| JPH09282141A (ja) | バッファメモリ回路 | |
| JPH07105080A (ja) | 半導体集積回路 |