JPS6377091A

JPS6377091A - 字形パタ−ンの圧縮記憶方式とその復元方式

Info

Publication number: JPS6377091A
Application number: JP61222567A
Authority: JP
Inventors: 拓也坂田; 加東　寿一; 清一加門
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1986-09-19
Filing date: 1986-09-19
Publication date: 1988-04-07

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔概要〕本発明はドツトマトリクスで表された字形パターンを、
同じ属性ドツトの連続数ビットとそのドツトの属性ビッ
トからなる複数の圧縮コードで構成し、その圧縮データ
を、パターン記憶回路に格納して、パターン記憶回路か
ら特定されたパターンの圧縮データをポインタが指示し
て読み出し、復元記憶回路に字形パターンのビットマト
リクスを復元する。

〔産業上の利用分野〕

本発明は字形パターンを圧縮して生成するデータとその
圧縮されたデータを復元するための字形データの圧縮デ
ータ及びその復元方式に関するものである文字表示あるいは印刷装置（以下、表示装置で代表する
）が出力できる字形パターン（以下、パターンと称する
）はその装置のパターン記憶回路に格納されている必要
がある。

これら装置の性能が向上するにともなって、表示可能な
パターン数は増大し、パターン記憶回路の記憶容量もこ
れに比例して増大するので、パターンを効率よくパター
ン記憶回路に格納して、記憶容量を節減する方式が要望
されている。

〔従来の技術〕

第５図は、従来の文字表示装置におけるパターン記憶回
路に記憶されるパターンを説明する図である。

一般に、パターンをパターン記憶回路に記憶する場合は
、パターンのドツトとパターン記憶回路のビットが１対
１に位置対応して記憶される。

例えば、パターンが２４ｘ２４ドントマトリクスで表わ
され、パターン記憶回路に８ビツトコードでパターン「
１」を記憶しようとする場合、第５図のように、パター
ンの列を構成するドツトが８ドツトずつ８ビツトコード
で記憶され、パターンの字形ドツトは「１」、空白ドツ
トは「０」の信号が対応するビットに格納される。

即ち、パターンはピントマトリクスの形式で記憶される
。

そして、ピントマトリクスからパターンのドツトを復元
するには、ビット位置の上記信号「１」を字形ドツトで
、「０」を空白ドツトで例えば、表示装置に表示される
。

〔発明が解決しようとする問題点〕

この従来の方式では、パターン記憶回路の容量はパター
ン数に比例して増大することになる。

従って、装置に実装する記憶容量は膨大となり、装置の
実装容積とコスト上の問題となる。

本発明はこのような点に漏みて創作されたものであって
、パターンデータを圧縮してパターン記憶回路に効率よ
く格納する方式を提供することを目的としている。

〔問題点を解決するための手段〕

上記目的を達成するために、本出願の第１の発明のパタ
ーンの圧縮データにおいては、仮想的にパターンドツト
を列方向を主とし、行方向を従とする単一ドツト列に形
成させる。

そして、同じ属性のビットの連続数を表すビットとその
ドツトの属性を表すビットとで構成された圧縮コードで
、始点ドツトから順次コード化してそのパターンの圧縮
データとする。

本出願の第２の発明は、前記第１の発明のパターンの圧
縮データをパターンの表示あるいは印刷のために、記憶
回路上にパターンのピントマトリクスで復元する方式の
発明である。

そのためには、パターンの圧縮データを格納するパター
ン記憶回路と、圧縮データの圧縮コードを順次選択する
第３のポインタと、その圧縮コードを格納するコードレ
ジスタと、パターンをピントマトリクスに復元し格納す
る復元記憶回路と、格納する領域のバイト位置を指定す
る第１のポインタと、復元データの領域のビット位置を
指定する第２のポインタと、上記それぞれのポインタを
制御するポインタ制御回路とを備えて回路構成される。

〔作用〕

パターンの圧縮コードは、連続する属性の同じドツトの
連続数をコード化しているので、パターンが同じ属性の
ドツトの連続で構成される場合、少ないビット量でコー
ド化することができる。

従って、パターン記憶回路には、その容量に比して効率
よく、より多くのパターンを格納できることになる。

そして、上位システムからの出力コードによってパター
ン記憶回路の圧縮データが選択され、その圧縮コードが
第３のポインタで順次コードレジスタに読み出される。

次いで、復元記憶回路領域の列方向を主に、行方向を従
に走査してその領域のビット列を形成するように、第１
のポインタが復元記憶回路領域のバイト位置を指示し、
第２のポインタがそのバイトのビット位置を指示する。

そして、圧縮データが示す同じ属性のビットとその連続
数を対照して、第１と第２のポインタが指示するビット
毎に信号が書き込まれ、ビットマトリクスが作成される
。

このピントマトリクスが、圧縮データを復元したパター
ンのビットマトリクスである。

〔実施例〕

第１図は本発明の圧縮コードを説明する図を示す。

本発明の理解を容易にするために、上記した従来の技術
の項と同じように、１つのパターンは２４×２４ドツト
のドツトマトリクスで表現されるものとし、そのパター
ンは「１」とする。

第１図（ｂｌにおいて、パターンドツトの列方向を主方
向に、行方向を従方向に走査し、左上の第１行第１列の
ドツトを始点として各ドツトに０から付番する。

圧縮コードは第１図（ａ）のように、ビット番号１〜７
　（以下、ビット１〜７と称する）をドツトの属性を示
すビットとし、ビットＯにそのドツトの属性を示すビッ
トとする。

即ち、圧縮コードは８ビツトを１バイトとするコードと
する。

この属性を示すビットの「１」は字形ドツトを表し、「
０」は空白ドツトを表す。

同じ属性のビットの連続数を表すのに、例えば１個のド
ツトはＯで、２個のドツトが並ぶ場合は１のように表さ
れる。

従って、７ビツトの最大数ｒｌ　１１１１１１Ｊは１２
８個の連続ドツトを表す。

この圧縮コードを第１図（ｂｌのパターンに適用すると
、始点のドツト０は空白ドツトであり、始点ドツトの属
性「０」がドツト２８７まで続く。

従って、このパターンの第１の圧縮コード「０１１１１
１１１Ｊは、ドツト０〜１２７の空白ドツトを表わす（
第１図（ｂｌでは■のドツト）。

第２の圧縮コードもｒｏ　１１１１１１１Ｊとなり、ド
ツト１２８〜２５５を表す（第１図（ｂ）では■のドツ
ト）。

第３の圧縮コードはｒｏｏｏｌｌｌｌｌＪとなりドツト
２５６〜２８７を表す（第１図（ｂｌでは■のドツト）
。

ドツト２８８〜３１１は属性が変わり、第４の圧縮コー
ドはｒｌｏｏｌｏｌｌｌＪとなる（第１図（ｂｌでは■
のドツト）。

ドツト３１２〜５７５は第５．６の圧縮コードｒｏ　１
１１１１１１Ｊ　　（第１図（ｂ）では■、■のドツト
）、第７の圧縮コードｒ０００００１１１Ｊ（第１図（
′ｂ）では■のドツト）で表される。

即ち、この字形パターン「１」の圧縮データは第１〜７
の圧縮コードで構成されろ。

以下、この圧縮データの復元方式を説明する。

第２図および第３図は、本発明の圧縮データの復元方式
の一実施例の構成ブロック図、フローチャート、第４図
は圧縮データの復元方式を説明する図である。

上記の方法で圧縮された各種のパターンのデータがパタ
ーン記憶回路１に格納されている。

第３図のフローチャートに従って説明すると、先ず、復
元記憶回路２の復元データを記憶する領域と各ポインタ
ＰＬ、Ｐ２．Ｐ３を初期状態にセットする（ステップ１
、第３図の括弧付数字（１）で示す。以下同様）。

上位システム例えば、中央処理装置から当該表示装置に
表示すべきパターンのコードが、パターン記憶回路１に
出力される。

パターン記憶回路１は、そのコードのパターンデータを
抽出し、ポインタ制御回路４によってポインタＰ３は、
その圧縮データの第１圧縮コード（第４図（ａ））を指
示し、そのコードｒ０１１１１１１１Ｊがコードレジス
タ３に読み出される（ステップ２）。

この圧縮コードのビットＯが「１」か否かが判断される
（ステップ３）。

復元記憶回路２には第４図（′ｂ）のようにバイト群が
配列されている。

ステップ３の判断で、圧縮コードのビットＯが「１」で
ない場合、即ち、「０」の時は、ビット１〜７で示され
る連続数だけ、ポインタ制御回路４によって、第１のポ
インタＰ１が指示するバイトと、第２ポインタＰ２が指
示するビット位置が進められる（ステップ４）。

即ち、ポインタＰ１は第４図（ｂ）のように配列された
８ビツトのバイト群を、列方向を主方向に、行方向を従
方向に順次指示し、ポインタＰ２はポインタＰ１が指示
するバイトのビットを順に指示する。

このことは復元記憶回路２の領域に各ビットに付番され
たビット列が形成され、これらポインタＰ１．Ｐ２が番
号順にビットを指示する形式である。

本例では、ビット０は「０」で、復元領域の第１図のビ
ットＯからビット１２フ相当位置のビットに、第４図（
ｂｌのポインタＰＩ、Ｐ２が進められる。

そして、その間のビットは「０」であって、第１図のド
ツト番号に相当するビットθ〜１２７が「０」となる。

ビットＯが「１」の時は、連続数だけ順次ポインタＰ２
が指示したビット「１」が、格納される（ステップ５）
。

パターンの圧縮コードが終了しているか否かを調べ（ス
テップ６）、ポインタＰ３を次の圧縮コード位置へ進め
（ステップ７）、その圧縮コードを読み出して（ステッ
プ１）上記の処理を繰り返す。

本例では、第１の圧縮コードが復元処理され、（ステッ
プ２−３−４−６−７）次に、ポインタ３は第２の圧縮
コードを指示し、第２の圧縮コードｒ０１１１１１１１
Ｊがコードレジスタ３に読み出されて同様に処理される
。

パターンの圧縮コードのすべてが処理されると、復元記
憶回路２にそのパターンがビットマトリクスの形式で復
元し、格納される。

本例では、第７の圧縮コードが処理されると、パターン
の圧縮データが復元処理されたことになり、復元された
パターンデータのビットマトリクスを第４図（ｂ）に示
す。

復元記憶回路２に復元されたパターンデータは「１」が
字形ドツト、「０」が空白ドツトとなって、例えば、第
２図のように、パターンの大きさ、形が形状処理回路５
で変形処理され、表示または印字回路６でディスプレイ
装置に表示、あるいはプリンタ装置で印字される。

本発明は本実施例のような文書罫線、あるいは矢印、括
弧等の記号を含む簡単な字形パターンの記憶に対して極
めて効果がある。

従って、表示あるいは印字装置の字形パターン記憶には
、本発明の方式と従来のビットマトリクスによる記憶方
式とを併用し、圧縮データに対しては、本発明の復元方
式に切り換えて動作するよう装置回路を構成することも
容易に可能である。

〔発明の効果〕

以上述べてきたように、本発明によれば、圧縮されたパ
ターンデータが効率よくパターン記憶回路に格納され、
同じ記憶容量でも格納されるパターン種類が増大し、装
置性能が向上する。

あるいは、従来に比べて同じパターン数を格納するため
の記憶容量が少なくなり、装置の小型化に寄与できる。

このように本発明は実用的には極めて有用である。

【図面の簡単な説明】

第１図は本発明の圧縮データを説明する図、第２図は本
発明の圧縮データ復元方式の一実施例の構成ブロック図
、第３図は第２図のフローチャート、第４図は圧縮データの復元を説明する図、第５図は従来
のパターン記憶方式を説明する図である。図において、１はパターン記憶回路、２は復元記憶回路、３はコードレジスタ、４はポインタ制御回路、Ｐ１〜Ｐ３はそれぞれポインタ１〜３である。ビット番号　０１２３４５６７（ｃ）ａ！八八ツ７０・１７図第２　閃フロー＋マートｆｆ１３ｔ２１；τ （ｂ）圧縮データの復元を説明する図第４図

Claims

【特許請求の範囲】

（１）ドットマトリクスで表現された字形パターンのド
ットを走査して仮想的に配列したドット列に、同じ属性
のドットが連続する数を表すビットと該ドットの属性を
表すビットとで構成された圧縮コードを適用して、前記
ドット列を順次前記圧縮コードに変換して記憶すること
を特徴とする字形パターンの圧縮記憶方式。
（２）ドットマトリクスで表現された字形パターンの中
の同じ属性のドットが連続する数を表すビットと、該ド
ットの属性を表すビットとで構成された圧縮コードに変
換した字形パターンの圧縮データを格納するパターン記
憶回路（１）と、特定された圧縮データの圧縮コードを
順次指定する第３のポインタ（Ｐ３）と、読み出された
該圧縮コードを格納するコードレジスタ（３）と、該コ
ードレジスタ（３）の圧縮コードからパターンのビット
マトリクスを復元して格納する復元記憶回路（２）と、
該復元記憶回路（２）の該ビットマトリクスを格納する
格納領域のバイト位置を指定する第１のポインタ（Ｐ１
）と、該バイトのビット位置を順次指定する第２のポイ
ンタ（Ｐ２）と、上記それぞれのポインタを制御するポ
インタ制御回路（４）とを備えてなることを特徴とする
圧縮データの復元方式。