JPH02287739A - メモリアクセス方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は、メモリアクセス方法に係り、特にメモリに格
納した文字情報を効率よくアクセスすることができるメ
モリアクセス方法に関する。

［従来の技術］ 近年、日本語ワードプロセッサ、パーソナルコンピュー
タ、ワークステーシゴンの普及により企業内等における
文書作成及び印字が急速に普及している。これらの印字
書体は個々のワードプロセッサ等に標準搭載されている
が、機種によっては書体の完成度が充分でないために文
字の品質向上が望まれている。

この文字品質を向上させるために近年は、高品位な文字
フォントを格納したフォントカードを複数用意し、ビジ
ネスまたはパーソナル等の用途に応じて該フォントカー
ドを差し替えることにより、ニーズを満たす印字を行う
ものが提案されている。

［発明が解決しようとする課題］ 前記従来技術によるフォントカードは、文字フォント情
報をメモリに格納する場合、可変長のフォント情報に対
して個々に絶対アドレスを付与し、該絶対アドレスを格
納したテーブルメモリ及び該アドレスに対応するデータ
メモリを用意しているため、メモリ容量が膨大となると
言う不具合があった・ 本発明の目的は前記従来技術による問題点を除去するこ
とであり、少ないメモリ容量で多量のデ−タの格納及び
アクセス可能なメモリアクセス方法を提供することであ
る。

［課題を解決するための手段］ 前記目的を達成するため本発明には、複数の可変長デー
タを格納したメモリから該データをアクセスするメモリ
アクセス方法において、前記可変長データの先頭アドレ
ス及び複数の可変長データのデータ長を格納するテーブ
ルメモリを設け、該先頭アドレスを基準として複数のデ
ータ長を加算することによりデータ位置を算出してアク
セスする。

［作用］ 本メモリアクセス方法は、複数のデータを可変長のデー
タメモリに格納すると共に該データ位置を相対的に示す
テーブルメモリを設けてアクセス処理を行うことにより
、少ないメモリ容量で多量のデータを格納することがで
きる。

［実施例］ 以下本発明によるメモリアクセス方法及び該方法が適用
される文字情報圧縮装置を図面を参照して説明する。第
１図は文字情報を例えばフォントカードのメモリに格納
するための圧縮処理手順を説明するための図であり、第
２図は第１図の各手順におけるデータ形式を説明するた
めの図、第４図は本実施例における圧縮処理を施す文字
フォントを示す図、第４図は片仮名の「工」の文字フォ
ント４０を示す図、第５図は文字圧縮方法を実現する圧
縮装置の一例を示す図である。第６図は本実施例による
メモリアクセス方法を説明するための図である。

尚、本実施例に適用される文字フォントは漢字を前提と
しているため本来は４８　Ｘ　４８ドツトのマトリック
スパターンであるが、本実施例においては理解を容易に
するために第４図に示す８Ｘ６ドツトのマトリックスパ
ターンを用いて圧縮する例を説明する。

まず前記圧縮装置は、第４図の片仮名「工」の文字書体
の上方からラスクラインを行い（第１図のステップ１０
０）　、第２図に示す複数ラインから成る「０」及び「
１」の２値化信号であるスキャンデータ（ａ）を作成し
てスキャンデータメモリ１に格納する。

次に本装置は、排他的論理和回路２によって最初のラス
クライン１を除いたスキャンデータの隣接ライン間での
排他的論理和をとることにより、第２図（ｂ）に示すデ
ータ中のｒＯＪの割当を増加させ（第１図のステップ１
０１）　、マトリックスメモリ３に格納する。具体的に
述べると排他的論理和回路２は、第２図（ａ）のラスタ
ライン１のデータｒｏ　ＯＯＯＯＯＯＯＪをそのまま第
２図（ｂ）に示すライン１に格納し、第２図（ａ）のラ
スタライン１及び２のデータｒｏｏｏｏｏｏ。

Ｏ」の排他的論理和結果ｒｏ　ＯＯ０００００Ｊを第２
図（ｂ）に示すライン２に格納する。同様にラスタライ
ン２及び３のデータｒｏｏｏｏｏｏ。

Ｏ」とｒｏｏｌｌｌｌｌｌ」との排他的論理和結果ｒｏ
ｏ１１１１１１Ｊをライン３に格納し、ラスタライン３
及び４のデータｒｏｏ１１１１１１」とｒｏｏｏｏｌｌ
ｏｏＪとの排他的論理和結果ｒ００１１００１１Ｊを第
２図（ｂ）に示すライン４に格納する。以下同様に隣接
するラスクライン間の排他的論理和結果を第２図（ｂ）
に示すマトリックス（第５図のマトリックスメモリ３に
相当）に格納する。この排他的論理和処理よって本例の
場合、第２図（ａ）のドツトデータ「０」を３２ドツト
から、第２図（ｂ）のデータでは「０」を３４ドツトに
増加させる。

次いで本実施例の装置は該論理和がとられたマトリック
スデータをライン１から順に第２図（ｃ）に示すシリア
ルデータに変換しく第１図のステップ１０２）　、ライ
ンメモリ４に格納する。即ちこのステップ１０２では、
複数ラインから成るドツトデータ（８×６ビツト）をラ
インとは無関係に１×ｎビツト（ＩＸ４８ビット）の２
値化列に変換する。

更に当該装置は第１圧縮回路５により該シリアルデータ
を４ビツト毎のブロックに分割し、当該ブロック内に「
１」が無い場合、即ちオール「０」の場合は「０」を第
１圧縮データとして出力しく第１図のステップ１０４，
１０５）　、ブロック内に「１」がある場合は「１」を
第１圧縮データとして出力すると共に、そのブロック内
データを圧縮データメモリ６に保管する（第１図のステ
ップ１０４，１０５゜１０７）。この第１圧縮データは
ブロック情報ビットと呼ばれる。

第２図の例ではシリアルデータ（Ｑ）の４ブロツク（１
６ビツト）までゝ　「０」が連続するため４つの「０」
が第１圧縮データ（ｄ）として出力され、これに続くシ
リアルデータ（ｃ）の４ブロツク（１６ビツト）が「１
」を含むため４つの「１」が出力されると共に、これら
「１」を含むブロック内データＤｉ　（ｒｏｏｌｌｌｌ
ｌｌｏｏｌｌｏｏｌｌｊ）が保管される。以下同様に２
つのｒＯＪ及び「１」がそれぞれ第１圧縮データ（ｄ）
として出力されると共に、「１」を含むブロック内デー
タＤ２　　（ｒｏｏｌｌｏｏｌｌＪ）がメモリ６に保管
される。

これにより第１圧縮データ（ｄ）は、第２図の様にｒｏ
ｏｏｏｌｌｌｌｏｏｌｌＪとなる。次いで第２圧縮回路
７により該データを前記同様に４ビツト毎のブロックに
分割し、このブロック内に「１」が無い場合は「０」を
第２圧縮データとして出力しく第１図のステップ１１０
，１１２）　、ブロック内に「１」がある場合は「１」
を第２圧縮データとして出力すると共にそのブロック内
データを圧縮データメモリ６に保管する（同図ステップ
１１０．１１３．１１４）。

従って圧縮後のデータは、シリアルデータ（ｃ）中のデ
ータＤ１及びＤ２．第１圧縮データ（ｄ）中のデータＤ
３．第２圧縮データ（ｅ）中のデータＤ４、合計３５ビ
ツト（４Ｘ４＋４Ｘ２＋４Ｘ２＋３）として圧縮データ
メモリ７に格納される。このデータ量は、スキャンデー
タ全での４８ビツトを格納する場合に比べて３／４に圧
縮することができる。

この第２圧縮データはルート情報ビットと呼ばれる。

このデータ圧縮率は、本実施例例の場合３／４であるが
、例えば４８　Ｘ　４８ビツト文字サイズで前記例によ
る圧縮処理を行った場合、約１／３に圧縮することがで
きる。従って圧縮処理された文字情報は、例えばフォン
トカードに従来に比べて約３一 倍格納することができる。

この圧縮データメモリ６格納された文字情報は、以下に
述べる本発明の特徴であるアクセス方法によってアクセ
スされる。

前記圧縮データメモリ６は、第６図に示す様に前記第１
圧縮データであるブロック情報ビット及び第２圧縮デー
タであるルート情報ビットとから成る複数データを可変
長に格納するデータメモリ９と、該複数データのメモリ
位置を示すテーブルメモリ８とから構成される。前記デ
ータメモリ９に格納されるデータは、先頭アドレス８１
に対応するアドレス位置に格納されたデータａと、該デ
ータａに続くデータｂ、ｃ、ｄ・・・であり、これらデ
ータ長は可変であるため各々のデータ長がΔａ、Δｂ、
ΔＣ２Δｄ・・・と異なっている。

また前記テーブルメモリ８は、前記データａの先頭アド
レス８１（４バイト）、該データａのデータ長Δａを含
むテーブル８２（２バイト）、データｂのデータ長Δｂ
を含むテーブル８３（２バイト）等を格納している。即
ち本実施例によるテーブルメモリ８は、従来の様にデー
タメモリ９内の絶対アドレスを格納するのではなく、先
頭アドレス８１の他は各データａ、ｂ、ｃ・・・に対応
するデータ長を順次格納することにより、データメモリ
９内のデータｂ以降の相対的データ位置を示している。

この様に構成された圧縮データメモリ６は、例えばメモ
リ９内のデータｄをアクセスする場合、テーブルメモリ
８の先頭アドレス８１を基準としてデータａ乃至Ｃのデ
ータ長Δａ、Δｂ、ΔＣを加算することによりその先頭
位置を算出してデータアクセスを行う。

従って本実施例によるアクセス方法によれば、データメ
モリ９を可変長にしたと共に、該メモリ９内のデータ位
置を先頭アドレス８１を基準として相対的位置を示すテ
ーブルメモリ８を設け、該相対的位置検出によってデー
タアクセスを行うことにより、前記データ圧縮とあいま
ってメモリ容量の増加を防止することかできる。

尚、本実施例においては圧縮した文字情報をアクセスす
る例を説明はだが、本発明はこれに限られるものではな
い。

［発明の効果コ 以上述べた如く本発明のメモリアクセス方法は、圧縮処
理した複数の文字情報を可変長のデータメモリに格納す
ると共に該データ位置を相対的に示すテーブルメモリを
設けてアクセス処理を行うことにより、少ないメモリ容
量で多量のデータを格納することができる。

【図面の簡単な説明】

第１図は文字情報の圧縮処理手順を説明するためのフロ
ーチャート図、第２図は第１図の各手順におけるデータ
形式を説明するための図、第３図は本実施例による圧縮
及び伸張処理の概略を説明するための図、第４図は圧縮
処理を施す文字フォントを示す図である。第５図は文字
圧縮方法を実現る装置構成を示す図、第６図は本発明の
一実施例によるアクセス方法を説明するための図である
。 １ニスキヤンデータメモリ、２：排他的論理和回路、３
：マトリックスメモリ、４ニラインメモリ、５：第１圧
縮回路、６：圧縮データメモリ、７：第２圧縮回路、８
：テーブルメモリ、９：データメモリ、４０：文字フォ
ント。

Claims (1)

【特許請求の範囲】
1. 複数の可変長データを格納したメモリから該データをア
   クセスするメモリアクセス方法において、前記可変長デ
   ータの先頭アドレス及び複数の可変長データのデータ長
   を格納するテーブルメモリを設け、該先頭アドレスを基
   準として複数のデータ長を加算することによりアクセス
   するデータ先頭位置を算出してアクセスすることを特徴
   とするメモリアクセス方法。