JPS637594A - 映像記憶装置 - Google Patents
映像記憶装置Info
- Publication number
- JPS637594A JPS637594A JP61150494A JP15049486A JPS637594A JP S637594 A JPS637594 A JP S637594A JP 61150494 A JP61150494 A JP 61150494A JP 15049486 A JP15049486 A JP 15049486A JP S637594 A JPS637594 A JP S637594A
- Authority
- JP
- Japan
- Prior art keywords
- status information
- decoder
- output
- information
- video signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000284 extract Substances 0.000 claims description 2
- 238000001514 detection method Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 230000002123 temporal effect Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 108010038083 amyloid fibril protein AS-SAM Proteins 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
Landscapes
- Television Signal Processing For Recording (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、例えばビデオテープレコーダやテレビジョ
ン受像機等において画像処理を行う場合等に用いて好適
な映像記憶装置に関する。
ン受像機等において画像処理を行う場合等に用いて好適
な映像記憶装置に関する。
この発明は、入出力バッファ手段を有するメモリ手段を
備えた映像記憶装置において、入力バッファ手段の所定
番地へステータス情報が書き込まれるようにデータを変
えるエンコーダと、出力バッファ手段の出力からステー
タス情報を取り出すデコーダと、エンコーダ及びデコー
ダにおける各ステータス情報を比較判別する判別回路と
を備え、判別回路の出力によりメモリ手段より読み出さ
れる映像信号の位相情報を補正することにより、追い越
しによる色相エラーを無くするようにしたものである。
備えた映像記憶装置において、入力バッファ手段の所定
番地へステータス情報が書き込まれるようにデータを変
えるエンコーダと、出力バッファ手段の出力からステー
タス情報を取り出すデコーダと、エンコーダ及びデコー
ダにおける各ステータス情報を比較判別する判別回路と
を備え、判別回路の出力によりメモリ手段より読み出さ
れる映像信号の位相情報を補正することにより、追い越
しによる色相エラーを無くするようにしたものである。
従来の映像記憶装置として例えば第４図に示すようなも
のが提案されている。同図において、（１）は映像信号
が供給される入力端子であって、この入力端子（１）か
らの映像信号はライン単位のシリアルアクセスメモリ
（以下、ＳＡＭと称する）（２）に書き込み用クロック
信号ＣＫＷに基づいて順次書き込まれる。このＳ Ａ
Ｍ （２１に書き込まれたデータは、ライン単位でダイ
ナミックランダムアクセスメモリ （以下、ＤＲＡＭと
称する）（３）に転送され、カウンタを用い、クロック
信号ＣＬＫが供給される書き込み用アドレス回路（４）
からのアドレス信号により指定されるＤ Ｉ？ Ａ Ｍ
（３１の所定位置に書き込まれる。
のが提案されている。同図において、（１）は映像信号
が供給される入力端子であって、この入力端子（１）か
らの映像信号はライン単位のシリアルアクセスメモリ
（以下、ＳＡＭと称する）（２）に書き込み用クロック
信号ＣＫＷに基づいて順次書き込まれる。このＳ Ａ
Ｍ （２１に書き込まれたデータは、ライン単位でダイ
ナミックランダムアクセスメモリ （以下、ＤＲＡＭと
称する）（３）に転送され、カウンタを用い、クロック
信号ＣＬＫが供給される書き込み用アドレス回路（４）
からのアドレス信号により指定されるＤ Ｉ？ Ａ Ｍ
（３１の所定位置に書き込まれる。
Ｄ ＲＡ Ｍ＋３１の所定位置に書き込まれたデータは
、カウンタを用い、クロック信号ＣＬＫが供給される読
み出し用アドレス回路（５）からのアドレス信号により
指定されてライン単位で読み出され、ＳＡＭ（６）に転
送されて書き込まれる。Ｓ Ａ Ｍ （６１に転送され
た情報は、読み出し用クロック信号ＣＫＲが供給される
毎に１ビツトずつシフトされ、出力端子（７）に取り出
される。なお、Ｓ Ａ Ｍ （２１及び（６）は等容量
とされ、クロック信号ＣＫＷとＣＫＲは非同期とされる
。
、カウンタを用い、クロック信号ＣＬＫが供給される読
み出し用アドレス回路（５）からのアドレス信号により
指定されてライン単位で読み出され、ＳＡＭ（６）に転
送されて書き込まれる。Ｓ Ａ Ｍ （６１に転送され
た情報は、読み出し用クロック信号ＣＫＲが供給される
毎に１ビツトずつシフトされ、出力端子（７）に取り出
される。なお、Ｓ Ａ Ｍ （２１及び（６）は等容量
とされ、クロック信号ＣＫＷとＣＫＲは非同期とされる
。
ところで第４図に示すような構成において、入出力が非
同期のためアドレス回路（４）からの書き込み用アドレ
ス信号とアドレス回路（５）からの読み出し用アドレス
信号が何処かで追い越しを生じ、この追い越しする時点
でデータが現フィールドから前フィールドに入れ替わる
。すなわち、第５図において、実線は書き込み用アドレ
ス信号の時間的推移を表わし、破線は読み出し用アドレ
ス信号の時間的推移を表わし、読み出し用アドレス信号
の方が書き込み用アドレス信号の周波数より高い（周期
が短い）ものとする。すると未だ両アドレス信号に追い
越しが生じないときは時間ｔ１〜ｔ２ではｎ番目のフィ
ールド情報が読み出され、時間ｔ２〜ｔ４ではｎ＋１番
目のフィールド情報が読み出され、時間ｔ４〜ｔ５では
ｎ＋２番目のフィールド情報が読み出され、時間ｔ５〜
ｔ６ではｎ＋３番目のフィールド情報が読み出される筈
であるが、時間ｔ３で読み出し用アドレス信号が書き込
み用アドレス信号に追いついて追い越しを生じると、時
間ｔ２〜ｔ３ではｎ＋１番目のフィールド情報すなわち
現在のフィールド情報が読み出されるも時間ｔ３〜ｔ→
では第５図に示すようにｎ番目のフィールド情報すなわ
ち前のフィールド情報が読み出されるようになり、後は
同様に時間ｔ４〜ｔ５ではｎ＋１番目のフィールド情報
、時間ｔ５〜ｔ６ではｎ＋２番目のフィールド情報と１
フイールド前のフィールド情報が読み出されることにな
る。
同期のためアドレス回路（４）からの書き込み用アドレ
ス信号とアドレス回路（５）からの読み出し用アドレス
信号が何処かで追い越しを生じ、この追い越しする時点
でデータが現フィールドから前フィールドに入れ替わる
。すなわち、第５図において、実線は書き込み用アドレ
ス信号の時間的推移を表わし、破線は読み出し用アドレ
ス信号の時間的推移を表わし、読み出し用アドレス信号
の方が書き込み用アドレス信号の周波数より高い（周期
が短い）ものとする。すると未だ両アドレス信号に追い
越しが生じないときは時間ｔ１〜ｔ２ではｎ番目のフィ
ールド情報が読み出され、時間ｔ２〜ｔ４ではｎ＋１番
目のフィールド情報が読み出され、時間ｔ４〜ｔ５では
ｎ＋２番目のフィールド情報が読み出され、時間ｔ５〜
ｔ６ではｎ＋３番目のフィールド情報が読み出される筈
であるが、時間ｔ３で読み出し用アドレス信号が書き込
み用アドレス信号に追いついて追い越しを生じると、時
間ｔ２〜ｔ３ではｎ＋１番目のフィールド情報すなわち
現在のフィールド情報が読み出されるも時間ｔ３〜ｔ→
では第５図に示すようにｎ番目のフィールド情報すなわ
ち前のフィールド情報が読み出されるようになり、後は
同様に時間ｔ４〜ｔ５ではｎ＋１番目のフィールド情報
、時間ｔ５〜ｔ６ではｎ＋２番目のフィールド情報と１
フイールド前のフィールド情報が読み出されることにな
る。
このような追い越しは第４図のような構成ではライン単
位で生じ従って、複合カラー映像信号の場合、追い越し
の起きたラインより後のラインで第６図に示すように色
相エラーが生じる欠点があった。
位で生じ従って、複合カラー映像信号の場合、追い越し
の起きたラインより後のラインで第６図に示すように色
相エラーが生じる欠点があった。
この発明は斯る点に鑑みてなされたもので追い越しによ
る色相エラーを無くすることができる映像記憶装置を提
供するものである。
る色相エラーを無くすることができる映像記憶装置を提
供するものである。
この発明による映像記憶装置は、映像信号が供給される
入力バッファ手段（２）と、この人カバソファ手段の出
力が供給されるメモリ手段（３）〜（５）と、このメモ
リ手段の出力が供給される出力バッファ手段（６）とを
備えた映像記憶装置において、上記入力８フファ手段の
所定番地へステータス情報が書き込まれるようにデータ
を変えるエンコーダ（１０）と、上記出力バッファ手段
の出力からステータス情報を取り出すデコーダ（１１）
と、上記エンコーダにおけるステータス情報と上記デコ
ーダにおけるステータス情報を比較判別する判別回路（
１２）とを備え、この判別回路の出力により上記メモリ
手段より読み出される映像信号の位相情報を補正（１３
）するように構成している。
入力バッファ手段（２）と、この人カバソファ手段の出
力が供給されるメモリ手段（３）〜（５）と、このメモ
リ手段の出力が供給される出力バッファ手段（６）とを
備えた映像記憶装置において、上記入力８フファ手段の
所定番地へステータス情報が書き込まれるようにデータ
を変えるエンコーダ（１０）と、上記出力バッファ手段
の出力からステータス情報を取り出すデコーダ（１１）
と、上記エンコーダにおけるステータス情報と上記デコ
ーダにおけるステータス情報を比較判別する判別回路（
１２）とを備え、この判別回路の出力により上記メモリ
手段より読み出される映像信号の位相情報を補正（１３
）するように構成している。
エンコーダ（１０）において入力バッファ手Ｊ９ （２
１の所定番地例えば先頭番地へステータス情報が書き込
まれるようにデータを変える。このようなデ−タをメモ
リ手段（３）〜（４）に書き込み、読み出して出力バッ
ファ手段（６）へ転送する。デコーダ（１１）において
ステータス情報をデータより分離して取り出し判別回路
（１２）に供給する。判別回路（１２）ではエンコーダ
におけるステータス情報とデコーダにおけるステータス
情報を比較判別する。つまり、エンコーダ側において一
定の規則に従って挿入されたステータス情報がデコーダ
側でも順序よく挿入されているか否かを判別回路でチエ
ツクする。そしてエンコーダ側におけるステータス情報
と配列が異なれば追い越しが生じたものと看做し、クロ
マインバータ（１３）で対応する映像信号（サブキャリ
ア）の位相情報を反転させて補正を行う。
１の所定番地例えば先頭番地へステータス情報が書き込
まれるようにデータを変える。このようなデ−タをメモ
リ手段（３）〜（４）に書き込み、読み出して出力バッ
ファ手段（６）へ転送する。デコーダ（１１）において
ステータス情報をデータより分離して取り出し判別回路
（１２）に供給する。判別回路（１２）ではエンコーダ
におけるステータス情報とデコーダにおけるステータス
情報を比較判別する。つまり、エンコーダ側において一
定の規則に従って挿入されたステータス情報がデコーダ
側でも順序よく挿入されているか否かを判別回路でチエ
ツクする。そしてエンコーダ側におけるステータス情報
と配列が異なれば追い越しが生じたものと看做し、クロ
マインバータ（１３）で対応する映像信号（サブキャリ
ア）の位相情報を反転させて補正を行う。
これにより、追い越しによる色相エラーが解消される。
以下、この発明の一実施例を第１図〜第３図に基づいて
詳しく説明する。
詳しく説明する。
第１図は本実施例の回路構成を示すもので、同図におい
て、第４図と対応する部分には同一符号を付し、その詳
細説明は省略する。
て、第４図と対応する部分には同一符号を付し、その詳
細説明は省略する。
本実施例では入力端子（１）とＳ Ａ Ｍ （２１の間
にエンコーダ（１０）を設ける。このエンコーダ（１ｏ
）はＳ Ａ Ｍ （２）の所定番地例えば先頭番地へス
テータス情報が書き込まれるようにデータを変える。Ｓ
ＡＭ（２）は例えば第２図に示すように０〜９０９番地
（９１０ビツト）からなり、このうちの例えば０番地に
ステータス情報が入るようにする。ステータス情報とし
てはサブキャリア（バースト）の位相情報がＩＨ毎に反
転していることに着目し、これを“１１．“０”の論理
信号に対応させて用いる。
にエンコーダ（１０）を設ける。このエンコーダ（１ｏ
）はＳ Ａ Ｍ （２）の所定番地例えば先頭番地へス
テータス情報が書き込まれるようにデータを変える。Ｓ
ＡＭ（２）は例えば第２図に示すように０〜９０９番地
（９１０ビツト）からなり、このうちの例えば０番地に
ステータス情報が入るようにする。ステータス情報とし
てはサブキャリア（バースト）の位相情報がＩＨ毎に反
転していることに着目し、これを“１１．“０”の論理
信号に対応させて用いる。
例えば第３図に示すように、１ラインの最初においてサ
ブキャリアが正相より始まるものに対しては１０”、負
相より始まるものに対しては“１″を対応させる。この
ようにサブキャリアの位相情報に対応させ、′１”、“
０”をステータス情報としてＳ Ａ Ｍ （２１の０番
地に書き込まれるようにエンコーダ（１０）においてデ
ータを変える。これにより一部信号が欠落するがブラン
キング区間の一ブロックであれば特に問題はない。なお
、ステータス情報は必ずしもＳ Ａ Ｍ （２１の先頭
番地へ書き込むようにする必要はなく、映像信号に支障
のない任意の番地でよい。
ブキャリアが正相より始まるものに対しては１０”、負
相より始まるものに対しては“１″を対応させる。この
ようにサブキャリアの位相情報に対応させ、′１”、“
０”をステータス情報としてＳ Ａ Ｍ （２１の０番
地に書き込まれるようにエンコーダ（１０）においてデ
ータを変える。これにより一部信号が欠落するがブラン
キング区間の一ブロックであれば特に問題はない。なお
、ステータス情報は必ずしもＳ Ａ Ｍ （２１の先頭
番地へ書き込むようにする必要はなく、映像信号に支障
のない任意の番地でよい。
また、Ｓ Ａ Ｍ （６）の出力側にデコーダ（１１）
を設け、こ＼で映像信号とステータス情報を分離する。
を設け、こ＼で映像信号とステータス情報を分離する。
そして、分離されたステータス情報はステータス順序判
別回路（１２）に供給され、映像信号はクロマインバー
タ（１３）へ供給される。ステータス順序判別回路（１
２）ではデコーダ（１１）からのステータス情報がエン
コーダ（１０）で挿入された規則通りに配列されている
か否かをチエツクする。例えば第３図に示すように追い
越しがないときは判別回路（１２）で検出されるステー
タス情報はエンコーダ（１０）側で挿入されたように０
．１，０゜１．０．１・・・とあるも、第３図に破線で
示すように追い越しが生じるとサブキャリアの位相情報
は反転し、これに伴って判別回路（１２）で検出される
ステータス情報は０，１，０．１，１．０・・・と変化
してしまう。
別回路（１２）に供給され、映像信号はクロマインバー
タ（１３）へ供給される。ステータス順序判別回路（１
２）ではデコーダ（１１）からのステータス情報がエン
コーダ（１０）で挿入された規則通りに配列されている
か否かをチエツクする。例えば第３図に示すように追い
越しがないときは判別回路（１２）で検出されるステー
タス情報はエンコーダ（１０）側で挿入されたように０
．１，０゜１．０．１・・・とあるも、第３図に破線で
示すように追い越しが生じるとサブキャリアの位相情報
は反転し、これに伴って判別回路（１２）で検出される
ステータス情報は０，１，０．１，１．０・・・と変化
してしまう。
そこで、判別回路（１２）ではステータス情報が変化し
たことが判別されると、追い越し゛が発生したと看做し
、制御信号をクロマインバータ（１３）に供給して、そ
のときから以降のサブキャリアの位相を反転してやる。
たことが判別されると、追い越し゛が発生したと看做し
、制御信号をクロマインバータ（１３）に供給して、そ
のときから以降のサブキャリアの位相を反転してやる。
これにより追い越しによる色相エラーがなくなる。
なお、エンコーダ（１０）及びデコーダ（１１）はビン
数にゆとりがあるならば、メモリ内に内蔵させることも
可能である。
数にゆとりがあるならば、メモリ内に内蔵させることも
可能である。
上述の如くこの発明によれば、入力側で映像信号（サブ
キャリア）の位相情報に対応したステータス情報を挿入
してこれを出力側で判別することにより追い越しを検出
し、追い越しが生じた時点より映像信号の位相情報を反
転するようにしたので、追い越しによる色相エラーがな
（なり、また、専用の追い越し検出回路を設ける必要も
なくなる。
キャリア）の位相情報に対応したステータス情報を挿入
してこれを出力側で判別することにより追い越しを検出
し、追い越しが生じた時点より映像信号の位相情報を反
転するようにしたので、追い越しによる色相エラーがな
（なり、また、専用の追い越し検出回路を設ける必要も
なくなる。
第１図はこの発明の一実施例を示す回路構成図、第２図
及び第３図はこの発明の動作説明に供するための線図、
第４図は従来装置の一例を示す回路構成図、第５図は追
い越し動作の説明に供するための線図、第６図は追い越
し時の画面を示す線図である。 （２１，（６１はシリアルアクセスメモリ （ＳＡＭ）
、（３）はダイナミックランダムアクセスメモリ （Ｄ
ＲＡＭ）、（４１、（５１はアドレス回路、（１０）は
エンコーダ、（１１）はデコーダ、（１２）はステータ
ス順序判別回路、（１３）はクロマインバータである。
及び第３図はこの発明の動作説明に供するための線図、
第４図は従来装置の一例を示す回路構成図、第５図は追
い越し動作の説明に供するための線図、第６図は追い越
し時の画面を示す線図である。 （２１，（６１はシリアルアクセスメモリ （ＳＡＭ）
、（３）はダイナミックランダムアクセスメモリ （Ｄ
ＲＡＭ）、（４１、（５１はアドレス回路、（１０）は
エンコーダ、（１１）はデコーダ、（１２）はステータ
ス順序判別回路、（１３）はクロマインバータである。
Claims (1)
- 【特許請求の範囲】 映像信号が供給される入力バッファ手段と、該入力バッ
ファ手段の出力が供給されるメモリ手段と、 該メモリ手段の出力が供給される出力バッファ手段とを
備えた映像記憶装置において、 上記入力バッファ手段の所定番地へステータス情報が書
き込まれるようにデータを変えるエンコーダと、 上記出力バッファ手段の出力からステータス情報を取り
出すデコーダと、 上記エンコーダにおけるステータス情報と上記デコーダ
におけるステータス情報を比較判別する判別回路とを備
え、 該判別回路の出力により上記メモリ手段より読み出され
る映像信号の位相情報を補正するようにしたことを特徴
とする映像記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61150494A JPH07114505B2 (ja) | 1986-06-26 | 1986-06-26 | 映像記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61150494A JPH07114505B2 (ja) | 1986-06-26 | 1986-06-26 | 映像記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS637594A true JPS637594A (ja) | 1988-01-13 |
| JPH07114505B2 JPH07114505B2 (ja) | 1995-12-06 |
Family
ID=15498093
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61150494A Expired - Lifetime JPH07114505B2 (ja) | 1986-06-26 | 1986-06-26 | 映像記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07114505B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02186833A (ja) * | 1989-01-13 | 1990-07-23 | Sharp Corp | ラインメモリ |
| JPH02186834A (ja) * | 1989-01-13 | 1990-07-23 | Sharp Corp | ラインメモリ |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6059978A (ja) * | 1983-09-12 | 1985-04-06 | Toshiba Corp | 空気調和機 |
-
1986
- 1986-06-26 JP JP61150494A patent/JPH07114505B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6059978A (ja) * | 1983-09-12 | 1985-04-06 | Toshiba Corp | 空気調和機 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02186833A (ja) * | 1989-01-13 | 1990-07-23 | Sharp Corp | ラインメモリ |
| JPH02186834A (ja) * | 1989-01-13 | 1990-07-23 | Sharp Corp | ラインメモリ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07114505B2 (ja) | 1995-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0249985B1 (en) | Video memory | |
| US4409627A (en) | Video signal decoding circuit | |
| EP0484652B1 (en) | First-in-first-out buffer | |
| JP2522258B2 (ja) | 信号処理装置 | |
| EP0508476B1 (en) | Apparatus for detecting relative motion between contents of successive fields of a video signal | |
| US5305111A (en) | Run length encoding method and system | |
| JPS637594A (ja) | 映像記憶装置 | |
| US5493589A (en) | Circuit arrangement for synchronizing a data stream | |
| EP0740464B1 (en) | Video apparatus with a single multi-port field memory | |
| US6201487B1 (en) | Error detecting circuit in a line length decoding system | |
| JPS637593A (ja) | 周波数変換回路及び周波数変換方法 | |
| JPS637092A (ja) | 映像記憶装置 | |
| JP2687428B2 (ja) | 画像メモリ装置 | |
| US6111615A (en) | Address generating and mapping device of video capture system | |
| US6819363B2 (en) | Video signal processing device | |
| JP3646839B2 (ja) | デジタルオシロスコープ | |
| JP2585536B2 (ja) | ディジタルデ−タ再生装置 | |
| JP3125886B2 (ja) | 再生装置 | |
| JP3082458B2 (ja) | 画像修整装置 | |
| US5559812A (en) | Digital time base corrector using a memory with reduced memory capacity | |
| KR920000577B1 (ko) | 다중화면의 수평분할 처리회로 | |
| EP0849939A2 (en) | Motion detection circuit and memory control circuit in YC separating circuit of PAL signals | |
| JP3123134B2 (ja) | 画像縮小装置 | |
| JPS61289768A (ja) | フレ−ムシンクロナイザのフリ−ズ制御開始判定方式 | |
| JPH05308544A (ja) | 映像信号処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |