JPS63739A - 論理回路の固着断線故障のシミユレ−シヨン方法およびモデル - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電界効果トランジスタを有する論理回路内の
固着断線故障のシミュレーションのための方法およびこ
の方法を実施するためのシミュレーションモデルに関す
る。

〔従来の技術〕

このような方法はベル・システム・テクニカル・ジャー
ナル（Ｂｅ１１．５ｙｓｔ、　Ｔｅｃｈｎ、　Ｊ＊ｕｒ
ｎ、）、１９７８年５／６月の第１４５５〜１４５８頁
に説明されている。その際６ご、固着断線故障が、機能
可能性を検査すべき論理回路内でその１つの回路点に信
号Ｍ積を惹起することから出発される。すなわち、この
回路点が十分な大きさのキャパシタンスを有するものと
仮定すると、たとえば、その回路点が同時に後段の電界
効果トランジスタのゲートキセバシタンスを有する入力
端を成しており、かつ固着断線故障に伴ってその回路点
と前段の論理回路の駆動部分との間の絶縁が生ずるとき
に、固着断線故障の生起の際にキャパシタンスに存在し
た充電状態が持続する。信号蓄積のゆえに、検査すべき
論理回路に固着断線故障の認識のために２つの入力ビッ
トパターンを供給する必要があり、第１の入力ビットパ
ターンは初期化パターンと呼ばれ、また第２の入力ビッ
トパターンは故障認識パターンと呼ばれる。前者が論理
回路の回路点を第１のレベル、たとえば論理“１”にお
く間に、後者が、それにより無故障の場合に第２のレベ
ル、たとえば論理“０”に再充電された回路点に、固着
断線故障のゆえに引き続き第１のレベルが留まっている
ようにする。

ゲート段階での故はシミニレ−ジョンのためには、個々
のトランジスタの故障のある挙動が等価なゲート回路に
よりモデル化されなければならない。その際に信号Ｍ積
を考慮に入れるため、論理回路のシミュレーションモデ
ルの出力段が、論理回路の出力端に生じ固着断線故障に
より影響されない各信号をシミュレーションモデルの出
力端に通過接続し、しかし固着断線故障により影響され
る信号の生起の際にはその直前に論理回路の出力端に生
じた信号の通過接続を持続するように構成されている。

シミュレーションモデルの出力端を第１のレベルにおく
初期化パターンが与えられた後に、後続の故障認識パタ
ーンが与えられることは、たとえば、出力段が第１のレ
ベルの通過接続を引き続き持続することに通ずる。それ
によって固着断線故障がシミュレーションモデルの出力
端において直ちに認識され得る。なぜならば、この出力
端には無故障の場合には第２のレベルが与えられていな
ければならないからである。

しかし論理回路のシミュレーションモデルは一般に広範
囲なディジタル回路の一部分のみをシミュレーションす
るので、故障シミュレーションの際にシミュレーション
モデルの出力端はたいてい別のディジタル回路枝路を介
して、入力側ビ７トパターンを与えられた際にシミュレ
ーションモデルを介して導き出された出カバターンが取
り出され得る１つのディジタル回路出力端と接続されて
いる。別のディジタル回路枝路内に位置するゲートが入
力側ビットパターンに関係して一時的に阻止され得るの
で、シミュレーションモデルの出力端に生ずる（故障を
示す）信号偏差を直接に観（り可能でないという困難が
ある。従って一般に、ディジタル回路出力端において（
故障を示す）信号偏差を実際に観測可能とするためには
、観測以前に、続くクロック周期中に複数個の別の故障
認識パターンをシミュレーションモデルに供給する必要
がある。

複数個の故障認識パターンが相応の数のクロック周期中
に与えられる際に、この数に比例する時間幅が経過し、
この時間幅の間、第１のレベルが出力段の機能によりシ
ミュレーションモデルの出力端に留まっている。しかし
、検査すべき論理回路内でこの時間幅の間に漏洩電流の
結果として再充電過程が経過し、それに伴って、検査す
べき論理回路の出力端におけるレベルが、固着断線故障
なしの場合に期待される第２のレベルとして後続の回路
部分によりＬｔ［＋されるレベルまで変化している場合
があり得る。この場合、シミュレーションモデルを与え
られた際に前記時間幅の後に初めてディジタル回路出力
端における固着断線故障の認識に通ずる一連の故障認識
パターンが、検査すベき実際のディジタル回路を通過す
る際に、シミュレーションの際に定められた固着断線故
障の認識をもはや可能にしない。しかし、それによって
、前記のレベル通過接続を行う出力段を有する上記シミ
ュレーションモデルの使用は、あまりに高い故障認識レ
ートを結果として生ずる入力ビットパターンに通ずる。

〔発明が解決しようとする問題点〕

本発明の目的は、冒頭に記載した種類の方法であって、
固着断線故障の認識の際の前記の不確実らがほぼ排除さ
れている方法を提供することである。

〔問題点を解決するための手段〕

この目的は、本発明によれば、特許請求の範囲第１項に
記載の方法により達成される。

特許請求の範囲第２項および第３項には本発明による方
法の１つの好ましい実施態様があげられている。特許請
求の範囲第４項ないし第１１項は本発明による方法を実
施するための有利なシミュレーションモデルが記載され
ている。

〔実施例〕

以下、本発明による方法を実施するのに通した、図面に
示されている好ましいシミュレーションモデルにより本
発明を一層詳細に説明する。

第１ＴｙＪには、入力側部分１および出力側部分２を含
んでいるディジタル回路が示されている。部分１は一連
のディジタル入力端Ｅ１・・・Ｅｎを有し、部分２は一
連のディジタル出力端Ａ１・・・Ａｎを有する。固着断
線故障の存在に関して検査されるべき１つの論理回路が
その入力端を介して部分１の出力端３および４と、また
その出力端を介して部分２の入力端５と接続されており
、この論理回路はシミュレーションモデル６によりシミ
ュレーションされる。１つのシミュレーション方法では
、シミュレーションモデルの中に１つの固着断線故障が
含まれており、次に複数個の相続くクロック周期中に一
連のｎ桁のビットパターンが入力端Ｅ１・・・Ｅｎに与
えられる。出力端Ａ１・・・Ａｎにそれぞれ、回路部分
１、シミュレーションモデル６および回路部分２を介し
て導き出された出カバターンが現れ、これらの出カバタ
ーンが記録され、また無故障の場合に対して標準的であ
る正規パターンと比較される。相応の正規パターンから
少なくとも１ビツト偏差する１つの出カバターンに通ず
る各入力ビットパターンは１つの故障認識パターンとし
て評価されている。こうして求められた１つの故Ｈｔ７
Ａ　８段パターンが、シミュレーションモデルが１つの
相応の実現された論理回路により置換されている検査す
べきディジタル回路に供給されると、本シミュレーショ
ン方法でシミュレーションされた故障の結果として生じ
たパターンに相応する１つの出カバターンが出力端Ａ１
・・・Ａｎに生ずる場合に対して、シミュレーションさ
れた遅延故障が実際の論理回路の中に存在するものと推
定し得る。

シミュレーションモデル６は、１つの特定の固着断線故
障をシミュレーションする１つのシミュレーション段７
を有する。固着断線故障により惹起される充電Ｍ積の効
果は、両入力端でシミュレーション段７の２つの出力端
９および１１に接続されている出力段８により考慮され
る。出力段８の出力端は参照符号１０を付されている。

出力段８は、シミュレーション段７の中でシミュレーシ
ョンされ澤固着断線故障により影響されない信号がシミ
ュレーション段７の出力端９に生じた際にはその信号を
出力段９の出力端１０に通過接続し、それに対してシミ
ュレーションされた固着断線故障により影響される信号
の生起の際にはその信号を通さずにその信号の生起の直
前に出力端９に生じた信号の通過接続を引き続き持続す
る機能を有する。出力段８の制御は、シミュレーション
段７の出力端９および１１に生ずる信号に関係して行わ
れる。その際にシミュレーション段７は、再出力端９お
よび１１にそれぞれ１つの論理“０”が現れるときには
常に、固着断線故障により影響される信号が存在してい
るように構成されている。

第２０回設計自動化合議論文集（Ｐｒｏｃ、　ｏｆ　ｔ
ｈｅ２０ｔｈ　Ｄｅｓｉｇｎ　Ａｕｔｏａｍａｔｉｏｎ
　Ｃｏｎｆ、）　（１９８３年）の第６４〜７０頁には
、固着断線故障を有するいくつかのゲート回路および相
応のシミニレ−ジョン段が付属の出力段を含めて説明か
つ図示されている。たとえば、この論文の第１図には１
つのＣＭＯＳゲートが、また第３図には相応のシミュレ
ーション段および出力段が示されている。この論文の第
３図には出力段８が１つの論理ブロックＢとして示され
ており、第６５頁に第１表として示されているその機能
表はＲＳフリフブフロソプのそれと一致している。

両入力端でシミュレーション段７の出力端９および１１
に接続されている１つの検出器１２の中で、シミュレー
ション段７が、出力端９にも出力端１１にも論理“０”
が生じている１つの状態にあるか否かが検査される。検
査の結果が肯定であれば、検出器１２の出力端に論理“
１”が発せられる。検出器１２はたとえば１つのノアゲ
ートから成っていてよい。検出器１２の出力信号は、ク
ロック周期ごとに１回カウンタ状態を更新するクロック
パルスをクロック入力端１５に与えられるリセット可能
なカウンタ１４の制御入力端１４に供給される。論理“
１゛が制御入力端１３に与えられると、最初に零にリセ
ットされたカウンタが、クロック入力端１５を介して供
給されるクロックパルスを積算する。出力端９および１
１がそれぞれ０″にある状態がたとえば相続くｎクロッ
ク周期の継続時間中持続すると、この状態の生起の直前
に出力端９に生じた信号がこれらのｎクロック周期の１
１続時間にわたり出力端１０に通過接続され、その際に
カウンタ１４は、ｎクロック周期の継続時間にわたり“
１”が制御入力端１３に与えられているので、カウンタ
内容がｎに達するまでアンプカウントする。

１つのコンパレータ１６の中でカウンタ内容、たとえば
ｎが、１つの入力端１７を介して入力される１つの限界
値Ｇと比較される。カウンタ内容ｎが限界値Ｇよりも小
さい、またはそれに等しいならば、コンパレータ１６の
出力端１７ａを介して論理“１”が発せられ、この論理
“１”がマルチプレクサ１８の制御入力端に供給される
。しかし、ｎが限界値Ｇを超過すると、コンパレータ１
６は出力端　ｌ　７　ａに論理“０”を発する。マルチ
プレクサ１８は制御信号“１”の受信の際に、出力端１
０と接続されているその第１の入力端における信号をそ
の出力端５に通過接続する。それに対して、制御信号“
０”の生起の際には、出力端１０に与えられている信号
が出力端５から切り離され、その代わりにその第２の入
力端１９に与えられている信号が出力端５に通過接続さ
れる。その際に入力端１９は、シミュレーション段７に
対して並列に駆動されまた検査すべき論理回路の機能を
無故障にシミニレ−ジョンするように構成されている無
故障のシミュレーション段２０の出力端と接続されてい
る。

部分１２ないし２００作用により、カウンタ内容ｎが所
与の限界値Ｇを超過する場合に、コンパレータ出力信号
がマルチプレクサの出力端５を出力端１０に与えられて
いる信号から切り離して、無故障のシミュレーション段
２０の出力端に与えられている信号に切換えることが達
成される。しかし、このことは、限界値Ｇの超過の際に
、シミュレーションされた固着断線故障により影響され
ない信号がシミュレーションモデル６の出力端に通過接
続されることを意味する。自由に選定可能な限界値Ｇに
より、固着断線故障の８，８識のためにシミュレーショ
ン段７の中で初期化信号としての役割をする、出力段８
の出力端１０に蓄積された信号により故障認識が可能に
される最大時間幅が予め定められる。この最大時間幅の
経過の後にマルチプレクサ１８の切換により故障認識が
この初期化信号に基づいて阻止される。これにより、こ
の最大時間幅の間に、漏洩電流のような寄生的な現象を
伴う実際の論理回路内で、信号蓄♀が生ずる回路点が、
初期化が既に終了しまた相補性論理信号により置換され
ている状態に至るまで再充電されている可能性があるこ
とが考慮に入れられる。

シミュレーションされた故障は最大時間幅の経過後に、
実現された回路内でもはや確実に認識され得ないので、
このシミュレーション方法における相応の故障認識が同
じく阻止される。

第２図には第１図から偏差するシミュレーションモデル
の実施例が参照符号６′を付して示されている。この場
合、検査すべき論理回路の無故障のシミニレ−ジョン段
２０’が設けられており、その再入力端はディジタル回
路の部分ｌの出力端３および４と接続されている。シミ
ュレーション段２０′の出力端２１は出力段２２を介し
てマルチプレクサ１８の第１の入力端に導かれている。

出力段２２の出力端には参照符号ｌＯ′が付されている
。マルチプレクサ１８の第２の入力端は出力端２１と接
続されている。シミュレーションされた固着断線故障を
設けられておりシミュレーション段２０′に対して並列
に出力端３および４を介して駆動される１つの駆動回路
２３が、シミュレーションされた固着断線故障により影
響されない論理回路の出力信号に通ずる。入力信号を与
えられた際に、その出力端２４に論理“１゛を発し、こ
の論理“１”が出力段２２を、出力端２１を介して与え
られる信号を通過させる状態に切換え、従ってその信号
は出力端１０’に到達する。しかし、出力端３および４
を介して、シミュレーションされた固着断線故障により
影響される論理回路の出力信号に通ずる入力側のビット
パターンがシミュレーションモデル６′に与えられると
、論理回路の出力端２４に信号“０”が生じ、この信号
は同時に出力端２１に与えられている信号が出力端１０
’に伝達されるのを阻止し、その代わりに信号路２１〜
１０′の１ｆｒ線前に最後に出力端２１に与えられた信
号の通過接続を引き続き持続する。

回路点２４に生じ、出力段２２を制御する信号はさらに
１つのインバータ２５に供給され、その出力信号がリセ
ット可能なカウンタ１４の制御入力端１３に到達する。

第２図中のその他の回路部分は、構成および作用に関し
て、第１図中に同一の参照符号を付されている回路部分
に相当する。第２図の場合にも、カウンタ内容ｎが限界
値Ｇを超過する条件の生起の際に、マルチプレクサ１８
が、信号路１０′に与えられている信号の代わりに信号
路２１に与えられており固着断線故障により影響されな
い信号がシミュレーションモデル６′の出力端５に通過
接続されるように駆動される。

ベル・システム・テクニカル・ジャーナル（Ｂｅｌｌ。

５ｙｓｔ、　Ｔｅｃｈｎ、　Ｊｏｕｒｎ）　、　１９７
８年５／６月の第１４５５〜１４５８頁に特に第３図お
よび第４図により説明されているシミュレーションモデ
ルは第２図中の部分２０′、２２および２３に相当する
。しかし、この場合、′１つの固着断線故障を認識する
ための最大時間幅が特定され得ないという本質的な欠点
が生ずる。

第１図および第２図中でロック可能またはあふれ防止可
能と解釈すべきりセント可能なカウンタ１４が、第３図
中に示されているように、外部ロックを有するものとし
て構成されていることも有利であり得る。その際、カウ
ンータ１４はコンパレータ１６の出力端１７ａを介して
駆動される。その際にコンパレータ１６の出力信号は１
つのアンドゲート２６の第１の入力端に供給され、その
第２の入力端は検出器１２の出力端またはインバータ２
５の出力端と接続されている。アンドゲート２６の出力
端はカウンタ１４の制御入力端１３と接続されている。

さらにアンドゲート２６の第２の入力端はインバータ２
７を介してカウンタ１４のリセット入力端２８と接続さ
れている。これにより、カウンタ１４が、その内容が限
界値Ｇを超過する場合に、コンパレータの出力端１７ａ
における信号“０”によりロックされることが達成され
る。カウンタ１４の制御入力端１３は、その際に、アン
ドゲート２６が阻止状態にあるので、その後に検出器１
２またはインバータ２５の出力端を介して到来する信号
により影響されない。カウンタ１４のリセットは、検出
器１２またはインバータ２５の出力端を介して受信され
る論理“Ｏ”を介して行われる。

カウンタ１４のロックにより、限界値Ｇの超過後に到来
するクロックパルスのＩ！！続カウントが最大カウント
容量の超過に通ずること（このことばカウンタが自動的
に再び“０”にリセットし、限界値条件ｎ＞Ｑが効力を
失うことを！味する）が排除される。

マルチプレクサ１５の１つの有利な実施例が第４図に示
されている。この場合、２つのアンドゲート２９および
３０が設けられており、それらの第１の入力端はインバ
ータ３１を介して互いに接続されている。さらにアンド
ゲート２９の第１の入力端はコンパレータ１６の出力端
１７ａと接続されている。アンドゲート２９の第２の入
力端はシミュレーションモデル６において出力段８の出
力端１０と接続されており、その際にアンドゲート３０
の第２の入力端は第１図中の回路点１９に相当する。ア
ンドゲート２９および３０の出力端はオアゲート３２０
入力端に接続されており、その出力端はマルチプレクサ
の出゛力端５を成している。第２図によるシミュレーシ
ョン段６′の場合にはアンドゲート２９の第２の入力端
は回路点１０′に、またアンドゲート３０の第２の入力
端は回路点２１に接続されている。

第５図には、第１図によりシミュレーションモデル６内
に使用されるシミュレーション段７および付属の出力段
８を回路技術的に実現し、相補性回路技術で２つの入力
端を有するナンドゲートのシミュレーションの役割をす
る回路が示されている。この場合、ナンドゲート３３お
よびアンドゲート３４がそれらの第１の入力端で回路点
３に接続されており、またそれらの第２の入力端で回路
点４に接続されている。ナンドゲート３３の出力端はＲ
Ｓフリップフロップの３のＳ入力端に接続されており、
またアンドゲート３４の出力端はそのＲ入力端に接続さ
れている。ＲＳフリップフロップ３５の出力端Ｑは第１
図中の回路点１０に相当する。シミュレーションされた
ナンドゲートの両並列技路の一方のなかの固着断線故障
はナンドゲート３３の第１の入力端における固着故障に
よりシミュレーションされ、また両並列技路の他方のな
かの固着断線故障はナンドゲート３３の第２の入力端に
おける固着故障によりシミュレーションされる。“１に
固着”故障として構成されているこれらの両固着故障は
、それぞれの入力端を回路点３または４から切り離すこ
とと、ナンドゲート３３の分離された入力をシミュレー
トする論理“１”に相当するレベルを与えることとによ
りシミュレーションされる。シミュレーションされたナ
ンドゲートの直列枝路のなかの固着断線故障はアンドゲ
ート３４の出力端における固着故障によりシミュレーシ
ョンされる。この固着故障は′０に固着”故障として構
成されており、またＲＳフリップフロップ３５のＲ入力
端をアンドゲート３４の出力端から切り離すことと、論
理“０”に相当するレベルを与えることとによりシミュ
レーションされる。

検査すべき論理回路の固着断線故障により絶縁された回
路点における充電が確実に保持されているクロック周期
の数の限界値Ｇはテクノロジーおよび構造に関係する。

なぜならば、この回路点におけるより大きいキャパシタ
ンスはより長い保持時間、従ってまたより大きい限界値
に相当するからである。しかし限界値が知られていなけ
れば、“１″の限界値に相当する最も望ましくない場合
が仮定され得る。このことは、前記の回路点において１
つのクロック周期の蓄積能力のみが仮定されることを意
味する。この場合には、第１図および第２図の回路点１
３と１７３との間に位置する回路部分が第６図による著
しく簡単化された部分回路により置換され得る。その際
に第１図および第２図の回路点１３は第６図中の回路点
１３′に相当する。回路点１３′はＤフリノプフロフプ
３６の入力端を形成する。このＤフリフプフ口７ブの出
力端Ｑはナンドゲート３７の第１の入力端に接続されて
おり、その第２の入力端は回路点１３′と接続されてい
る。ナンドゲート３７の出力端は第１図または第２図中
の回路点１７ａを形成する。

クロックパルスを与えられるＤフリップフロ、ブ３６の
入力端には参照符号３８が付されている。

回路点１３′に与えられている論理“１”は入力端３８
における後続のクロックパルスの生起の際に出力端Ｑに
伝達される。その後、これらのクロックパルスにより定
められるクロック周期の間に論理“１”がさらに回路点
１３′に与えられているならば、ナンドゲート３７がそ
の両入力端を介して論理“１”を与えられる。しかし、
このことは、出力端１７ａの出力が論理“１″から論理
“Ｏ”へ切換えられる限界値Ｇ＝１の呂過を意味する。

リセット機能は同じく保証されている。なぜならば、ゲ
ート３７は入力端１３′における論理“Ｏ”の際にロッ
クを解除し、また出力端１７ａに再び論理“１”がおか
れるからである。こうして限界値Ｃ−ｔが非常に簡単な
仕方でＤフリップフロップ３６およびナンドゲート３７
の機能、によりシミュレーションされる。

〔発明の効果〕

本発明により得られる利点は特に、機能可能性に関して
検査すべき論理回路の出力端に固着断線故障の場合にこ
の故障の認識を困難または不可能にするような大きさの
再充電がまだ生じていないとみなし得る最大時間幅が予
め定められ得ることである。最大時間幅（その開始は固
着断線故障の初期化と一致している）の経過後に初めて
行われる故障認識は、本発明によるシミュレーション方
法では、必然的に許されない、それにより、シミュレー
ションされた固着断線故障の認識を実際の漏洩電流を有
する論理回路において確実に保証する立場にないビット
パターンがシミュレーション段内で故障８１３１Ｍパタ
ーンとして判定されることが防止される。

【図面の簡単な説明】

第１図は本発明により構成された第１のシミュレーショ
ンモデルの基本回路図、第２図は本発明により構成され
た第２のシミュレーションモデルの基本回路図、第３図
は第１図または第２図中の１つの部分回路の好ましい回
路技術的実現例を示す図、第４図は第２図または第３図
中の１つの他の部分回路の好ましい回路技術的実現例を
示す図、第５図はナンドゲートを検査するためのシミュ
レーションモデルの一部分を示す図、第６図は本発明に
よる方法の１つの好ましい変形例を実施するための、第
１図または第２図によるシミュレーションモデルの１つ
の回路枝路の特別な実施例を示す図である。 １・・・ディジタル回路の入力側部分、２・・・ディジ
タル回路の出力側部分、３．４・・・入力側部分１の出
力端、５・・・出力側部分２の入力端、６・・・シミュ
レーションモデル、７・・・シミュレーション段、８・
・・出力段、アンドゲート、７・・・ノアゲート、８・
・・アンドゲート、９・・・シミュレーション段７の出
力端、１０・・・出力段８の出力端、１１・・・シミュ
レーション段７の出力端、１２・・・検出器、１３・・
・り毛ソト可能なカウンタ１４の制御入力端、１４・・
・リセット可能なカウンタ、１５・・・リセット可能な
カウンタ１４のクロック入力端、１６・・・コンパレー
タ、１７・・・コンパレータ１６の入力端、１７ａ・・
・コンパレータ１６の出力端、１８・・・マルチプレク
サ、１９・・・マルチプレクサの入力端、２０．２０′
・・・シミュレーション段、２２・・・出力段、２３・
・・駆動回路、２４・・・駆動回路２３の出力端、２５
・・・インバータ、２６・・・アンドゲート、２７・・
・インバータ、２８・・・・・・リセット可能なカウン
タ１４のリセット入力端、２９．３０・・・アンドゲー
ト、３２・・・オアゲート、３３・・・ナンドゲート、
３４・・・アンドゲート、３５・・・ＲＳフリップフロ
ップ、３６・・・Ｄフリップフロップ、３７・・・・・
・ナンドゲート、３８・・・Ｄフリップフロップ３６の
入力端、Ｅｌ〜Ｅｎ・・・ディジタル入力端、Ａ１〜Ａ
ｎ・・・ディジタル出力端。 （Ｆｉ１１８３代理人弁理士冨村　ｍ’ｖ　７　、”、
＋２］々ＦＩＧ　Ｉ ＦＩＧ　２ ＦＩＧ　３ フ７ ＦＩＧ　４ １７、ｌ

Claims (1)

1. 【特許請求の範囲】 １）電界効果トランジスタを有する論理回路内の固着断
   線故障をシミュレーションするための方法であって、そ
   れぞれ相続くクロック周期で与えられる一連の入力ビッ
   トパターンから故障を含むシミュレーションモデル（６
   ）を介して出力ビットパターンが導き出され、これらの
   出力ビットパターンが無故障の場合に当てはまる正規パ
   ターンと比較され、また固着断線故障により直接に惹起
   され論理回路の１つの回路点に生ずる信号蓄積が、回路
   点に生ずる、固着断線故障により影響されない信号を出
   力端（１０）に通過接続し、しかし固着断線故障により
   影響される信号の生起の際にはその直前に回路点に生じ
   た信号の通過接続を持続するシミュレーションモデルの
   出力段（８）の機能により考慮される方法において、直
   前に生じた信号の通過接続の持続が、続くクロック周期
   中に固着断線故障により影響される別の信号が生ずる際
   に、回路点に生ずる、固着断線故障により影響される信
   号の数が所与の限界値を超過するときには終了されるこ
   とを特徴とする論理回路の固着断線故障のシミュレーシ
   ョン方法。 ２）直前に生じた信号の通過接続の終了の際に、この信
   号が、論理回路の無故障のシミュレーションの際に相応
   の回路点に生ずる信号により置換されることを特徴とす
   る特許請求の範囲第１項記載の方法。 ３）所与の限界値が１に選定され、従って直前に生じた
   信号の通過接続の持続が、固着断線故障により影響され
   る単一の別の信号が回路点に生ずる際に終了されること
   を特徴とする特許請求の範囲第１項または第２項記載の
   方法。 ４）後段に接続されており１つのＲＳフリップフロップ
   の機能をシミュレーションする出力段（８）と結び付い
   て固着断線故障を有する論理回路をシミュレーションす
   る１つのシミュレーション段（７）が設けられており、
   その際に出力段の駆動がシミュレーション段（７）の２
   つの出力端（９、１１）を介して、シミュレーション段
   （７）の一方の出力端（９）に生じ固着断線故障により
   影響されない信号が第１の出力段（８）の出力端（１０
   ）に通過接続されるように、また固着断線故障により影
   響される信号がシミュレーション段（７）の出力端（９
   ）に生じた際にはその直前にシミュレーション段（７）
   の出力端（９）に生じた信号の通過接続が持続されるよ
   うに行われ、シミュレーション段（７）の両出力端（９
   、１１）に接続されている１つの検出器（１２）が設け
   られており、この検出器が固着断線故障に対して意味の
   ある信号内容がシミュレーション段（７）の出力端（９
   、１１）に生ずる際には１つの出力信号を発し、この出
   力信号が、クロック入力端（１５）を介して受信された
   クロックパルスの積算をリセット可能なカウンタ（１４
   ）に要求し、１つのコンパレータ（１６）が設けられて
   おり、このコンパレータにカウンタ内容を示す信号およ
   びこれと比較すべき限界値（Ｇ）が入力され、またコン
   パレータ（１６）がその出力端（１７ａ）を介してマル
   チプレクサ（１８）の制御入力端と接続されており、そ
   の第１の入力端が第１の出力段（８）の出力端（１０）
   と接続されており、その第２の入力端が、シミュレーシ
   ョン段（７）と共通に駆動される１つの無故障のシミュ
   レーション段（２０）の出力端と接続されており、また
   その出力端（５）がシミュレーションモデル（６）の出
   力端を成していることを特徴とするシミュレーションモ
   デル。 ５）リセット可能なカウンタ（１４）の制御入力端（１
   ３）の前に第１のアンドゲート（２６）が接続されてお
   り、その一方の入力端がコンパレータ（１６）の出力端
   （１７ａ）と接続されていることを特徴とする特許請求
   の範囲第４項記載のシミュレーションモデル。 ６）第１のアンドゲート（２６）の他方の入力端がリセ
   ット可能なカウンタ（１４）のリセット入力端と接続さ
   れていることを特徴とする特許請求の範囲第５項記載の
   シミュレーションモデル。 ７）マルチプレクサが第２および第３のアンドゲート（
   ２９、３０）を含んでおり、それらの第１の入力端が第
   ２のインバータ（３１）を介して互いに接続されており
   、第２のアンドゲート（２９）の第２の入力端が第１ま
   たは第２の出力段（８）の出力端（１０）と接続されて
   おり、第３のアンドゲート（３０）の第２の入力端が論
   理回路の無故障のシミュレーション段（２０）の出力端
   と接続されており、また第２および第３のアンドゲート
   （２９、３０）の出力端が１つのオアゲート（３２）の
   入力端に接続されており、その出力端がマルチプレクサ
   の出力端（５）を成していることを特徴とする特許請求
   の範囲第４項ないし第６項のいずれか１項に記載のシミ
   ュレーションモデル。 ８）シミュレーション段（７）が１つのナンドゲートの
   機能をシミュレーションし、また第１のナンドゲート（
   ３３）および第４のアンドゲート（３４）から成ってお
   り、それらの第１の入力端がシミュレーション段のそれ
   ぞれ１つの入力端を成しており、それらの第２の入力端
   がそれぞれこれらの両ゲート（３４、３３）のそれぞれ
   他方のゲートの第１の入力端と接続されており、また第
   １のナンドゲート（３３）および第４のアンドゲート（
   ３４）の出力端がそれぞれ、出力段（８）を形成する１
   つのＲＳフリップフロップ（３５）のＳ入力端およびＲ
   入力端と接続されており、その１つの出力端が第１の出
   力段（８）の出力端を成しており、その際にＳ入力端お
   よびＲ入力端がそれぞれ検出器（１２）の入力端と接続
   されていることを特徴とする特許請求の範囲第４項ない
   し第７項のいずれか１項に記載のシミュレーションモデ
   ル。 ９）検査すべき論理回路の機能をシミュレーションする
   １つの無故障のシミュレーション段（２０′）が設けら
   れており、このシミュレーション段（２０′）の後に１
   つのデータ入力端および１つの制御入力端を有する第２
   の出力段（２２）が接続されており、その際に第２の出
   力段（２２）のデータ入力端が無故障のシミュレーショ
   ン段（２０′）の出力端（２１）と接続されており、シ
   ミュレーションすべき固着断線故障を与えられ無故障の
   シミュレーション段（２０′）に対して並列に駆動され
   る１つの駆動回路（２３）が設けられており、その出力
   端が第２の出力段（２２）の制御入力端と接続されてお
   り、駆動回路（２３）が、固着断線故障により影響され
   ない信号内容が無故障のシミュレーション段（２０′）
   の入力端に生ずる際には、無故障のシミュレーション段
   （２０′）の出力を第２の出力段（２２）の出力端（１
   ０′）に通過接続するべく第１の出力信号を発し、しか
   し、固着断線故障により影響される信号内容が無故障の
   シミュレーション段（２０′）の入力端に生ずる際には
   、この信号内容の生起の直前に無故障のシミュレーショ
   ン段（２０′）の出力端（２１）に生じた信号を第２の
   出力段（２２）の出力端（１０′）に通過接続する状態
   を持続するべく第２の出力信号を発し、駆動回路（２３
   ）の第２の出力信号が、クロック入力端を介して受信さ
   れたクロックパルスの積算を１つのリセット可能なカウ
   ンタ（１４）に要求し、１つのコンパレータ（１６）が
   設けられており、このコンパレータにカウンタ内容を示
   す信号およびこれと比較すべき限界値が入力され、また
   コンパレータ（１６）がその出力端（１７ａ）を介して
   １つのマルチプレクサ（１８）の制御入力端と接続され
   ており、その第１の入力端が第２の出力段（２２）の出
   力端（１０′）と接続されており、その第２の入力端が
   論理回路の無故障のシミュレーション段（２０′）の出
   力端（２１）と接続されており、またその出力端（５）
   がシミュレーションモデル（６′）の出力端（５）を成
   していることを特徴とするシミュレーションモデル。 １０）リセット可能なカウンタ（１４）の制御入力端（
   １３）の前に第１のアンドゲート（２６）が接続されて
   おり、その一方の入力端がコンパレータ（１６）の出力
   端（１７ａ）と接続されていることを特徴とする特許請
   求の範囲第９項記載のシミュレーションモデル。 １１）第１のアンドゲート（２６）の他方の入力端がリ
   セット可能なカウンタ（１４）のリセット入力端と接続
   されていることを特徴とする特許請求の範囲第１０項記
   載のシミュレーションモデル。 １２）マルチプレクサが第２および第３のアンドゲート
   （２９、３０）を含んでおり、それらの第１の入力端が
   第２のインバータ（３１）を介して互いに接続されてお
   り、第２のアンドゲート（２９）の第２の入力端が第１
   または第２の出力段（２２）の出力端（１０′）と接続
   されており、第３のアンドゲート（３０）の第２の入力
   端が論理回路の無故障のシミュレーション段（２０′）
   の出力端と接続されており、また第２および第３のアン
   ドゲート（２９、３０）の出力端が１つのオアゲート（
   ３２）の入力端に接続されており、その出力端がマルチ
   プレクサの出力端（５）を成していることを特徴とする
   特許請求の範囲第９項ないし第１１項のいずれか１項に
   記載のシミュレーションモデル。 １３）後段に接続されており１つのＲＳフリップフロッ
   プの機能をシミュレーションする出力段（８）と結び付
   いて固着断線故障を有する論理回路をシミュレーション
   する１つのシミュレーション段（７）が設けられており
   、その際に出力段の駆動がシミュレーション段（７）の
   ２つの出力端（９、１１）を介して、シミュレーション
   段（７）の一方の出力端（９）に生じ固着断線故障によ
   り影響されない信号が第１の出力段（８）の出力端（１
   ０）に通過接続されるように、また固着断線故障により
   影響される信号がシミュレーション段（７）の出力端（
   ９）に生じた際にはその直前にシミュレーション段（７
   ）の出力端（９）に生じた信号の通過接続が持続される
   ように行われ、シミュレーション段（７）の両出力端（
   ９、１１）に接続されている１つの検出器（１２）が設
   けられており、この検出器が固着断線故障に対して意味
   のある信号内容がシミュレーション段（７）の出力端（
   ９、１１）に生ずる際には１つの出力信号を発し、この
   出力信号が、クロック入力端（３８）を介してクロック
   パルスを与えられる１つのＤフリップフロップ（３６）
   の入力端に供給され、またＤフリップフロップ（３６）
   の入力端および出力端が第２のナンドゲート（３７）の
   両入力端に接続されており、その出力端が１つのマルチ
   プレクサ（１８）の制御入力端と接続されており、その
   第１の入力端が第１の出力段（８）の出力端（１０）と
   接続されており、その第２の入力端が、シミュレーショ
   ン段（７）と共通に駆動される１つの無故障のシミュレ
   ーション段の出力端と接続されており、またその出力端
   がシミュレーションモデルの出力端を成していることを
   特徴とするシミュレーションモデル。 １４）検査すべき論理回路の機能をシミュレーションす
   る１つの無故障のシミュレーション段（２０′）が設け
   られており、このシミュレーション段（２０′）の後に
   １つのデータ入力端および１つの制御入力端を有する第
   ２の出力段（２２）が接続されており、その際に第２の
   出力段（２２）のデータ入力端が無故障のシミュレーシ
   ョン段（２２′）の出力端（２１）と接続されており、
   シミュレーションすべき固着断線故障を与えられ無故障
   のシミュレーション段（２０′）に対して並列に駆動さ
   れる１つの駆動回路（２３）が設けられており、その出
   力端が第２の出力段（２２）の制御入力端と接続されて
   おり、駆動回路（２３）が、固着断線故障により影響さ
   れない信号内容が無故障のシミュレーション段（２０′
   ）の入力端に生ずる際には、無故障のシミュレーション
   段（２０′）の出力を第２の出力段（２２）の出力端（
   １０′）に通過接続するべく第１の出力信号を発し、し
   かし、固着断線故障により影響される信号内容が無故障
   のシミュレーション段（２０′）の入力端に生ずる際に
   は、この信号内容の生起の直前に無故障のシミュレーシ
   ョン段（２０′）の出力端（２１）に生じた信号を第２
   の出力段（２２）の出力端（１０′）に通過接続する状
   態を持続するべく第２の出力信号を発し、駆動回路（２
   ３）の出力信号が、クロック入力端（３８）を介してク
   ロックパルスを与えられる１つのＤフリップフロップ（
   ３６）の入力端に供給され、またＤフリップフロップ（
   ３６）の入力端および出力端が第２のナンドゲート（３
   ７）の両入力端に接続されており、その出力端が１つの
   マルチプレクサ（１８）の制御入力端と接続されており
   、その第１の入力端が第２の出力段（２２）の出力端（
   １０′）と接続されており、その第２の入力端が論理回
   路の無故障のシミュレーション段（２０′）の出力端（
   ２１）と接続されており、またその出力端がシミュレー
   ションモデルの出力端を成していることを特徴とするシ
   ミュレーションモデル。